CN100508398C - 可调整增益曲线的相位检测电路与其方法 - Google Patents

可调整增益曲线的相位检测电路与其方法 Download PDF

Info

Publication number
CN100508398C
CN100508398C CNB2006101005328A CN200610100532A CN100508398C CN 100508398 C CN100508398 C CN 100508398C CN B2006101005328 A CNB2006101005328 A CN B2006101005328A CN 200610100532 A CN200610100532 A CN 200610100532A CN 100508398 C CN100508398 C CN 100508398C
Authority
CN
China
Prior art keywords
signal
control signal
clock pulse
data
detecting circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2006101005328A
Other languages
English (en)
Other versions
CN1893277A (zh
Inventor
林小琪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Publication of CN1893277A publication Critical patent/CN1893277A/zh
Application granted granted Critical
Publication of CN100508398C publication Critical patent/CN100508398C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
    • H03D13/003—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means
    • H03D13/004—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means the logic means delivering pulses at more than one terminal, e.g. up and down pulses

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

一种可调整增益曲线的相位检测电路，其包含多个相位检测器以及一逻辑电路，各个相位检测器分别比较一数据信号与多个时钟脉冲信号间的相位差以输出多个控制信号，其中这些时钟脉冲信号是同频率且不同相位的，且数据信号的频率为这些时钟脉冲信号的频率的倍数，逻辑电路对这些控制信号进行不同组合的逻辑运算以输出至少一组增益控制信号，用以调整相位检测电路的增益曲线。

Description

可调整增益曲线的相位检测电路与其方法
技术领域
本发明涉及一种应用于一时钟脉冲数据恢复器的相位检测电路与方法，特别涉及一种操作于低频的可调整增益曲线的相位检测电路与方法。
背景技术
在现代通信系统中，高速序列传输信号的方式逐渐取代以往平行并列传输信号的方式。在高速序列传输信号的过程中，首先须将原本低速的并列信号转换为高速序列信号以利传送，因此必需用时钟脉冲产生电路来产生高速时钟脉冲信号以对上述高速序列信号进行取样。而在接收端时，则需要时钟脉冲数据恢复器(Clock and Data Recovery)来还原取样后的高速序列信号。时钟脉冲数据恢复器一般采用锁相环式架构，其比较取样后的高速序列信号(在此称取样后的高速序列信号为数据信号)与时钟脉冲信号的相位差以达成上述时钟脉冲信号与数据信号自行校准，如此可降低恢复数据信号的错误产生率。
如图1所示，传统的时钟脉冲数据恢复器1包含相位检测电路11、电荷泵12(Charge Pump)、滤波器13以及电压控制振荡器14(VoltageControl Oscillator)。其中，电压控制振荡器14产生时钟脉冲信号CLK，而相位检测电路11比较数据信号DATA与时钟脉冲信号CLK间的相位差以产生两个控制信号UP、DN。此处的控制信号UP、DN用以控制电荷泵12中的一组开关121导通一组电流源122，以使这一组电流源122输出输入的电流I对滤波器13进行充放电，从而使滤波器13产生输出电压V。电压V可控制电压控制振荡器14调整时钟脉冲信号CLK的相位，从而使时钟脉冲信号CLK能够与数据信号DATA保持固定的相位差。
传统的相位检测电路11可以是线性相位检测器(Linear PhaseDetector)或是碰碰相位检测器(Bang-Bang Phase Detector)。然而当相位检测电路11采用线性相位检测器时，则相位检测电路11操作到极高频时所产生的控制信号UP、DN将无法顺利地触发电荷泵12动作，所以目前在高速的时钟脉冲数据恢复器1中多采用碰碰相位检测器。
图2为显示传统的碰碰相位检测器的电路图，其包含四个D型正反器111-114以及两个互斥或门(XOR)115、116。D型正反器111在时钟脉冲信号CLK的上升缘时被触发以对数据信号DATA取样从而输出信号Q1。D型正反器113在时钟脉冲信号CLK的下降缘时被触发以对数据信号DATA取样从而输出信号Q3。接着，D型正反器112在时钟脉冲信号CLK的上升缘时被触发以对信号Q1取样从而输出信号Q2。D型正反器114在时钟脉冲信号CLK的上升缘时被触发以对信号Q3取样从而输出信号Q4。互斥或门115对信号Q2、Q4进行互斥或运算以输出控制信号UP。互斥或门116对信号Q1、Q4进行互斥或运算以输出控制信号DN。图3与图4为显示图2的碰碰相位检测器运行时的信号时序图。
如图3所示，当控制信号UP被使能为1时，控制信号UP被用来控制电荷泵12调快电压控制振荡器14所产生的时钟脉冲信号CLK。如图4所示，当控制信号DN被使能为1时，控制信号DN被用来控制电荷泵12调慢电压控制振荡器14所产生的时钟脉冲信号CLK。
图5所示为上述相位检测电路11的增益曲线。当控制信号UP被使能为1时，电荷泵12依据控制信号UP产生电流I；反之，当控制信号DN被使能为1时，电荷泵12依据控制信号DN产生电流-I，此为固定的增益曲线。由于上述相位检测电路11是采用碰碰相位检测器，其为一非线性组件，因此很难使用线性方式去分析其增益曲线。因此，当时钟脉冲数据恢复器1应用于各种不同的系统时，不能用改变增益曲线的方式来增加时钟脉冲数据恢复器1对数据信号DATA抖动的容差(Input jitter tolerance)。传统技术是在时钟脉冲数据恢复器1中另外增加额外的电路，例如在相位检测电路11之后增加计数器(Counter)或累加器(Accumulator)等等，以对控制信号UP、DN作补偿或修正，从而增加时钟脉冲数据恢复器1对数据信号DATA抖动的容差。然而，这些外加的电路也会造成相位检测电路11至电压控制振荡器14之间的信号延迟，并在时钟脉冲数据恢复器1中产生额外的较大抖动(Jitter)。
另外，当数据信号DATA的频率越来越高时，相位检测电路11与时钟脉冲数据恢复器1还必须工作于高频因而产生较多的噪声，这将导致整个电路的效能较差，而且高频电路的成本较高，并使得相位检测电路11与时钟脉冲数据恢复器1的成本无法降低。
发明内容
依本发明的一种可调整增益曲线的相位检测电路，其包含多个相位检测器以及一逻辑电路，各个相位检测器分别比较一数据信号与多个时钟脉冲信号间的相位差以输出多个控制信号，其中这些时钟脉冲信号频率相同而相位不同，且数据信号的频率是这些时钟脉冲信号的频率的倍数，逻辑电路对这些控制信号进行不同组合的逻辑运算以输出至少一组增益控制信号，用以调整相位检测电路的增益曲线。
依本发明的一种调整增益曲线的方法，包含以下步骤。首先，分别比较一数据信号与多个时钟脉冲信号间的相位差以产生多个控制信号，其中上述各个时钟脉冲信号频率相同而相位不同，且该数据信号的频率倍数于上述各个时钟脉冲信号的频率。接着，分别对所述控制信号进行不同组合的逻辑运算以调整增益曲线。
附图说明
图1为显示传统的时钟脉冲数据恢复器的方框图；
图2为显示传统的碰碰相位检测器的电路图；
图3与图4为显示图2的碰碰相位检测器运作时的信号时序图；
图5所示为显示图2的碰碰相位检测器的增益曲线；
图6A为显示依本发明较佳实施例的时钟脉冲数据恢复器的方框图；
图6B为显示图6A中的各个相位检测器的详细方框图；
图7为显示依本发明较佳实施例的相位检测电路中，各个时钟脉冲信号与数据信号的波形图；
图8为显示依本发明较佳实施例的相位检测电路的电路图；
图9所示为显示图8的相位检测电路的增益曲线；
图10为显示依本发明较佳实施例的相位检测电路的另一电路图；
图11所示为显示图10的相位检测电路的增益曲线；
图12为显示依本发明较佳实施例的相位检测电路中，各个相位检测器21的电路图；
图13为显示依本发明较佳实施例的相位检测电路的再一电路图；
图14所示为显示图12与图13的相位检测电路的增益曲线；
图15为显示依本发明较佳实施例的相位检测电路的再一电路图；
图16所示为显示图12与图15的相位检测电路的增益曲线；
图17为显示依本发明较佳实施例的相位检测电路的再一电路图；
图18所示为显示图12与图17的相位检测电路的增益曲线；以及
图19为显示依本发明较佳实施例的相位检测方法的一流程图。
组件符号列表：
具体实施方式
图6A所示为依本发明较佳实施例的时钟脉冲数据恢复器的方框图。时钟脉冲数据恢复器3包含相位检测电路2、电荷泵31、滤波器32以及电压控制振荡器33。相位检测电路2分别比较一数据信号DATA与多个时钟脉冲信号CLK1-CLKn间的相位差以产生两个增益控制信号GUP1、GDN1。增益控制信号GUP1、GDN1用以控制电荷泵31中的一组开关311导通一组电流源312，以使这一组电流源312输出输入的电流Ip对滤波器32充放电从而产生输出电压V。输出电压V则控制电压控制振荡器33调整各个时钟脉冲信号CLK1-CLKn的相位，从而使各个时钟脉冲信号CLK1-CLKn能够与数据信号DATA保持固定的相位差。电压控制振荡电路26包含n/2级环型振荡电路(Ring Oscillator)以产生n个不同相位的时钟脉冲信号CLK1-CLKn。上述各个时钟脉冲信号CLK1-CLKn频率相同而相位不同，且数据信号DATA的频率为各个时钟脉冲信号CLK1-CLKn的频率的倍数。
相位检测电路2包含多个相位检测器21以及逻辑电路22。各个相位检测器21分别接收一时钟脉冲信号CLK1-CLKn以比较数据信号DATA与时钟脉冲信号CLK1-CLKn间的相位差，从而依序产生控制信号UP1、DN1至UPn/2、DNn/2。请同时参考图6B，其为显示图6A中的各个相位检测器21的详细方框图。各个相位检测器21分别包含一D型正反器(DFF，D Flip-Flop)DFF以及一互斥或门XOR。这些D型正反器DFF接收数据信号DATA并分别接收各个时钟脉冲信号CLK1-CLKn。各个时钟脉冲信号CLK1-CLKn在其上升缘依序触发各D型正反器DFF对数据信号DATA取样。D型正反器DFF对数据信号DATA取样后将取样结果输出至互斥或门XOR。各个相位检测器21中的互斥或门XOR电性连接此级的D型正反器与前一级相位检测器21的D型正反器，以接收此两个D型正反器的输出来分别输出控制信号UP1、DN1、...、UPn/2与DNn/2。接着，逻辑电路22接收这些控制信号UP1-UPn/2、DN1-DNn/2，并对这些控制信号UP1-UPn/2、DN1-DNn/2的不同组合进行逻辑运算，以输出至少一组增益控制信号GUP1、GDN1。
图7显示依本发明较佳实施例的相位检测电路中各个时钟脉冲信号CLK1-CLKn与数据信号DATA的波形图。数据信号DATA的周期为各个时钟脉冲信号CLK1-CLKn的周期的n分之二，且各个时钟脉冲信号CLK1-CLKn之间差距1/n个时钟脉冲信号的周期，因此相位检测电路2可操作于较低的频率来检测高频的数据信号DATA。各个时钟脉冲信号CLK1-CLKn两两成对地依序于数据信号DATA的各周期触发上述的相位检测器21以输出总数量为n的控制信号UP1-UPn/2、DN1-DNn/2。如此一来，数据信号是以多个低频的时钟脉冲信号来检测的，故可减少相位检测电路2中的高频电路，这不仅降低了电路中的噪声，也可降低电路的成本。
本发明主要是经由适当地设计逻辑电路22以得到不同的相位检测电路2的增益曲线，使得时钟脉冲数据恢复器3能够因应不同的系统而最佳化地设计，以增加时钟脉冲数据恢复器3对数据信号DATA抖动的容差。以下将举出多种不同组合的逻辑电路22的实施例来说明本发明的可调整增益曲线的相位检测电路2。
请参考图8，在此实施例中，电压控制振荡电路26包含2级环型振荡电路以产生4个不同相位的时钟脉冲信号CLK1-CLK4，因此时钟脉冲信号CLK1-CLK4下降到数据信号DATA的二分之一频率上工作。相位检测电路2包含4个相位检测器21，这4个相位检测器分别接收一时钟脉冲信号CLK1-CLK4以比较数据信号DATA与时钟脉冲信号CLK1-CLK4间的相位差，从而依序产生UP1、DN1、UP2、DN2。
在本实施例中，逻辑电路22包含两个或门OR1、OR2，或门OR1对控制信号UP1、UP2进行或(OR)运算以判断控制信号UP1-UP2之一是否使能，从而使能增益控制信号GUP1。或门OR2对控制信号DN1、DN2进行或运算，以判断控制信号DN1-DN2之一是否使能，从而使能增益控制信号GDN1。以控制信号UP1、UP2、DN1、DN2作为输入而此组增益控制信号GUP1、GDN1控制电荷泵31所输出的电流Ip的大小为输出来看，相位检测电路2的增益曲线如图9所示。
另外，请参考图10，在本实施例中，逻辑电路22中包含两个与(AND)门AND1、AND2，与门AND1对控制信号UP1、UP2进行与运算以判断控制信号UP1-UP2是否全部使能，从而使能增益控制信号GUP1。与门AND2对控制信号DN1、DN2进行与运算以判断控制信号DN1-DN2是否全部使能，从而使能增益控制信号GDN1。此组增益控制信号GUP1、GDN1产生的增益曲线如图11所示。
由图9与图11可得知，逻辑电路22中的逻辑门经由适当设计之后，即可产生出不同的相位检测电路2的增益曲线。在图11之中因控制信号是进行与运算，故与图9相比之下可在增益曲线中产生一死区(dead zone)，借此可提升相位检测电路2对输入信号抖动的容差。
若要再更进一步地产生出各种不同的相位检测电路2的增益曲线，于时钟脉冲数据恢复器3之中可产生更多个频率更低的时钟脉冲信号，从而使各个相位检测器21能够在一个时钟脉冲信号的周期内检测更多周期的数据信号DATA进而输出更多个控制信号。逻辑电路22可对更多个控制信号进行更多类型的逻辑运算，借以产生出更多样化的相位检测电路2的增益曲线。
为使读者能够容易地明了前段所述的降频操作与更多方式的逻辑运算，在以下的实施例中将以时钟脉冲信号CLK1-CLK8的频率降为四分之一数据信号DATA的频率作为说明。
如图12所示，在此实施例中，电压控制振荡电路26包含4级环型振荡电路以产生8个不同相位的时钟脉冲信号CLK1-CLK8，因此时钟脉冲信号CLK1-CLK8降到数据信号DATA的四分之一频率进行工作。相位检测电路2包含8个相位检测器21用以分别接收一时钟脉冲信号CLK1-CLK8以比较数据信号DATA与时钟脉冲信号CLK1-CLK8间的相位差，从而依序产生UP1、DN1至UP4、DN4。
如图13所示，逻辑单元22包含2个或门OR1、OR2，或门OR1对控制信号UP1-UP4进行或运算以判断控制信号UP1-UP4之一是否使能，从而使能增益控制信号GUP1。或门OR2对控制信号DN1-DN4进行或运算以判断控制信号DN1-DN4之一是否使能，从而使能增益控制信号GDN1。此组增益控制信号GUP1、GDN1所产生的增益曲线如图14所示。
在以上实施例中，相位检测电路2仅输出一组增益控制信号GUP1、GDN1来控制电荷泵31中的一组电流源，为了使相位检测电路2的增益曲线能够有更多方式的变化，在以下的实施例中，将举例说明相位检测电路2输出多组增益控制信号来控制电荷泵31中的多组电流源。
如图15所示，逻辑电路22包含2个或门OR1、OR2，电荷泵31包含二组电流源312、314，这两组电流源312、314所输出输入的电流大小分别为Ip、Iq。或门OR1对控制信号UP1-UP3进行或运算以判断控制信号UP1-UP3之一是否使能，从而使能增益控制信号GUP1。或门OR2对控制信号DN1-DN3进行或运算以判断控制信号UP1-UP3之一是否使能从而使能增益控制信号GDN1。这一组增益控制信号GUP1、GDN1可控制开关311来导通第一组电流源312输出/入电流Ip，而控制信号UP4、DN4可作为另一组增益控制信号来控制开关313来导通第二组电流源314输出/入电流Iq，因此，电荷泵31输出的总电流I为电流Ip、Iq的组合，从而可动态地调整，并能够产生另一种类型的增益曲线，此二组增益控制信号产生的增益曲线如图16所示。
除此之外，如图17所示，逻辑电路22包含4个或门OR1-OR4，或门OR1对控制信号UP1、UP2进行或运算以判断控制信号UP1-UP2之一是否使能从而使能增益控制信号GUP1。或门OR2对控制信号UP3、UP4进行或运算以判断控制信号UP3-UP4之一是否使能从而使能增益控制信号GUP2。同样类似地，或门OR3、OR4接收控制信号DN1-DN4以分别输出增益控制信号GDN1、GDN2。这一组增益控制信号GUP1、GDN1可控制第一组电流源312动作，而另一组增益控制信号GUP2、GDN2控制第二组电流源314动作，此二组增益控制信号产生的增益曲线如图18所示。
由图12至图18的实施例可得知，当相位检测电路2降至更低的频率并接收更多个时钟脉冲信号操作之后，电荷泵31或逻辑电路22中的逻辑门可实现为更多样化的组合方式，并产生出不同的相位检测电路2的增益曲线。另外，在图15至图18的实施例中，电流Ip、Iq可调整为不同的大小从而使相位检测电路2产生不同的增益，由此使整个时钟脉冲数据恢复器3能够因应不同的系统而达到最佳化设计。再者，在图12至图18实施例中，逻辑电路22的或门可替换为与门或是其它种组合逻辑(combinational logic)，借以产生更多样化的相位检测电路2的增益曲线。
图19所示为依本发明较佳实施例的一种调整增益曲线的方法，其包含以下步骤S01与S02。
步骤S01：分别比较一数据信号与多个时钟脉冲信号间的相位差以产生多个控制信号，其中上述各个时钟脉冲信号频率相同而相位不同，且数据信号的频率为上述各个时钟脉冲信号的频率的倍数。
步骤S02：对上述多个控制信号进行不同组合的逻辑运算以调整增益曲线。
上述步骤S02中更包含：输出至少一组增益控制信号以控制一电荷泵产生至少一电流从而组合出不同的增益曲线。
综上所述，在依照本发明的相位检测电路与方法中，数据信号是以多个低频时钟脉冲信号来检测的，故可减少相位检测电路中的高频电路，因而不仅降低电路中的噪声，亦可降低电路的成本。另外，控制信号是以逻辑门运算的，这不仅可以适应性地调整相位检测电路的增益曲线以增加对输入信号抖动的容差，且逻辑电路中的逻辑门亦不会产生太多的延迟因而可避免产生额外的信号抖动。再者，若相位检测电路要应用于不同的系统时，可借由修正逻辑电路中的逻辑门以产生不同的增益曲线来适应这些不同的系统。
以上所述仅为举例性，而不是限制性的。任何未脱离本发明的精神与范畴，而对其进行的等效修改或变更，均应包含于所附权利要求的范围中。

Claims (11)

1.一种可调整增益曲线的相位检测电路，包含：
n个相位检测器，各个相位检测器分别比较一数据信号与n个时钟脉冲信号间的相位差以输出n个控制信号，n为偶数，其中所述各个时钟脉冲信号频率相同而所述各个时钟脉冲信号之间的相位差为1/n个时钟脉冲信号的周期，且该数据信号的周期等于所述各个时钟脉冲信号的周期的2/n倍；以及
一逻辑电路，其对所述控制信号进行不同组合的逻辑运算以输出至少一组增益控制信号，用以调整该相位检测电路的一增益曲线。
2.如权利要求1所述的相位检测电路，其中所述相位检测器分别包含：
一D型正反器，其接收该数据信号与所述时钟脉冲信号之一以依据该时钟脉冲信号的边缘对该数据信号取样；以及
一互斥或门，其电性连接该D型正反器与前一级相位检测器的D型正反器以接收该两个D型正反器的输出而输出所述控制信号之一。
3.如权利要求1所述的相位检测电路，其中该逻辑电路包含：
至少两个或门，其对所述控制信号进行或运算而产生该组增益控制信号。
4.如权利要求1所述的相位检测电路，其中该逻辑电路包含：
至少两个与门，其对所述控制信号进行与运算而产生该组增益控制信号。
5.如权利要求1所述的相位检测电路，其中该组增益控制信号用以控制一电荷泵产生至少一电流。
6.如权利要求1所述的相位检测电路，其中该逻辑电路包含：
多个逻辑门，其分别对所述控制信号进行逻辑运算以输出多组所述增益控制信号来分别控制一电荷泵的多组电流源以调整出不同的增益曲线。
7.一种调整增益曲线的方法，包含：
分别比较一数据信号与n个时钟脉冲信号间的相位差以产生n个控制信号，n为偶数，其中所述各个时钟脉冲信号频率相同而所述各个时钟脉冲信号之间的相位差为1/n个时钟脉冲信号的周期，且该数据信号的周期等于所述各个时钟脉冲信号的周期的2/n倍；以及
分别对所述控制信号进行不同组合的逻辑运算以调整增益曲线。
8.如权利要求7所述的调整增益曲线的方法，其中该进行逻辑运算的步骤更包含：
输出至少一组增益控制信号以控制一电荷泵产生至少一电流以调整出不同的增益曲线。
9.如权利要求8所述的调整增益曲线的方法，其中该进行逻辑运算的步骤对所述控制信号进行或运算以产生该组增益控制信号。
10.如权利要求8所述的调整增益曲线的方法其中该进行逻辑运算步骤对所述控制信号进行与运算以产生该组增益控制信号。
11.如权利要求7所述的调整增益曲线的方法，其中该进行逻辑运算步骤更包含：
输出多组增益控制信号以分别控制一电荷泵的多组电流源以调整出不同的增益曲线。
CNB2006101005328A 2005-07-01 2006-07-03 可调整增益曲线的相位检测电路与其方法 Active CN100508398C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US69543005P 2005-07-01 2005-07-01
US60/695,430 2005-07-01

Publications (2)

Publication Number Publication Date
CN1893277A CN1893277A (zh) 2007-01-10
CN100508398C true CN100508398C (zh) 2009-07-01

Family

ID=37597847

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101005328A Active CN100508398C (zh) 2005-07-01 2006-07-03 可调整增益曲线的相位检测电路与其方法

Country Status (3)

Country Link
US (1) US7532038B2 (zh)
CN (1) CN100508398C (zh)
TW (1) TWI321898B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111512369A (zh) * 2017-11-02 2020-08-07 康杜实验室公司 多通道数据接收器的时钟数据恢复

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8504862B2 (en) * 2007-02-20 2013-08-06 Fujitsu Semiconductor Limited Device and method for preventing lost synchronization
JP2009231896A (ja) * 2008-03-19 2009-10-08 Fujitsu Ltd 受信装置および受信方法
US8718217B2 (en) * 2008-07-29 2014-05-06 Fujitsu Limited Clock and data recovery (CDR) using phase interpolation
US20120126854A1 (en) * 2009-08-04 2012-05-24 Nec Corporation Frequency regeneration circuit and frequency regeneration method
US8179162B2 (en) * 2010-07-13 2012-05-15 Taiwan Semiconductor Manufacturing Company, Ltd. Phase-lock assistant circuitry
US8588358B2 (en) 2011-03-11 2013-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Clock and data recovery using LC voltage controlled oscillator and delay locked loop
TWI452837B (zh) * 2011-06-02 2014-09-11 Himax Tech Ltd 時脈回復電路及其頻率偵測模組
WO2013137863A1 (en) * 2012-03-13 2013-09-19 Rambus Inc. Clock and data recovery having shared clock generator
GB2504509B (en) * 2012-07-31 2018-11-14 Qualcomm Technologies Int Ltd Phase - locked loop
US9036764B1 (en) * 2012-12-07 2015-05-19 Rambus Inc. Clock recovery circuit
JP6163860B2 (ja) * 2013-05-15 2017-07-19 株式会社リコー 位相比較回路とクロックデータリカバリ回路
KR101949964B1 (ko) 2014-08-01 2019-02-20 칸도우 랩스 에스에이 임베딩된 클록을 갖는 직교 차동 벡터 시그널링 코드
JP6479449B2 (ja) * 2014-12-12 2019-03-06 ラピスセミコンダクタ株式会社 クロックデータリカバリ回路、位相同期回路及び半導体装置
EP3292368B1 (en) * 2015-05-04 2019-12-04 Wilcox Industries Corp. Powered accessory platform for weapon
US10055372B2 (en) 2015-11-25 2018-08-21 Kandou Labs, S.A. Orthogonal differential vector signaling codes with embedded clock
US10057049B2 (en) 2016-04-22 2018-08-21 Kandou Labs, S.A. High performance phase locked loop
US10193716B2 (en) 2016-04-28 2019-01-29 Kandou Labs, S.A. Clock data recovery with decision feedback equalization
US9906358B1 (en) 2016-08-31 2018-02-27 Kandou Labs, S.A. Lock detector for phase lock loop
US10411922B2 (en) 2016-09-16 2019-09-10 Kandou Labs, S.A. Data-driven phase detector element for phase locked loops
US10200188B2 (en) 2016-10-21 2019-02-05 Kandou Labs, S.A. Quadrature and duty cycle error correction in matrix phase lock loop
CN110945830B (zh) 2017-05-22 2022-09-09 康杜实验室公司 多模式数据驱动型时钟恢复电路
US10203226B1 (en) 2017-08-11 2019-02-12 Kandou Labs, S.A. Phase interpolation circuit
GB2567463B (en) * 2017-10-12 2022-08-24 Communications Audit Uk Ltd Phase locked loop circuit
US10554380B2 (en) 2018-01-26 2020-02-04 Kandou Labs, S.A. Dynamically weighted exclusive or gate having weighted output segments for phase detection and phase interpolation
US11290115B2 (en) 2018-06-12 2022-03-29 Kandou Labs, S.A. Low latency combined clock data recovery logic network and charge pump circuit
US10630272B1 (en) 2019-04-08 2020-04-21 Kandou Labs, S.A. Measurement and correction of multiphase clock duty cycle and skew
US10673443B1 (en) 2019-04-08 2020-06-02 Kandou Labs, S.A. Multi-ring cross-coupled voltage-controlled oscillator
US10958251B2 (en) 2019-04-08 2021-03-23 Kandou Labs, S.A. Multiple adjacent slicewise layout of voltage-controlled oscillator
US11463092B1 (en) 2021-04-01 2022-10-04 Kanou Labs Sa Clock and data recovery lock detection circuit for verifying lock condition in presence of imbalanced early to late vote ratios
US11563605B2 (en) 2021-04-07 2023-01-24 Kandou Labs SA Horizontal centering of sampling point using multiple vertical voltage measurements
US11496282B1 (en) 2021-06-04 2022-11-08 Kandou Labs, S.A. Horizontal centering of sampling point using vertical vernier
US11398826B1 (en) 2021-09-19 2022-07-26 Hcl Technologies Limited Half rate bang-bang phase detector

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6026134A (en) * 1997-06-19 2000-02-15 Cypress Semiconductor Corp. Phase locked loop (PLL) with linear parallel sampling phase detector
US6259278B1 (en) * 1999-06-14 2001-07-10 Realtek Semiconductor Corp. Phase detector
US6442225B1 (en) * 1999-06-14 2002-08-27 Realtek Semiconductor Corporation Multi-phase-locked loop for data recovery
US6249159B1 (en) * 1999-12-30 2001-06-19 Intel Corporation Frequency control circuit having increased control bandwidth at lower device operating speed
JP4425426B2 (ja) * 2000-05-11 2010-03-03 Ｎｅｃエレクトロニクス株式会社 オーバーサンプリング型クロックリカバリ回路
KR100479309B1 (ko) * 2003-07-26 2005-03-28 삼성전자주식회사 위상차 검출 방법 및 이를 수행하기 위한 위상 검출기
TWI311865B (en) * 2005-07-01 2009-07-01 Via Tech Inc Clock and data recovery circuit and method thereof

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
基于锁相环的精确自动增益控制电路. 田智生.现代电子技术，第3期. 2005
基于锁相环的精确自动增益控制电路. 田智生.现代电子技术，第3期. 2005 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111512369A (zh) * 2017-11-02 2020-08-07 康杜实验室公司 多通道数据接收器的时钟数据恢复
CN111512369B (zh) * 2017-11-02 2022-05-10 康杜实验室公司 多通道数据接收器的时钟数据恢复装置及方法

Also Published As

Publication number Publication date
US7532038B2 (en) 2009-05-12
US20070001713A1 (en) 2007-01-04
TWI321898B (en) 2010-03-11
TW200703879A (en) 2007-01-16
CN1893277A (zh) 2007-01-10

Similar Documents

Publication Publication Date Title
CN100508398C (zh) 可调整增益曲线的相位检测电路与其方法
CN1893331B (zh) 时钟数据回复器与方法
CN103684436B (zh) 锁相环电路和使用锁相环来生成时钟信号的方法
US6870411B2 (en) Phase synchronizing circuit
KR0185474B1 (ko) 클록 재생 회로 및 이 클록 재생 회로를 이용한 소자들
US6041090A (en) Data sampling and recover in a phase-locked loop (PLL)
US6924705B2 (en) Inject synchronous narrowband reproducible phase locked looped
US7482841B1 (en) Differential bang-bang phase detector (BBPD) with latency reduction
CN103684438A (zh) 延迟锁相环
CN101494456B (zh) 延迟锁定回路以及时钟信号锁定方法
US20010013801A1 (en) Method for increasing the control bandwidth of a frequency control circuit
CN107565956A (zh) 应用于双环路时钟数据恢复电路中的vco频带切换电路及其环路切换方法
CN100417024C (zh) 低稳态误差的锁相回路及其校正电路
CN115694477B (zh) 一种基于小范围死区产生模块架构的亚采样锁相环
CN108449085A (zh) 锁相环和电子系统
CN112350695B (zh) 相位插值器系统、芯片和电子设备
US20090009224A1 (en) Multiphase DLL using 3-edge phase detector for wide-range operation
US7078938B2 (en) Method of detecting phase difference, phase detector for performing the same and clock-and-data recovering device including the phase detector
CN1983815B (zh) 一种延时锁定环电路
CN113872593A (zh) 一种时钟数据恢复电路、处理芯片和显示设备
KR100355413B1 (ko) 데이타 통신시스템에 있어서 클럭 및 데이타 복원회로
KR100398326B1 (ko) 엔알젯 형태의 데이터를 복원하기 위한 클럭/데이터 복원회로
JP3003623B2 (ja) 発振回路
CN102307048A (zh) 一种基于Pico RRU的时钟及其实现方法
KR102316443B1 (ko) 지연 잠금 루프의 지연 범위를 제어하는 지연 잠금 회로 및 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant