JP4425426B2 - オーバーサンプリング型クロックリカバリ回路 - Google Patents
オーバーサンプリング型クロックリカバリ回路 Download PDFInfo
- Publication number
- JP4425426B2 JP4425426B2 JP2000139089A JP2000139089A JP4425426B2 JP 4425426 B2 JP4425426 B2 JP 4425426B2 JP 2000139089 A JP2000139089 A JP 2000139089A JP 2000139089 A JP2000139089 A JP 2000139089A JP 4425426 B2 JP4425426 B2 JP 4425426B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- clock
- clocks
- circuit
- clock recovery
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000011084 recovery Methods 0.000 title claims description 75
- 238000005070 sampling Methods 0.000 claims description 5
- 239000000872 buffer Substances 0.000 description 37
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 23
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 20
- 238000010586 diagram Methods 0.000 description 12
- 230000003111 delayed effect Effects 0.000 description 8
- 230000001360 synchronised effect Effects 0.000 description 7
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 6
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 6
- 238000012935 Averaging Methods 0.000 description 5
- 101100381996 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) BRO1 gene Proteins 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 5
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 description 4
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 101100171060 Caenorhabditis elegans div-1 gene Proteins 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- -1 CLK10 Proteins 0.000 description 2
- 102100040858 Dual specificity protein kinase CLK4 Human genes 0.000 description 2
- 101000749298 Homo sapiens Dual specificity protein kinase CLK4 Proteins 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000593 degrading effect Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000016507 interphase Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の属する技術分野】
本発明は入力されるデータからクロックの抽出を行うクロックリカバリ回路に関し、特に位相の異なる複数のクロックでサンプリングを行うオーバーサンプリング型のクロックリカバリ回路に関する。
【０００１】
【従来の技術】
近年、データ伝送は高速なプロトコルが提案されており、そのために高速な伝送において送られてきたデータからクロックの抽出を行うクロックリカバリ回路、または送られたクロックに対して回路内部で使用されるクロックの周波数同期をとる位相ロックループ（Phase Locked Loop：ＰＬＬ）においても高速化が要請されている。
従来のアナログ方式のクロックリカバリ回路に、一相のクロックを用い、クロックの１本の立ち上がりを１ビットのデータに対応させて位相比較を行うものがあった。この方式では、データレートとクロック周波数を等しくする必要があるので、データレートがＧｂｐｓレベルになるとクロック周波数をＧＨｚレベルの高周波にしなければならず、クロックリカバリ回路や位相ロックループ（ＰＬＬ）への高速化の要請に応えることが難しかった。例えば、位相ロックループ（ＰＬＬ）に含まれる電圧制御発振器（Voltage Controlled Oscillator：ＶＣＯ）の発振周波数をＧＨｚレベルの高周波にすることは簡単ではない。
このような要請に応えるために、伝送されたデータを回路内部で生成したデータレートより周波数の低い位相の異なる複数のクロックでサンプリングするオーバーサンプリング型クロックリカバリ回路が提案されている。オーバーサンプリング型クロックリカバリ回路では、クロックの複数本の立ち上がりを１ビットのデータに対応させて位相比較を行っている。オーバーサンプリング型クロックリカバリ回路によれば、データレートより周波数の低いクロックを用いるため、高速化の要請に応えることができる。
例えば、図７（ａ）に示すようにデータレートに対し２分の１のクロック周波数で２倍のオーバーサンプリングを行う場合、４相のクロックＣＬＫ１〜４を用いることとなる。また、データレートに対し８分の１のクロック周波数で２倍のオーバーサンプリングを行う場合は、図７（ｂ）に示すように１６相のクロックＣＬＫ１〜１６を用いることとなる。
【０００２】
ところで、オーバーサンプリング型クロックリカバリ回路においては、特開平１０−４３４９号やＵ．Ｓ．Ｐａｔｅｎｔ５６９４０６２にも開示されるように、位相比較に必要となる所定数のクロック（以下、多相クロックという。）を電圧制御発振器（ＶＣＯ）が生成していた。
以下に、図４を参照して多相クロックを電圧制御発振器が生成するオーバーサンプリング型クロックリカバリ回路につき説明する。図４は、従来の一例のオーバーサンプリング型クロックリカバリ回路４０のブロック回路図である。これは、１６相の多相クロックを用いて位相比較を行う例である。
従来例のクロックリカバリ回路４０おいて、電圧制御発振器４１は、８段の差動バッファを連接してなる電圧制御遅延線（Voltage Control Delay Line）４２を含んで構成されており、周波数と位相の変調をしながら、１６相のクロック（差動クロック８相）を生成する。
信号処理部１３はこの１６相の多相クロックを受け、オーバーサンプリング方式のクロック抽出を行う。信号処理部１３に備えられる８個の位相比較器（Phase Detector）ＰＤ２のそれぞれは、１６相の多相クロックのうち連続する３相のクロックを用い、入力されるシリアル入力データとの間で位相比較を行う。位相比較器ＰＤ２は、クロックが入力データに対し遅れていればＵＰ信号を、進んでいればＤＯＷＮ信号を出力する。信号処理部１３は、このＵＰ信号、ＤＯＷＮ信号（位相差情報）を元に、クロックの位相を入力データの位相に同期させるために適切な制御電圧Ｖ４を生成し、電圧制御発振器４１に供給する。このように電圧制御発振器４１は帰還制御され、クロックの位相を入力データの位相に同期すべく、制御電圧Ｖ４に基づき再びクロックの周波数と位相の変調を行い１６相の多相クロックを生成して、信号処理部１３に供給する。図４には、この制御電圧Ｖ４を生成するための構成として、信号処理回路１５と、チャージポンプ（Charge Pump）ＣＰ２と、ローパスフィルタ（Low Pass Filter）ＬＰＦ２とを例示した。信号処理回路１５には、多数決回路、平均化回路等が用いられる。
なお、コンバータＣＶ１は、多相クロックが信号処理部１３に供給される前に多相クロックを差動信号から単相信号に変換すると同時に少振幅から大振幅へ変換するものである。
クロックリカバリ回路４０によれば、２．５Ｇｂｐｓのシリアル入力データを受ける場合、クロック周波数は３１２．５ＭＨｚ（周期３２００ｐｓ）とされ、電圧制御遅延線４２内の各差動バッファは２００ｐｓの伝搬遅延時間とされる。これにより、２００ｐｓずつ位相のずれた１６相の多相クロックを生成する。
【０００３】
【発明が解決しようとする課題】
しかし、従来のオーバーサンプリング型クロックリカバリ回路では、次のような問題があった。
従来のオーバーサンプリング型クロックリカバリ回路では、電圧制御発振器を制御して、位相同期を行うため、位相制御の過程で必ず周波数の変動が伴い、ジッタ特性を悪化させ、クロックの質の低下をもたらすという問題があった。
また、従来のオーバーサンプリング型クロックリカバリ回路では、多数のシリアル入出力チャンネルを有するトランシーバに適応する場合に問題がある。
例えば、図５に示すようにチャンネル毎に従来のクロックリカバリ回路４０を設ければ、ＩＣチップ上に多数の電圧制御発振器４１が存在することになる。これにより、チャンネル相互間で電圧制御発振器４１が共振等を起こし、クロックのジッタ特性を悪化させ、多相クロックの質の低下をもたらすという問題が生じ得る。また、電圧制御発振器は、一般に消費電力が大きいためチップ全体として消費電力が大きくなるおそれがある。
一方、電圧制御発振器を多チャンネルに対して一つとし、多相クロックを各チャンネルに供給するとすれば、供給が困難となり、供給過程においてクロックの劣化が生じ、劣化の程度も相によってばらつき、やはり、多相クロックの質の低下をもたらすという問題が生じ得る。以下に、図６を参照して、電圧制御発振器を多チャンネルに対して一つとし、多相クロックを各チャンネルに供給する構成について考察する。
【０００４】
図６に示すように、各チャンネルｃｈ１〜ｃｈ（ｎ）毎に、信号処理部１３と位相制御回路１１を有するオーバーサンプリング型のクロックリカバリ回路６０（１〜ｎ）を設ける。また、電圧制御発振器５１を含んで構成される位相ロックループ（ＰＬＬ）５０を一つ設け、この位相ロックループ５０により多相クロック（図６の構成場合１６相）を生成し、各クロックリカバリ回路６０（１〜ｎ）に供給する。各チャンネルｃｈ１〜ｃｈ（ｎ）においては、電圧制御発振器は設けられず、位相ロックループ５０からの多相クロックを受け取り、多相クロックと入力データとの間での位相制御を行うこととなる。
この場合、多チャンネルに対して電圧制御発振器が一つとなって、ＩＣチップ上に多数の電圧制御発振器が存在することによる不都合は回避される。
しかし、位相ロックループ５０からの多相クロックを多数のチャンネルｃｈ１〜ｃｈ（ｎ）に対し供給せねばならないため、クロックの分配が困難となる。例えば、１６相もの多相クロックを、広い範囲にわたり分配するため、バッファリングのための消費電力増大が問題となる。したがって、クロックの分配効率は優れない。
また、１６相もの多相クロックの相と相の間隔（位相差）を正確に保ったまま各チャンネルのクロックリカバリ回路６０に分配することは極めて困難である。したがって、多相クロックの質の低下をもたらすという問題は解消できない。
さらには、図６に示したように、各チャンネルｃｈ１〜ｃｈ（ｎ）のクロックリカバリ回路６０のそれぞれは、多相クロックと入力データとの間の位相比較を行った後、入力データとクロックとの間で位相同期を行うため、位相制御回路１１が必要となる。しかも、図６に示すように、１６相の多相クロックを受けて入力データとの間で位相同期を行わなければならない場合、位相制御回路１１が各チャンネルｃｈ１〜ｃｈ（ｎ）毎に８個も必要になる。この位相制御回路１１は、機能的に非常にクリティカルであり、かつ、一般的に大きな回路規模、大きな消費電力が必要となるので、機能的に同じものが８個並設されるというのは好ましい方法とはいえない。
【０００５】
本発明は以上の従来技術における問題に鑑みてなされたものであって、入力されるデータを位相の異なる複数のクロックでサンプリングして位相比較を行なう複数の位相比較器を備え、前記位相比較器から出力される位相差情報に基づいて前記クロックの位相を制御するオーバーサンプリング型クロックリカバリ回路において、ジッタ特性の悪化を防ぎ、良質なクロックを生成可能なオーバーサンプリング型クロックリカバリ回路を提供することを課題とする。
特に、多数のシリアル入出力チャンネルを有するトランシーバに適応した場合にも、良質なクロックを生成可能なオーバーサンプリング型クロックリカバリ回路を提供することを課題とする。
また、多チャンネルに適用した場合にも、回路の面積効率、電力効率、クロックの分配効率の良好なオーバーサンプリング型クロックリカバリ回路を提供することを課題とする。
【０００６】
【課題を解決するための手段】
前記課題を解決する本出願第１の発明は、入力されるデータを位相の異なる多数のクロックでサンプリングして位相比較を行なう複数の位相比較器を備え、前記位相比較器から出力される位相差情報に基づいて前記クロックの位相を制御するオーバーサンプリング型クロックリカバリ回路において、
前記多数に対して少数のクロックの供給を受け、かかるクロックの位相を制御する位相制御回路と、
前記位相制御回路により制御された前記少数のクロックを元に、前記多数のクロックを生成し、前記位相比較器に供給する遅延ロックループとを備え、
前記位相比較器から出力される位相差情報に基づいた位相制御信号を前記位相制御回路に帰還させることを特徴とするオーバーサンプリング型クロックリカバリ回路である。
【０００７】
すなわち本出願第１の発明のオーバーサンプリング型クロックリカバリ回路は、比較的少数のクロックの供給を受け、位相制御回路によって前記比較的少数のクロックの位相を制御し、前記比較的少数のクロックから遅延ロックループ（Delay Locked Loop：ＤＬＬ）によって位相比較に必要な比較的多数のクロック（多相クロック）を生成し、位相比較を行う構成を採る。
したがって本出願第１の発明のオーバーサンプリング型クロックリカバリ回路によれば、まず第一に、電圧制御発振器を要しないので周波数の変動によってジッタ特性を悪化させることがない。
第二に、チャンネル毎に本発明の回路を配設しても、電圧制御発振器が各チャンネルに配設されるという構成にはならず、チャンネル相互間のクロックの共振等の不都合な干渉のおそれはない。
第三に、チャンネル毎に本発明の回路を配設しても、多相クロックを各チャンネルに分配する必要はなく、比較的少数のクロックを分配すればよいので、多相クロックを分配するために必要な大幅な消費電力の増大はない。
第四に、チャンネル毎に本発明の回路を配設しても、多相クロックを各チャンネルに分配する必要はなく、比較的少数のクロックを分配すればよいので、多相クロックの相間隔のばらつき（スキュー）等の分配時におこる多相クロックの品質の低下が発生することはない。
第五に、比較的少数のクロックについて位相制御を行うので、多相クロックについて位相制御を行う場合に比較して、位相制御回路の回路規模、消費電力ともに効率化が図られる。
第六に、位相制御回路によって高精度に位相が制御された比較的少数のクロックを、位相比較を行う直前に、遅延ロックループにより多相クロックに展開するため、高精度に同期がとれ、かつ、精度良い間隔に位相が展開された非常に良質な多相クロックを位相比較器に供給することができる。
第七に、非常にクリティカルな動作が要求される位相制御回路が１つのみですむため、複数の位相制御回路を並設する場合に比較して、クロックリカバリの動作信頼性が格段に向上する。
【０００８】
また本出願第２の発明は、本出願第１の発明のオーバーサンプリング型クロックリカバリ回路において、前記少数を１又は２とすることを特徴とする。
【０００９】
また本出願第３の発明は、本出願第１の発明のオーバーサンプリング型クロックリカバリ回路において、前記少数を１とすることを特徴とする。
【０００１０】
すなわち本出願第３の発明のオーバーサンプリング型クロックリカバリ回路は、単相のクロックの供給を受け、位相制御回路によって前記単相のクロックの位相を制御し、前記単相のクロックから遅延ロックループによって位相比較に必要な比較的多数のクロック（多相クロック）を生成し、位相比較を行う構成を採る。
電圧制御発振器（ＶＣＯ）あるいは位相ロックループ（ＰＬＬ）は正確な周波数のクロックを出す供給元であるため、一般的にジッタ特性が良い差動で構成するのが望ましい。
一方、本出願第３の発明のオーバーサンプリング型クロックリカバリ回路によれば、位相制御回路及び遅延ロックループを単相構成にするので、ジッタ特性の悪化等を招くことなく低電力化が可能となるという利点がある。
【００１１】
【発明の実施の形態】
以下に本発明の一実施の形態のオーバーサンプリング型クロックリカバリ回路につき図面を参照して説明する。以下は本発明の一実施形態であって本発明を限定するものではない。
【００１２】
本実施形態においては、データレート２．５Ｇｂｐｓのシリアル入力データを、そのデータレートに対し８分の１の３１２．５ＭＨｚのクロック周波数で２倍のオーバーサンプリングを行う場合を例として説明する。この場合、図７（ｂ）に示すように、クロック抽出に１６相の多相クロックＣＬＫ１〜１６が必要となる。
【００１３】
図１は本発明の一実施の形態のオーバーサンプリング型クロックリカバリ回路１０を示すブロック回路図である。本実施形態のオーバーサンプリング型クロックリカバリ回路１０は、入力されるデータ（data）を位相の異なる１６相のクロックＣＬＫ１〜１６でサンプリングして位相比較を行なう８個の位相比較器ＰＤ２を備え、位相比較器ＰＤ２から出力される位相差情報（ＵＰ、ＤＯＷＮ信号）に基づいてクロックＣＬＫ１〜１６の位相を制御するオーバーサンプリング型クロックリカバリ回路である。
しかし、１６相のクロックＣＬＫ１〜１６を直接的に位相制御するものではなく、１６相のクロックＣＬＫ１〜１６に対して少数である２相のクロックＣＬＫａ、ＣＬＫｂの供給を受け、位相制御回路１１によりかかる２相のクロックＣＬＫａ、ＣＬＫｂの位相を制御する。２相のクロックＣＬＫａ、ＣＬＫｂはともに周波数３１２．５ＭＨｚで、相対的に半周期にあたる１６００ｐｓだけ位相が異なる差動対を成すものである。
また、遅延ロックループ（ＤＬＬ）１２が、位相制御回路１１から出力される差動クロックを元に、１６相のクロックＣＬＫ１〜１６を生成し、これを位相比較器ＰＤ２に供給する。
さらに、位相比較器ＰＤ２から出力される位相差情報（ＵＰ、ＤＯＷＮ信号）に基づいた位相制御信号により生成される制御電圧Ｖ２を位相制御回路１１に帰還させる。位相制御回路１１において、この帰還された制御電圧Ｖ２を差動クロックＣＬＫａ、ＣＬＫｂの位相制御に用いる。
【００１４】
本実施形態においては、差動クロックＣＬＫａ、ＣＬＫｂを位相ロックループ（ＰＬＬ）２０により生成し供給している。位相ロックループ２０は、電圧制御発振器２１と、これに接続される周波数逓倍器ＤＩＶ１と、位相比較器ＰＤ３と、チャージポンプＣＰ３と、ローパスフィルタＬＰＦ３とにより構成される。電圧制御発振器２１は、４段の差動バッファＡ１〜Ａ４を連接してなる電圧制御遅延線２２を含んで構成されている。
この位相ロックループ２０において、位相比較器ＰＤ３は、周波数逓倍器ＤＩＶ１により逓倍されたクロックを受けるとともに、リファレンスクロックref.CLKを受け、これらを位相比較し、ＵＰ／ＤＯＷＮ信号をチャージポンプＣＰ３に出力する。チャージポンプＣＰ３、ローパスフィルターＬＰＦ３により制御電圧Ｖ３を生成し、これを各差動バッファＡ１〜Ａ４に帰還させて制御し、電圧制御発振器２１に３１２．５ＭＨｚの周波数（周期３２００ｐｓ）のクロックを補償している。電圧制御発振器２１から上述の差動クロックＣＬＫａ、ＣＬＫｂが取り出され、これをオーバーサンプリング型クロックリカバリ回路１０内の位相制御回路１１へ供給する。位相ロックループ２０を使用することにより安定した周波数のクロックの供給を受けることができる。
【００１５】
位相制御回路１１は、デジタル制御型のものでもアナログ制御型のものでも良い。本実施形態では、位相制御回路１１をアナログ制御型の位相制御回路として説明し、必要に応じて位相制御回路１１をデジタル制御型の位相制御回路とする場合につき説明する。位相制御回路１１は、オーバーサンプリング型クロックリカバリ回路１０に供給される差動クロックＣＬＫａ、ＣＬＫｂを受けるとともに、信号処理部１３から制御電圧Ｖ２を受ける。この制御電圧Ｖ２に従って差動クロックＣＬＫａ、ＣＬＫｂの位相を進めたり、遅らせたりという位相制御を行う。位相制御回路１１により位相が制御された差動クロック（差動クロックＣＬＫｃ、ＣＬＫｄとする。）は、遅延ロックループ１２に出力される。
【００１６】
遅延ロックループ１２は、８段の差動バッファＢ１〜Ｂ８を連接してなる電圧制御遅延線１４と、これに接続する位相比較器ＰＤ１と、チャージポンプＣＰ１と、ローパスフィルターＬＰＦ１とからなる。
差動クロックＣＬＫｃ、ＣＬＫｄは、一段目の差動バッファＢ１及び位相比較器ＰＤ１に入力される。８段目の差動バッファＢ８からは、電圧制御遅延線１４を通過し全バッファＢ１〜Ｂ８の総合遅延を有する差動クロック（差動クロックＣＬＫｅ、ＣＬＫｆとする。また、クロックＣＬＫｃがクロックＣＬＫｅに、クロックＣＬＫｄがクロックＣＬＫｆになったとする。）が出力され、位相比較器ＰＤ１に入力される。位相比較器ＰＤ１は、クロックＣＬＫｃとクロックＣＬＫｆ及びクロックＣＬＫｄとクロックＣＬＫｅを位相比較し位相誤差を検出する。位相比較器ＰＤ１は、クロックＣＬＫｆ（ＣＬＫｅ）の位相がクロックＣＬＫｃ（ＣＬＫｄ）の位相より遅れていればＵＰ信号を、進んでいればＤＯＷＮ信号をチャージポンプＣＰ１に出力する。
チャージポンプＣＰ１、ロウパスフィルタＬＰＦ１は、位相比較器ＰＤ１からの位相差情報に基づき、制御電圧Ｖ１を生成し各差動バッファＢ１〜Ｂ８へ送り出す。
【００１７】
最終的に遅延ロックループ１２が同期したときは、電圧制御遅延線１４を通過し遅延したクロックＣＬＫｆ（ＣＬＫｅ）の立ち上がりエッジと、電圧制御遅延線１４を通過する前のクロックＣＬＫｃ（ＣＬＫｄ）の立ち上がりエッジの位相が同期する。その結果、電圧制御遅延線１４は、３１２．５ＭＨｚの周波数のクロックの半周期にあたる１６００ｐｓの総合遅延時間を持つことになる。遅延線を構成する各バッファの特性が等しく、それぞれに供給される制御電圧が等しい場合には、各バッファの伝搬遅延時間は遅延線の総合遅延時間をバッファの段数で除した値となる。本実施形態においては、電圧制御遅延線１４を構成する各差動バッファＢ１〜Ｂ８の特性を等しく、それぞれに供給される制御電圧Ｖ１も等しくしているので、各差動バッファＢ１〜Ｂ８の伝搬遅延時間は、総合遅延時間たる１６００ｐｓをバッファの段数たる８で除した２００ｐｓとなる。遅延ロックループ１２の帰還制御によって電圧制御遅延線１４の遅延時間が一定になるように制御されている。
以上説明したように、電圧制御遅延線１４内の８段の差動バッファＢ１〜Ｂ８の遅延時間が一定に保たれる。すなわち、１６相の多相クロックＣＬＫ１〜１６の隣接する相間隔が常に１６００ｐｓ／８＝２００ｐｓになるように補償される。
【００１８】
電圧制御遅延線１４内の８段の差動バッファＢ１〜Ｂ８の各出力からは、２００ｐｓずつ位相の異なった８対の差動クロックが取り出され、これらはコンバータＣＶ１によって単相信号に変換されると同時に小振幅から大振幅へ増幅されたのち、各位相比較器ＰＤ２に出力される。すなわち、遅延ロックループ１２は、多相クロックＣＬＫ１〜１６を生成する役割を有し、信号処理部１３は、この多相クロックＣＬＫ１〜１６を受ける。遅延ロックループ１２により相間精度の良い多相クロックＣＬＫ１〜１６が生成され、信号処理部１３に供給される。
信号処理部１３はこの多相クロックを用い、オーバーサンプリング方式のクロック抽出を行う。信号処理部１３に備えられる８個の位相比較器ＰＤ２のそれぞれは、１６相の多相クロックのうち２００ｐｓずつの位相差で連続する３相のクロックを用い、入力される２．５Ｇｂｐｓのシリアル入力データとの間で位相比較を行う。位相比較器ＰＤ２は、クロックが入力データに対し遅れていればＵＰ信号を、進んでいればＤＯＷＮ信号を出力する。
信号処理部１３は、このＵＰ信号、ＤＯＷＮ信号（位相差情報）を元に、クロックの位相をデータの位相に同期させるために、位相制御回路１１がアナログ制御型であるので制御電圧Ｖ２を生成し、位相制御回路１１に供給する。
位相制御回路１１は、信号処理部１３から制御電圧Ｖ２を受けると、再び、この制御電圧Ｖ２に従って差動クロックＣＬＫａ、ＣＬＫｂの位相を進めたり、遅らせたりという位相制御を行う。位相制御回路１１により位相が制御された差動クロックＣＬＫｃ、ＣＬＫｄは、遅延ロックループ１２に出力される。
【００１９】
以下同様に上述した動作を繰り返すことにより、オーバーサンプリング型クロックリカバリ回路１０は、信号処理部１３に供給される１６相の多相クロックＣＬＫ１〜１６の相間隔を精度良く保ち、かつ、データと位相同期させる。
図８にデータとクロックの位相が同期した状態の波形図を示した。例えば、図７（ｂ）に示すようにデータに対してクロックが遅れている場合にも、オーバーサンプリング型クロックリカバリ回路１０が上述した一連の動作を実行することにより、図８に示すような奇数番号のクロック（ＣＬＫ１、３、・・・）がデータビットのエッジを、偶数番号のクロック（ＣＬＫ２、４、・・・）がデータビットの中央を捕らえて同期した状態が得られる。
オーバーサンプリング型クロックリカバリ回路１０によれば、偶数番号のクロック（ＣＬＫ２、４、・・・）が、入力データが確実に開口した領域（値が確定した領域）でサンプリングすることができるように、１６相の多相クロックＣＬＫ１〜１６をデータの位相変動に追従させることができる。
【００２０】
信号処理部１３の処理は、従来技術を適用して実施することができ、様々な形態があり得る。次に、信号処理部１３の一実施の形態について説明する。
信号処理部１３は、位相比較器ＰＤ２から出力されるＵＰ、ＤＯＷＮ信号を元に制御電圧Ｖ４を生成するための具体的構成として、信号処理回路１５と、チャージポンプＣＰ２と、ローパスフィルタＬＰＦ２とを備える。信号処理回路１５には、多数決回路及び平均化回路が用いられる。
【００２１】
８個の位相比較器ＰＤ２はそれぞれは、１６相の多相クロックのうち２００ｐｓずつの位相差で連続した３相ずつを用い、入力データと多相クロックの間の位相比較を行う。例えば、計８組の３相のクロックＣＬＫ１,２,３、ＣＬＫ３,４,５、ＣＬＫ５,６,７、ＣＬＫ７,８,９、ＣＬＫ９,10,11、ＣＬＫ11,12,13、ＣＬＫ13,14,15、ＣＬＫ15,16,１を一組ずつ８個の位相比較器ＰＤ２のそれぞれで利用する。
図７（ｂ）又は図８に示すように、連続して２００ｐｓずつ位相差を持った１６相のクロックにＣＬＫ１、ＣＬＫ２、ＣＬＫ３、・・・、ＣＬＫ１６の順で符号を付けることとする。すると、図１に示される遅延ロックループ１２は差動構成であるため、各差動バッファＢ１〜Ｂ８から出力される差動クロックは、差動バッファＢ１から順に、差動クロックＣＬＫ１−９、ＣＬＫ２−10、ＣＬＫ３−11、ＣＬＫ４−12、ＣＬＫ５−13、ＣＬＫ６−14、ＣＬＫ７−15、ＣＬＫ８−16となる。これらの差動クロックがコンバータＣＶ１を通過した後、図上左側の位相比較器ＰＤ２から順に、連続した３相のクロックＣＬＫ１,２,３、ＣＬＫ３,４,５、ＣＬＫ５,６,７、ＣＬＫ７,８,９、ＣＬＫ９,10,11、ＣＬＫ11,12,13、ＣＬＫ13,14,15、ＣＬＫ15,16,１が一組ずつ入力されるように、例えば図１に示すような態様で本回路の配線を構成しておく。
【００２２】
連続する３相のクロックが一組ずつ入力された各位相比較器ＰＤ２は位相比較を行い、クロックがデータに対し位相が遅れていればＵＰ信号を出力し、位相が進んでいればＤＯＷＮ信号を信号処理回路１５に出力する。信号処理回路１５内に構成される多数決回路は、位相比較器ＰＤ２からＵＰ／ＤＯＷＮ信号の受ける度に、８個の位相比較器ＰＤ２の出力結果の多数決を取り、その瞬間毎のデータとクロックの位相差を決定する。
さらに、信号処理回路１５内に構成される平均化回路は、多数決されたＵＰ／ＤＯＷＮ信号の数回分の平均をとる。平均化されたＵＰ／ＤＯＷＮ信号が、チャージポンプＣＰ２に出力され、チャージポンプＣＰ２に電荷の充放電をする。この平均化によって、ＵＰ／ＤＯＷＮが頻繁に切り替わって出力される高周波数のデータの揺れの場合は対応しない（チャージポンプＣＰ２に充放電しない）ように、ＵＰ／ＤＯＷＮのどちらかが一方的にかなり多くの回数連続して出る低周波のデータの揺れの場合は対応する（チャージポンプＣＰ２に充放電する）ように処理している。すなわち信号処理回路１５内に構成される平均化回路は、高周波数成分を遮断し、低周波数成分を通過させるフィルタの役割を有する。
チャージポンプＣＰ２に充放電された電荷は、例えばさらにローパスフィルタＬＰＦ２を通ってアナログ化され、制御電圧Ｖ２としてアナログ制御型の位相制御回路１１に出力される。また、位相制御回路１１をデジタル制御型の位相制御回路とすることも可能である。その場合には、ローパスフィルタＬＰＦ２を通さずそのまま位相制御信号を位相制御回路１１に出力するように構成する。
以上のようにして、信号処理部１３の処理が行われるが、これは一例であって、他の回路構成によっても良い。
【００２３】
次に、図２を参照して本発明の一実施の形態のオーバーサンプリング型クロックリカバリ回路１０を多チャンネルのシリアル入出力をもつトランシーバに適用した場合につき説明する。
【００２４】
図２に示すように、オーバーサンプリング型クロックリカバリ回路１０を各チャンネルｃｈ１〜ｃｈ（ｎ）のそれぞれに設ける。また、位相ロックループ２０を１つ設け、この位相ロックループ２０によって生成される差動クロックを、各チャンネルのオーバーサンプリング型クロックリカバリ回路１０（１〜ｎ）に分配する構成とする。
各チャンネルでは、上述した動作により、分配された差動クロックと同一周波数の多相クロックを得ることができる。
以上のように本発明による多チャンネル向けのクロックリカバリ回路によると以下のような効果がある。
すなわち、まず第一に、電圧制御発振器を要しないので周波数の変動によってジッタ特性を悪化させることがない。
第二に、チャンネル毎に本実施形態の回路１０を配設しても、電圧制御発振器が各チャンネルに配設されるという構成にはならず、チャンネル相互間のクロックの共振等の不都合な干渉のおそれはない。
第三に、チャンネル毎に本実施形態の回路１０を配設しても、多相クロックを各チャンネルに分配する必要はなく、比較的少数のクロックを分配すればよいので、多相クロックを分配するために必要な大幅な消費電力の増大はない。
第四に、チャンネル毎に本実施形態の回路を配設しても、多相クロックを各チャンネルに分配する必要はなく、比較的少数のクロックを分配すればよいので、多相クロックの相間隔のばらつき（スキュー）等の分配時におこる多相クロックの品質の低下が発生することはない。
第五に、比較的少数のクロックについて位相制御を行うので、多相クロックについて位相制御を行う場合（従来のクロックリカバリ回路６０）に比較して、回路規模、消費電力ともに効率化が図られる。
第六に、位相制御回路１１によって高精度に位相が制御された比較的少数のクロックを、位相比較を行う直前に、遅延ロックループにより多相クロックに展開するため、高精度に同期がとれ、かつ、精度良い間隔に位相が展開された非常に良質な多相クロックを位相比較器ＰＤ２に供給することができる。
第七に、非常にクリティカルな動作が要求される位相制御回路１１が１つのみですむため、複数の位相制御回路を並設する場合（従来のクロックリカバリ回路６０）に比較して、クロックリカバリの動作信頼性が格段に向上する。
【００２５】
次に、本発明の他の一実施の形態のオーバーサンプリング型クロックリカバリ回路３０につき図３を参照して説明する。
本実施形態のオーバーサンプリング型クロックリカバリ回路３０は、上述のオーバーサンプリング型クロックリカバリ回路１０と同様に、位相ロックループ２０からクロックの供給を受けるが、単相のクロックＣＬＫｇを受ける点で異なる。
また、本実施形態のオーバーサンプリング型クロックリカバリ回路３０は、上述のオーバーサンプリング型クロックリカバリ回路１０と同様に、信号処理部１３を有するが、位相制御回路３１及び遅延ロックループ３２が単相構成となっている点で異なる。遅延ロックループ３２は１６段の単相バッファＣ１〜Ｃ１６を連接してなる電圧制御遅延線３４と、これに接続する位相比較器ＰＤ４と、チャージポンプＣＰ４と、ローパスフィルターＬＰＦ４とからなる。
【００２６】
遅延ロックループ２０から取り出された差動クロックはコンバータＣＶ２によって差動信号から単相信号に変換すると同時に少振幅から大振幅へ変換される。その結果、コンバータＣＶ２から単相のクロックＣＬＫｇが出力され、位相制御回路３１に入力される。
その後、クロックＣＬＫｇは、位相制御回路３１により位相制御される。位相制御回路３１により位相制御されたクロック（クロックＣＬＫｈとする。）は、遅延ロックループ３２内の一段目のバッファＣ１及び位相比較器ＰＤ４に入力される。１６段目のバッファＣ１６からは、電圧制御遅延線３４を通過し全バッファＣ１〜Ｃ１６の総合遅延を有するクロック（クロックＣＬＫｉとする。）が出力され、位相比較器ＰＤ４に入力される。位相比較器ＰＤ４は、クロックＣＬＫｈとクロックＣＬＫｉを位相比較し位相誤差を検出する。
位相比較器ＰＤ４は、ＣＬＫｉの位相がクロックＣＬＫｈの位相より遅れていればＵＰ信号を、進んでいればＤＯＷＮ信号をチャージポンプＣＰ４に出力する。
チャージポンプＣＰ４、ロウパスフィルタＬＰＦ４は、位相比較器ＰＤ４からの位相差情報に基づき、制御電圧Ｖ１を生成し各バッファＣ１〜Ｃ１６へ送り出す。
【００２７】
最終的に遅延ロックループ３２が同期したときは、電圧制御遅延線３４を通過し遅延したクロックＣＬＫｉの立ち上がりエッジと、電圧制御遅延線３４を通過する前のクロックＣＬＫｈの立ち上がりエッジの位相が同期する。その結果、電圧制御遅延線３４は、３１２．５ＭＨｚの周波数のクロックの一周期にあたる３２００ｐｓの総合遅延時間を持つことになる。遅延線を構成する各バッファの特性が等しく、それぞれに供給される制御電圧が等しい場合には、各バッファの伝搬遅延時間は遅延線の総合遅延時間をバッファの段数で除した値となる。本実施形態においては、電圧制御遅延線３４を構成する各バッファＣ１〜Ｃ１６の特性を等しく、それぞれに供給される制御電圧Ｖ１も等しくしているので、各バッファＣ１〜Ｃ１６の伝搬遅延時間は、総合遅延時間たる３２００ｐｓをバッファの段数たる１６で除した２００ｐｓとなる。遅延ロックループ３２の帰還制御によって電圧制御遅延線３４の遅延時間が一定になるように制御されている。
以上説明したように、電圧制御遅延線３４内の１６段のバッファの遅延時間が一定に保たれる。すなわち、１６相の多相クロックＣＬＫ１〜１６の隣接する相間隔が常に３２００ｐｓ／１６＝２００ｐｓになるように補償される。
【００２８】
電圧制御遅延線１４内の１６段のバッファＣ１〜Ｃ１６の各出力からは、２００ｐｓずつ位相の異なった１６のクロックが取り出され、連続する３相のクロックが一組ずつ各位相比較器ＰＤ２に出力される。
図７（ｂ）又は図８に示すように、連続して２００ｐｓずつ位相差を持った１６相のクロックにＣＬＫ１、ＣＬＫ２、ＣＬＫ３、・・・、ＣＬＫ１６の順で符号を付けることとする。すると、図３に示される遅延ロックループ３２はバッファＣ１〜Ｃ１６としてインバータを使用するので、各バッファＣ１〜Ｃ１６から出力されるクロックは、バッファＣ１から順に、クロックＣＬＫ１、ＣＬＫ10、ＣＬＫ３、ＣＬＫ１２、ＣＬＫ５、ＣＬＫ１４、ＣＬＫ７、ＣＬＫ16、ＣＬＫ９、ＣＬＫ２、ＣＬＫ11、ＣＬＫ４、ＣＬＫ13、ＣＬＫ６、ＣＬＫ15、ＣＬＫ８となる。図上左側の位相比較器ＰＤ２から順に、連続した３相のクロックＣＬＫ１,２,３、ＣＬＫ３,４,５、ＣＬＫ５,６,７、ＣＬＫ７,８,９、ＣＬＫ９,10,11、ＣＬＫ11,12,13、ＣＬＫ13,14,15、ＣＬＫ15,16,１が一組ずつ入力されるように、例えば図３に示すような態様で本回路の配線を構成しておく。
各位相比較器ＰＤ２に連続する３相のクロックが一組ずつ入力された後、上述のオーバーサンプリング型クロックリカバリ回路１０と同様の処理が行われ、繰り返すことにより、オーバーサンプリング型クロックリカバリ回路３０は、信号処理部１３に供給される１６相の多相クロックＣＬＫ１〜１６の相間隔を精度良く保ち、かつ、データと位相同期させる。
【００２９】
以上のように、本実施形態のオーバーサンプリング型クロックリカバリ回路３０は、位相制御回路３１及び遅延ロックループ３２を単相構成にするので、大振幅のＣＭＯＳロジックが使用可能となり、オーバーサンプリング型クロックリカバリ回路１０、４０、６０に比較して、低電力化が可能となるという効果がある。電圧制御発振器を利用した従来のオーバーサンプリング型クロックリカバリ回路４０において、電圧制御発振器４１を単相構成にするとジッタ特性の悪化等を招くおそれがあるが、本実施形態のオーバーサンプリング型クロックリカバリ回路３０は、位相制御回路３１及び遅延ロックループ３２を単相構成にするので、そのようなおそれはない。すなわち、ジッタ特性を良好に維持したまま低電力化するという効果がある。
また、本実施形態のオーバーサンプリング型クロックリカバリ回路３０も、オーバーサンプリング型クロックリカバリ回路１０と同様に、多チャンネルのシリアル入出力をもつトランシーバに良好に適用することができ、同様の効果が得られる。
【００３０】
【発明の効果】
上述のように本発明は、電圧制御発振器を使用せずに、位相制御回路とアナログ遅延ロックループを備え、位相制御回路により比較的少数のクロックの供給を受けて、そのクロック数の状態のままで位相を制御し、位相が制御されたクロックをアナログ遅延ロックループにより位相比較に必要な相数まで展開した後に、位相比較器にクロックを供給した。これにより、本発明によれば、ジッタ特性が向上し、良質なクロックを生成することができるという効果がある。
特に、多数のシリアル入出力チャンネルを有するトランシーバに適応した場合にも、共振等の不都合な干渉のおそれがないので、良質なクロックを生成することができるという効果がある。
また、多チャンネルに適用した場合にも、回路の面積効率、電力効率、クロックの分配効率が良好であるという効果がある。
【図面の簡単な説明】
【図１】 本発明の一実施の形態のオーバーサンプリング型クロックリカバリ回路１０を示すブロック回路図
【図２】 本発明の一実施の形態のオーバーサンプリング型クロックリカバリ回路１０を多チャンネル向けに配設した構成を示すブロック回路図
【図３】 本発明の他の一実施の形態のオーバーサンプリング型クロックリカバリ回路３０を示すブロック回路図
【図４】 従来の一例のオーバーサンプリング型クロックリカバリ回路４０のブロック回路図
【図５】 従来の一例のオーバーサンプリング型クロックリカバリ回路４０を多チャンネル向けに配設した構成を示すのブロック回路図
【図６】 電圧制御発振器を多チャンネルに対して一つとし、多相クロックを各チャンネルに供給する従来技術の適用例を示すブロック回路図
【図７】 オーバーサンプリング型クロックリカバリを説明するためのデータとクロックの波形図である。
【図８】 オーバーサンプリング型クロックリカバリを説明するための波形図であって、データとクロックの同期がとれた状態の波形図である。
【符号の説明】
１１…位相制御回路
１２…遅延ロックループ（ＤＬＬ）
１３…信号処理部
１４、２２、４２…電圧制御遅延線
２１、４１、５１…電圧制御発振器
２０、５０…位相ロックループ
ＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４…位相比較器
ＣＰ１、ＣＰ２、ＣＰ３、ＣＰ４…チャージポンプ
ＬＰＦ１、ＬＰＦ２、ＬＰＦ３、ＬＰＦ４…ローパスフィルタ
ＤＩＶ１…周波数逓倍器
ＣＶ１、ＣＶ２…コンバータ
本発明は入力されるデータからクロックの抽出を行うクロックリカバリ回路に関し、特に位相の異なる複数のクロックでサンプリングを行うオーバーサンプリング型のクロックリカバリ回路に関する。
【０００１】
【従来の技術】
近年、データ伝送は高速なプロトコルが提案されており、そのために高速な伝送において送られてきたデータからクロックの抽出を行うクロックリカバリ回路、または送られたクロックに対して回路内部で使用されるクロックの周波数同期をとる位相ロックループ（Phase Locked Loop：ＰＬＬ）においても高速化が要請されている。
従来のアナログ方式のクロックリカバリ回路に、一相のクロックを用い、クロックの１本の立ち上がりを１ビットのデータに対応させて位相比較を行うものがあった。この方式では、データレートとクロック周波数を等しくする必要があるので、データレートがＧｂｐｓレベルになるとクロック周波数をＧＨｚレベルの高周波にしなければならず、クロックリカバリ回路や位相ロックループ（ＰＬＬ）への高速化の要請に応えることが難しかった。例えば、位相ロックループ（ＰＬＬ）に含まれる電圧制御発振器（Voltage Controlled Oscillator：ＶＣＯ）の発振周波数をＧＨｚレベルの高周波にすることは簡単ではない。
このような要請に応えるために、伝送されたデータを回路内部で生成したデータレートより周波数の低い位相の異なる複数のクロックでサンプリングするオーバーサンプリング型クロックリカバリ回路が提案されている。オーバーサンプリング型クロックリカバリ回路では、クロックの複数本の立ち上がりを１ビットのデータに対応させて位相比較を行っている。オーバーサンプリング型クロックリカバリ回路によれば、データレートより周波数の低いクロックを用いるため、高速化の要請に応えることができる。
例えば、図７（ａ）に示すようにデータレートに対し２分の１のクロック周波数で２倍のオーバーサンプリングを行う場合、４相のクロックＣＬＫ１〜４を用いることとなる。また、データレートに対し８分の１のクロック周波数で２倍のオーバーサンプリングを行う場合は、図７（ｂ）に示すように１６相のクロックＣＬＫ１〜１６を用いることとなる。
【０００２】
ところで、オーバーサンプリング型クロックリカバリ回路においては、特開平１０−４３４９号やＵ．Ｓ．Ｐａｔｅｎｔ５６９４０６２にも開示されるように、位相比較に必要となる所定数のクロック（以下、多相クロックという。）を電圧制御発振器（ＶＣＯ）が生成していた。
以下に、図４を参照して多相クロックを電圧制御発振器が生成するオーバーサンプリング型クロックリカバリ回路につき説明する。図４は、従来の一例のオーバーサンプリング型クロックリカバリ回路４０のブロック回路図である。これは、１６相の多相クロックを用いて位相比較を行う例である。
従来例のクロックリカバリ回路４０おいて、電圧制御発振器４１は、８段の差動バッファを連接してなる電圧制御遅延線（Voltage Control Delay Line）４２を含んで構成されており、周波数と位相の変調をしながら、１６相のクロック（差動クロック８相）を生成する。
信号処理部１３はこの１６相の多相クロックを受け、オーバーサンプリング方式のクロック抽出を行う。信号処理部１３に備えられる８個の位相比較器（Phase Detector）ＰＤ２のそれぞれは、１６相の多相クロックのうち連続する３相のクロックを用い、入力されるシリアル入力データとの間で位相比較を行う。位相比較器ＰＤ２は、クロックが入力データに対し遅れていればＵＰ信号を、進んでいればＤＯＷＮ信号を出力する。信号処理部１３は、このＵＰ信号、ＤＯＷＮ信号（位相差情報）を元に、クロックの位相を入力データの位相に同期させるために適切な制御電圧Ｖ４を生成し、電圧制御発振器４１に供給する。このように電圧制御発振器４１は帰還制御され、クロックの位相を入力データの位相に同期すべく、制御電圧Ｖ４に基づき再びクロックの周波数と位相の変調を行い１６相の多相クロックを生成して、信号処理部１３に供給する。図４には、この制御電圧Ｖ４を生成するための構成として、信号処理回路１５と、チャージポンプ（Charge Pump）ＣＰ２と、ローパスフィルタ（Low Pass Filter）ＬＰＦ２とを例示した。信号処理回路１５には、多数決回路、平均化回路等が用いられる。
なお、コンバータＣＶ１は、多相クロックが信号処理部１３に供給される前に多相クロックを差動信号から単相信号に変換すると同時に少振幅から大振幅へ変換するものである。
クロックリカバリ回路４０によれば、２．５Ｇｂｐｓのシリアル入力データを受ける場合、クロック周波数は３１２．５ＭＨｚ（周期３２００ｐｓ）とされ、電圧制御遅延線４２内の各差動バッファは２００ｐｓの伝搬遅延時間とされる。これにより、２００ｐｓずつ位相のずれた１６相の多相クロックを生成する。
【０００３】
【発明が解決しようとする課題】
しかし、従来のオーバーサンプリング型クロックリカバリ回路では、次のような問題があった。
従来のオーバーサンプリング型クロックリカバリ回路では、電圧制御発振器を制御して、位相同期を行うため、位相制御の過程で必ず周波数の変動が伴い、ジッタ特性を悪化させ、クロックの質の低下をもたらすという問題があった。
また、従来のオーバーサンプリング型クロックリカバリ回路では、多数のシリアル入出力チャンネルを有するトランシーバに適応する場合に問題がある。
例えば、図５に示すようにチャンネル毎に従来のクロックリカバリ回路４０を設ければ、ＩＣチップ上に多数の電圧制御発振器４１が存在することになる。これにより、チャンネル相互間で電圧制御発振器４１が共振等を起こし、クロックのジッタ特性を悪化させ、多相クロックの質の低下をもたらすという問題が生じ得る。また、電圧制御発振器は、一般に消費電力が大きいためチップ全体として消費電力が大きくなるおそれがある。
一方、電圧制御発振器を多チャンネルに対して一つとし、多相クロックを各チャンネルに供給するとすれば、供給が困難となり、供給過程においてクロックの劣化が生じ、劣化の程度も相によってばらつき、やはり、多相クロックの質の低下をもたらすという問題が生じ得る。以下に、図６を参照して、電圧制御発振器を多チャンネルに対して一つとし、多相クロックを各チャンネルに供給する構成について考察する。
【０００４】
図６に示すように、各チャンネルｃｈ１〜ｃｈ（ｎ）毎に、信号処理部１３と位相制御回路１１を有するオーバーサンプリング型のクロックリカバリ回路６０（１〜ｎ）を設ける。また、電圧制御発振器５１を含んで構成される位相ロックループ（ＰＬＬ）５０を一つ設け、この位相ロックループ５０により多相クロック（図６の構成場合１６相）を生成し、各クロックリカバリ回路６０（１〜ｎ）に供給する。各チャンネルｃｈ１〜ｃｈ（ｎ）においては、電圧制御発振器は設けられず、位相ロックループ５０からの多相クロックを受け取り、多相クロックと入力データとの間での位相制御を行うこととなる。
この場合、多チャンネルに対して電圧制御発振器が一つとなって、ＩＣチップ上に多数の電圧制御発振器が存在することによる不都合は回避される。
しかし、位相ロックループ５０からの多相クロックを多数のチャンネルｃｈ１〜ｃｈ（ｎ）に対し供給せねばならないため、クロックの分配が困難となる。例えば、１６相もの多相クロックを、広い範囲にわたり分配するため、バッファリングのための消費電力増大が問題となる。したがって、クロックの分配効率は優れない。
また、１６相もの多相クロックの相と相の間隔（位相差）を正確に保ったまま各チャンネルのクロックリカバリ回路６０に分配することは極めて困難である。したがって、多相クロックの質の低下をもたらすという問題は解消できない。
さらには、図６に示したように、各チャンネルｃｈ１〜ｃｈ（ｎ）のクロックリカバリ回路６０のそれぞれは、多相クロックと入力データとの間の位相比較を行った後、入力データとクロックとの間で位相同期を行うため、位相制御回路１１が必要となる。しかも、図６に示すように、１６相の多相クロックを受けて入力データとの間で位相同期を行わなければならない場合、位相制御回路１１が各チャンネルｃｈ１〜ｃｈ（ｎ）毎に８個も必要になる。この位相制御回路１１は、機能的に非常にクリティカルであり、かつ、一般的に大きな回路規模、大きな消費電力が必要となるので、機能的に同じものが８個並設されるというのは好ましい方法とはいえない。
【０００５】
本発明は以上の従来技術における問題に鑑みてなされたものであって、入力されるデータを位相の異なる複数のクロックでサンプリングして位相比較を行なう複数の位相比較器を備え、前記位相比較器から出力される位相差情報に基づいて前記クロックの位相を制御するオーバーサンプリング型クロックリカバリ回路において、ジッタ特性の悪化を防ぎ、良質なクロックを生成可能なオーバーサンプリング型クロックリカバリ回路を提供することを課題とする。
特に、多数のシリアル入出力チャンネルを有するトランシーバに適応した場合にも、良質なクロックを生成可能なオーバーサンプリング型クロックリカバリ回路を提供することを課題とする。
また、多チャンネルに適用した場合にも、回路の面積効率、電力効率、クロックの分配効率の良好なオーバーサンプリング型クロックリカバリ回路を提供することを課題とする。
【０００６】
【課題を解決するための手段】
前記課題を解決する本出願第１の発明は、入力されるデータを位相の異なる多数のクロックでサンプリングして位相比較を行なう複数の位相比較器を備え、前記位相比較器から出力される位相差情報に基づいて前記クロックの位相を制御するオーバーサンプリング型クロックリカバリ回路において、
前記多数に対して少数のクロックの供給を受け、かかるクロックの位相を制御する位相制御回路と、
前記位相制御回路により制御された前記少数のクロックを元に、前記多数のクロックを生成し、前記位相比較器に供給する遅延ロックループとを備え、
前記位相比較器から出力される位相差情報に基づいた位相制御信号を前記位相制御回路に帰還させることを特徴とするオーバーサンプリング型クロックリカバリ回路である。
【０００７】
すなわち本出願第１の発明のオーバーサンプリング型クロックリカバリ回路は、比較的少数のクロックの供給を受け、位相制御回路によって前記比較的少数のクロックの位相を制御し、前記比較的少数のクロックから遅延ロックループ（Delay Locked Loop：ＤＬＬ）によって位相比較に必要な比較的多数のクロック（多相クロック）を生成し、位相比較を行う構成を採る。
したがって本出願第１の発明のオーバーサンプリング型クロックリカバリ回路によれば、まず第一に、電圧制御発振器を要しないので周波数の変動によってジッタ特性を悪化させることがない。
第二に、チャンネル毎に本発明の回路を配設しても、電圧制御発振器が各チャンネルに配設されるという構成にはならず、チャンネル相互間のクロックの共振等の不都合な干渉のおそれはない。
第三に、チャンネル毎に本発明の回路を配設しても、多相クロックを各チャンネルに分配する必要はなく、比較的少数のクロックを分配すればよいので、多相クロックを分配するために必要な大幅な消費電力の増大はない。
第四に、チャンネル毎に本発明の回路を配設しても、多相クロックを各チャンネルに分配する必要はなく、比較的少数のクロックを分配すればよいので、多相クロックの相間隔のばらつき（スキュー）等の分配時におこる多相クロックの品質の低下が発生することはない。
第五に、比較的少数のクロックについて位相制御を行うので、多相クロックについて位相制御を行う場合に比較して、位相制御回路の回路規模、消費電力ともに効率化が図られる。
第六に、位相制御回路によって高精度に位相が制御された比較的少数のクロックを、位相比較を行う直前に、遅延ロックループにより多相クロックに展開するため、高精度に同期がとれ、かつ、精度良い間隔に位相が展開された非常に良質な多相クロックを位相比較器に供給することができる。
第七に、非常にクリティカルな動作が要求される位相制御回路が１つのみですむため、複数の位相制御回路を並設する場合に比較して、クロックリカバリの動作信頼性が格段に向上する。
【０００８】
また本出願第２の発明は、本出願第１の発明のオーバーサンプリング型クロックリカバリ回路において、前記少数を１又は２とすることを特徴とする。
【０００９】
また本出願第３の発明は、本出願第１の発明のオーバーサンプリング型クロックリカバリ回路において、前記少数を１とすることを特徴とする。
【０００１０】
すなわち本出願第３の発明のオーバーサンプリング型クロックリカバリ回路は、単相のクロックの供給を受け、位相制御回路によって前記単相のクロックの位相を制御し、前記単相のクロックから遅延ロックループによって位相比較に必要な比較的多数のクロック（多相クロック）を生成し、位相比較を行う構成を採る。
電圧制御発振器（ＶＣＯ）あるいは位相ロックループ（ＰＬＬ）は正確な周波数のクロックを出す供給元であるため、一般的にジッタ特性が良い差動で構成するのが望ましい。
一方、本出願第３の発明のオーバーサンプリング型クロックリカバリ回路によれば、位相制御回路及び遅延ロックループを単相構成にするので、ジッタ特性の悪化等を招くことなく低電力化が可能となるという利点がある。
【００１１】
【発明の実施の形態】
以下に本発明の一実施の形態のオーバーサンプリング型クロックリカバリ回路につき図面を参照して説明する。以下は本発明の一実施形態であって本発明を限定するものではない。
【００１２】
本実施形態においては、データレート２．５Ｇｂｐｓのシリアル入力データを、そのデータレートに対し８分の１の３１２．５ＭＨｚのクロック周波数で２倍のオーバーサンプリングを行う場合を例として説明する。この場合、図７（ｂ）に示すように、クロック抽出に１６相の多相クロックＣＬＫ１〜１６が必要となる。
【００１３】
図１は本発明の一実施の形態のオーバーサンプリング型クロックリカバリ回路１０を示すブロック回路図である。本実施形態のオーバーサンプリング型クロックリカバリ回路１０は、入力されるデータ（data）を位相の異なる１６相のクロックＣＬＫ１〜１６でサンプリングして位相比較を行なう８個の位相比較器ＰＤ２を備え、位相比較器ＰＤ２から出力される位相差情報（ＵＰ、ＤＯＷＮ信号）に基づいてクロックＣＬＫ１〜１６の位相を制御するオーバーサンプリング型クロックリカバリ回路である。
しかし、１６相のクロックＣＬＫ１〜１６を直接的に位相制御するものではなく、１６相のクロックＣＬＫ１〜１６に対して少数である２相のクロックＣＬＫａ、ＣＬＫｂの供給を受け、位相制御回路１１によりかかる２相のクロックＣＬＫａ、ＣＬＫｂの位相を制御する。２相のクロックＣＬＫａ、ＣＬＫｂはともに周波数３１２．５ＭＨｚで、相対的に半周期にあたる１６００ｐｓだけ位相が異なる差動対を成すものである。
また、遅延ロックループ（ＤＬＬ）１２が、位相制御回路１１から出力される差動クロックを元に、１６相のクロックＣＬＫ１〜１６を生成し、これを位相比較器ＰＤ２に供給する。
さらに、位相比較器ＰＤ２から出力される位相差情報（ＵＰ、ＤＯＷＮ信号）に基づいた位相制御信号により生成される制御電圧Ｖ２を位相制御回路１１に帰還させる。位相制御回路１１において、この帰還された制御電圧Ｖ２を差動クロックＣＬＫａ、ＣＬＫｂの位相制御に用いる。
【００１４】
本実施形態においては、差動クロックＣＬＫａ、ＣＬＫｂを位相ロックループ（ＰＬＬ）２０により生成し供給している。位相ロックループ２０は、電圧制御発振器２１と、これに接続される周波数逓倍器ＤＩＶ１と、位相比較器ＰＤ３と、チャージポンプＣＰ３と、ローパスフィルタＬＰＦ３とにより構成される。電圧制御発振器２１は、４段の差動バッファＡ１〜Ａ４を連接してなる電圧制御遅延線２２を含んで構成されている。
この位相ロックループ２０において、位相比較器ＰＤ３は、周波数逓倍器ＤＩＶ１により逓倍されたクロックを受けるとともに、リファレンスクロックref.CLKを受け、これらを位相比較し、ＵＰ／ＤＯＷＮ信号をチャージポンプＣＰ３に出力する。チャージポンプＣＰ３、ローパスフィルターＬＰＦ３により制御電圧Ｖ３を生成し、これを各差動バッファＡ１〜Ａ４に帰還させて制御し、電圧制御発振器２１に３１２．５ＭＨｚの周波数（周期３２００ｐｓ）のクロックを補償している。電圧制御発振器２１から上述の差動クロックＣＬＫａ、ＣＬＫｂが取り出され、これをオーバーサンプリング型クロックリカバリ回路１０内の位相制御回路１１へ供給する。位相ロックループ２０を使用することにより安定した周波数のクロックの供給を受けることができる。
【００１５】
位相制御回路１１は、デジタル制御型のものでもアナログ制御型のものでも良い。本実施形態では、位相制御回路１１をアナログ制御型の位相制御回路として説明し、必要に応じて位相制御回路１１をデジタル制御型の位相制御回路とする場合につき説明する。位相制御回路１１は、オーバーサンプリング型クロックリカバリ回路１０に供給される差動クロックＣＬＫａ、ＣＬＫｂを受けるとともに、信号処理部１３から制御電圧Ｖ２を受ける。この制御電圧Ｖ２に従って差動クロックＣＬＫａ、ＣＬＫｂの位相を進めたり、遅らせたりという位相制御を行う。位相制御回路１１により位相が制御された差動クロック（差動クロックＣＬＫｃ、ＣＬＫｄとする。）は、遅延ロックループ１２に出力される。
【００１６】
遅延ロックループ１２は、８段の差動バッファＢ１〜Ｂ８を連接してなる電圧制御遅延線１４と、これに接続する位相比較器ＰＤ１と、チャージポンプＣＰ１と、ローパスフィルターＬＰＦ１とからなる。
差動クロックＣＬＫｃ、ＣＬＫｄは、一段目の差動バッファＢ１及び位相比較器ＰＤ１に入力される。８段目の差動バッファＢ８からは、電圧制御遅延線１４を通過し全バッファＢ１〜Ｂ８の総合遅延を有する差動クロック（差動クロックＣＬＫｅ、ＣＬＫｆとする。また、クロックＣＬＫｃがクロックＣＬＫｅに、クロックＣＬＫｄがクロックＣＬＫｆになったとする。）が出力され、位相比較器ＰＤ１に入力される。位相比較器ＰＤ１は、クロックＣＬＫｃとクロックＣＬＫｆ及びクロックＣＬＫｄとクロックＣＬＫｅを位相比較し位相誤差を検出する。位相比較器ＰＤ１は、クロックＣＬＫｆ（ＣＬＫｅ）の位相がクロックＣＬＫｃ（ＣＬＫｄ）の位相より遅れていればＵＰ信号を、進んでいればＤＯＷＮ信号をチャージポンプＣＰ１に出力する。
チャージポンプＣＰ１、ロウパスフィルタＬＰＦ１は、位相比較器ＰＤ１からの位相差情報に基づき、制御電圧Ｖ１を生成し各差動バッファＢ１〜Ｂ８へ送り出す。
【００１７】
最終的に遅延ロックループ１２が同期したときは、電圧制御遅延線１４を通過し遅延したクロックＣＬＫｆ（ＣＬＫｅ）の立ち上がりエッジと、電圧制御遅延線１４を通過する前のクロックＣＬＫｃ（ＣＬＫｄ）の立ち上がりエッジの位相が同期する。その結果、電圧制御遅延線１４は、３１２．５ＭＨｚの周波数のクロックの半周期にあたる１６００ｐｓの総合遅延時間を持つことになる。遅延線を構成する各バッファの特性が等しく、それぞれに供給される制御電圧が等しい場合には、各バッファの伝搬遅延時間は遅延線の総合遅延時間をバッファの段数で除した値となる。本実施形態においては、電圧制御遅延線１４を構成する各差動バッファＢ１〜Ｂ８の特性を等しく、それぞれに供給される制御電圧Ｖ１も等しくしているので、各差動バッファＢ１〜Ｂ８の伝搬遅延時間は、総合遅延時間たる１６００ｐｓをバッファの段数たる８で除した２００ｐｓとなる。遅延ロックループ１２の帰還制御によって電圧制御遅延線１４の遅延時間が一定になるように制御されている。
以上説明したように、電圧制御遅延線１４内の８段の差動バッファＢ１〜Ｂ８の遅延時間が一定に保たれる。すなわち、１６相の多相クロックＣＬＫ１〜１６の隣接する相間隔が常に１６００ｐｓ／８＝２００ｐｓになるように補償される。
【００１８】
電圧制御遅延線１４内の８段の差動バッファＢ１〜Ｂ８の各出力からは、２００ｐｓずつ位相の異なった８対の差動クロックが取り出され、これらはコンバータＣＶ１によって単相信号に変換されると同時に小振幅から大振幅へ増幅されたのち、各位相比較器ＰＤ２に出力される。すなわち、遅延ロックループ１２は、多相クロックＣＬＫ１〜１６を生成する役割を有し、信号処理部１３は、この多相クロックＣＬＫ１〜１６を受ける。遅延ロックループ１２により相間精度の良い多相クロックＣＬＫ１〜１６が生成され、信号処理部１３に供給される。
信号処理部１３はこの多相クロックを用い、オーバーサンプリング方式のクロック抽出を行う。信号処理部１３に備えられる８個の位相比較器ＰＤ２のそれぞれは、１６相の多相クロックのうち２００ｐｓずつの位相差で連続する３相のクロックを用い、入力される２．５Ｇｂｐｓのシリアル入力データとの間で位相比較を行う。位相比較器ＰＤ２は、クロックが入力データに対し遅れていればＵＰ信号を、進んでいればＤＯＷＮ信号を出力する。
信号処理部１３は、このＵＰ信号、ＤＯＷＮ信号（位相差情報）を元に、クロックの位相をデータの位相に同期させるために、位相制御回路１１がアナログ制御型であるので制御電圧Ｖ２を生成し、位相制御回路１１に供給する。
位相制御回路１１は、信号処理部１３から制御電圧Ｖ２を受けると、再び、この制御電圧Ｖ２に従って差動クロックＣＬＫａ、ＣＬＫｂの位相を進めたり、遅らせたりという位相制御を行う。位相制御回路１１により位相が制御された差動クロックＣＬＫｃ、ＣＬＫｄは、遅延ロックループ１２に出力される。
【００１９】
以下同様に上述した動作を繰り返すことにより、オーバーサンプリング型クロックリカバリ回路１０は、信号処理部１３に供給される１６相の多相クロックＣＬＫ１〜１６の相間隔を精度良く保ち、かつ、データと位相同期させる。
図８にデータとクロックの位相が同期した状態の波形図を示した。例えば、図７（ｂ）に示すようにデータに対してクロックが遅れている場合にも、オーバーサンプリング型クロックリカバリ回路１０が上述した一連の動作を実行することにより、図８に示すような奇数番号のクロック（ＣＬＫ１、３、・・・）がデータビットのエッジを、偶数番号のクロック（ＣＬＫ２、４、・・・）がデータビットの中央を捕らえて同期した状態が得られる。
オーバーサンプリング型クロックリカバリ回路１０によれば、偶数番号のクロック（ＣＬＫ２、４、・・・）が、入力データが確実に開口した領域（値が確定した領域）でサンプリングすることができるように、１６相の多相クロックＣＬＫ１〜１６をデータの位相変動に追従させることができる。
【００２０】
信号処理部１３の処理は、従来技術を適用して実施することができ、様々な形態があり得る。次に、信号処理部１３の一実施の形態について説明する。
信号処理部１３は、位相比較器ＰＤ２から出力されるＵＰ、ＤＯＷＮ信号を元に制御電圧Ｖ４を生成するための具体的構成として、信号処理回路１５と、チャージポンプＣＰ２と、ローパスフィルタＬＰＦ２とを備える。信号処理回路１５には、多数決回路及び平均化回路が用いられる。
【００２１】
８個の位相比較器ＰＤ２はそれぞれは、１６相の多相クロックのうち２００ｐｓずつの位相差で連続した３相ずつを用い、入力データと多相クロックの間の位相比較を行う。例えば、計８組の３相のクロックＣＬＫ１,２,３、ＣＬＫ３,４,５、ＣＬＫ５,６,７、ＣＬＫ７,８,９、ＣＬＫ９,10,11、ＣＬＫ11,12,13、ＣＬＫ13,14,15、ＣＬＫ15,16,１を一組ずつ８個の位相比較器ＰＤ２のそれぞれで利用する。
図７（ｂ）又は図８に示すように、連続して２００ｐｓずつ位相差を持った１６相のクロックにＣＬＫ１、ＣＬＫ２、ＣＬＫ３、・・・、ＣＬＫ１６の順で符号を付けることとする。すると、図１に示される遅延ロックループ１２は差動構成であるため、各差動バッファＢ１〜Ｂ８から出力される差動クロックは、差動バッファＢ１から順に、差動クロックＣＬＫ１−９、ＣＬＫ２−10、ＣＬＫ３−11、ＣＬＫ４−12、ＣＬＫ５−13、ＣＬＫ６−14、ＣＬＫ７−15、ＣＬＫ８−16となる。これらの差動クロックがコンバータＣＶ１を通過した後、図上左側の位相比較器ＰＤ２から順に、連続した３相のクロックＣＬＫ１,２,３、ＣＬＫ３,４,５、ＣＬＫ５,６,７、ＣＬＫ７,８,９、ＣＬＫ９,10,11、ＣＬＫ11,12,13、ＣＬＫ13,14,15、ＣＬＫ15,16,１が一組ずつ入力されるように、例えば図１に示すような態様で本回路の配線を構成しておく。
【００２２】
連続する３相のクロックが一組ずつ入力された各位相比較器ＰＤ２は位相比較を行い、クロックがデータに対し位相が遅れていればＵＰ信号を出力し、位相が進んでいればＤＯＷＮ信号を信号処理回路１５に出力する。信号処理回路１５内に構成される多数決回路は、位相比較器ＰＤ２からＵＰ／ＤＯＷＮ信号の受ける度に、８個の位相比較器ＰＤ２の出力結果の多数決を取り、その瞬間毎のデータとクロックの位相差を決定する。
さらに、信号処理回路１５内に構成される平均化回路は、多数決されたＵＰ／ＤＯＷＮ信号の数回分の平均をとる。平均化されたＵＰ／ＤＯＷＮ信号が、チャージポンプＣＰ２に出力され、チャージポンプＣＰ２に電荷の充放電をする。この平均化によって、ＵＰ／ＤＯＷＮが頻繁に切り替わって出力される高周波数のデータの揺れの場合は対応しない（チャージポンプＣＰ２に充放電しない）ように、ＵＰ／ＤＯＷＮのどちらかが一方的にかなり多くの回数連続して出る低周波のデータの揺れの場合は対応する（チャージポンプＣＰ２に充放電する）ように処理している。すなわち信号処理回路１５内に構成される平均化回路は、高周波数成分を遮断し、低周波数成分を通過させるフィルタの役割を有する。
チャージポンプＣＰ２に充放電された電荷は、例えばさらにローパスフィルタＬＰＦ２を通ってアナログ化され、制御電圧Ｖ２としてアナログ制御型の位相制御回路１１に出力される。また、位相制御回路１１をデジタル制御型の位相制御回路とすることも可能である。その場合には、ローパスフィルタＬＰＦ２を通さずそのまま位相制御信号を位相制御回路１１に出力するように構成する。
以上のようにして、信号処理部１３の処理が行われるが、これは一例であって、他の回路構成によっても良い。
【００２３】
次に、図２を参照して本発明の一実施の形態のオーバーサンプリング型クロックリカバリ回路１０を多チャンネルのシリアル入出力をもつトランシーバに適用した場合につき説明する。
【００２４】
図２に示すように、オーバーサンプリング型クロックリカバリ回路１０を各チャンネルｃｈ１〜ｃｈ（ｎ）のそれぞれに設ける。また、位相ロックループ２０を１つ設け、この位相ロックループ２０によって生成される差動クロックを、各チャンネルのオーバーサンプリング型クロックリカバリ回路１０（１〜ｎ）に分配する構成とする。
各チャンネルでは、上述した動作により、分配された差動クロックと同一周波数の多相クロックを得ることができる。
以上のように本発明による多チャンネル向けのクロックリカバリ回路によると以下のような効果がある。
すなわち、まず第一に、電圧制御発振器を要しないので周波数の変動によってジッタ特性を悪化させることがない。
第二に、チャンネル毎に本実施形態の回路１０を配設しても、電圧制御発振器が各チャンネルに配設されるという構成にはならず、チャンネル相互間のクロックの共振等の不都合な干渉のおそれはない。
第三に、チャンネル毎に本実施形態の回路１０を配設しても、多相クロックを各チャンネルに分配する必要はなく、比較的少数のクロックを分配すればよいので、多相クロックを分配するために必要な大幅な消費電力の増大はない。
第四に、チャンネル毎に本実施形態の回路を配設しても、多相クロックを各チャンネルに分配する必要はなく、比較的少数のクロックを分配すればよいので、多相クロックの相間隔のばらつき（スキュー）等の分配時におこる多相クロックの品質の低下が発生することはない。
第五に、比較的少数のクロックについて位相制御を行うので、多相クロックについて位相制御を行う場合（従来のクロックリカバリ回路６０）に比較して、回路規模、消費電力ともに効率化が図られる。
第六に、位相制御回路１１によって高精度に位相が制御された比較的少数のクロックを、位相比較を行う直前に、遅延ロックループにより多相クロックに展開するため、高精度に同期がとれ、かつ、精度良い間隔に位相が展開された非常に良質な多相クロックを位相比較器ＰＤ２に供給することができる。
第七に、非常にクリティカルな動作が要求される位相制御回路１１が１つのみですむため、複数の位相制御回路を並設する場合（従来のクロックリカバリ回路６０）に比較して、クロックリカバリの動作信頼性が格段に向上する。
【００２５】
次に、本発明の他の一実施の形態のオーバーサンプリング型クロックリカバリ回路３０につき図３を参照して説明する。
本実施形態のオーバーサンプリング型クロックリカバリ回路３０は、上述のオーバーサンプリング型クロックリカバリ回路１０と同様に、位相ロックループ２０からクロックの供給を受けるが、単相のクロックＣＬＫｇを受ける点で異なる。
また、本実施形態のオーバーサンプリング型クロックリカバリ回路３０は、上述のオーバーサンプリング型クロックリカバリ回路１０と同様に、信号処理部１３を有するが、位相制御回路３１及び遅延ロックループ３２が単相構成となっている点で異なる。遅延ロックループ３２は１６段の単相バッファＣ１〜Ｃ１６を連接してなる電圧制御遅延線３４と、これに接続する位相比較器ＰＤ４と、チャージポンプＣＰ４と、ローパスフィルターＬＰＦ４とからなる。
【００２６】
遅延ロックループ２０から取り出された差動クロックはコンバータＣＶ２によって差動信号から単相信号に変換すると同時に少振幅から大振幅へ変換される。その結果、コンバータＣＶ２から単相のクロックＣＬＫｇが出力され、位相制御回路３１に入力される。
その後、クロックＣＬＫｇは、位相制御回路３１により位相制御される。位相制御回路３１により位相制御されたクロック（クロックＣＬＫｈとする。）は、遅延ロックループ３２内の一段目のバッファＣ１及び位相比較器ＰＤ４に入力される。１６段目のバッファＣ１６からは、電圧制御遅延線３４を通過し全バッファＣ１〜Ｃ１６の総合遅延を有するクロック（クロックＣＬＫｉとする。）が出力され、位相比較器ＰＤ４に入力される。位相比較器ＰＤ４は、クロックＣＬＫｈとクロックＣＬＫｉを位相比較し位相誤差を検出する。
位相比較器ＰＤ４は、ＣＬＫｉの位相がクロックＣＬＫｈの位相より遅れていればＵＰ信号を、進んでいればＤＯＷＮ信号をチャージポンプＣＰ４に出力する。
チャージポンプＣＰ４、ロウパスフィルタＬＰＦ４は、位相比較器ＰＤ４からの位相差情報に基づき、制御電圧Ｖ１を生成し各バッファＣ１〜Ｃ１６へ送り出す。
【００２７】
最終的に遅延ロックループ３２が同期したときは、電圧制御遅延線３４を通過し遅延したクロックＣＬＫｉの立ち上がりエッジと、電圧制御遅延線３４を通過する前のクロックＣＬＫｈの立ち上がりエッジの位相が同期する。その結果、電圧制御遅延線３４は、３１２．５ＭＨｚの周波数のクロックの一周期にあたる３２００ｐｓの総合遅延時間を持つことになる。遅延線を構成する各バッファの特性が等しく、それぞれに供給される制御電圧が等しい場合には、各バッファの伝搬遅延時間は遅延線の総合遅延時間をバッファの段数で除した値となる。本実施形態においては、電圧制御遅延線３４を構成する各バッファＣ１〜Ｃ１６の特性を等しく、それぞれに供給される制御電圧Ｖ１も等しくしているので、各バッファＣ１〜Ｃ１６の伝搬遅延時間は、総合遅延時間たる３２００ｐｓをバッファの段数たる１６で除した２００ｐｓとなる。遅延ロックループ３２の帰還制御によって電圧制御遅延線３４の遅延時間が一定になるように制御されている。
以上説明したように、電圧制御遅延線３４内の１６段のバッファの遅延時間が一定に保たれる。すなわち、１６相の多相クロックＣＬＫ１〜１６の隣接する相間隔が常に３２００ｐｓ／１６＝２００ｐｓになるように補償される。
【００２８】
電圧制御遅延線１４内の１６段のバッファＣ１〜Ｃ１６の各出力からは、２００ｐｓずつ位相の異なった１６のクロックが取り出され、連続する３相のクロックが一組ずつ各位相比較器ＰＤ２に出力される。
図７（ｂ）又は図８に示すように、連続して２００ｐｓずつ位相差を持った１６相のクロックにＣＬＫ１、ＣＬＫ２、ＣＬＫ３、・・・、ＣＬＫ１６の順で符号を付けることとする。すると、図３に示される遅延ロックループ３２はバッファＣ１〜Ｃ１６としてインバータを使用するので、各バッファＣ１〜Ｃ１６から出力されるクロックは、バッファＣ１から順に、クロックＣＬＫ１、ＣＬＫ10、ＣＬＫ３、ＣＬＫ１２、ＣＬＫ５、ＣＬＫ１４、ＣＬＫ７、ＣＬＫ16、ＣＬＫ９、ＣＬＫ２、ＣＬＫ11、ＣＬＫ４、ＣＬＫ13、ＣＬＫ６、ＣＬＫ15、ＣＬＫ８となる。図上左側の位相比較器ＰＤ２から順に、連続した３相のクロックＣＬＫ１,２,３、ＣＬＫ３,４,５、ＣＬＫ５,６,７、ＣＬＫ７,８,９、ＣＬＫ９,10,11、ＣＬＫ11,12,13、ＣＬＫ13,14,15、ＣＬＫ15,16,１が一組ずつ入力されるように、例えば図３に示すような態様で本回路の配線を構成しておく。
各位相比較器ＰＤ２に連続する３相のクロックが一組ずつ入力された後、上述のオーバーサンプリング型クロックリカバリ回路１０と同様の処理が行われ、繰り返すことにより、オーバーサンプリング型クロックリカバリ回路３０は、信号処理部１３に供給される１６相の多相クロックＣＬＫ１〜１６の相間隔を精度良く保ち、かつ、データと位相同期させる。
【００２９】
以上のように、本実施形態のオーバーサンプリング型クロックリカバリ回路３０は、位相制御回路３１及び遅延ロックループ３２を単相構成にするので、大振幅のＣＭＯＳロジックが使用可能となり、オーバーサンプリング型クロックリカバリ回路１０、４０、６０に比較して、低電力化が可能となるという効果がある。電圧制御発振器を利用した従来のオーバーサンプリング型クロックリカバリ回路４０において、電圧制御発振器４１を単相構成にするとジッタ特性の悪化等を招くおそれがあるが、本実施形態のオーバーサンプリング型クロックリカバリ回路３０は、位相制御回路３１及び遅延ロックループ３２を単相構成にするので、そのようなおそれはない。すなわち、ジッタ特性を良好に維持したまま低電力化するという効果がある。
また、本実施形態のオーバーサンプリング型クロックリカバリ回路３０も、オーバーサンプリング型クロックリカバリ回路１０と同様に、多チャンネルのシリアル入出力をもつトランシーバに良好に適用することができ、同様の効果が得られる。
【００３０】
【発明の効果】
上述のように本発明は、電圧制御発振器を使用せずに、位相制御回路とアナログ遅延ロックループを備え、位相制御回路により比較的少数のクロックの供給を受けて、そのクロック数の状態のままで位相を制御し、位相が制御されたクロックをアナログ遅延ロックループにより位相比較に必要な相数まで展開した後に、位相比較器にクロックを供給した。これにより、本発明によれば、ジッタ特性が向上し、良質なクロックを生成することができるという効果がある。
特に、多数のシリアル入出力チャンネルを有するトランシーバに適応した場合にも、共振等の不都合な干渉のおそれがないので、良質なクロックを生成することができるという効果がある。
また、多チャンネルに適用した場合にも、回路の面積効率、電力効率、クロックの分配効率が良好であるという効果がある。
【図面の簡単な説明】
【図１】 本発明の一実施の形態のオーバーサンプリング型クロックリカバリ回路１０を示すブロック回路図
【図２】 本発明の一実施の形態のオーバーサンプリング型クロックリカバリ回路１０を多チャンネル向けに配設した構成を示すブロック回路図
【図３】 本発明の他の一実施の形態のオーバーサンプリング型クロックリカバリ回路３０を示すブロック回路図
【図４】 従来の一例のオーバーサンプリング型クロックリカバリ回路４０のブロック回路図
【図５】 従来の一例のオーバーサンプリング型クロックリカバリ回路４０を多チャンネル向けに配設した構成を示すのブロック回路図
【図６】 電圧制御発振器を多チャンネルに対して一つとし、多相クロックを各チャンネルに供給する従来技術の適用例を示すブロック回路図
【図７】 オーバーサンプリング型クロックリカバリを説明するためのデータとクロックの波形図である。
【図８】 オーバーサンプリング型クロックリカバリを説明するための波形図であって、データとクロックの同期がとれた状態の波形図である。
【符号の説明】
１１…位相制御回路
１２…遅延ロックループ（ＤＬＬ）
１３…信号処理部
１４、２２、４２…電圧制御遅延線
２１、４１、５１…電圧制御発振器
２０、５０…位相ロックループ
ＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４…位相比較器
ＣＰ１、ＣＰ２、ＣＰ３、ＣＰ４…チャージポンプ
ＬＰＦ１、ＬＰＦ２、ＬＰＦ３、ＬＰＦ４…ローパスフィルタ
ＤＩＶ１…周波数逓倍器
ＣＶ１、ＣＶ２…コンバータ
Claims (3)
- 入力されるデータを位相の異なる多数のクロックでサンプリングして位相比較を行なう複数の位相比較器を備え、前記位相比較器から出力される位相差情報に基づいて前記クロックの位相を制御するオーバーサンプリング型クロックリカバリ回路において、
前記多数に対して少数のクロックの供給を受け、かかるクロックの位相を制御する位相制御回路と、
前記位相制御回路により制御された前記少数のクロックを元に、前記多数のクロックを生成し、前記位相比較器に供給する遅延ロックループとを備え、
前記位相比較器から出力される位相差情報に基づいた位相制御信号を前記位相制御回路に帰還させることを特徴とするオーバーサンプリング型クロックリカバリ回路。 - 前記少数を１又は２とすることを特徴とする請求項１に記載のオーバーサンプリング型クロックリカバリ回路。
- 前記少数を１とすることを特徴とする請求項１に記載のオーバーサンプリング型クロックリカバリ回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000139089A JP4425426B2 (ja) | 2000-05-11 | 2000-05-11 | オーバーサンプリング型クロックリカバリ回路 |
| US09/847,311 US6456128B1 (en) | 2000-05-11 | 2001-05-03 | Oversampling clock recovery circuit |
| DE60125455T DE60125455T2 (de) | 2000-05-11 | 2001-05-07 | Taktrückgewinnungsschaltung mit Überabtastung |
| EP01111006A EP1154595B1 (en) | 2000-05-11 | 2001-05-07 | Oversampling clock recovery circuit |
| KR10-2001-0025400A KR100380771B1 (ko) | 2000-05-11 | 2001-05-10 | 오버샘플링 클럭 리커버리 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000139089A JP4425426B2 (ja) | 2000-05-11 | 2000-05-11 | オーバーサンプリング型クロックリカバリ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001320353A JP2001320353A (ja) | 2001-11-16 |
| JP4425426B2 true JP4425426B2 (ja) | 2010-03-03 |
Family
ID=18646599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000139089A Expired - Fee Related JP4425426B2 (ja) | 2000-05-11 | 2000-05-11 | オーバーサンプリング型クロックリカバリ回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6456128B1 (ja) |
| EP (1) | EP1154595B1 (ja) |
| JP (1) | JP4425426B2 (ja) |
| KR (1) | KR100380771B1 (ja) |
| DE (1) | DE60125455T2 (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6791380B2 (en) * | 2001-11-27 | 2004-09-14 | Winbond Electronics Corporation | Universal clock generator |
| DE10206370B4 (de) * | 2002-02-15 | 2005-08-25 | Infineon Technologies Ag | Verfahren und Vorrichtung zur Phasendetektion |
| DE10207315B4 (de) * | 2002-02-21 | 2007-01-04 | Infineon Technologies Ag | Vorrichtung zur Datenrückgewinnung aus einem empfangenen Datensignal |
| JP3660638B2 (ja) * | 2002-03-27 | 2005-06-15 | 株式会社東芝 | クロック抽出回路 |
| US6774689B1 (en) | 2002-05-23 | 2004-08-10 | Cypress Semiconductor Corp. | Triple input phase detector and methodology for setting delay between two sets of phase outputs |
| US6657466B1 (en) * | 2002-05-23 | 2003-12-02 | Cypress Semiconductor Corp. | System and method for generating interleaved multi-phase outputs from a nested pair of phase locked loops |
| CA2389969A1 (en) * | 2002-06-25 | 2003-12-25 | John W. Bogdan | Digital signal processing of multi-sampled phase |
| CN100358238C (zh) * | 2002-09-02 | 2007-12-26 | 瑞昱半导体股份有限公司 | 资料回复系统及其方法 |
| JP4158465B2 (ja) | 2002-09-10 | 2008-10-01 | 日本電気株式会社 | クロック再生装置、および、クロック再生装置を用いた電子機器 |
| JP3883063B2 (ja) | 2002-10-31 | 2007-02-21 | ローム株式会社 | クロック生成装置 |
| KR100531457B1 (ko) * | 2003-07-23 | 2005-11-28 | (주)다윈텍 | 다 위상 클럭신호 발생을 위한 발진기가 배제된 지연 동기루프 |
| US7668271B2 (en) * | 2003-09-30 | 2010-02-23 | Rambus Inc. | Clock-data recovery (“CDR”) circuit, apparatus and method for variable frequency data |
| US7486752B1 (en) * | 2003-12-17 | 2009-02-03 | Altera Corporation | Alignment of clock signal with data signal |
| US7696797B1 (en) * | 2005-03-31 | 2010-04-13 | Schnaitter William N | Signal generator with output frequency greater than the oscillator frequency |
| DE102005023427B3 (de) * | 2005-05-20 | 2006-10-12 | Infineon Technologies Ag | Verzögerungsregelkreis und Verfahren zum Einstellen einer Verzögerungskette |
| US7532038B2 (en) * | 2005-07-01 | 2009-05-12 | Via Technologies, Inc. | Phase detecting circuit having adjustable gain curve and method thereof |
| JP4668750B2 (ja) | 2005-09-16 | 2011-04-13 | 富士通株式会社 | データ再生回路 |
| US8520776B2 (en) * | 2006-01-19 | 2013-08-27 | Judith Ann Rea | Data recovery system for source synchronous data channels |
| US7809085B2 (en) * | 2006-01-19 | 2010-10-05 | Redmere Technology Ltd. | Data recovery system for source synchronous data channels |
| KR100834393B1 (ko) | 2006-10-31 | 2008-06-04 | 주식회사 하이닉스반도체 | 클럭 데이터 복원장치. |
| US7924885B2 (en) * | 2006-11-20 | 2011-04-12 | Siverge Networks Ltd | Methods and apparatuses for circuit emulation multi-channel clock recovery |
| JP4825710B2 (ja) * | 2007-03-16 | 2011-11-30 | 株式会社リコー | 多相クロック生成回路およびシリアルデータ受信回路 |
| US8179162B2 (en) * | 2010-07-13 | 2012-05-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Phase-lock assistant circuitry |
| US8588358B2 (en) | 2011-03-11 | 2013-11-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Clock and data recovery using LC voltage controlled oscillator and delay locked loop |
| US8779815B2 (en) * | 2012-06-25 | 2014-07-15 | Intel Corporation | Low power oversampling with delay locked loop implementation |
| US8797075B2 (en) | 2012-06-25 | 2014-08-05 | Intel Corporation | Low power oversampling with reduced-architecture delay locked loop |
| KR102298160B1 (ko) * | 2015-08-13 | 2021-09-03 | 삼성전자주식회사 | 반도체 장치 및 이를 포함하는 통신 시스템 |
| US11646725B2 (en) * | 2017-10-28 | 2023-05-09 | Solos Technology Limited | Fractional time delay structures in digitally oversampled microphone systems, circuits, and methods |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0583240A (ja) * | 1991-09-19 | 1993-04-02 | Fujitsu Ltd | クロツク再生回路 |
| JPH0621808A (ja) * | 1992-07-01 | 1994-01-28 | Hitachi Ltd | クロック再生回路 |
| JPH06152668A (ja) * | 1992-11-10 | 1994-05-31 | Matsushita Electric Ind Co Ltd | クロック再生回路 |
| JPH07302938A (ja) * | 1994-04-28 | 1995-11-14 | Sony Corp | 圧電セラミックトランス及びその製造方法 |
| EP0758171A3 (en) * | 1995-08-09 | 1997-11-26 | Symbios Logic Inc. | Data sampling and recovery |
| US5694062A (en) | 1996-02-02 | 1997-12-02 | Lsi Logic Corporation | Self-timed phase detector and method |
| JPH09275396A (ja) * | 1996-04-04 | 1997-10-21 | Nec Eng Ltd | クロック再生回路 |
| US6026134A (en) * | 1997-06-19 | 2000-02-15 | Cypress Semiconductor Corp. | Phase locked loop (PLL) with linear parallel sampling phase detector |
| US5963606A (en) * | 1997-06-27 | 1999-10-05 | Sun Microsystems, Inc. | Phase error cancellation method and apparatus for high performance data recovery |
| JP3077661B2 (ja) * | 1998-03-12 | 2000-08-14 | 日本電気株式会社 | オーバーサンプリング型クロックリカバリ回路 |
| JP3109587B2 (ja) * | 1998-03-12 | 2000-11-20 | 日本電気株式会社 | オーバーサンプリング型クロックリカバリ回路 |
| JP3109588B2 (ja) * | 1998-03-12 | 2000-11-20 | 日本電気株式会社 | オーバーサンプリング型クロックリカバリ回路 |
| GB2336074B (en) * | 1998-03-30 | 2002-12-04 | 3Com Technologies Ltd | Method and apparatus for the phase alignment of data in high-speed parallel data buses using a multi-phase low frequency sampling clock |
-
2000
- 2000-05-11 JP JP2000139089A patent/JP4425426B2/ja not_active Expired - Fee Related
-
2001
- 2001-05-03 US US09/847,311 patent/US6456128B1/en not_active Expired - Fee Related
- 2001-05-07 DE DE60125455T patent/DE60125455T2/de not_active Expired - Lifetime
- 2001-05-07 EP EP01111006A patent/EP1154595B1/en not_active Expired - Lifetime
- 2001-05-10 KR KR10-2001-0025400A patent/KR100380771B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE60125455T2 (de) | 2007-10-11 |
| EP1154595A3 (en) | 2004-06-30 |
| US6456128B1 (en) | 2002-09-24 |
| EP1154595A2 (en) | 2001-11-14 |
| US20020030522A1 (en) | 2002-03-14 |
| KR100380771B1 (ko) | 2003-04-18 |
| DE60125455D1 (de) | 2007-02-08 |
| EP1154595B1 (en) | 2006-12-27 |
| JP2001320353A (ja) | 2001-11-16 |
| KR20010104240A (ko) | 2001-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4425426B2 (ja) | オーバーサンプリング型クロックリカバリ回路 | |
| JP4335586B2 (ja) | クロックアンドデータリカバリ回路 | |
| KR100186815B1 (ko) | 클럭신호 발생회로 및 반도체장치 | |
| JP4700668B2 (ja) | 直角位相クロックを生成する方法および装置 | |
| US20040086002A1 (en) | Data communications circuit with multi-stage multiplexing | |
| US8170168B2 (en) | Clock data recovery circuit | |
| JP4029568B2 (ja) | クロック生成回路、シリアル／パラレル変換装置及びパラレル／シリアル変換装置並びに半導体装置 | |
| US20070223638A1 (en) | Isophase Multiphase Clock Signal Generation Circuit and Serial Digital Data Receiving Circuit Using the Same | |
| US7071750B2 (en) | Method for multiple-phase splitting by phase interpolation and circuit the same | |
| US6229358B1 (en) | Delayed matching signal generator and frequency multiplier using scaled delay networks | |
| US6104326A (en) | Bit synchronization apparatus for recovering high speed NRZ data | |
| US6636090B2 (en) | Phase-locked loop circuit outputting clock signal having fixed phase difference with respect to input clock signal | |
| EP1404020A1 (en) | Phase-locked loop circuit reducing steady state phase error | |
| CN111756370A (zh) | 半导体装置 | |
| EP1336270B1 (en) | An arrangement for capturing data | |
| JP3031859B2 (ja) | ビット位相同期回路 | |
| JP3199693B2 (ja) | ビット位相同期回路 | |
| US7321647B2 (en) | Clock extracting circuit and clock extracting method | |
| JP3973149B2 (ja) | データリカバリ回路とデータリカバリ方法 | |
| JP3209188B2 (ja) | Ｐｌｌ回路 | |
| KR100418017B1 (ko) | 데이터 및 클럭 복원회로 | |
| KR100769690B1 (ko) | 주파수 전압 변환기 기반의 클럭 생성 장치 및 주파수 전압변환기 기반의 클럭 생성 장치를 이용한 인터페이스 장치 | |
| JP2007312321A (ja) | シリアル・パラレル変換用の半導体集積回路 | |
| JP3521901B2 (ja) | クロック／データ・リカバリ回路 | |
| KR100473395B1 (ko) | 위상선택 방법을 이용한 2엑스-오버샘플링 클록 및 데이터복원회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070409 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090723 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091112 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091209 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131218 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |