KR100473395B1 - 위상선택 방법을 이용한 2엑스-오버샘플링 클록 및 데이터복원회로 - Google Patents

위상선택 방법을 이용한 2엑스-오버샘플링 클록 및 데이터복원회로 Download PDF

Info

Publication number
KR100473395B1
KR100473395B1 KR10-2003-0046939A KR20030046939A KR100473395B1 KR 100473395 B1 KR100473395 B1 KR 100473395B1 KR 20030046939 A KR20030046939 A KR 20030046939A KR 100473395 B1 KR100473395 B1 KR 100473395B1
Authority
KR
South Korea
Prior art keywords
data
clock
clock signal
transition region
oversampler
Prior art date
Application number
KR10-2003-0046939A
Other languages
English (en)
Other versions
KR20050006948A (ko
Inventor
강진구
Original Assignee
학교법인 인하학원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 학교법인 인하학원 filed Critical 학교법인 인하학원
Priority to KR10-2003-0046939A priority Critical patent/KR100473395B1/ko
Publication of KR20050006948A publication Critical patent/KR20050006948A/ko
Application granted granted Critical
Publication of KR100473395B1 publication Critical patent/KR100473395B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 입력되는 데이터를 오버샘플링하여 클럭 및 데이터를 복원하는 클럭 및 데이터 복원회로를 개시한다.
본 발명의 클럭 및 데이터 복원회로는 외부에서 인가되는 클럭 신호에 동기되어 일정 주기의 제 1 클럭 신호를 생성하는 클럭 발생기, 제 1 클럭 신호에 따라 입력되는 차동 입력 데이터의 각 데이터 비트 마다 2개의 샘플포인트를 발생시켜 각 데이터 비트를 2번씩 오버샘플링하고, 샘플링된 값을 기준값과 비교하여 그 결과를 출력하는 2X 오버샘플러, 2X 오버샘플러의 출력신호를 이용하여 상기 차동 입력 데이터의 천이 영역을 감지하여 천이 영역 정보를 출력하는 천이 감지부, 천이 영역 정보에 따라 2개의 샘플포인트 중 어느 하나에 대응되는 상기 2X 오버샘플러의 출력을 복원할 데이터로 선택하는 데이터 선택부, 데이터 선택부의 출력신호와 제 1 클럭 신호를 이용하여 차동 입력 데이터의 데이터 레이트에 대응되는 제 2 클럭 신호를 생성하여 출력하는 클럭 생성부, 및 제 2 클럭 신호에 따라 데이터 선택부에서 선택된 데이터를 연속적으로 출력하는 데이터 생성부를 구비하여, 2번의 오버샘플링만으로 용이하게 클럭과 데이터를 복원할 수 있다.

Description

위상선택 방법을 이용한 2엑스-오버샘플링 클록 및 데이터 복원회로{2X-Oversampling clock and data recovery circuit with phase picking method}
본 발명은 클록 및 데이터 복원에 관한 것으로서, 보다 상세하게는 간단한 위상 선택 방법을 이용하여 단 2번의 오버샘플링 만으로도 클록 및 데이터를 용이하게 복원할 수 있는 클록 및 데이터 복원회로에 관한 것이다.
오버샘플링(oversampling)을 이용한 데이터의 복원회로 구조의 기술은 오버 샘플된 데이터 중 적절한 하나의 값을 선택하되 위상에 대한 트래킹을 하지 않는 위상 선택(phase picking) 방식과 샘플된 값으로 피드백을 통한 위상 트래킹을 하면서 데이터를 복원하는 위상 트래킹 데이터 복원(phase tracking data recovery) 방식 두 가지가 있다. 따라서, 오버샘플링을 이용한 위상 선택 방법은 입력 데이터와 샘플링용 다중 위상 클록(multiphase-clock)간의 동기화(synchronization)가 반드시 필요한 것은 아닌 반면에 위상 트래킹 방법은 데이터와 클록 간의 동기화가 필요하다.
과거에 데이터의 속도가 느린 경우에는 칩면적과 파워를 고려하여 위상 트래킹 방법을 사용했으나, 최근에는 데이터의 속도가 빨라지면서 회로의 속도를 낮추기 위함과 채널의 대역폭(bandwidth)이 데이터의 속도를 따라가지 못해 지터(jitter)의 영향이 커져 결국 1:N의 디멀티 플렉싱구조를 사용하고 있다.
그러나, 위상 트래킹 방법에 1:N의 디멀티 플렉싱 구조를 사용하게 되면, 초기 위상 트래킹 방법을 사용함으로서 얻을 수 있었던 칩 면적과 전력소모 상에서의 장점은 사라지게 된다.
위상 트래킹 방법과 위상 선택 방법의 차이로, 위상 트래킹 방법은 충분한 데이터 천이와 피드백에 의한 루프 잠김시간(Locking Time), 시스템 안정성 보장 등이 필요하다. 그러나, 오버 샘플링을 이용한 위상 선택방법은 입력 데이터를 바로 복원할 수 있으며, 동기화에 필요한 시간 및 데이터의 동작속도 손실을 막을 수 있다.
이처럼, 시간 및 데이터 동작속도손실을 줄이기위해서는 하나의 데이터에 대한 오버 샘플링 수를 가급적 줄여주는 것이 좋으나, 오버 샘플링의 수가 너무 낮으면 비트에러율(Bit Error Rate)이 증가한다. 그래서, 현재까지 발표된 기술의 경우 3번(3X)의 오버 샘플을 사용하고 있다.
최근에는 오버 샘플수를 3번에서 2번으로 낮춘 2X 오버샘플을 이용한 클록 데이터 복원회로가 발표되기도 하였는데, 이러한 종래의 데이터 복원회로는 복잡한 피드백 방식을 이용한 위상 트래킹 방법을 사용하고 있는데, 이처럼 복잡한 피드백을 쓰는 이유는 2번의 샘플수로 데이터의 천이 여부를 알기 어렵고 또한 지터에 의해 복원시 에러가 발생할 수 있기 때문이다.
따라서, 상술된 문제를 해결하기 위한 본 발명의 목적은 간단한 위상 선택 방법을 이용하여 2번의 오버샘플링 만으로도 클록 및 데이터를 복원할 수 있도록 하는데 있다.
위와 같은 목적을 달성하기 위한 본 발명의 2X 오버샘플링 클록 데이터 복원회로는 외부에서 인가되는 클럭 신호에 동기되어 일정 주기의 제 1 클럭 신호를 생성하는 클럭 발생기; 상기 제 1 클럭 신호에 따라 입력되는 차동 입력 데이터의 각 데이터 비트 마다 2개의 샘플포인트를 발생시켜 상기 각 데이터 비트를 2번씩 오버샘플링하고, 샘플링된 값을 기준값과 비교하여 그 결과를 출력하는 2X 오버샘플러; 상기 2X 오버샘플러의 출력신호를 이용하여 상기 차동 입력 데이터의 천이 영역을 감지하여 천이 영역 정보를 출력하는 천이 감지부; 상기 천이 영역 정보에 따라 상기 2개의 샘플포인트 중 어느 하나에 대응되는 상기 2X 오버샘플러의 출력을 복원할 데이터로 선택하는 데이터 선택부; 상기 데이터 선택부의 출력신호와 상기 제 1 클럭 신호를 이용하여 상기 차동 입력 데이터의 데이터 레이트에 대응되는 제 2 클럭 신호를 생성하여 출력하는 클럭 생성부; 및 상기 제 2 클럭 신호에 따라 상기 데이터 선택부에서 선택된 데이터를 연속적으로 출력하는 데이터 생성부를 구비한다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다.
도 1은 본 발명에 따른 클럭/데이터 복원회로의 전체 구성을 나타내는 구성도이다.
본 발명의 클럭/데이터 복원회로는 클럭 발생기(10), 2X 오버샘플러(20), 천이 감지부(30), 데이터 선택부(40), 클럭 생성부(50) 및 데이터 생성부(60)를 구비한다.
클럭 발생기(10)는 외부에서 인가되는 클럭신호에 동기되는 전류펌핑 PLL(charge-pump phase-lock-loop)을 이용하여 일정 주기의 다상(multi-phase) 클럭 신호(CLK)를 생성한다. 본 발명의 실시예에서는 입력되는 데이터를 데이터 레이트(rate)의 1/8 클럭 주파수로 2번의 오버샘플링을 행하기 위한 16-상(phase)의 클럭 신호(CLK 0 ∼ CLK 15)을 생성한다. 이를 위해, PLL(10)은 8개의 차동 버퍼(B1 ∼ B8)가 캐스캐이드된 어레이를 구비하여 주파수 및 위상을 변조하면서 16-상(phase)의 클럭(CLK 0 ∼ CLK 15)을 생성한다.
따라서, 입력되는 데이터가 2.5Gbps의 직렬 입력 데이터인 경우, 클럭 발생기(10)는 312.5㎒(주기 3200 ps)의 클럭 주파수를 이용하게 되고, 차동 버퍼(B1 ∼ B8)는 200ps의 전파 지연 시간을 갖게 되어, 연속적으로 200ps 씩 위상이 어긋나는 16-상의 다상(multi-phase)의 클럭을 생성한다. 클럭 신호(CLK 0 ∼ CLK 15)는 2X 오버샘플러(20)에 병렬로 인가되어 샘플링 클럭 신호로 이용된다.
2X 오버샘플러(20)는 1:8 디멀티플렉스(DEMUX) 샘플러로 클럭 발생기(10)로부터의 클럭 신호(CLK 0 ∼ CLK 15)에 따라 입력되는 차동(differential) 데이터(positive data, negative data)의 각 데이터 비트를 2번(2X) 오버샘플링하고 이를 기준전압(Vref)와 비교하여 그 비교 결과를 병렬 데이터로서 출력한다.
입력되는 차동 데이터는 외부의 송신측으로부터 직렬 입력되는 8비트 단위의 신호인 것으로 가정된다. 즉, 2X 오버샘플러(20)는 8비트 단위로 직렬 입력되는 데이터의 1 비트 구간을 2번 샘플링하고, 샘플링된 값을 기준 전압(Vref)과 ㅂ교한다.
천이 감지부(30)는 2X 오버샘플러(20)의 출력신호를 이용하여 입력 데이터의 각 비트들 간에 레벨이 변화(transition)되는 영역 즉 천이 영역을 감지하여 천이 영역 정보를 출력한다. 본 발명에서는 2X 오버샘플러(20)에서 하나의 샘플포인트에 의해 샘플링된 차동 데이터의 두 값이 모두 기준 전압(Vref) 보다 크거나 작은지를 확인하여 천이 영역을 감지한다.
데이터 선택부(40)는 천이 감지부(30)에서 감지된 천이 영역 정보를 이용하여 차동 입력 데이터(DATA_P, DATA_N)의 각 데이터 비트를 2번씩 샘플링하는데 사용된 두 개의 샘플포인트들 중 하나의 샘플포인트에 대응되는 신호들을 복원 데이터로 선택하여 출력한다.
클럭 생성부(50)는 2X 샘플러(20)에서 입력 데이터를 샘플링하는데 사용된 클럭 신호를 논리연산하여 입력 데이터에 대응되는 클럭 신호를 생성한다. 즉, 본 발명에서는 입력 데이터의 각 비트를 두 번씩 샘플링하기 때문에 샘플링 클럭의 간격은 데이터의 절반의 폭이 된다. 따라서, 두 개를 샘플링 클럭을 논리연산하면 입력 데이터(2.5Gbps)에 대응되는 클럭 신호(2.5GHz)를 생성(복원)할 수 있다.
데이터 생성부(60)는 클럭 생성부(50)에서 복원된 클럭 신호에 따라 데이터 선택부(40)에서 선택된 데이터를 직렬로 연속적으로 출력한다. 이러한 데이터 생성부(60)로는 D 플립플랍(D F/F)이 사용된다.
도 2는 본 발명에서 입력되는 차동 데이터(DATA_P, DATA_N)를 샘플링하여 천이 영역을 감지하는 개념을 설명하기 위한 도면이다.
일반적으로 기준 전압(Vref)의 크기는 입력 데이터의 절반의 크기(vdd/2)로 하여 샘플링된 데이터의 크기와 기준 전압(Vref)의 크기를 비교한다. 그러나, 본 발명에서는 도 2에서와 같이 기준 전압(Vref)을 입력 데이터의 절반 이하로 낮추고 차동 데이터와 기준 전압(Vref)이 만나는 두 지점 사이의 영역()을 입력 데이터의 천이 여부를 감지하는 천이 영역()으로 설정한다. 그리고, 천이 영역()에서 샘플링된 값은 믿을 수 없는 데이터로서 데이터 복원과정에서 제외한다.
즉, 천이 영역() 내에서 샘플링 된 두 차동 데이터 값(DATA_P, DATA_N)은 모두 기준 전압(Vref)보다 크게 된다. 물론, 기준 전압(Vref)의 크기를 입력 데이터의 절반 이상으로 높일 수도 있으며, 이러한 경우에는 천이 영역() 내에서 샘플링 된 두 차동 데이터 값(DATA_P, DATA_N)은 모두 기준 전압(Vref)보다 작게 된다.
따라서, 2X 오버샘플러(20)에서 하나의 샘플포인트에 의해 샘플링된 값이 모두 기준 전압(Vref)보다 크거나 작으면, 해당 샘플포인트는 데이터 천이 영역()을 샘플링한 것이므로 이를 통해 차동 입력 데이터(DATA_P, DATA_N)의 천이 구간을 감지할 수 있게 된다.
도 3은 도 1의 2X 오버샘플러(20)와 천이 감지부(30)의 구성을 보다 상세하게 나타낸 회로도로, 각 데이터 비트에 대응되는 2개의 샘플포인트에 의해 샘플링되어 출력되는 두 출력값(DATA_P, DATA_N)과 기준 전압(Vref)의 크기를 비교하고 그 비교결과를 이용하여 입력 데이터가 천이되는 영역을 감지한다.
2X 오버샘플러(20)는 클럭 발생기(10)의 클럭 신호(CLK)에 따라 각 샘플포인트에 대응되는 차동 입력데이터의 두 출력값(DATA_P, DATA_N)과 기준 전압(Vref)의 크기를 비교하는 비교기(COMP1, COMP2)를 구비하며, 천이 감지부(30)는 비교기(COMP1, COMP2)의 출력신호(out_p, out_n)를 낸드연산하여 출력하는 낸드(NAND)게이트(ND1)를 구비하여, 출력신호(out_p, out_n, nand_out)를 이용하여 천이 영역()을 감지한다. 도 3에서는 하나의 샘프비트에 대응되는 천이 감지회로만을 도시하고 있으나, 이러한 회로들이 각 샘플포인트에 대응되게 병렬로 구비된다.
즉, 도 2에서와 같이 천이 영역()에서는 두 차동 입력 데이터(DATA_P, DATA_N)가 기준 전압(Vref) 보다 크므로 비교기(COMP1, COMP2)의 출력신호(out_p, out_n)는 모두 "1"이 되며, 낸드게이트(ND1)의 출력신호(nand_out)는 "0"이 되므로, 이러한 출력신호(out_p, out_n, nand_out)만 체크하면 용이하게 천이 영역()을 감지할 수 있게 된다.
도 4은 도 1의 데이터 선택부(40)에서 입력 데이터의 복원을 위해 데이터를 선택하는 알고리즘을 설명하기 위한 도면이다.
데이터 선택부(40)는 각 샘플포인트에 대응되는 천이 감지부(30)의 비교기(COMP1, COMP2)의 출력신호(out_p, out_n)와 낸드게이트(ND1)의 출력신호(nand_out)를 이용하여, 차동 입력 데이터(DATA_P, DATA_N)의 각 데이터 비트를 두 번(2X) 샘플링하는 두 샘플포인트(이하, 샘플포인트 쌍 이라 함) 중 어느 하나의 샘플포인트에 대응되는 값을 데이터 복원을 위한 데이터 값으로 선택한다.
도 4에서와 같이 두 샘플포인트들 (A1, B1), (A2, B2),… 이 각각 샘플포인트 쌍을 이루어 차동 입력 데이터(DATA_P, DATA_N)의 각 데이터 비트를 두 번 샘플링한다. 여기에서, 각 샘플포인트(A1, B1, A2, B2, A3)에 대응되는 신호(out_p, out_n, nand_out)는 도 4에서와 같이 (1, 0, 1), (1, 0, 1), (0, 1, 1), (0, 1, 1), (1, 1, 0)이 된다.
이때, 샘플포인트(A3)에 대응되는 신호(nand_out)가 "0"이므로, 샘플포인트(A3)가 차동 입력 데이터(DATA_P, DATA_N)가 천이되는 영역()을 샘플링한 것이 된다. 따라서, 샘플포인트(B1, B2)가 데이터 복원을 위한 샘플 포인트로 선택되어 해당 샘플포인트에 대응되는 데이터가 복원된다. 샘플포인트(A1, A2)는 천이영역()을 샘플링한 것은 아니지만 천이영역() 근처의 샘플포인트로 추정되어 버려진다.
이때, 적절한 천이영역()의 조정이 필요하게 된다. 샘플러(20)의 기준 전압(Vref)을 낮추면 천이영역()을 변화시킬 수 있는데 이는 데이터(DATA_P, DATA_N)의 천이를 감지할 수 있는 범위를 조절하는 것이 된다. 즉, 기준 전압(Vref)을 많이 낮추어 천이영역()의 범위를 넓히면 샘플러(20)의 샘플포인트가 천이영역()을 샘플링할 확률은 커지며 반대로 기준 전압(Vref)을 조금만 낮추면 확률이 작아지게 된다. 천이영역()을 샘플링 할 확률을 크게 하면 좋지만 지터(Jitter)와 천이영역()은 서로 연관이 있기 때문에 입력 데이터의 지터에 따라 천이영역()의 범위를 정해야 하며, 그에 따라 기준 전압(Vref)은 바뀌어야 한다.
지터가 유기된 N 비트의 샘플 데이터와 N+1 비트의 샘플 데이터의 중복된 비트를 제거하기 위해서, 천이영역()은 도 5에서와 같이 최대 100ps를 가질 수 있다. 이러한 천이영역() 값은 입력 데이터에 지터가 유기되어 도 6과 같이 데이터의 길이가 만큼 바뀌어도 에러없이 데이터를 복원할 수 있는 양이다.
즉, 도 6에서, 입력 데이터에 지터가 유기되어 데이터의 길이가 최대 + 만큼 변하게 되면 데이터(DATA_P, DATA_N)의 양 안쪽에 만큼의 범위가 있으며, 데이터의 길이가 최대 - 만큼 변하게 되면 데이터(DATA_P, DATA_N)의 양 바깥쪽에 만큼의 범위가 있기 때문에 데이터의 패턴은 바뀌지 않는다. 즉, 지터가 유기된 데이터(DATA_P, DATA_N)가 최대한 +100ps 에서 최소한 -100ps 만큼 변하더라도 N 비트에 대하여 2N, 2N+1로 샘플이 이루어지며, 2N으로 샘플시에는 천이 정보가 없을 수 있으나 이는 샘플링이 데이터의 비천이영역에서 이루어진 것 이므로 샘플포인트(A, B) 중 어느 것을 선택하여도 정확히 데이터를 복원할 수 있게 된다. 그리고, 2N+1로 샘플링이 이루어졌을 때에는 반드시 데이터의 천이정보를 알 수 있다.
상술된 방법에 의해 선택된 데이터는 클럭 생성부(50)에서 복원된 클럭에 의해 데이터 생성부(60)에서 직렬신호로 연속적으로 출력된다.
본 발명에서는 각 입력 데이터 비트들을 두 번(2X) 샘플링하기 때문에 샘플링을 위한 클럭(샘플클럭)들의 간격은 데이터 비트의 절반이 된다. 따라서, 두 개의 샘플클럭을 이용하여 하나의 클럭을 생성하면 입력 데이터의 데이터 레이트(rate)에 대응되는 클럭을 복원할 수 있다.
도 7a는 도 1의 데이터 선택부(40)의 구성을 보다 상세하게 나타낸 회로도이다.
데이터 선택부(40)는 전원전압단과 출력노드(OUT, /OUT) 사이에 각각 연결되는 저항(R2, R3), 선택된 샘플포인트에 대응되는 데이터(DATA0)와 인에이블신호(ENABLE0)를 논리곱하여 출력하는 엔드게이트(AND9), 선택된 샘플포인트에 대응되는 데이터(DATA0)의 반전신호(/DATA0)와 인에이블신호(ENABLE0)를 논리곱하여 출력하는 엔드게이트(AND10), 출력노드(OUT)와 접지전압단 사이에 연결되며 게이트 단자가 엔드게이트(AND10)의 출력단과 연결되는 NMOS 트랜지스터(N9) 및 출력노드(/OUT)와 접지전압단 사이에 연결되며 게이트 단자가 엔드게이트(AND10)의 출력단과 연결되는 NMOS 트랜지스터(N10)를 구비한다.
도 7b는 도 7a에서 엔드게이트(AND9, AND10)의 한 입력신호인 인에이블신호(ENABLE 0 ∼ ENABLE 7)를 생성하는 과정을 보여주는 파형도이다.
인에이블신호(ENABLE 0 ∼ ENABLE 7)는 복원된 클럭신호의 한 클럭주기 동안에 하이레벨 상태를 유지하도록 하기 위해 두 개의 인접한 짝수번째 샘플클럭 즉 2번째와 4번째, 4번째와 6번째, 6번째와 8번째, … 샘플클럭들을 이용하여 생성하며, 이때 두 샘플클럭 중 뒤의 샘플클럭은 반전된 신호를 사용한다.
이와 같은 방법으로 클럭 생성부(50)에서 복원된 클럭 신호의 한 클럭주기 동안 하이레벨을 유지하는 연속된 인에이블신호(ENABLE)를 생성할 수 있으며, 생성된 인에이블신호(ENABLE)를 엔드게이트(AND9, AND10)의 한 입력신호로 인가한다.
따라서, 엔드게이트(AND9, AND10)의 출력신호는 각각 선택된 데이터(DATA0, /DATA0)와 같은 주기의 펄스신호와 그 반전신호가 생성되고, 이러한 펄스신호 및 그 반전신호에 따라 각각 NMOS 트랜지스터(N9, N10)가 온/오프되어 데이터값이 출력된다. 데이터 선택부(40)에는 도 7a와 같은 회로가 8개 병렬로 구비된다.
도 8a는 도 1의 클럭 생성부(50)의 구성을 보다 상세하게 나타낸 회로도이다.
클럭 생성부(50)는 전원전압단과 노드(A)와 사이에 연결된 저항(R1), 인접한 두 샘플클럭을 인가받아 엔드연산하여 출력하는 엔드게이트(AND1 ∼ AND8) 및 노드(A)와 접지전압단 사이에 병렬 연결되고 게이트 단자가 각 엔트게이트의 출력단과 연결되는 NMOS 트랜지스터(N1 ∼ N8)를 구비한다.
도 8b는 도 8a의 동작에 의해 펄스를 복원하는 과정을 설명하기 위한 파형도이다.
상술한 바와 같이 두 개의 샘플클럭을 논리연산하면 입력 데이터에 대응되는 클럭신호를 생성할 수 있으므로, 인접한 두 개의 샘플클럭을 논리연산하여 입력 데이터의 각 데이터 비트에 대응되는 하나의 클럭신호를 생성한다. 이때, 인접한 두 샘플클럭 중 뒤의 샘플클럭은 반전된 신호를 이용한다.
즉, 도 8b에서와 같이 제 1 샘플클럭(CLK1)과 반전된 제 2 샘플클럭(/CLK2)을 엔드게이트(AND1)에서 논리곱하여 하나의 펄스신호(PULSE 0)를 생성한다. 이때, 펄스신호(PULSE 0)의 폭은 입력 데이터의 각 데이터 비트의 폭과 동일하다. 동일한 방법으로, 제 3 샘플클럭(CLK3)과 반전된 제 4 샘플클럭(/CLK4)을 논리곱하면 펄스신호(PULSE 1)를 생성할 수 있다. 이와 같이, 총 16개의 샘플클럭들을 두 샘플클럭 (CLK5, /CLK6), (CLK7, /CLK8), (CLK9, /CLK10), (CLK11, /CLK12), (CLK13, /CLK14), (CLK15, /CLK16) 단위로 논리곱하면 총 8개의 펄스신호(PULSE 0 ∼ PULSE 7)이 생성된다. 이러한 펄스신호(PULSE 0 ∼ PULSE 7)은 각 NMOS 트랜지스터(N1 ∼ N8)에 인가되어 해당 구간만큼 씩 NMOS 트랜지스터들(N1 ∼ N8)을 온/오프 시켜 입력 데이터의 데이터 레이트(rate)와 동일한 주파수(2.5Ghz)의 클럭신호를 연속적으로 출력된다.
도 9a 내지 도 9c는 상술된 구성을 갖는 본 발명의 클럭 및 데이터 복원회로를 모의 실험한 결과를 나타내는 도면이다.
도 9a는 지터를 0.7UI로 가정한 입력 데이터의 파형을 나타내며, 도 11b 및 도 9c는 도 9a의 데이터를 입력받고 복원한 클럭 및 데이터를 각각 나타낸다.
상술한 바와 같이, 본 발명의 클럭 및 데이터 복원 회로는 2번의 오버 샘플링으로 데이터의 천이 여부를 용이하게 감지할 수 있으며, 천이 영역의 조절이 가능하여 고속 데이터 전송시 발생하는 데이터의 입력 지터가 포함된 경우에도 에러없이 데이터를 복원할 수 있다. 또한, 단 2번의 오버 샘플링으로 데이터 복원이 가능하므로 전력소모 및 칩면적을 줄일 수 있다.
도 1은 본 발명에 따른 클럭/데이터 복원회로의 전체 구성을 나타내는 구성도.
도 2는 입력되는 차동 데이터를 샘플링하여 천이 영역을 감지하는 개념을 설명하기 위한 도면.
도 3은 도 1의 2X 오버샘플러와 천이 감지부의 구성을 보다 상세하게 나타낸 회로도.
도 4은 도 1의 데이터 선택부에서 입력 데이터의 복원을 위해 데이터를 선택하는 알고리즘을 설명하기 위한 도면.
도 5는 지터가 유기된 연속된 N비트의 입력데이터에 대한 샘플 데이터 및 수식을 나타내는 도면.
도 6은 입력데이터의 길이 변동과 천이 영역과의 관계를 나타내는 도면.
도 7a는 도 1의 데이터 선택부의 구성을 보다 상세하게 나타낸 회로도.
도 7b는 도 7a의 동작을 설명하기 위한 파형도.
도 8a는 도 1의 클럭 생성부의 구성을 보다 상세하게 나타낸 회로도.
도 8b는 도 8a의 동작을 설명하기 위한 파형도.
도 9a 내지 도 9c는 본 발명의 클럭 및 데이터 복원회로를 모의 실험한 결과를 나타내는 도면.
* 도면의 주요부분에 대한 부호의 설명
10 : 클럭 발생기 20 : 2X 오버샘플러
30 : 천이 감지기 40 : 데이터 선택부
50 : 클럭 생성부 60 : 데이터 생성부

Claims (4)

  1. 외부에서 인가되는 클럭 신호에 동기되어 일정 주기의 제 1 클럭 신호를 생성하는 클럭 발생기와, 상기 제 1 클럭 신호에 따라 입력되는 차동 입력 데이터의 각 데이터 비트 마다 2개의 샘플포인트를 발생시켜 상기 각 데이터 비트를 2번씩 오버샘플링하고, 샘플링된 값을 기준값과 비교하여 그 결과를 출력하는 2X 오버샘플러를 가지는 클럭 및 데이터 복원회로에 있어서,
    상기 2X 오버샘플러의 출력신호를 이용하여 차동 입력 데이터의 천이 영역을 감지하여 천이 영역 정보를 출력하는 천이 감지부;
    상기 천이 영역 정보에 따라 상기 2개의 샘플포인트 중 어느 하나에 대응되는 상기 2X 오버샘플러의 출력을 복원할 데이터로 선택하는 데이터 선택부;
    상기 데이터 선택부의 출력신호와 상기 제 1 클럭 신호를 이용하여 상기 차동 입력 데이터의 데이터 속도에 대응되는 제 2 클럭 신호를 생성하여 출력하는 클럭 생성부를 포함함을 특징으로 하는 상기 클럭 및 데이터 복원회로.
  2. 제 1항에 있어서, 상기 2X 오버샘플러의 기준값은
    상기 차동 입력 데이터 레벨의 절반보다 작거나 크게 설정되는 것을 특징으로 하는 클럭 및 데이터 복원회로.
  3. 제 1항에 있어서, 상기 천이 감지부는
    상기 각 샘플포인트에서 샘플링된 상기 차동 데이터의 두 값이 모두 상기 기준값 보다 크거나 작은 경우 해당 지점을 상기 차동 입력 데이터가 천이되는 상기 천이 영역으로 판단하는 것을 특징으로 하는 클럭 및 데이터 복원회로.
  4. 제 1항에 있어서, 상기 데이터 선택부는
    상기 2개의 샘플포인트들 중 상기 천이 영역을 샘플링한 샘플포인트와 인접한 샘플포인트 및 이로부터 매 두번째 샘플포인트에 대응되는 데이터를 선택하여 복원하는 것을 특징으로 하는 클럭 및 데이터 복원회로.
KR10-2003-0046939A 2003-07-10 2003-07-10 위상선택 방법을 이용한 2엑스-오버샘플링 클록 및 데이터복원회로 KR100473395B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0046939A KR100473395B1 (ko) 2003-07-10 2003-07-10 위상선택 방법을 이용한 2엑스-오버샘플링 클록 및 데이터복원회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0046939A KR100473395B1 (ko) 2003-07-10 2003-07-10 위상선택 방법을 이용한 2엑스-오버샘플링 클록 및 데이터복원회로

Publications (2)

Publication Number Publication Date
KR20050006948A KR20050006948A (ko) 2005-01-17
KR100473395B1 true KR100473395B1 (ko) 2005-03-14

Family

ID=37220696

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0046939A KR100473395B1 (ko) 2003-07-10 2003-07-10 위상선택 방법을 이용한 2엑스-오버샘플링 클록 및 데이터복원회로

Country Status (1)

Country Link
KR (1) KR100473395B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9002212B2 (en) 2010-08-19 2015-04-07 Intellectual Discovery Co., Ltd. Method and apparatus for burst mode clock and data recovery

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100742268B1 (ko) * 2005-10-05 2007-07-26 인하대학교 산학협력단 기준 클럭이 없는 4배속 오버샘플링 클럭/데이터 복원회로
KR101249513B1 (ko) * 2011-05-18 2013-04-01 건국대학교 산학협력단 오버샘플링 방법을 적용한 베리어블 데이터 레이트 올 디지털 클록-데이터 복원 시스템 및 그 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9002212B2 (en) 2010-08-19 2015-04-07 Intellectual Discovery Co., Ltd. Method and apparatus for burst mode clock and data recovery

Also Published As

Publication number Publication date
KR20050006948A (ko) 2005-01-17

Similar Documents

Publication Publication Date Title
KR970002949B1 (ko) 디지탈 통신시스템의 클럭발생방법 및 그 회로
US10326620B2 (en) Methods and systems for background calibration of multi-phase parallel receivers
JP3802447B2 (ja) クロックアンドデータリカバリ回路とそのクロック制御方法
US6564359B2 (en) Clock control circuit and method
JP5711949B2 (ja) シリアルデータの受信回路、受信方法およびそれらを用いたシリアルデータの伝送システム、伝送方法
JP4425426B2 (ja) オーバーサンプリング型クロックリカバリ回路
KR20080021212A (ko) 기준 클럭이 불필요한 클럭 데이터 복원 회로
US20210111859A1 (en) Clock data recovery circuit with improved phase interpolation
Lee et al. A 2.5-10-Gb/s CMOS transceiver with alternating edge-sampling phase detection for loop characteristic stabilization
US7433442B2 (en) Linear half-rate clock and data recovery (CDR) circuit
US6987825B1 (en) Digital synchronous circuit for stably generating output clock synchronized with input data
US8169347B2 (en) Parallel-to-serial converter and parallel data output device
KR100473395B1 (ko) 위상선택 방법을 이용한 2엑스-오버샘플링 클록 및 데이터복원회로
US7750711B2 (en) Phase select circuit with reduced hysteresis effect
US9191184B2 (en) Transmitter, receiver and system including the same
KR100715701B1 (ko) 4배속 오버 샘플링 방식 위상 검출기를 사용하는클럭/데이터 복원 회로 및 그 제어 방법
US7321647B2 (en) Clock extracting circuit and clock extracting method
Kang et al. A CMOS high-speed data recovery circuit using the matched delay sampling technique
KR100899781B1 (ko) 클록 정보와 함께 데이터를 전송하는 방법 및 장치
US20030174737A1 (en) Demultiplexer apparatus and communication apparatus using the same
JP3209188B2 (ja) Ｐｌｌ回路
JP2002009745A (ja) 受信装置およびデータ伝送装置
KR20030086107A (ko) 고속 클럭 복원회로용 위상검출기
KR100646336B1 (ko) 데이터 샘플링 장치 및 방법과 이를 이용한 고속 직렬수신기
JP2008283539A (ja) 多値信号用クロック再生装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130123

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150121

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160211

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee