JPH07302938A - 圧電セラミックトランス及びその製造方法 - Google Patents

圧電セラミックトランス及びその製造方法

Info

Publication number
JPH07302938A
JPH07302938A JP6092558A JP9255894A JPH07302938A JP H07302938 A JPH07302938 A JP H07302938A JP 6092558 A JP6092558 A JP 6092558A JP 9255894 A JP9255894 A JP 9255894A JP H07302938 A JPH07302938 A JP H07302938A
Authority
JP
Japan
Prior art keywords
piezoelectric ceramic
ceramic
transformer
laminated
green sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6092558A
Other languages
English (en)
Inventor
Junichi Toyoda
準一 豊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP6092558A priority Critical patent/JPH07302938A/ja
Priority to US08/426,730 priority patent/US5521948A/en
Publication of JPH07302938A publication Critical patent/JPH07302938A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop

Abstract

(57)【要約】 【目的】 テープキャステング法を用いて薄手に精度よ
く形成したセラミックグリーンシート素体を用いて、内
部電極を形成後に積層して一体焼結によって高強度で耐
久性に優れた圧電セラミックトランス及びその製造方法
を得る。 【構成】 テープキャステング法で形成したセラミック
グリーンシートを長方形状に打ち抜いて内部電極１２を
形成後に、複数のセラミックグリーンシート素体１１Ａ
〜１１Ｄを積層して加熱して一体化した後に外部電極１
４，１５，１６を付けて１次側を並列接続した圧電トラ
ンス及びその製造方法を得る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はセラミック（磁器）を用
いて圧電セラミックトランスと成したコイル不用の特に
積層型の圧電セラミックトランス及びその製造方法に関
する。
【０００２】
【従来の技術】従来から圧電セラミックトランスは高圧
電源を得る方法としてトランジスタテレビ受像機等に広
く利用されている。この圧電セラミックトランスは図４
に示す様に、長さ２Ｌｍｍ、幅Ｗｍｍ、厚さＴｍｍの長
方体状の圧電セラミック素体１の上下面（２Ｌ×Ｗ面）
の長さ２Ｌ方向の略２Ｌ／２＝Ｌ位置まで入力電極２及
び３を形成し、同じく右側面（Ｗ×Ｔ面）に出力電極６
を形成し、入力側は厚さＴ方向にＰ1 の様に分極し、出
力側は長さＬ方向にＰ2 の様に分極させる。これら、各
電極２及び３並びに６は夫々入出力端子４及び５並びに
７に接続され、入力端子４及び５間に入力電圧を供給す
ることで出力端子７及び５間に出力電圧が得られる様に
成されている。
【０００３】上述の構成で入力電圧が供給される入力側
を低インピーダンスと成し、出力電圧が得られる出力側
を高インピーダンスにすれば、共振時にはインピーダン
ス比の平方根に等しい変圧比が得られる。
【０００４】即ち、変圧比（Ｖout ／Ｖin）は次の
（１）式の様に表される。 Ｖout ／Ｖin∝ｋ31・ｋ33・Ｑm ・Ｌ／Ｔ ‥‥‥ （１） ここで、ｋ31：横効果の結合係数、ｋ33：縦効果の結合
係数、Ｑm ：機械品質係数、Ｌ及びＴは圧電セラミック
体１の長さ及び厚さである。
【０００５】上述の（１）式から解る様に、Ｑm 及びＬ
／Ｔは大きくとれるので高電圧の発生に適している反
面、定格出力を大きくしようとすると入力電圧を大きく
しなければならず、汎用の電機機器の様に５Ｖ〜１２Ｖ
程度では前段に昇圧トランスやＤＣ−ＤＣコンバータを
必要とし、又、実装面積も長さ２Ｌや厚みＴが増大して
大型化する点で問題があった。
【０００６】この様な問題点を解消するために薄手の圧
電セラミック素体を積層し、入力側、即ち１次側を並列
に接続させる様な圧電セラミックトランスが例えば、特
公昭５２−４５４７６号公報に開示されていて公知であ
る。
【０００７】上述の公報に開示されている構成を図５を
用いて簡単に説明する。この公報の発明は入力側の分極
と出力側の分極との直交部分をなくして不要振動を励振
するのを防止するため帯状電極８，８′を１次側と２次
側の中間位置に設けることを要旨とするものであるが、
これは本発明と関係がないので本発明との類似部分のみ
を以下説明する。
【０００８】図５で図４と同様の長さ２Ｌ、幅Ｗ、厚さ
Ｔ′（Ｔ＞Ｔ′）を有する長方体状の複数の図では３枚
の圧電セラミック素体１，１，１を用意する。これら圧
電セラミック素体１，１，１は１次側の入力電極２，３
の入力側の分極が交互に逆になる様に積層して貼り合せ
てある。２次側の分極方向はすべて長さ２Ｌ方向にとら
れている。又、入力側の電極２，３は入力端子４及び５
に互に並列接続されている。図５で真中の圧電セラミッ
ク素体は上下の圧電セラミック素体１及び１に対し２Ｌ
×Ｗ面を逆にして挾着させている。この圧電セラミック
素体には図５では同一番号にダッシュを付して区別して
示してある。
【０００９】
【発明が解決しようとする課題】上述の従来構成の図５
で説明した圧電セラミックトランスでは有機接着剤を介
して圧電セラミック素体１，１′，１を互に積層接合さ
せている。この様な圧電セラミック素体１，１′，１で
は一層の厚みを１５０μｍ以上にとらないと圧電セラミ
ック素体の強度が弱くなり、一層の厚みを薄く出来ない
だけでなく、１０層程度をまとめて貼り合せることは困
難となって歩留りが低下する問題があった。
【００１０】又、有機接合剤による貼合せでは接着工程
が増え、この接着工程では分極させた１次側の分極方向
を交互に逆にさせなければならず積層工程においても煩
わしさが伴うだけでなく、接着剤の強度が弱く、耐久性
に問題があった。
【００１１】更に、この様に厚手の圧電セラミック素体
１，１′，１を得るには押出し法やプレス法等を用いて
形成する場合が多いが粉体の充填度に不均一を生じ、焼
結時に反り等を生じ易く、歩留りが極めて悪いだけでな
く、作製プロセス上セラミック素体を薄く研摩しなけれ
ばならないため作製工程が更に、増加する問題があっ
た。
【００１２】本発明は叙上の問題点を解消した圧電セラ
ミックトランス及びその製造方法を提供するもので、そ
の目的とするところは機械的強度を充分に保持しながら
Ｌ／Ｔを大きく、即ち圧電セラミック素体上の厚みを充
分に薄くし得て、変圧比を大きく出来て、入力電圧を低
くすることの出来る圧電セラミックトランス及びその製
造方法を得ようとするものである。
【００１３】
【課題を解決するための手段】本発明の圧電セラミック
トランスはその例が図１に示されている様に複数のセラ
ミック素体１１Ａ，１１Ｂ，１１Ｃ，１１Ｄの１次側に
内部電極１２を形成して、積層して成る圧電セラミック
トランス１０に於いて積層した内部電極１２の形成され
たセラミック素体１１Ａ，１１Ｂ，１１Ｃ，１１Ｄを一
体的に熱圧着後焼結し、外部電極１４，１５，１６を形
成後に２次側及び１次側を分極して成るものである。
【００１４】本発明の圧電セラミックトランスの製造方
法はその例が図２及び図３に示されている様にテープキ
ャステング法で形成したセラミックグリーンシート２６
を得る工程と、上記セラミックグリーンシート２６を長
方形状に打抜き、１次側に内部電極１２を形成する工程
と、内部電極１２を形成したセラミックシート素体１１
Ａ〜１１Ｄを複数枚積層し熱圧着し、焼結する工程と、
焼結して一体化したセラミックシート素体１１Ａ〜１１
Ｄに外部電極１４，１５，１６を形成する工程とセラミ
ックシート素体１１Ａ〜１１Ｄの２次側及び１次側に分
極を施す工程とにより圧電セラミックトランスを製造し
て成るものである。
【００１５】
【作用】本発明によれば複数の圧電セラミック素体、即
ち複数のセラミックグリーンシート素体に予め内部電極
を形成し、積層後熱圧着後焼結させて一体化させる様に
したのでセラミック厚を薄く出来、変圧比が大きく入力
電圧を低くとれるだけでなく機械的強度の強い圧電セラ
ミックトランスが得られる。
【００１６】本発明によればテープキャステング法によ
って得られたセラミックグリーンシートに内部電極を形
成後に積層し、熱圧着後に焼結させ、外部電極を形成し
て、分極を行なう様に成したので高強度で耐久性が優
れ、且つ極めて薄手のセラミックグリーンシートを積層
することの出来る圧電セラミックトランスの製造方法を
得ることが出来る。
【００１７】
【実施例】以下、本発明の圧電セラミックトランス及び
その製造方法を図１乃至図３によって説明する。
【００１８】図１は本発明の圧電セラミックトランス１
０の全体的な斜視図を示すものであり、図で４及び５は
５Ｖ〜１２Ｖ程度の入力電圧が供給される入力端子で圧
電セラミックトランス１０の１次側入力電圧端子であ
り、７及び８は昇圧された高電圧が出力される出力端子
で圧電セラミックトランス１０の２次側出力電圧端子で
ある。
【００１９】１１Ａ，１１Ｂ，１１Ｃ，１１Ｄは圧電セ
ラミック層であり、長さ２Ｌ、幅Ｗ、厚さＴ″（Ｔ′＞
Ｔ″）と成されている。これら複数の圧電セラミック素
体１１Ａ〜１１Ｄの長手方向の長さ２Ｌの略々長さＬ位
置まで、一面のみ内部電極１２を形成する。図１では４
枚の圧電セラミック素体１１Ａ〜１１Ｄが積層焼結され
て一体化されている。更に圧電セラミック素体の表裏面
１１Ａ及び１１Ｄの上下部に主面外部電極１４，１４が
形成される。
【００２０】更に１次側の積層した圧電セラミック素体
間の内部電極１２‥‥及び主面外部電極１４，１４は並
列的に接続されると共に圧電セラミックトランス１０の
右側面（右のＷ×Ｔ面）には側面外部電極１６が形成さ
れ、左側面のコーナには側面外部電極１５Ａ，１５Ｂが
形成されている。
【００２１】この様な構成の圧電セラミックトランス１
０の製造方法を図２及び図３を用いて説明する。
【００２２】先ずセラミック原料としてＰｂＯ（酸化
錫）、ＺｒＯ2 （二酸化ジルコニウム）、ＴｉＯ2 （二
酸化チタン）、ＮｉＯ（酸化ニッケル）、ＺｎＯ（酸化
亜鉛）、Ｎｂ2 Ｏ5 （五酸化二ニオブ）、Ｂｉ2 Ｏ
3 （三酸化二ビスマス）、ＭｎＯ2（二酸化マンガン）
を所定の割合に混合し、ボールミルにて１５時間混合す
る。例えばＰｂＴ：Ｏ3 −ＰｂＺｒＯ3 −Ｐｂ（Ｎｉ
1/3 Ｎｂ2/3 ）Ｏ3 −Ｐｂ（Ｚｎ1/3 Ｎｂ2/3 ）Ｏ3 −
Ｂｉ2/3 ＴｉＯ3 −ＭｎＯ2 を得る様に調合する。
【００２３】次にこの様にして得た粉体をプレス成形
し、９００℃で２時間仮焼する。
【００２４】上述の如くして仮焼して得た仮焼粉１００
重量部に対し、ポリビニルブチラールからなる有機結剤
５重量部、エチルアルコールからなる有機溶剤１０重量
部、ＤＢＰ（ジブチルフタレート）からなる可塑剤１重
量部を調合してボールミルにて１５時間混合してテープ
成形用スリップ２３を得る。
【００２５】次にテープキャステング法として知られて
いるドクターブレード法によってテープ成形用スリップ
２３を図２に示す様な装置のベルト２２上に設けたホッ
パに流し込む。
【００２６】図２で２０は駆動プーリ、２１は被駆動プ
ーリであり、両プーリ間にベルト２２が囲繞され、ベル
ト２２は矢印Ａ方向にエンドレス的に移動している。
【００２７】ポッパ内に流し込まれたスリップ２３はド
クタプレート２４によって所定厚みのシートとなされベ
ルト２２上を移動させる途中に配設した赤外線等の乾燥
炉２５で溶剤を蒸発させて、所定厚みの例えば厚さ２０
０μｍのセラミックグリーンシート２６を得る。尚この
セラミックグリーンシート２６はローラ２７位置でベル
ト２２から剥離されて、テープ状の連続したグリーンシ
ート２６が得られる。
【００２８】次に、テープ上のグリーンシート２６を打
抜いて、長さ２Ｌ、幅Ｗ、厚さＴ″＝２００μｍの長方
形状の圧電セラミック素体１１Ａ，１１Ｂ，１１Ｃ，１
１Ｄを図３Ａの様に複数枚得る。
【００２９】次にこの様な所定形状に形成した圧電セラ
ミック素体１１Ａ〜１１Ｄ（以下セラミックグリーンシ
ート素体と記す）の主面（２Ｌ×Ｗ面）の片面に内部電
極１２を所定の形状に印刷する。この内部電極１２とし
てはＡｇ−Ｐｄペースト等が用いられる。セラミックグ
リーンシート素体１１Ａ〜１１Ｄの長手方向の長さ２Ｌ
の略々半分の長さＬ位置まで、主面の片方に内部電極１
２が形成される。この内部電極１２のパターンはコーナ
が交互にＡｇ−Ｐｄペーストが付着されていない三角形
状のコーナ部１７と成されている。
【００３０】次に、内部電極１２の形成されたセラミッ
クグリーンシート素体１１Ａ〜１１Ｄを所定枚数（図３
Ｂでは４枚であるが実際には１０枚程度）積層する。
【００３１】次に、ラミネートされたセラミックグリー
ンシート素体１１Ａ〜１１Ｄを熱圧着して一体化する。
【００３２】次にこの一体化したものを１２００℃で３
時間焼結する。
【００３３】次に図３Ｄに示すように、上側のセラミッ
ク素体１１Ａ及び下側のセラミック素体１１Ｄの上側及
び下側にコーナ部１７を有する所定形状の外部電極１４
及び１４としてＡｇ等を焼付ける。
【００３４】次に、図３Ｄの様に圧電セラミックトラン
スの左側面（Ｗ×Ｔ面及び２Ｌ×Ｔ面）のコーナに跨っ
てＡｇ等の側面外部電極１５Ａ及び１５Ｂを焼付けるこ
とで内部電極１２‥‥を並列接続する。
【００３５】次に、２次側の右側面（Ｗ×Ｔ面）に側面
外部電極１６を形成する。
【００３６】次に２次側をセラミックグリーンシート素
体１１Ａ〜１１Ｄの長手方向にＰ2の様に分極させるた
めに短絡させた１次側外部電極１５Ａ及び１５Ｂと２次
側外部電極１６間に２５ＫＶ／ｃｍの高電圧を１００℃
で１時間印加する。
【００３７】次に１次側を分極するため側面外部電極１
５Ａ及び１５Ｂ間に同じく２５ＫＶ／ｃｍ、１００℃で
１時間分極することでセラミック素体は交互にＰ1 及び
Ｐ1′方向と反対方向に分極され、積層型の圧電セラミ
ックトランス及びその製造方法が得られる。 〔実施例１〕セラミックグリーンシート素材の長方形状
の長さ２Ｌ＝２０ｍｍ、幅Ｗ＝４ｍｍ、厚みＴ＝１．２
ｍｍ（一層の厚み８０μｍ、１４層）と成し、上述の様
な製造方法で作製した積層型の圧電セラミックトランス
１０の２次側に５０ＫΩの負荷抵抗を接続し、駆動周波
数１６５ｋＨｚの入出力特性を表１に示す。 〔比較例〕図４で説明したプレス法で得られた圧電セラ
ミック素体１の長方形状寸法を長さ２Ｌ＝２０ｍｍ、幅
Ｗ＝４ｍｍ、厚さＴ＝１．２ｍｍとし、得た単板の圧電
セラミックトランスの２次側に５０ＫΩの負荷抵抗を接
続し、駆動周波数１６５ｋＨｚの入出力特性を同じく表
１に示す。
【００３８】
【表１】
【００３９】上述の表から明らかな様に本発明の実施例
によれば入力電圧は約１／１２に低減され、温度上昇及
び効率も同等である。入力電圧を低減させることが出来
るので圧電セラミックトランス１０の前段に昇圧トラン
スを必要とせず、直接５Ｖで駆動可能な圧電セラミック
トランスが得られる。
【００４０】更にドクタブレード法を用いて積層するの
でセラミックグリーンシート素体１１Ａ〜１１Ｄの一層
の厚みを２０μｍと極めて薄くすることが出来て、極め
て簡単に精度のよいセラミックグリーンシート素体が得
られる。又、多数のセラミックグリーンシートを内部電
極との同時焼結で一体化させているので接着剤を介して
一体化するものに比べ高強度で耐久製の優れた圧電セラ
ミックトランスが得られる等の特徴を有する圧電セラミ
ックトランスの製造方法が得られる。
【００４１】
【発明の効果】本発明の圧電セラミックトランス及びそ
の製造方法によれば機械的強度を充分に保持しながらＬ
／Ｔを大きく、即ち圧電セラミック素体上の厚みを充分
に薄くし得て、変圧比を大きく出来て、入力電圧を低く
することの出来るものが得られ、薄手のセラミックグリ
ーンシート素体を精度よく得られ、一体焼結することで
高強度で耐久性に優れた圧電セラミックトランスを簡単
な工程で得られる特徴を有する。
【図面の簡単な説明】
【図１】本発明の一実施例を示す圧電セラミックトラン
スの斜視図である。
【図２】本発明の電圧セラミックトランスの製造方法に
用いるドクタブレード法の説明図である。
【図３】本発明の圧電セラミックトランスの組立説明図
である。
【図４】従来の圧電セラミックトランスの原理説明図で
ある。
【図５】従来の積層圧電セラミックトランスの側面図で
ある。
【符号の説明】
１０ 圧電セラミックトランス １１Ａ〜１１Ｄ 圧電セラミック素体（セラミックグリ
ーンシート素体） １２ 内部電極 １４ 主面外部電極 １５，１６ 側面外部電極

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 複数のセラミック素体の１次側に内部電
    極を形成して、積層して成る圧電セラミックトランスに
    於いて、 上記積層した内部電極の形成されたセラミック素体を一
    体的に熱圧着後焼結し、外部電極形成後に２次及び１次
    側を分極して成ることを特徴とする圧電セラミックトラ
    ンス。
  2. 【請求項２】 テープキャステング法で形成したセラミ
    ックグリーンシートを得る工程と、 上記セラミックグリーンシートを長方形状に打抜き、１
    次側に内部電極を形成する工程と、 上記内部電極を形成したセラミックシート素体を複数枚
    積層し熱圧着し、焼結する工程と、 上記焼結して一体化したセラミックシート素体に外部電
    極を形成する工程と上記セラミックシート素体の２次側
    及び１次側に分極を施す工程とにより圧電セラミックト
    ランスを製造して成ることを特徴とする圧電セラミック
    トランスの製造方法。
JP6092558A 1994-04-28 1994-04-28 圧電セラミックトランス及びその製造方法 Pending JPH07302938A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6092558A JPH07302938A (ja) 1994-04-28 1994-04-28 圧電セラミックトランス及びその製造方法
US08/426,730 US5521948A (en) 1994-04-28 1995-04-21 Frequency synthesizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6092558A JPH07302938A (ja) 1994-04-28 1994-04-28 圧電セラミックトランス及びその製造方法

Publications (1)

Publication Number Publication Date
JPH07302938A true JPH07302938A (ja) 1995-11-14

Family

ID=14057755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6092558A Pending JPH07302938A (ja) 1994-04-28 1994-04-28 圧電セラミックトランス及びその製造方法

Country Status (2)

Country Link
US (1) US5521948A (ja)
JP (1) JPH07302938A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999019916A1 (en) * 1997-10-15 1999-04-22 Taiheiyo Cement Corporation Piezoelectric transformer element and method of mounting it in a housing
US5929554A (en) * 1994-12-30 1999-07-27 Mitsui Chemicals, Inc. Piezoelectric transformer
US6037706A (en) * 1997-10-24 2000-03-14 Nec Corporation Piezoelectric transformer having a high energy-conversion efficiency and high reliability
US6172447B1 (en) * 1996-07-12 2001-01-09 Taiheiyo Cement Corporation Piezoelectric transformer device
US6221271B1 (en) 1998-03-23 2001-04-24 Hitachi Metals, Ltd. Piezoelectric sintered ceramics and piezoelectric ceramic elements constituted thereby
US6229251B1 (en) * 1998-03-12 2001-05-08 Murata Manufacturing Co., Ltd. Monolithic piezoelectric transformer
JP2003060253A (ja) * 2001-08-21 2003-02-28 Nikko Co 圧電トランス
KR100456714B1 (ko) * 1998-11-18 2004-11-10 다이요 유덴 가부시키가이샤 압전 트랜스포머

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2817676B2 (ja) * 1995-07-31 1998-10-30 日本電気株式会社 Ｐｌｌ周波数シンセサイザ
EP0758171A3 (en) * 1995-08-09 1997-11-26 Symbios Logic Inc. Data sampling and recovery
JP2914297B2 (ja) * 1996-05-29 1999-06-28 日本電気株式会社 Ｐｌｌ周波数シンセサイザ
US5870001A (en) * 1996-10-22 1999-02-09 Telefonaktiebolaget L M Ericsson (Publ) Apparatus, and associated method, for calibrating a device
US5978379A (en) 1997-01-23 1999-11-02 Gadzoox Networks, Inc. Fiber channel learning bridge, learning half bridge, and protocol
US6100767A (en) * 1997-09-29 2000-08-08 Sanyo Electric Co., Ltd. Phase-locked loop with improved trade-off between lock-up time and power dissipation
US7430171B2 (en) 1998-11-19 2008-09-30 Broadcom Corporation Fibre channel arbitrated loop bufferless switch circuitry to increase bandwidth without significant increase in cost
WO2000045515A1 (fr) * 1999-01-29 2000-08-03 Sanyo Electric Co., Ltd. Appareil a boucle a phase asservie (pll) et dispositif de repartition en frequence variable
US6147561A (en) * 1999-07-29 2000-11-14 Conexant Systems, Inc. Phase/frequency detector with time-delayed inputs in a charge pump based phase locked loop and a method for enhancing the phase locked loop gain
WO2001067613A1 (fr) * 2000-03-10 2001-09-13 Sanyo Electric Co., Ltd. Circuit pll
JP4425426B2 (ja) * 2000-05-11 2010-03-03 Ｎｅｃエレクトロニクス株式会社 オーバーサンプリング型クロックリカバリ回路
JP4198303B2 (ja) * 2000-06-15 2008-12-17 富士通マイクロエレクトロニクス株式会社 Ｆｒａｃｔｉｏｎａｌ−ＮＰＬＬ周波数シンセサイザの位相誤差除去方法及びＦｒａｃｔｉｏｎａｌ−ＮＰＬＬ周波数シンセサイザ
EP1211811A1 (fr) * 2000-11-28 2002-06-05 Koninklijke Philips Electronics N.V. Dispositif de comparaison de fréquences à faible inertie temporelle
KR100725935B1 (ko) * 2001-03-23 2007-06-11 삼성전자주식회사 프랙셔널-앤 주파수 합성기용 위상 고정 루프 회로
US6509800B2 (en) * 2001-04-03 2003-01-21 Agilent Technologies, Inc. Polyphase noise-shaping fractional-N frequency synthesizer
US6856183B2 (en) * 2001-10-12 2005-02-15 Agere Systems Inc. Scheme to improve performance of timing recovery systems for read channels in a disk drive
US6657464B1 (en) * 2002-04-25 2003-12-02 Applied Micro Circuits Corporation Method and circuit to reduce jitter generation in a PLL using a reference quadrupler, equalizer, and phase detector with control for multiple frequencies
DE10234993B4 (de) * 2002-07-31 2006-02-23 Advanced Micro Devices, Inc., Sunnyvale Akkumulator gesteuerter digitaler Frequenzteiler in einer phasenverriegelten Schleife
FR2846164A1 (fr) * 2002-10-17 2004-04-23 St Microelectronics Sa Procede et dispositif de generation d'un signal ayant une frequence egale au produit d'une frequence de reference par un nombre reel
US7288998B2 (en) * 2003-05-02 2007-10-30 Silicon Laboratories Inc. Voltage controlled clock synthesizer
US7436227B2 (en) * 2003-05-02 2008-10-14 Silicon Laboratories Inc. Dual loop architecture useful for a programmable clock source and clock multiplier applications
US7187241B2 (en) * 2003-05-02 2007-03-06 Silicon Laboratories Inc. Calibration of oscillator devices
US7295077B2 (en) * 2003-05-02 2007-11-13 Silicon Laboratories Inc. Multi-frequency clock synthesizer
US7327820B2 (en) * 2003-11-05 2008-02-05 Massachusetts Institute Of Technology Method and apparatus for reducing quantization noise in fractional-N frequency synthesizers
US7567642B2 (en) * 2003-12-23 2009-07-28 Analog Devices, Inc. Phase detector with extended linear operating range
US7512205B1 (en) * 2005-03-01 2009-03-31 Network Equipment Technologies, Inc. Baud rate generation using phase lock loops
US7738200B2 (en) * 2006-05-01 2010-06-15 Agere Systems Inc. Systems and methods for estimating time corresponding to peak signal amplitude
US8054931B2 (en) * 2007-08-20 2011-11-08 Agere Systems Inc. Systems and methods for improved timing recovery
US8254049B2 (en) * 2007-08-20 2012-08-28 Agere Systems Inc. Systems and methods for improved synchronization between an asynchronously detected signal and a synchronous operation
US8174784B2 (en) * 2007-10-30 2012-05-08 Agere Systems Inc. Systems and methods for inter-location control of storage access
US9305582B2 (en) * 2007-12-14 2016-04-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for fly-height control using servo data
US8014099B2 (en) 2007-12-14 2011-09-06 Lsi Corporation Systems and methods for using an on-the-fly CBD estimate to adjust fly-height
WO2009079094A1 (en) * 2007-12-14 2009-06-25 Lsi Corporation Systems and methods for fly-height control using servo address mark data
GB0804342D0 (en) * 2008-03-07 2008-04-16 Cambridge Silicon Radio Ltd Charge transfer in a phase-locked loop
GB0804341D0 (en) * 2008-03-07 2008-04-16 Cambridge Silicon Radio Ltd Charge pump for a phase-locked loop
GB0804339D0 (en) * 2008-03-07 2008-04-16 Cambridge Silicon Radio Ltd Phase-locked loop
US7813065B2 (en) * 2008-04-29 2010-10-12 Agere Systems Inc. Systems and methods for acquiring modified rate burst demodulation in servo systems
US7768437B2 (en) * 2008-04-29 2010-08-03 Agere Systems Inc. Systems and methods for reducing the effects of ADC mismatch
US7929237B2 (en) * 2008-06-27 2011-04-19 Agere Systems Inc. Modulated disk lock clock and methods for using such
WO2010014078A1 (en) * 2008-07-28 2010-02-04 Agere Systems Inc. Systems and methods for variable compensated fly height measurement
US8705673B2 (en) 2008-09-05 2014-04-22 Lsi Corporation Timing phase detection using a matched filter set
US8976913B2 (en) * 2008-09-17 2015-03-10 Lsi Corporation Adaptive pattern dependent noise prediction on a feed forward noise estimate
US8243381B2 (en) 2008-11-13 2012-08-14 Agere Systems Inc. Systems and methods for sector address mark detection
US9305581B2 (en) 2008-12-04 2016-04-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for memory efficient repeatable run out processing
US8154972B2 (en) 2009-06-24 2012-04-10 Lsi Corporation Systems and methods for hard disk drive data storage including reduced latency loop recovery
US8174949B2 (en) * 2009-07-02 2012-05-08 Lsi Corporation Systems and methods for format efficient timing recovery in a read channel
CN101964654A (zh) 2009-07-22 2011-02-02 Lsi公司 用于高阶非对称性校正的系统和方法
US8456775B2 (en) * 2009-12-31 2013-06-04 Lsi Corporation Systems and methods for detecting a reference pattern
US8566381B2 (en) 2010-08-05 2013-10-22 Lsi Corporation Systems and methods for sequence detection in data processing
US8237597B2 (en) 2010-09-21 2012-08-07 Lsi Corporation Systems and methods for semi-independent loop processing
US8566378B2 (en) 2010-09-30 2013-10-22 Lsi Corporation Systems and methods for retry sync mark detection
US8614858B2 (en) 2010-11-15 2013-12-24 Lsi Corporation Systems and methods for sync mark detection metric computation
US8498072B2 (en) 2010-11-29 2013-07-30 Lsi Corporation Systems and methods for spiral waveform detection
US8526131B2 (en) 2010-11-29 2013-09-03 Lsi Corporation Systems and methods for signal polarity determination
US8411385B2 (en) 2010-12-20 2013-04-02 Lsi Corporation Systems and methods for improved timing recovery
US8325433B2 (en) 2011-01-19 2012-12-04 Lsi Corporation Systems and methods for reduced format data processing
US8261171B2 (en) 2011-01-27 2012-09-04 Lsi Corporation Systems and methods for diversity combined data detection
US8749908B2 (en) 2011-03-17 2014-06-10 Lsi Corporation Systems and methods for sync mark detection
US8565047B2 (en) 2011-04-28 2013-10-22 Lsi Corporation Systems and methods for data write loopback based timing control
US8665544B2 (en) 2011-05-03 2014-03-04 Lsi Corporation Systems and methods for servo data detection
US8874410B2 (en) 2011-05-23 2014-10-28 Lsi Corporation Systems and methods for pattern detection
US8498071B2 (en) 2011-06-30 2013-07-30 Lsi Corporation Systems and methods for inter-track alignment
US8669891B2 (en) 2011-07-19 2014-03-11 Lsi Corporation Systems and methods for ADC based timing and gain control
US8780476B2 (en) 2011-09-23 2014-07-15 Lsi Corporation Systems and methods for controlled wedge spacing in a storage device
US8773811B2 (en) 2011-12-12 2014-07-08 Lsi Corporation Systems and methods for zone servo timing gain recovery
JP2013197882A (ja) * 2012-03-19 2013-09-30 Seiko Epson Corp 周波数差演算回路、衛星信号受信装置及び周波数差演算方法
US8625216B2 (en) 2012-06-07 2014-01-07 Lsi Corporation Servo zone detector
US8681444B2 (en) 2012-06-07 2014-03-25 Lsi Corporation Multi-zone servo processor
US8564897B1 (en) 2012-06-21 2013-10-22 Lsi Corporation Systems and methods for enhanced sync mark detection
US9019641B2 (en) 2012-12-13 2015-04-28 Lsi Corporation Systems and methods for adaptive threshold pattern detection
US9053217B2 (en) 2013-02-17 2015-06-09 Lsi Corporation Ratio-adjustable sync mark detection system
US9143138B2 (en) * 2013-02-27 2015-09-22 Microsemi Semiconductor Ulc Phase locked loop frequency synthesizer with reduced jitter
US9196297B2 (en) 2013-03-14 2015-11-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for enhanced sync mark mis-detection protection
US9275655B2 (en) 2013-06-11 2016-03-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Timing error detector with diversity loop detector decision feedback
US10152999B2 (en) 2013-07-03 2018-12-11 Avago Technologies International Sales Pte. Limited Systems and methods for correlation based data alignment
US9129650B2 (en) 2013-07-25 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Array-reader based magnetic recording systems with frequency division multiplexing
US9129646B2 (en) 2013-09-07 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Array-reader based magnetic recording systems with mixed synchronization
US9323625B2 (en) 2013-11-12 2016-04-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for lost synchronization data set reprocessing
JP6354939B2 (ja) * 2014-04-18 2018-07-11 セイコーエプソン株式会社 半導体集積回路、発振器、電子機器及び移動体
US9224420B1 (en) 2014-10-02 2015-12-29 Avago Technologies General Ip (Singapore) Pte. Ltd. Syncmark detection failure recovery system
US10116313B2 (en) * 2015-08-25 2018-10-30 Intel Corporation Apparatus and method to mitigate phase and frequency modulation due to inductive coupling
US10425092B2 (en) * 2017-07-12 2019-09-24 Oracle International Corporation Subsampling phase frequency detector for a divider-less phase-locked loop
RU2765273C1 (ru) * 2021-07-01 2022-01-27 Акционерное общество "Концерн "Созвездие" Цифровой формирователь частотно-модулированных сигналов с низким уровнем искажений

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4888564A (en) * 1987-11-06 1989-12-19 Victor Company Of Japan, Ltd. Phase-locked loop circuit
IT1218072B (it) * 1988-06-13 1990-04-12 Sgs Thomson Microelectronics Circuito per la sintonizzazione ad alta efficienza di frequenze video
US5038117A (en) * 1990-01-23 1991-08-06 Hewlett-Packard Company Multiple-modulator fractional-N divider
US5256981A (en) * 1992-02-27 1993-10-26 Hughes Aircraft Company Digital error corrected fractional-N synthesizer and method
JPH05291950A (ja) * 1992-04-15 1993-11-05 Mitsubishi Electric Corp フェーズロックドループ周波数シンセサイザ

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5929554A (en) * 1994-12-30 1999-07-27 Mitsui Chemicals, Inc. Piezoelectric transformer
US6172447B1 (en) * 1996-07-12 2001-01-09 Taiheiyo Cement Corporation Piezoelectric transformer device
WO1999019916A1 (en) * 1997-10-15 1999-04-22 Taiheiyo Cement Corporation Piezoelectric transformer element and method of mounting it in a housing
US6342752B1 (en) 1997-10-15 2002-01-29 Taiheiyo Cement Corporation Piezoelectric transformer element and method of mounting it in a housing
US6037706A (en) * 1997-10-24 2000-03-14 Nec Corporation Piezoelectric transformer having a high energy-conversion efficiency and high reliability
US6229251B1 (en) * 1998-03-12 2001-05-08 Murata Manufacturing Co., Ltd. Monolithic piezoelectric transformer
US6221271B1 (en) 1998-03-23 2001-04-24 Hitachi Metals, Ltd. Piezoelectric sintered ceramics and piezoelectric ceramic elements constituted thereby
KR100456714B1 (ko) * 1998-11-18 2004-11-10 다이요 유덴 가부시키가이샤 압전 트랜스포머
JP2003060253A (ja) * 2001-08-21 2003-02-28 Nikko Co 圧電トランス

Also Published As

Publication number Publication date
US5521948A (en) 1996-05-28

Similar Documents

Publication Publication Date Title
JPH07302938A (ja) 圧電セラミックトランス及びその製造方法
US5237239A (en) Piezoelectric actuator
JP2518703B2 (ja) 積層型複合圧電体およびその製造方法
JPWO2006100807A1 (ja) 圧電素子、及び圧電素子の製造方法
JP4727458B2 (ja) 圧電セラミックス用焼結助剤、ｂｎｔ−ｂｔ系圧電セラミックス、積層型圧電デバイスおよびｂｎｔ−ｂｔ系圧電セラミックスの製造方法
JP3803207B2 (ja) 圧電磁器組成物及び圧電トランス
JPH0878750A (ja) 圧電セラミックトランス
JP2004274029A (ja) 圧電アクチュエータ
JP5462759B2 (ja) 圧電セラミックスおよび圧電素子
JPH08213665A (ja) 圧電セラミックトランス
JP2739117B2 (ja) 積層型セラミック素子の製造方法
JPH09260739A (ja) 圧電セラミックトランス
JP6156434B2 (ja) 圧電磁器および圧電素子
JPH0354878A (ja) 厚み振動圧電磁器トランスの製造方法
JPH10135534A (ja) 圧電セラミックトランスおよびその製造方法
JPH08316087A (ja) 積層セラミック電子部品およびその製造方法
JPH10154836A (ja) 圧電セラミックトランスおよびその製造方法
JP2855709B2 (ja) 積層圧電セラミックス素子の製造方法
JP7129478B2 (ja) 圧電アクチュエータ
JPH09298327A (ja) 圧電セラミックトランス
JP2907153B2 (ja) 圧電トランスおよびその製造方法
JP2655450B2 (ja) 厚み縦振動圧電磁器トランスとその製造方法および駆動方法
JP2000091660A (ja) 圧電トランスおよびその製造方法
JP5103859B2 (ja) 積層圧電セラミックス素子及びその製造方法
JP6256406B2 (ja) 圧電磁器および圧電素子