JP6354939B2 - 半導体集積回路、発振器、電子機器及び移動体 - Google Patents

半導体集積回路、発振器、電子機器及び移動体 Download PDF

Info

Publication number
JP6354939B2
JP6354939B2 JP2014086425A JP2014086425A JP6354939B2 JP 6354939 B2 JP6354939 B2 JP 6354939B2 JP 2014086425 A JP2014086425 A JP 2014086425A JP 2014086425 A JP2014086425 A JP 2014086425A JP 6354939 B2 JP6354939 B2 JP 6354939B2
Authority
JP
Japan
Prior art keywords
signal
circuit
output
output circuit
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014086425A
Other languages
English (en)
Other versions
JP2015207856A (ja
JP2015207856A5 (ja
Inventor
祐一 竹林
祐一 竹林
三喜男 重盛
三喜男 重盛
卓弥 大脇
卓弥 大脇
國人 山中
國人 山中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2014086425A priority Critical patent/JP6354939B2/ja
Priority to CN201510164666.5A priority patent/CN105048987B/zh
Priority to US14/689,404 priority patent/US9391560B2/en
Publication of JP2015207856A publication Critical patent/JP2015207856A/ja
Publication of JP2015207856A5 publication Critical patent/JP2015207856A5/ja
Application granted granted Critical
Publication of JP6354939B2 publication Critical patent/JP6354939B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/326—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator the resonator being an acoustic wave device, e.g. SAW or BAW device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source

Description

本発明は、半導体集積回路、発振器、電子機器及び移動体に関する。
近年、弾性表面波（ＳＡＷ：Surface Acoustic Wave）を利用したＳＡＷ共振子を搭載する発振器が、高速ネットワーク通信、移動体通信分野などで使用されている。ＳＡＷ共振子は、例えば水晶である圧電基板上にＩＤＴ電極（櫛形電極）を設けることで、弾性表面波を利用して高周波信号を取り出すことができる。弾性表面波の速度は圧電基板の種類で決まっており、ＳＡＷ共振子では櫛形電極の周期を微細にするほどより高い発振周波数の信号を得られる。そのため、ＳＡＷ共振子は容易に高周波に対応でき小型化も可能である。
例えば、特許文献１は、ＳＡＷ共振子（特許文献１では弾性表面波素子片）を厚底部に、電子部品を薄底部に配置することで、従来よりも更に小型化、薄型化が可能な発振器（特許文献１では圧電デバイス）を提案する。
特開２００６−２４５９９４号公報
しかしながら、特許文献１に記載の発振器では、出力信号を複数のＩＣに入力させたい場合には、ファンアウトバッファーで出力を分岐する必要があり、ファンアウトバッファーまでの長い配線に起因してスキューが生じたりジッター特性が劣化したり、ファンアウトバッファーの内部で出力信号のジッター特性が劣化する場合がある。また、ファンアウトバッファーを使用することで、ファンアウトバッファーの内部の配線長に起因してスキューが生じる場合がある。
本発明は、以上の事を鑑みてなされたものであり、本発明のいくつかの態様によれば、出力信号を複数の回路に入力させてもジッター特性の劣化を低減させることが可能な、半導体集積回路を提供することができる、また、本発明のいくつかの態様によれば、この半導体集積回路を用いた信頼性の高い発振器、電子機器及び移動体を提供することができる。
本発明は前述の課題の少なくとも一部を解決するためになされたものであり、以下の態様又は適用例として実現することが可能である。
［適用例１］
本適用例に係る半導体集積回路は、振動素子を発振させて発振信号を生成する発振部と、前記発振信号に基づく信号を出力する第１の出力部および第２の出力部と、前記第１の出力部および前記第２の出力部を制御する制御部と、を有し、前記制御部は、前記第１の出力部および前記第２の出力部から出力される出力信号のうち、少なくとも一方の出力信号の状態を制御する。
振動素子は、例えば、ＳＡＷ（Surface Acoustic Wave）共振子、ＡＴカット水晶振動
子、ＳＣカット水晶振動子、音叉型水晶振動子、その他の圧電振動子やＭＥＭＳ（Micro Electro Mechanical Systems）振動子などである。
第１の出力回路と第２の出力回路の各々は、１つの信号を出力してもよいし、異なる信号を出力してもよい。また、出力信号の各々は、差動信号であってもよいし、シングルエンド信号であってもよい。また、それぞれの出力部から信号が出力されるかされないかの状態や、それぞれの出力部から出力される信号の種類等の、出力信号の状態は、制御部によって制御される。
本適用例に係る半導体集積回路によれば、半導体集積回路に含まれる発振部、第１の出力部、および第２の出力部により、発振信号に基づく低ジッターの少なくとも２つの信号を出力することができるので、この少なくとも２つの信号を少なくとも２つの回路にそれぞれ供給すれば、外部にファンアウトバッファーを設けて分岐させる必要がない。従って、出力信号を複数の回路に入力させてもジッター特性の劣化を低減させることができる。
［適用例２］
本適用例に係る半導体集積回路は、半導体基板上に、振動素子を発振させて発振信号を生成する発振回路と、前記発振信号に基づく信号を出力する第１の出力回路および第２の出力回路と、前記第１の出力回路および前記第２の出力回路の動作を制御する制御部と、を有する。
振動素子は、例えば、ＳＡＷ（Surface Acoustic Wave）共振子、ＡＴカット水晶振動子、ＳＣカット水晶振動子、音叉型水晶振動子、その他の圧電振動子やＭＥＭＳ（Micro Electro Mechanical Systems）振動子などである。
第１の出力回路と第２の出力回路の各々は、１つの信号を出力してもよいし、異なる信号を出力してもよい。また、出力信号の各々は、差動信号であってもよいし、シングルエンド信号であってもよい。それぞれの出力回路の信号出力状態、およびそれぞれの出力回路から出力される信号の種類は、制御部によって制御される。また、それぞれの出力回路から信号が出力されるかされないかの状態や、それぞれの出力回路から出力される信号の種類の設定等の、それぞれの出力回路の動作は、制御部によって制御される。
本適用例に係る半導体集積回路によれば、半導体集積回路に含まれる発振回路、第１の出力回路、および第２の出力回路により、発振信号に基づく低ジッターの少なくとも２つの信号を出力することができるので、この少なくとも２つの信号を少なくとも２つの回路にそれぞれ供給すれば、外部にファンアウトバッファーを設けて分岐させる必要がない。従って、出力信号を複数の回路に入力させてもジッター特性の劣化を低減させることができる。
また、本適用例に係る半導体集積回路の後段の回路が、例えば第１の出力回路からの出力信号を必要とする場合、第２の出力回路からの出力信号を停止させる、あるいはハイインピーダンス状態にするかしないかといった動作を制御して柔軟な使い方が可能である。
［適用例３］
上記適用例に係る半導体集積回路において、前記制御部は、前記第１の出力回路および前記第２の出力回路の動作を独立に制御してもよい。
本適用例に係る半導体集積回路によれば、第１の出力回路の動作と第２の出力回路の動作とを独立に制御できるため、例えば、第１の出力回路からの出力信号だけを必要とする場合、第２の出力回路からの出力信号を停止させる、あるいはハイインピーダンス状態に
するといった柔軟な使い方が可能である。
［適用例４］
上記適用例に係る半導体集積回路において、前記半導体集積回路は、第１の電源端子と、第２の電源端子と、を含み、前記第１の出力回路は、前記第１の電源端子から電源電圧が供給され、前記第２の出力回路は、前記第２の電源端子から電源電圧が供給されてもよい。
本適用例に係る半導体集積回路によれば、第１の出力回路と第２の出力回路の電源端子を別にしていることで、一方の信号のノイズが電源を経由して他方の信号に乗ることを低減させることができる。
また、本適用例に係る半導体集積回路によれば、後段の回路が例えば第１の出力回路からの出力信号だけを必要とする場合、第２の電源端子から電源電圧の供給を停止することも可能になる。従って、不要な消費電力を抑制することが可能である。
［適用例５］
上記適用例に係る半導体集積回路において、前記半導体集積回路は、前記発振信号を分周して第１の分周信号を生成する第１の分周回路と、前記第１の分周信号を分周して第２の分周信号を生成する第２の分周回路と、を含み、前記第１の分周回路は、前記第１の電源端子から電源電圧が供給され、前記第１の分周信号に基づく信号を前記第１の出力回路に出力し、前記第２の分周回路は、前記第２の電源端子から電源電圧が供給され、前記第２の分周信号に基づく信号を前記第２の出力回路に出力してもよい。
本適用例に係る半導体集積回路によれば、第１の分周回路と第２の分周回路の設定により、第１の出力回路からの出力信号の周波数と、第２の出力回路からの出力信号の周波数とが異なるようにすることができる。従って、後段の複数の回路は、それぞれ周波数が異なる複数の出力信号を受け取ることができる。
さらに、本適用例に係る半導体集積回路によれば、半導体集積回路の外部で分周回路を設ける必要がないので、後段の回路は、ジッター特性のよい出力信号を受け取ることが可能である。
なお、第１の分周回路、第２の分周回路は入力信号をそのまま出力することも可能である。そのため、本適用例に係る半導体集積回路の後段の回路は、必要に応じて周波数が同じ出力信号を受け取ることもできる。
［適用例６］
上記適用例に係る半導体集積回路において、前記第１の分周回路は、前記第２の分周回路が前記第１の分周信号を分周するのに要する時間だけ前記第１の分周信号を遅延させる遅延回路を含んでもよい。
本適用例に係る半導体集積回路によれば、遅延回路により、第１の出力回路が第１の分周信号に基づく信号を受け取る時間と、第２の出力回路が第２の分周信号に基づく信号を受け取る時間と、を合わせることができる。従って、本適用例に係る半導体集積回路によれば、スキューの小さい複数の出力信号を生成することが可能である。
［適用例７］
本適用例に係る発振器は、上記のいずれかの半導体集積回路と、前記振動素子と、前記半導体集積回路および前記振動素子が収容されるパッケージとを有する。
本適用例に係る発振器によれば、集半導体積回路に含まれる第１の出力回路および第２の出力回路により、発振信号に基づく低ジッターの少なくとも２つの信号を出力することができるので、この少なくとも２つの信号を複数の回路にそれぞれ供給すれば、外部にファンアウトバッファーを設けて分岐させる必要がない。従って、出力信号を複数の回路に入力させてもジッター特性の劣化を低減させることができる。
［適用例８］
上記適用例に係る発振器において、前記振動素子は、弾性表面波共振子であってもよい。
本適用例に係る発振器の振動素子は、弾性表面波共振子（以下、ＳＡＷ共振子）である。ＳＡＷ共振子では櫛形電極の周期を微細にするほどより高い発振周波数の信号を得られる。そのため、本適用例に係る発振器は高い発振周波数を実現しながら、小型化も可能である。
［適用例９］
上記適用例に係る発振器において、前記第１の出力回路からの信号を出力する第１の出力端子と、前記第２の出力回路からの信号を出力する第２の出力端子と、を含み、前記第１の出力端子は、前記パッケージの第１の辺に沿って配置され、前記第２の出力端子は、前記パッケージの前記第１の辺と対向する第２の辺に沿って配置されてもよい。
本適用例に係る発振器によれば、第１の出力回路からの出力信号と第２の出力回路からの出力信号との干渉を回避し、スキューが小さく、ジッター特性のよい複数の出力信号を生成することができる。
さらに、干渉を回避するために、第１の出力回路と第２の出力回路とが半導体基板上で離れてレイアウトされていてもよい。
［適用例１０］
本適用例に係る電子機器は、上記のいずれかの半導体集積回路、または発振器を含む。
［適用例１１］
本適用例に係る移動体は、上記のいずれかの半導体集積回路、または発振器を含む。
これらの適用例によれば、半導体集積回路、または発振器の後段の複数の回路は低ジッターの複数の出力信号を受け取ることができるので、信頼性の高い電子機器、移動体を実現できる。
本実施形態に係る発振器のブロック図。 ＳＡＷ共振子および発振回路の構成例を示す図。 分周回路および出力回路の構成例を示す図。 本実施形態に係る発振器の信号のタイミングを例示する図。 本実施形態に係る発振器の端子の配置例を示す図。 電子機器の機能ブロック図。 電子機器の外観の一例を示す図。 移動体の一例を示す図。 比較例の発振器で複数の出力信号を生成する例を示す図。
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
１．発振器
図１は、本実施形態の発振器１の構成を示す図である。発振器１は、ＳＡＷ共振子２６（振動素子の一例）と、半導体集積回路１０と、を含む。ＳＡＷ共振子２６は、半導体集積回路１０に含まれる発振回路１２と接続される。
発振器１は全部で１４の端子を有している。端子Ｔ１、端子Ｔ２、端子Ｔ３にはそれぞれ電源電圧ＶＤＤ１、ＶＤＤ２、ＶＤＤ３が供給され、端子Ｔ４および端子Ｔ５は接地電圧ＶＳＳが供給される。なお、電源電圧ＶＤＤ１〜ＶＤＤ３は、いずれも同じ電圧であるものとする。端子Ｔ６には発振器１の出力イネーブル信号が入力される。出力イネーブル信号がハイレベルのときに端子Ｔ７〜端子Ｔ１４からクロック信号が出力される。
端子Ｔ７〜端子Ｔ１４は、差動信号である４つのクロック信号を出力するのに使われる。端子Ｔ７、端子Ｔ８は、それぞれ、第１のクロック信号の非反転信号１１６Ｐ、反転信号１１６Ｎを出力する。端子Ｔ９、端子Ｔ１０は、それぞれ、第２のクロック信号の非反転信号１１７Ｐ、反転信号１１７Ｎを出力する。端子Ｔ１１、端子Ｔ１２は、それぞれ、第３のクロック信号の非反転信号１１８Ｐ、反転信号１１８Ｎを出力する。端子Ｔ１３、端子Ｔ１４は、それぞれ、第４のクロック信号の非反転信号１１９Ｐ、反転信号１１９Ｎを出力する。
半導体集積回路１０は、発振回路１２、制御部１３、第１の分周回路１５、第１の出力回路１６、第２の分周回路１７、第２の出力回路１８を含む。第１の分周回路１５および第１の出力回路１６は、端子Ｔ１（第１の電源端子の一例）から電源電圧ＶＤＤ１を受け取って動作する。第２の分周回路１７および第２の出力回路１８は、端子Ｔ２（第２の電源端子の一例）から電源電圧ＶＤＤ２を受け取って動作する。
ここで、第１のグループ２１、第２のグループ２２は、半導体集積回路１０の回路を電源電圧の供給元で区分したものである。すなわち、第１の分周回路１５および第１の出力回路１６は、電源電圧ＶＤＤ１で動作し、第２の分周回路１７および第２の出力回路１８は、電源電圧ＶＤＤ２で動作する。
なお、発振回路１２、制御部１３は、端子Ｔ３から電源電圧ＶＤＤ３を受け取って動作してもよい。発振器１は、例えば第２の出力回路１８からの出力が不要な場合に電源電圧ＶＤＤ２の供給を停止して、第２のグループ２２全体を停止させて消費電力を抑えることができる。また、発振器１は、例えば第１の出力回路１６からの出力も不要な場合に電源電圧ＶＤＤ１の供給も停止して、第１のグループ２１および第２のグループ２２全体を停止させて消費電力を抑えることができる。このような場合でも、発振回路１２、制御部１３は動作を継続することが可能である。
発振回路１２は、ＳＡＷ共振子２６と接続されて発振ループを形成する。発振回路１２は、ＳＡＷ共振子２６を発振させて発振信号１１２を生成する。なお、発振回路１２は本実施形態ではＳＡＷ共振子２６と接続されるが、ＳＡＷ共振子２６に代えて、ＡＴカット水晶振動子、ＳＣカット水晶振動子、音叉型水晶振動子、その他の圧電振動子やＭＥＭＳ（Micro Electro Mechanical Systems）振動子などの振動素子と接続されてもよい。また、ＳＡＷ共振子２６や振動素子の基板材料としては、水晶の他、タンタル酸リチウム、ニオブ酸リチウム等の圧電単結晶や、ジルコン酸チタン酸鉛等の圧電セラミックス等の圧電
材料、又はシリコン半導体材料等を用いてもよい。ＳＡＷ共振子２６や振動素子の励振手段としては、圧電効果によるものを用いてもよいし、クーロン力による静電駆動を用いてもよい。
制御部１３には、端子Ｔ６を介して発振器１の出力イネーブル信号が入力される。そして、制御部１３は、発振器１の出力イネーブル信号に基づいて第１の出力回路１６、第２の出力回路１８からクロック信号を出力させるかを制御する。制御部１３は、発振器１の出力イネーブル信号に基づく制御信号２１６によって、第１の出力回路１６から第１のクロック信号および第２のクロック信号を出力させるか、それともハイインピーダンス状態とするかを制御する。
また、制御部１３は、発振器１の出力イネーブル信号に基づく制御信号２１８によって、第２の出力回路１８から第３のクロック信号および第４のクロック信号を出力させるか、それともハイインピーダンス状態とするかを制御する。
そして、制御部１３は、不図示の半導体集積回路１０のボンディングオプションパッドの電圧レベルに基づいて、制御信号２１５および制御信号２１７を生成する。そして、制御部１３は、制御信号２１５によって、第１の分周回路１５の分周比を指定する。また、制御部１３は、制御信号２１７によって、第２の分周回路１７の分周比を指定する。なお、制御部１３は、不図示の制御信号によって発振回路１２についても動作の停止や開始を指示してもよい。
なお、制御部１３はＣＰＵであってもよい。このとき、そのプログラムを記憶した不図示の記憶部があり、発振器１の出力イネーブル信号およびプログラムに従って前記の制御を行ってもよい。また、第１の出力回路１６および第２の出力回路１８から出力される信号は、差動信号以外のシングルエンドの信号でもよいし、ＣＭＯＳ、ＬＶ−ＰＥＣＬ、ＬＶ−ＴＴＬ、ＬＶＤＳ、またはＨＣＳＬ等に対応した信号でもよい。さらに、第１の出力回路および第２の出力回路の少なくとも一方を、前記各種類の信号のうち２つ以上が出力できるような回路構成としておき、端子Ｔ６を介して入力された信号に基づいて制御部１３から出力される信号により、第１の出力回路および第２の出力回路の少なくとも一方から出力される信号が切り替わるような制御が行われてもよい。
第１の分周回路１５は、発振信号１１２を分周して第１の分周信号１１４生成し、さらに第１の分周信号１１４を遅延させた第１の分周遅延信号１１５を生成する。このとき、分周比は制御信号２１５によって定められる。例えば、第１の分周回路１５は、１、１／２、１／４、１／８の分周比を選択可能である。なお、分周比が１の場合には、発振信号１１２がそのまま第１の分周信号１１４として出力される。
第１の出力回路１６は、シングルエンド入力を差動出力に変換するバッファーを２つ含んでいる。それぞれのバッファーは信号１２５を受け取り、第１のクロック信号、第２のクロック信号として差動出力する。第１の出力回路１６は、制御信号２１６に基づいて、第１のクロック信号、第２のクロック信号を出力するか、ハイインピーダンス状態とするかを選択する。なお、本実施形態では第１の出力回路１６に含まれるバッファーは２つであるが、１つであってもよいし、３つ以上であってもよい。
ここで、図１のように、第１の出力回路１６は第１の分周遅延信号１１５をさらに遅延させた信号１２５を受け取る。信号１２５は、第１の分周信号１１４に基づく信号であり、第１の分周信号１１４、第１の分周遅延信号１１５との関係については、後に図３を参照して説明する。
第２の分周回路１７は、第１の分周信号１１４、第１の分周遅延信号１１５を受け取り、信号１２７を出力する。信号１２７は第２の分周信号１２４に基づく信号であり、第２の分周回路１７の分周比は制御信号２１７によって定められる。例えば、第２の分周回路１７は、１または１／２の分周比を選択可能である。分周比が１／２である場合、第２の分周回路１７は周波数が第１の分周信号１１４の１／２である第２の分周信号１２４を信号１２７とする。そして、分周比が１である場合、第２の分周回路１７は第１の分周遅延信号１１５を信号１２７とする。
第２の出力回路１８は、シングルエンド入力を差動出力に変換するバッファーを２つ含んでいる。それぞれのバッファーは、信号１２７を受け取り、第３のクロック信号、第４のクロック信号として差動出力する。第２の出力回路１８は、制御信号２１８に基づいて、第３のクロック信号、第４のクロック信号を出力するか、ハイインピーダンス状態とするかを選択する。なお、本実施形態では第２の出力回路１８に含まれるバッファーは２つであるが、１つであってもよいし、３つ以上であってもよい。
図２は、ＳＡＷ共振子２６および発振回路１２の詳細な構成を示す図である。なお、図１と同じ信号には同じ符号を付しており説明を省略する。ＳＡＷ共振子２６は、圧電基板上に、弾性表面波の伝搬方向に沿って櫛形電極２９を配置し、その両側にグレーティング反射器２７Ａ、２７Ｂを配置して構成される。中央の櫛形電極２９で弾性表面波を励振して、両側のグレーティング反射器２７Ａ、２７Ｂで励起された弾性表面波の振動エネルギを櫛形電極２９の方向に反射することで振動子（共振子）を構成している。ＳＡＷ共振子２６は電極間隔で周波数が決まるため、フォトリソグラフィ加工によって高い周波数を容易に得ることができ、サイズも小さくできる。
そして、インバーター２４、帰還抵抗２８、コンデンサー４１、４２が、櫛形電極２９と図２のように接続されて、帰還型の発振回路１２を構成している。帰還抵抗２８を接続したインバーター２４はアナログ増幅回路として機能する。そして、ＳＡＷ共振子２６を発振させて発振信号１１２を生成する。
図３は、第１の分周回路１５、第１の出力回路１６、第２の分周回路１７、第２の出力回路１８の詳細な構成を示す図である。なお、図１および図２と同じ信号には同じ符号を付しており説明を省略する。
第１の分周回路１５は、発振信号１１２を受け取り、フリップフロップ１５０、１５２、１５４で、それぞれ周波数が発振信号１１２の１／２、１／４、１／８である信号を生成する。そして、セレクター１５６は、制御部１３が指定する分周比に応じてこれらの信号を選択して第１の分周信号１１４とする。ここで、セレクター１５６は分周比が１の場合に対応して、発振信号１１２も選択可能である。また、セレクター１５６の選択信号Ｓ１は、制御部１３からの制御信号２１５の一部が対応する。
第１の分周回路１５は、第１の分周信号１１４を遅延回路１５８で遅延させて第１の分周遅延信号１１５を生成する。ここで、遅延回路１５８による遅延時間は、第２の分周回路１７が第１の分周信号１１４を分周するのに要する時間と同じになるように設計される。
また、第１の分周回路１５は、第２の分周回路１７が含むセレクター１７２Ａと同じ回路構成のセレクター１７２Ｂを含む。セレクター１７２Ｂの選択信号Ｓ２は、第２の分周回路１７のセレクター１７２Ａの選択信号Ｓ２と共通である。そのため、第１の分周回路１５からの信号１２５が第１の出力回路１６に入力されるタイミングと、第２の分周回路１７からの信号１２７が第２の出力回路１８に入力されるタイミングと、を合わせること
ができる。セレクター１７２Ｂの選択信号Ｓ２は、制御部１３からの制御信号２１５の一部が対応する。
第１の出力回路１６は、２つのバッファー１６０、１６２を含む。バッファー１６０、１６２は、シングルエンド信号である信号１２５を受け取って、差動信号を出力する。バッファー１６０は、第１のクロック信号の非反転信号１１６Ｐ、反転信号１１６Ｎを出力する。バッファー１６２は、第２のクロック信号の非反転信号１１７Ｐ、反転信号１１７Ｎを出力する。
第１の出力回路１６は、制御信号Ｅ１２に従って、２つのバッファー１６０、１６２をハイインピーダンス状態にすることができる。制御信号Ｅ１２は、制御部１３からの制御信号２１６が対応する。
第２の分周回路１７は、第１の分周信号１１４を受け取り、フリップフロップ１７０で、周波数が第１の分周信号１１４の１／２である第２の分周信号１２４を生成する。そして、セレクター１７２Ａは、第１の分周遅延信号１１５と第２の分周信号１２４とを受け取り、制御部１３が指定する分周比に応じてこれらの信号を選択して信号１２７とする。つまり、セレクター１７２Ａは、分周比が１の場合には第１の分周遅延信号１１５を出力し、分周比が１／２の場合には第２の分周信号１２４を出力する。なお、セレクター１７２Ａの選択信号Ｓ２は、制御部１３からの制御信号２１７が対応する。
ここで、図４は、第２の分周回路１７で分周比が１／２の場合の第２の分周信号１２４と、第１の分周信号１１４、第１の分周遅延信号１１５との関係を示す図である。第２の分周回路１７が第１の分周信号１１４を受け取り、分周することによって第２の分周信号１２４を生成するまでに、時刻ｔ０〜時刻ｔ１に相当する時間（すなわちｄ０）がかかる。ここで、第１の分周回路１５は、ｄ０の遅延を生じさせる遅延回路１５８を含んでいる。そのため、第１の分周遅延信号１１５と第２の分周信号１２４の位相を揃えることができる（時刻ｔ１〜時刻ｔ８）。よって、位相が揃った４つのクロック信号を出力することができる。
なお、図４の時刻ｔ２、時刻ｔ４、時刻ｔ６、時刻ｔ８では、第１の分周遅延信号１１５の立ち上がりに第２の分周信号１２４の立ち下がりが対応している。そのため、第１の分周遅延信号１１５と第２の分周信号１２４とが隣接して平行に配線されている場合などにジッター特性の悪化が生じやすくなる。本実施形態の発振器１では、図５を参照して後に説明するように、レイアウトでの工夫によって、このようなジッター特性の悪化も回避できる。
第２の出力回路１８は、２つのバッファー１８０、１８２を含む。バッファー１８０、１８２は、シングルエンド信号である信号１２７を受け取って、差動信号を出力する。バッファー１８０は、第３のクロック信号の非反転信号１１８Ｐ、反転信号１１８Ｎを出力する。バッファー１８２は、第４のクロック信号の非反転信号１１８Ｐ、反転信号１１８Ｎを出力する。
第２の出力回路１８は、制御信号Ｅ３４に従って、２つのバッファー１８０、１８２をハイインピーダンス状態にすることができる。制御信号Ｅ３４は、制御部１３からの制御信号２１８が対応する。
なお、本実施形態では、第１の出力回路１６と第２の出力回路１８とが同じ数のバッファーを含んでいるが、バッファーの数について同じである必要はなく、第１の出力回路１６、第２の出力回路１８はそれぞれ任意の数のバッファーを含むことができる。
ここで、図９は、比較例の発振器１００１からの１つのクロック信号をファンアウトバッファー１０２０で分岐して４つのクロック信号を生成した場合を示す図である。図９の場合にも、本実施形態の発振器１と同じように、最終的には４つのクロック信号を生成することができる。
比較例の発振器１００１は４つの端子を有している。端子Ｕ１には電源電圧ＶＤＤが供給され、端子Ｕ２は接地電圧ＶＳＳが供給される。端子Ｕ３および端子Ｕ４は、差動信号である１つのクロック信号を出力するのに使われる。端子Ｕ３、端子Ｕ４は、それぞれ、クロック信号の非反転信号１１１６Ｐ、反転信号１１１６Ｎを出力する。
発振器１００１は、ＳＡＷ共振子１０２６、発振回路１０１２、制御部１０１３、分周回路１０１５、出力回路１０１６を含む。ＳＡＷ共振子１０２６、発振回路１０１２、制御部１０１３は、それぞれ、本実施形態の発振器１が含むＳＡＷ共振子２６、発振回路１２、制御部１３に対応し、機能も同じであるため説明を省略する。
分周回路１０１５は、本実施形態の発振器１が含む第１の分周回路１５から、遅延回路１５８、セレクター１７２Ｂを省いたものに対応する（図３参照）。このとき、出力回路１０１６は、分周回路１０１５から、第１の分周回路１５の第１の分周信号１１４に対応する信号を受け取る。
出力回路１０１６は、本実施形態の発振器１が含む第１の出力回路１６から、バッファー１６２を省いたものに対応する（図３参照）。このとき、クロック信号の非反転信号１１１６Ｐ、反転信号１１１６Ｎだけが、比較例の発振器１００１から出力される。
ファンアウトバッファー１０２０は全部で１０個の端子を有している。端子Ｖ１、端子Ｖ２は発振器１００１から、それぞれ非反転信号１１１６Ｐ、反転信号１１１６Ｎを受け取るための入力端子である。そして、端子Ｖ３〜端子Ｖ１０は、差動信号である４つのクロック信号を出力するのに使われる。なお、端子Ｖ３〜端子Ｖ１０は、それぞれ本実施形態の発振器１の端子Ｔ７〜端子Ｔ１４（図１参照）に対応し、詳細な説明を省略する。
ファンアウトバッファー１０２０は、図９のように、受け取った非反転信号１１１６Ｐ、反転信号１１１６Ｎを、それぞれバッファーを用いて分岐して、入力されたクロック信号と同じ波形、周波数の４つのクロック信号を生成する。したがって、比較例の発振器１００１とファンアウトバッファー１０２０とを組み合わせることでも、４つのクロック信号を生成することができる。
しかし、比較例の構成では、ファンアウトバッファー１０２０が分周器を含まず、本実施形態の発振器１のように異なる周波数のクロック信号を出力することができない。また、発振器１００１の端子Ｕ３、端子Ｕ４から、ファンアウトバッファー１０２０の端子Ｖ１、端子Ｖ２に至る配線において外来ノイズが混入するおそれや、配線のインダクタンス成分、キャパシタンス成分の影響で波形が歪んでジッター特性が悪化するおそれがある。また、選択するファンアウトバッファー１０２０によっては、その内部での遅延が４つのクロック信号で異なる可能性もある。
しかし、本実施形態の発振器１では、第１の分周信号１１４を分周して第２の分周信号１２４を生成する第２の分周回路１７を含んでいる。そのため、バッファー１６０およびバッファー１６２からのクロック信号の周波数と、バッファー１８０およびバッファー１８２からのクロック信号の周波数とが異なるように設定可能である。
また、本実施形態の発振器１では、４つのクロック信号を出力する第１の出力回路１６および第２の出力回路１８までが、１つの半導体基板上に集積されている。そのため、比較例のように端子間の配線において外来ノイズが混入したり、そのインダクタンス成分等でジッター特性が悪化したりするおそれが少ない。
そして、本実施形態の発振器１では、前記のように、第１の分周回路１５からの信号１２５が第１の出力回路１６に入力されるタイミングと、第２の分周回路１７からの信号１２７が第２の出力回路１８に入力されるタイミングと、を合わせることができる。そのため、第１の分周信号１１４を分岐させることによるジッター特性の悪化が生じにくくすることができる。
図５は、本実施形態に係る発振器１の端子Ｔ１〜端子Ｔ１４の配置例を示す図である。ここで、図５の発振器１はパッケージを上から見た図であるが、内部の半導体集積回路１０について説明するため一部の領域Ｒ１を透過させている。なお、図１〜図３と同じ要素には同じ符号を付しており説明を省略する。
図５では、本実施形態に係る発振器１の端子Ｔ１〜端子Ｔ１４が、紙面左上から時計回りに、端子Ｔ２（端子名：ＶＤＤ２）、端子Ｔ１４（端子名：ＸＯＵＴ４）、端子Ｔ１３（端子名：ＯＵＴ４）、端子Ｔ１２（端子名：ＸＯＵＴ３）、端子Ｔ１１（端子名：ＯＵＴ３）、端子Ｔ６（端子名：ＯＥ）、端子Ｔ４（端子名：ＶＳＳ）、端子Ｔ９（端子名：ＯＵＴ２）、端子Ｔ１０（端子名：ＸＯＵＴ２）、端子Ｔ７（端子名：ＯＵＴ１）、端子Ｔ８（端子名：ＸＯＵＴ１）、端子Ｔ１（端子名：ＶＤＤ１）、端子Ｔ５（端子名：ＶＳＳ）、端子Ｔ３（端子名：ＶＤＤ３）の順で配置されている。なお、以下では説明の都合上、端子名を用いて端子を指定する場合がある。
そして、領域Ｒ１の部分に示すように、発振器１は端子Ｔ１〜端子Ｔ１４のそれぞれに電気的に接続されている配線ｗ１〜配線ｗ１４を含んでいる。半導体集積回路１０上に複数並んでいる実線の正方形はコンタクトパッドであり、ワイヤーボンディングにより配線ｗ１〜配線ｗ１４と電気的に接続される。
ここで、本実施形態の発振器１では、第１のグループ２１（図１参照）に含まれる第１の出力回路１６からの第１および第２のクロック信号を出力するＯＵＴ１、ＸＯＵＴ１、ＯＵＴ２、ＸＯＵＴ２は紙面の下辺（第１の辺の一例）に配置されている。また、第１のグループ２１へ電源を供給するためのＶＤＤ１も紙面の下辺に配置されている。
一方で、第２のグループ２２（図１参照）に含まれる第２の出力回路１８からの第３および第４のクロック信号を出力するＯＵＴ３、ＸＯＵＴ３、ＯＵＴ４、ＸＯＵＴ４は紙面の上辺（第２の辺の一例）に配置されている。また、第２のグループ２２へ電源を供給するためのＶＤＤ２も紙面の上辺に配置されている。
本実施形態の発振器１では、ＯＵＴ１、ＸＯＵＴ１、ＯＵＴ２、ＸＯＵＴ２（それぞれ第１の出力端子の一例）と、ＯＵＴ３、ＸＯＵＴ３、ＯＵＴ４、ＸＯＵＴ４（それぞれ第２の出力端子の一例）とが、対向する辺のそれぞれに配置されている。そのため、発振器１は、第１および第２のクロック信号と第３および第４のクロック信号との干渉を低減し、ばらつきが少なく、ジッター特性のよい複数のクロック信号を生成することができる。
このとき、第１のグループ２１と、第２のグループ２２とで異なる電源端子を用いているため、共通の電源を介して一方の出力信号から他方の出力信号へのノイズの回りこみも小さい。そのため、高周波数の第１および第２のクロック信号に低周波の第３および第４のクロック信号からのノイズがのって低周波のスプリアスとして観察されるといった問題
も生じにくい。
さらに、半導体集積回路１０は、上辺に近い領域Ｒ２と下辺に近い領域Ｒ３に区分されるとする。このとき、第１の分周回路１５、第１の出力回路１６といった第１のグループ２１を構成する回路は領域Ｒ３に配置される。一方、第２の分周回路１７、第２の出力回路１８といった第２のグループ２２を構成する回路は領域Ｒ２に配置される。このように回路を配置することで、１つの半導体基板上に集積しても、周波数が異なる可能性のある第１のグループ２１に属する信号と、第２のグループ２２に属する信号とが干渉しにくくすることができる。
なお、本実施形態の発振器１では、半導体集積回路１０から離れた領域Ｒ４にＳＡＷ共振子２６が配置されているが、小型化のために例えば半導体集積回路１０と重なって（３次元的に上下の方向、すなわち紙面の手前又は奥に）ＳＡＷ共振子２６が配置されてもよい。
以上のように、本実施形態の発振器１は、複数のバッファー（バッファー１６０、１６２、１８０、１８２）と発振回路１２とを１つの半導体基板上に集積しても、バッファーからの出力信号（第１〜第４のクロック信号）の劣化を低減できる。
２．電子機器
本実施形態の電子機器３００について、図６〜図７を用いて説明する。なお、図１〜図５と同じ要素については同じ番号、符号を付しており説明を省略する。
図６は、電子機器３００の機能ブロック図である。電子機器３００は、発振回路１２とＳＡＷ共振子２６とを含む発振部２００、ＣＰＵ（Central Processing Unit）３２０、操作部３３０、ＲＯＭ（Read Only Memory）３４０、ＲＡＭ（Random Access Memory）３５０、通信部３６０、表示部３７０、音出力部３８０を含んで構成されている。なお、電子機器３００は、図６の構成要素（各部）の一部を省略又は変更してもよいし、他の構成要素を付加した構成としてもよい。
発振部２００は、クロックパルスをＣＰＵ３２０だけでなく各部に供給する（図示は省略）。なお、発振部２００は、前記の半導体集積回路１０とＳＡＷ共振子２６とが接続された発振器１に対応する。ただし、図６では半導体集積回路１０のうち発振回路１２のみを示している。
ＣＰＵ３２０は、ＲＯＭ３４０等に記憶されているプログラムに従い、発振部２００が出力するクロックパルス（前記の半導体集積回路１０からのクロック信号に対応）を用いて各種の計算処理や制御処理を行う。具体的には、ＣＰＵ３２０は、操作部３３０からの操作信号に応じた各種の処理、外部とデータ通信を行うために通信部３６０を制御する処理、表示部３７０に各種の情報を表示させるための表示信号を送信する処理、音出力部３８０に各種の音を出力させる処理等を行う。
操作部３３０は、操作キーやボタンスイッチ等により構成される入力装置であり、ユーザーによる操作に応じた操作信号をＣＰＵ３２０に出力する。
ＲＯＭ３４０は、ＣＰＵ３２０が各種の計算処理や制御処理を行うためのプログラムやデータ等を記憶している。
ＲＡＭ３５０は、ＣＰＵ３２０の作業領域として用いられ、ＲＯＭ３４０から読み出されたプログラムやデータ、操作部３３０から入力されたデータ、ＣＰＵ３２０が各種プロ
グラムに従って実行した演算結果等を一時的に記憶する。
通信部３６０は、ＣＰＵ３２０と外部装置との間のデータ通信を成立させるための各種制御を行う。
表示部３７０は、ＬＣＤ（Liquid Crystal Display）等により構成される表示装置であり、ＣＰＵ３２０から入力される表示信号に基づいて各種の情報を表示する。
そして、音出力部３８０は、スピーカー等の音を出力する装置である。
前記の通り、発振部２００（前記の発振器１）は、ジッター特性のよい複数のクロックを供給する。このとき、発振部２００は、高速なクロックをＣＰＵ３２０に供給し、低速なクロックをその他の機能ブロックに供給することも可能である。このとき、ファンアウトバッファー１０２０が不要であるため、電子機器３００の小型化が可能である。また、ジッターが生じることを回避するために、配線レイアウトに時間をかけることがなくなり、電子機器３００の設計の効率化を図ることができる。
電子機器３００としては種々が考えられる。例えば、パーソナルコンピューター（例えば、モバイル型パーソナルコンピューター、ラップトップ型パーソナルコンピューター、タブレット型パーソナルコンピューター）、携帯電話機などの移動体端末、ディジタルスチールカメラ、インクジェット式吐出装置（例えば、インクジェットプリンター）、ルーターやスイッチなどのストレージエリアネットワーク機器、ローカルエリアネットワーク機器、ネットワーク上で各種データの送受を行うサーバー機器、移動体端末基地局用機器、テレビ、ビデオカメラ、ビデオレコーダー、カーナビゲーション装置、ページャー、電子手帳（通信機能付も含む）、電子辞書、電卓、電子ゲーム機器、ゲーム用コントローラー、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、ＰＯＳ端末、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、魚群探知機、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシミュレーター、ヘッドマウントディスプレイ、モーショントレース、モーショントラッキング、モーションコントローラー、ＰＤＲ（歩行者位置方位計測）等が挙げられる。
図７は、電子機器３００の一例であるスマートフォンの外観の一例を示す図である。電子機器３００であるスマートフォンは、操作部３３０としてボタンを、表示部３７０としてＬＣＤを備えている。そして、電子機器３００であるスマートフォンは、発振部２００（前記の発振器１）を用いることで、小型化でき、設計の効率化を図ることができる。
３．移動体
本実施形態の移動体４００について、図８を用いて説明する。
図８は、本実施形態の移動体４００の一例を示す図（上面図）である。図８に示す移動体４００は、発振部４１０、エンジンシステム、ブレーキシステム、キーレスエントリーシステム等の各種の制御を行うコントローラー４２０、４３０、４４０、バッテリー４５０、バックアップ用バッテリー４６０を含んで構成されている。なお、本実施形態の移動体は、図８の構成要素（各部）の一部を省略又は変更してもよいし、他の構成要素を付加した構成としてもよい。
発振部４１０は、前記の発振器１に対応する。その他の構成要素の詳細な説明は省略するが、移動体の移動に必要な制御を行うため高い信頼性が要求される。例えば、バッテリー４５０の他に、バックアップ用バッテリー４６０を備えることで信頼性を高めている。
そして、発振部４１０についても、信頼性を高めるためにバックアップ用の発振部４１０を備えることが好ましい。すなわち、複数のクロックを備えることが好ましい。このとき、発振部４１０を、前記の発振器１とすることで、ジッター特性のよい高品質のクロックを複数利用可能である。
なお、このような移動体４００としては種々の移動体が考えられ、例えば、自動車（電気自動車も含む）、ジェット機やヘリコプター等の航空機、船舶、ロケット、人工衛星等が挙げられる。
本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
上述した実施形態および変形例は一例であって、これらに限定されるわけではない。例えば、各実施形態および各変形例を適宜組み合わせることも可能である。
本発明は、前記の実施形態で説明した構成と実質的に同一の構成（例えば、機能、方法および結果が同一の構成、あるいは目的および効果が同一の構成）を含む。また、本発明は、実施形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施形態で説明した構成に公知技術を付加した構成を含む。
１ 発振器、１０ 半導体集積回路、１２ 発振回路、１３ 制御部、１５ 第１の分周回路、１６ 第１の出力回路、１７ 第２の分周回路、１８ 第２の出力回路、２１ 第１のグループ、２２ 第２のグループ、２４ インバーター、２６ ＳＡＷ共振子、２７Ａ グレーティング反射器、２７Ｂ グレーティング反射器、２８ 帰還抵抗、２９ 櫛形電極、４１ コンデンサー、４２ コンデンサー、１１２ 発振信号、１１４ 第１の分周信号、１１５ 第１の分周遅延信号、１１６Ｎ 反転信号、１１６Ｐ 非反転信号、１１７Ｎ 反転信号、１１７Ｐ 非反転信号、１１８Ｎ 反転信号、１１８Ｐ 非反転信号、１１９Ｎ 反転信号、１１９Ｐ 非反転信号、１２４ 第２の分周信号、１２５ 信号、１２７ 信号、１５０ フリップフロップ、１５２ フリップフロップ、１５４ フリップフロップ、１５６ セレクター、１５８ 遅延回路、１６０ バッファー、１６２
バッファー、１７０ フリップフロップ、１７２Ａ セレクター、１７２Ｂ セレクター、１８０ バッファー、１８２ バッファー、２００ 発振部、２１５ 制御信号、２１６ 制御信号、２１７ 制御信号、２１８ 制御信号、３００ 電子機器、３２０ ＣＰＵ、３３０ 操作部、３４０ ＲＯＭ、３５０ ＲＡＭ、３６０ 通信部、３７０ 表示部、３８０ 音出力部、４００ 移動体、４１０ 発振部、４２０ コントローラー、４５０ バッテリー、４６０ バックアップ用バッテリー、１００１ 発振器、１０１２
発振回路、１０１３ 制御部、１０１５ 分周回路、１０１６ 出力回路、１０２０ ファンアウトバッファー、１０２６ ＳＡＷ共振子、１１１６Ｎ 反転信号、１１１６Ｐ
非反転信号、Ｅ１２ 制御信号、Ｅ３４ 制御信号、Ｒ１ 領域、Ｒ２ 領域、Ｒ３ 領域、Ｒ４ 領域、Ｓ１ 選択信号、Ｓ２ 選択信号、Ｔ１ 端子、Ｔ２ 端子、Ｔ３ 端子、Ｔ４ 端子、Ｔ５ 端子、Ｔ６ 端子、Ｔ７ 端子、Ｔ８ 端子、Ｔ９ 端子、Ｔ１０ 端子、Ｔ１１ 端子、Ｔ１２ 端子、Ｔ１３ 端子、Ｔ１４ 端子、Ｕ１ 端子、Ｕ２ 端子、Ｕ３ 端子、Ｕ４ 端子、Ｖ１ 端子、Ｖ２ 端子、Ｖ３ 端子、Ｖ１０ 端子、ＶＤＤ 電源電圧、ＶＤＤ１ 電源電圧、ＶＤＤ２ 電源電圧、ＶＤＤ３ 電源電圧、ＶＳＳ 接地電圧、ｗ１〜ｗ１４ 配線

Claims (10)

  1. 半導体基板上に、
    振動素子を発振させて発振信号を生成する発振回路と、
    前記発振信号に基づく信号を出力する第１の出力回路および第２の出力回路と、
    前記第１の出力回路および前記第２の出力回路の動作を制御する制御部と、
    前記発振信号を分周して第１の分周信号を生成する第１の分周回路と、
    前記第１の分周信号を分周して第２の分周信号を生成する第２の分周回路と、を有し、
    前記第１の分周回路は、
    前記第１の分周信号に基づく信号を前記第１の出力回路に出力し、
    前記第２の分周回路は、
    前記第２の分周信号に基づく信号を前記第２の出力回路に出力し、
    前記第１の分周回路は、
    前記第２の分周回路が前記第１の分周信号を分周するのに要する時間だけ前記第１の分周信号を遅延させた第１の分周遅延信号を生成する遅延回路を含み、
    前記第２の分周回路は、
    前記第１の分周遅延信号又は前記第２の分周信号を選択して出力するセレクターを含む半導体集積回路。
  2. 前記制御部は、前記第１の出力回路および前記第２の出力回路の動作を独立に制御する、請求項１に記載の半導体集積回路。
  3. 前記半導体集積回路は、
    第１の電源端子と、
    第２の電源端子と、
    を含み、
    前記第１の出力回路は、
    前記第１の電源端子から電源電圧が供給され、
    前記第２の出力回路は、
    前記第２の電源端子から電源電圧が供給される、請求項１または２に記載の半導体集積
    回路。
  4. 前記第１の分周回路は、
    前記第１の電源端子から電源電圧が供給され、
    前記第２の分周回路は、
    前記第２の電源端子から電源電圧が供給される、請求項３に記載の半導体集積回路。
  5. 振動素子を発振させて発振信号を生成する発振部と、
    前記発振信号に基づく信号を出力する第１の出力回路および第２の出力回路と、
    前記第１の出力回路および前記第２の出力回路を制御する制御部と、
    前記発振信号を分周して第１の分周信号を生成する第１の分周回路と、
    前記第１の分周信号を分周して第２の分周信号を生成する第２の分周回路と、を有し、
    前記制御部は、前記第１の出力回路および前記第２の出力回路から出力される出力信号のうち、少なくとも一方の出力信号の状態を制御し、
    前記第１の分周回路は、
    前記第１の分周信号に基づく信号を前記第１の出力回路に出力し、
    前記第２の分周回路は、
    前記第２の分周信号に基づく信号を前記第２の出力回路に出力し、
    前記第１の分周回路は、
    前記第２の分周回路が前記第１の分周信号を分周するのに要する時間だけ前記第１の分周信号を遅延させた第１の分周遅延信号を生成する遅延回路を含み、
    前記第２の分周回路は、
    前記第１の分周遅延信号又は前記第２の分周信号を選択して出力するセレクターを含む半導体集積回路。
  6. 請求項１乃至５のいずれか１項に記載の半導体集積回路と、前記振動素子と、前記半導体集積回路および前記振動素子が収容されるパッケージとを有する発振器。
  7. 前記振動素子は、弾性表面波共振子である、請求項６に記載の発振器。
  8. 前記第１の出力回路からの信号を出力する第１の出力端子と、
    前記第２の出力回路からの信号を出力する第２の出力端子と、
    を含み、
    前記第１の出力端子は、
    前記パッケージの第１の辺に沿って配置され、
    前記第２の出力端子は、
    前記パッケージの前記第１の辺と対向する第２の辺に沿って配置される、請求項６または７に記載の発振器。
  9. 請求項１乃至５のいずれか１項に記載の半導体集積回路、または請求項６乃至８のいずれか１項に記載の発振器を含む、電子機器。
  10. 請求項１乃至５のいずれか１項に記載の半導体集積回路、または請求項６乃至８のいずれか１項に記載の発振器を含む、移動体。
JP2014086425A 2014-04-18 2014-04-18 半導体集積回路、発振器、電子機器及び移動体 Active JP6354939B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014086425A JP6354939B2 (ja) 2014-04-18 2014-04-18 半導体集積回路、発振器、電子機器及び移動体
CN201510164666.5A CN105048987B (zh) 2014-04-18 2015-04-09 半导体集成电路、振荡器、电子设备及移动体
US14/689,404 US9391560B2 (en) 2014-04-18 2015-04-17 Semiconductor integrated circuit, oscillator, electronic apparatus, and moving object

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014086425A JP6354939B2 (ja) 2014-04-18 2014-04-18 半導体集積回路、発振器、電子機器及び移動体

Publications (3)

Publication Number Publication Date
JP2015207856A JP2015207856A (ja) 2015-11-19
JP2015207856A5 JP2015207856A5 (ja) 2017-04-27
JP6354939B2 true JP6354939B2 (ja) 2018-07-11

Family

ID=54322846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014086425A Active JP6354939B2 (ja) 2014-04-18 2014-04-18 半導体集積回路、発振器、電子機器及び移動体

Country Status (3)

Country Link
US (1) US9391560B2 (ja)
JP (1) JP6354939B2 (ja)
CN (1) CN105048987B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6680121B2 (ja) * 2016-01-06 2020-04-15 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体
US10742169B2 (en) * 2017-11-27 2020-08-11 Seiko Epson Corporation Oscillator, electronic apparatus, and vehicle
WO2020031330A1 (ja) * 2018-08-09 2020-02-13 オリンパス株式会社 半導体集積回路
JP2020120159A (ja) * 2019-01-18 2020-08-06 セイコーエプソン株式会社 発振器、電子機器および移動体
JP7391361B2 (ja) 2019-11-20 2023-12-05 富士電子工業株式会社 出力装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6181026A (ja) * 1984-09-28 1986-04-24 Yokogawa Hokushin Electric Corp テスト信号発生システム
JPH04232516A (ja) * 1990-12-28 1992-08-20 Oki Electric Ind Co Ltd クロック供給回路
JP3000360U (ja) * 1994-01-21 1994-08-09 株式会社船井電機研究所 通信機器用基準信号生成回路
JPH07302938A (ja) * 1994-04-28 1995-11-14 Sony Corp 圧電セラミックトランス及びその製造方法
JP4077979B2 (ja) * 1999-05-27 2008-04-23 株式会社日立製作所 半導体集積回路装置
JP2003338710A (ja) * 2001-11-02 2003-11-28 Seiko Epson Corp 発振器およびこれを用いた電子機器
US7036032B2 (en) * 2002-01-04 2006-04-25 Ati Technologies, Inc. System for reduced power consumption by phase locked loop and method thereof
JP4075447B2 (ja) 2002-05-01 2008-04-16 セイコーエプソン株式会社 発振器、およびこの発振器を用いた電子機器
US7295077B2 (en) * 2003-05-02 2007-11-13 Silicon Laboratories Inc. Multi-frequency clock synthesizer
US7242230B2 (en) * 2004-02-25 2007-07-10 Analog Devices, Inc. Microprocessor with power saving clock
JP4554398B2 (ja) 2005-03-03 2010-09-29 セイコーエプソン株式会社 弾性表面波デバイス及び弾性表面波デバイスの製造方法
JP2007043339A (ja) * 2005-08-01 2007-02-15 Epson Toyocom Corp 水晶発振器
US7928807B2 (en) * 2005-09-16 2011-04-19 Qualcomm Incorporated Frequency synthesizer architecture for multi-band ultra-wideband system
US7852408B2 (en) * 2006-05-16 2010-12-14 Lsi Corporation Fractional phase-locked loop for generating high-definition and standard-definition reference clocks
US7417510B2 (en) * 2006-09-28 2008-08-26 Silicon Laboratories Inc. Direct digital interpolative synthesis
US7800451B2 (en) * 2008-08-20 2010-09-21 Silicon Laboratories Inc. Frequency adjustment for clock generator
JP5631135B2 (ja) * 2010-09-28 2014-11-26 日本電波工業株式会社 多出力水晶発振器
JP5757786B2 (ja) * 2011-01-06 2015-07-29 日本電波工業株式会社 水晶発振器
US8797110B2 (en) * 2012-07-26 2014-08-05 Qualcomm Incorporated Buffer input impedance compensation in a reference clock signal buffer
TW201415805A (zh) * 2012-10-15 2014-04-16 Keystone Semiconductor Corp 除頻器及具有該除頻器的頻率合成電路
JP6219118B2 (ja) * 2013-10-15 2017-10-25 日本電波工業株式会社 発振器

Also Published As

Publication number Publication date
JP2015207856A (ja) 2015-11-19
US20150303872A1 (en) 2015-10-22
CN105048987B (zh) 2019-04-23
US9391560B2 (en) 2016-07-12
CN105048987A (zh) 2015-11-11

Similar Documents

Publication Publication Date Title
JP6354939B2 (ja) 半導体集積回路、発振器、電子機器及び移動体
US10581379B2 (en) Integrated circuit layout for an oscillation module
CN104753529A (zh) 振荡电路、振荡器、电子设备、移动体和振荡器频率调整方法
CN104639089A (zh) 半导体电路装置、电子器件、电子设备以及移动体
US9628096B2 (en) Oscillation circuit, oscillator, fractional N-PLL circuit, electronic apparatus, moving object, and determination method of reference frequency of fractional N-PLL circuit
CN105471390B (zh) 半导体电路、振荡器、电子设备以及移动体
CN103715988A (zh) 振荡电路、电子设备以及移动体
US10547274B2 (en) Oscillation module, electronic device, and moving object
CN111756328B (zh) 输出电路、电路装置、振荡器、电子设备以及移动体
JP7159637B2 (ja) 発振器、電子機器及び移動体
US10742169B2 (en) Oscillator, electronic apparatus, and vehicle
JP6946743B2 (ja) 物理量測定装置、電子機器及び移動体
CN107026614B (zh) 振荡模块、电子设备以及移动体
US10784817B2 (en) Oscillator, electronic apparatus and vehicle
JP2019220856A (ja) 分周回路、発振器、電子機器及び移動体
JP7392311B2 (ja) 回路装置、発振器、電子機器、及び移動体
JP2014197750A (ja) 周波数選択回路、発振器、電子機器、移動体及び周波数選択回路の動作方法
JP2019220855A (ja) 分周回路、発振器、電子機器及び移動体
JP6672698B2 (ja) 発振モジュール、電子機器及び移動体
JP5962895B2 (ja) 発振器及び電子機器
JP2015070399A (ja) 発振回路、発振器、電子機器及び移動体
JP6304472B2 (ja) 半導体集積回路、発振器、電子機器、移動体および半導体集積回路の検査方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170322

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180529

R150 Certificate of patent or registration of utility model

Ref document number: 6354939

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150