JP6672698B2 - 発振モジュール、電子機器及び移動体 - Google Patents

Description

本発明は、発振モジュール、電子機器及び移動体に関する。

特許文献１には、ＥＣＬラインレシーバーにより構成される発振用差動増幅器と、ＥＣＬラインレシーバーにより構成され、エミッター終端抵抗により出力端子が終端された帰還バッファ用差動増幅器と、スイッチ回路と、電圧制御型移相回路と、所定の共振周波数を有するＳＡＷ共振子と、インピーダンス回路とから構成され、少なくとも、発振用差動増幅器、帰還バッファ用差動増幅器、電圧制御型移相回路及びＳＡＷ共振子により正帰還発振ループが形成されている発振回路が開示されている。この発振回路によれば、帰還バッファ用差動増幅器のエミッター終端抵抗を可変させてＳＡＷ共振子のドライブレベルを増加させることにより、ＳＡＷ共振子からの信号の振幅がこれに重畳するノイズに比べて相対的に大きくなる。言い換えるとＳＮ比が大きくとれるので、ＳＡＷ共振子からの信号に重畳されたノイズに起因するジッターを低減することができる。

この発振回路は、ＳＡＷ共振子の共振周波数付近の周波数の発振信号を出力するが、後段に逓倍回路を設けることでＮ倍の周波数の信号を発生させることもできる。例えば、特許文献２には、リングオシレーターの後段に逓倍回路が設けられた発振回路が開示されている。この逓倍回路は、リングオシレーターを構成する奇数段のインバーターのうちのいずれか２つの段のインバーターから取り出した２つの信号の排他的論理和を出力する構成であり、例えば、引用文献１に記載の発振回路の後段に引用文献２に記載の逓倍回路を設ければ、回路面積の増大を抑えながら逓倍出力を得ることができる。

特開２００４−０４０５０９号公報 特開２００７−０１３５６５号公報

しかしながら、発振回路の発振動作に起因して逓倍回路に供給される電源にノイズが重畳し、この電源ノイズの影響で逓倍回路が出力する発振信号が大きく劣化するおそれがある。

本発明は、以上のような問題点に鑑みてなされたものであり、本発明のいくつかの態様によれば、発振回路の動作により発生する電源ノイズの影響による劣化を低減させた発振信号を出力可能な発振モジュールを提供することができる。また、本発明のいくつかの態様によれば、当該発振モジュールを用いた電子機器及び移動体を提供することができる。

本発明は前述の課題の少なくとも一部を解決するためになされたものであり、以下の態様または適用例として実現することが可能である。

［適用例１］
本適用例に係る発振モジュールは、発振回路と、前記発振回路よりも後段に設けられ、差動で動作する逓倍回路と、前記逓倍回路よりも後段に設けられている出力回路と、を含む。

本適用例に係る発振モジュールによれば、発振回路の動作に起因して逓倍回路に供給される電源にノイズが重畳しても、逓倍回路が差動で動作するため、逓倍回路が出力する１対の信号（発振信号）に重畳される電源ノイズはコモンモードノイズとなる。従って、本適用例に係る発振モジュールによれば、発振回路の動作により発生する電源ノイズの影響による劣化を低減させた発振信号を出力することができる。

また、本適用例に係る発振モジュールによれば、発振回路よりも後段に逓倍回路が設けられているので、発振回路が出力する発振信号とは異なる周波数の発振信号（例えば、より高い周波数の発振信号）を出力することができる。

［適用例２］
上記適用例に係る発振モジュールにおいて、前記発振回路は、差動で動作してもよい。

本適用例に係る発振モジュールによれば、発振回路が差動で動作するため、発振回路における帰還経路上を伝搬する１対の信号（発振信号）にコモンモードノイズとして重畳される電源ノイズは大きく低減される。従って、本適用例に係る発振モジュールによれば、発振信号の周波数精度やＳ／Ｎを向上させることができる。

［適用例３］
上記適用例に係る発振モジュールにおいて、前記逓倍回路は、平衡変調回路であってもよい。

本適用例に係る発振モジュールによれば、逓倍回路が平衡変調回路であるので、原理的には、逓倍回路に入力される信号と同じ周波数の信号は逓倍回路から出力されない（入力される信号の周波数を逓倍した信号のみが出力される）。従って、本適用例に係る発振モジュールによれば、純度の高い（周波数精度の高い）逓倍周波数の発振信号が得られる。

［適用例４］
上記適用例に係る発振モジュールにおいて、前記発振回路は、第１の入力ポートと、第２の入力ポートと、第１の出力ポートと、第２の出力ポートと、を有するＳＡＷフィルターと、前記第１の出力ポート及び前記第２の出力ポートから前記第１の入力ポート及び前記第２の入力ポートに至る帰還経路上に設けられている第１の差動増幅器と、を有してもよい。

本適用例に係る発振モジュールによれば、発振回路は、ＳＡＷフィルターの第１の出力ポート及び第２の出力ポートから出力される１対の信号を差動増幅器で増幅してＳＡＷフィルターの第１の入力ポート及び第２の入力ポートに帰還させることで閉ループの帰還経路を構成して発振する。そして、発振回路における帰還経路上を伝搬する１対の信号にコモンモードノイズとして重畳される電源ノイズは第１の差動増幅器により大きく低減する。従って、本適用例に係る発振モジュールによれば、電源ノイズの影響による劣化を低減させた発振信号を出力することができる。

［適用例５］
上記適用例に係る発振モジュールにおいて、前記発振回路は、前記帰還経路上に設けられ、第１のコイルと、第２のコイルと、可変容量素子とを有する位相シフト回路を含んでもよい。

本適用例に係る発振モジュールによれば、可変容量素子の容量値を変化させることで、第１のコイルのインダクタンス及び第２のコイルのインダクタンスに応じた可変幅で、発
振回路が出力する発振信号の周波数を変化させることができる。

また、ＳＡＷ共振子はリアクタンスに対する周波数特性が急峻であるのに対して、ＳＡＷフィルターは、リアクタンスに対する周波数特性が直線的（穏やか）であるため、本適用例に係る発振モジュールによれば、ＳＡＷ共振子を用いた発振回路に置き換えた場合と比較して、周波数の可変範囲の制御が容易であるという利点を有する。

［適用例６］
上記適用例に係る発振モジュールにおいて、前記第１の差動増幅器と及び前記位相シフト回路は、集積回路の一部であり、前記集積回路の平面視で、前記第１の差動増幅器及び前記可変容量素子は、前記第１のコイルの中心と前記第２のコイルの中心とから等距離にある仮想直線と交差するように配置されていてもよい。

本適用例に係る発振モジュールによれば、ＳＡＷフィルターの第１の出力ポートから第１の入力ポートに至る信号経路の配線長と、ＳＡＷフィルターの第２の出力ポートから第２の入力ポートに至る信号経路の配線長との差を小さくすることができる。そのため、これら２つの信号経路における寄生容量や寄生抵抗の差が小さくなり、伝搬する１対の信号の位相差のずれや当該１対の信号に重畳されるノイズレベルの差を小さくすることができる。

［適用例７］
上記適用例に係る発振モジュールは、前記帰還経路上において、前記第１の出力ポートから前記第１の入力ポートに伝搬する信号と、前記第２の出力ポートから前記第２の入力ポートに伝搬する信号とは互いに逆相であってもよい。

本適用例に係る発振モジュールによれば、発振回路における帰還経路上を伝搬する１対の信号が差動信号であるため、第１の差動増幅器により、当該１対の信号（差動信号）が増幅され、かつ、コモンモードノイズとして重畳される電源ノイズは大きく低減する。従って、本適用例に係る発振モジュールによれば、発振信号の周波数精度やＳ／Ｎを向上させることができる。

［適用例８］
上記適用例に係る発振モジュールにおいて、前記発振回路は、差動信号を出力し、前記発振回路から前記出力回路に至る信号経路上にある回路は差動で動作してもよい。

本適用例に係る発振モジュールによれば、発振回路の動作により発生する電源ノイズは、発振回路よりも後段に設けられた各回路に入力される差動信号にコモンモードノイズとして重畳するので、当該各回路は、差動で動作することで電源ノイズが大きく低減された差動信号を出力することができる。従って、本適用例に係る発振モジュールによれば、発振回路の動作により発生する電源ノイズの影響による劣化を低減させた周波数精度の高い発振信号を出力することができる。

［適用例９］
上記適用例に係る発振モジュールは、前記発振回路から前記逓倍回路に至る信号経路上に設けられている第２の差動増幅器と、前記逓倍回路から前記出力回路に至る信号経路上に設けられているフィルター回路と、を含んでもよい。

フィルター回路は、例えば、逓倍回路が出力する信号の周波数（逓倍周波数）を通過帯域に含むハイパスフィルターやバンドパスフィルターであってもよい。

本適用例に係る発振モジュールによれば、発振回路に設けられた第１の差動増幅器の増幅率と、発振回路よりも後段に設けられた第２の差動増幅器の増幅率を適切に選択することにより、発振信号の周波数精度を最適に設計可能である。また、本適用例に係る発振モジュールによれば、逓倍回路が出力する発振信号に含まれる不要な周波数成分の信号をフィルター回路により低減させることができるので、発振信号の周波数精度を向上させることができる。

［適用例１０］
本適用例に係る電子機器は、上記のいずれかの発振モジュールを備えている。

［適用例１１］
本適用例に係る移動体は、上記のいずれかの発振モジュールを備えている。

これらの適用例によれば、発振回路の動作により発生する電源ノイズの影響による劣化を低減させた発振信号を出力可能な発振モジュールを備えるので、例えば、信頼性の高い電子機器及び移動体を実現することも可能である。

本実施形態の発振モジュール１の斜視図。 発振モジュール１を図１のＡ−Ａ’で切断した断面図。 発振モジュール１を図１のＢ−Ｂ’で切断した断面図。 ＳＡＷフィルター２及び集積回路３の平面図。 本実施形態の発振モジュール１の効果の説明図。 本実施形態の発振モジュール１の機能構成の一例を示すブロック図。 差動増幅器２０の回路構成の一例を示す図。 ＳＡＷフィルター２の入出力波形の一例を示す図。 差動増幅器４０の回路構成の一例を示す図。 逓倍回路６０の回路構成の一例を示す図。 ハイパスフィルター７０の回路構成の一例を示す図。 ハイパスフィルター７０の周波数特性の一例を示す図。 出力回路８０の回路構成の一例を示す図。 集積回路３のレイアウト配置の一例を示す図。 集積回路３のレイアウト配置の一部の拡大図。 本実施形態の電子機器３００の構成の一例を示す機能ブロック図。 本実施形態の移動体４００の一例を示す図。

以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。

１．発振モジュール
１−１．発振モジュールの構造
図１は、本実施形態の発振モジュール１の構造の一例を示す図であり、発振モジュール１の斜視図である。また、図２は発振モジュール１を図１のＡ−Ａ’で切断した断面図であり、図３は発振モジュール１を図１のＢ−Ｂ’で切断した断面図である。なお、図１〜図３では、リッド（蓋）が無い状態の発振モジュール１が図示されているが、実際には、パッケージ４の開口が不図示のリッド（蓋）で覆われて発振モジュール１が構成されている。

図１に示すように、本実施形態の発振モジュール１は、ＳＡＷ（Surface Acoustic Wave）発振器であり、ＳＡＷフィルター（表面弾性波フィルター）２、集積回路（ＩＣ：Integrated Circuit）３及びパッケージ４を含んで構成されている。

パッケージ４は、例えば、セラミックパッケージ等の積層パッケージであり、ＳＡＷフィルター２と集積回路３とを同一空間内に収容する。具体的には、パッケージ４の上部には開口部が設けられており、当該開口部を不図示のリッド（蓋）で覆うことにより収容室が形成され、当該収容室に、ＳＡＷフィルター２及び集積回路３が収容されている。

図２に示すように、集積回路３は、その下面がパッケージ４の第１層４Ａの上面に接着固定されている。そして、集積回路３の上面に設けられている各電極（パッド）３Ｂとパッケージ４の第２層４Ｂの上面に設けられている各電極６Ｂとがそれぞれワイヤー５Ｂによりボンディングされている。

ＳＡＷフィルター２は、一方の端部がパッケージ４に固着されている。より具体的には、ＳＡＷフィルター２は、長手方向の一方の端部（第１端部）２Ａの下面が、接着剤７によりパッケージ４の第３層４Ｃの上面に接着固定されている。また、ＳＡＷフィルター２の長手方向の他方の端部（第２端部）２Ｂは固定されておらず、かつ、第２端部２Ｂとパッケージ４の内面との間に間隙が設けられている。すなわち、ＳＡＷフィルター２は片持ちでパッケージ４に固定されている。

図１に示すように、ＳＡＷフィルター２の上面には、第１端部２Ａにおいて第１の入力ポートＩＰ１、第２の入力ポートＩＰ２、第１の出力ポートＯＰ１及び第２の出力ポートＯＰ２として機能する４つの電極が設けられている。そして、図１及び図３に示すように、ＳＡＷフィルター２の第１の入力ポートＩＰ１、第２の入力ポートＩＰ２、第１の出力ポートＯＰ１及び第２の出力ポートＯＰ２とパッケージ４の第３層４Ｃの上面に設けられている４つの電極６Ａとがそれぞれワイヤー５Ａによりボンディングされている。

パッケージ４の内部には、４つの電極６Ａと所定の４つの電極６Ｂとをそれぞれ電気的に接続するための不図示の配線が設けられている。すなわち、ＳＡＷフィルター２の第１の入力ポートＩＰ１、第２の入力ポートＩＰ２、第１の出力ポートＯＰ１及び第２の出力ポートＯＰ２は、ワイヤー５Ａ、ワイヤー５Ｂ及びパッケージ４の内部配線を介して、集積回路３の互いに異なる４つの電極（パッド）３Ｂとそれぞれ接続されている。

また、パッケージ４の表面（外面）には、電源端子、接地端子あるいは出力端子として機能する不図示の複数の外部電極が設けられており、パッケージ４の内部には、当該複数の外部電極の各々と所定の複数の電極６Ｂの各々とをそれぞれ電気的に接続するための不図示の配線も設けられている。

図４は、図１の発振モジュール１をその上面から平面視したときのＳＡＷフィルター２及び集積回路３の平面図である。

図４に示すように、ＳＡＷフィルター２は、圧電基板２００の表面に設けられた、第１のＩＤＴ（Interdigital Transducer）２０１と、第２のＩＤＴ２０２と、第１の反射器２０３と、第２の反射器２０４とを有している。

圧電基板２００は、例えば、水晶、ニオブ酸リチウム（LiNbO₃）、タンタル酸リチウム（LiTaO₃）、四ほう酸リチウム（Li₂B₄O₇, LBO）等の単結晶材料や、酸化亜鉛（ZnO）、窒化アルミニウム（AlN）等の圧電性薄膜、圧電性セラミックス材料などを用いて製造することができる。

第１のＩＤＴ２０１と第２のＩＤＴ２０２は、第１の反射器２０３と第２の反射器２０４との間にあり、それぞれ、一定間隔で設けられた複数の電極指を有する櫛状の２つの電極が、互いに間挿し合うように対向して配置されている。そして、図２に示すように、第１のＩＤＴ２０１の電極指ピッチ及び第２のＩＤＴ２０２の電極指ピッチはともに一定値ｄ_１になっている。

また、ＳＡＷフィルター２は、圧電基板２００の表面に設けられた、第１のＩＤＴ２０１と接続されている第１の入力ポートＩＰ１と、第１のＩＤＴ２０１と接続されている第２の入力ポートＩＰ２と、第２のＩＤＴ２０２と接続されている第１の出力ポートＯＰ１と、第２のＩＤＴ２０２と接続されている第２の出力ポートＯＰ２とを有している。

具体的には、圧電基板２００の表面には、第１の配線２０５と第２の配線２０６とが設けられており、第１の入力ポートＩＰ１は、第１の配線２０５によって第１のＩＤＴ２０１の一方の電極（図４では上側の電極）と接続され、第２の入力ポートＩＰ２は、第２の配線２０６によって第１のＩＤＴ２０１の他方の電極（図４では下側の電極）と接続されている。また、圧電基板２００の表面には、第３の配線２０７と第４の配線２０８とが設けられており、第１の出力ポートＯＰ１は、第３の配線２０７によって第２のＩＤＴ２０２の一方の電極（図４では上側の電極）と接続され、第２の出力ポートＯＰ２は、第４の配線２０８によって第２のＩＤＴ２０２の他方の電極（図４では下側の電極）と接続されている。

このように構成されたＳＡＷフィルター２において、第１の入力ポートＩＰ１及び第２の入力ポートＩＰ２からｆ＝ｖ／（２ｄ_１）（ｖは表面弾性波が圧電基板２００の表面を伝搬する速度）付近の周波数を有する電気信号が入力されると、第１のＩＤＴ２０１により１波長が２ｄ_１に等しい表面弾性波が励起される。そして、第１のＩＤＴ２０１により励起された表面弾性波は、第１の反射器２０３と第２の反射器２０４の間で反射されて定在波となる。この定在波は、第２のＩＤＴ２０２において電気信号に変換され、第１の出力ポートＯＰ１及び第２の出力ポートＯＰ２から出力される。すなわち、ＳＡＷフィルター２は、中心周波数をｆ＝ｖ／（２ｄ_１）とする狭帯域のバンドパスフィルターとして機能する。

本実施形態では、図４に示すように、平面視で、ＳＡＷフィルター２の少なくとも一部が集積回路３と重なっている。また、平面視で、ＳＡＷフィルター２の第１端部２Ａ（図４において斜線を施した部分）は集積回路３と重なっていない。このように、本実施形態では、ＳＡＷフィルター２を、その第１端部２Ａをパッケージ４に固定して片持ちにし、ＳＡＷフィルター２の下方に形成される空間に集積回路３を配置することによって、発振モジュール１の小型化を実現している。

また、本実施形態の発振モジュール１によれば、ＳＡＷフィルター２の全面ではなく、その一部である第１端部２Ａがパッケージ４に固着されているので、固着される部分の面積が小さく、パッケージ４から加わる応力により変形しやすい部分が少ない。従って、本実施形態の発振モジュール１によれば、ＳＡＷフィルター２に加わる応力による発振信号の劣化を低減させることができる。

また、ＳＡＷフィルター２の第１端部２Ａにおける圧電基板２００の裏面は、接着剤７によってパッケージ４に固定されるため、第１端部２Ａは接着剤７の収縮によっても変形しやすい。そこで、本実施形態では、図４に示すように、第１のＩＤＴ２０１、第２のＩＤＴ２０２、第１の反射器２０３及び第２の反射器２０４は、第１端部２Ａにおける圧電基板２００の表面に設けられていない。これにより、第１のＩＤＴ２０１及び第２のＩＤ
Ｔ２０２の変形が大きく緩和される。従って、本実施形態によれば、接着剤７の収縮による応力に起因する第１のＩＤＴ２０１や第２のＩＤＴ２０２の変形によって生じる電極指ピッチｄ_１の目標値に対する誤差を小さくすることができるので、高い周波数精度の発振モジュール１を実現することができる。

また、本実施形態では、ＳＡＷフィルター２を片持ちにすることで、自由端である第２端部２Ｂにパッケージ４との接触による応力が加わらない。従って、本実施形態によれば、パッケージ４との接触による応力に起因する第１のＩＤＴ２０１や第２のＩＤＴ２０２の変形が生じないので、高い周波数精度の発振モジュール１を実現することができる。

また、本実施形態では、変形によって特性が変化しない第１の入力ポートＩＰ１、第２の入力ポートＩＰ２、第１の出力ポートＯＰ１及び第２の出力ポートＯＰ２は、ＳＡＷフィルター２の第１端部２Ａにおける圧電基板２００の表面に設けられている。これにより、ＳＡＷフィルター２が不要に大きくなることを回避し、発振モジュール１の小型化を可能としている。

また、本実施形態では、図４に示すように、ＳＡＷフィルター２は長辺２Ｘと短辺２Ｙを有する矩形状であり、平面視で、第１の入力ポートＩＰ１、第２の入力ポートＩＰ２、第１の出力ポートＯＰ１及び第２の出力ポートＯＰ２は、ＳＡＷフィルター２の長辺２Ｘに沿って並んでいる。従って、本実施形態によれば、図１に示したように、ＳＡＷフィルター２の外部において、第１の入力ポートＩＰ１、第２の入力ポートＩＰ２、第１の出力ポートＯＰ１及び第２の出力ポートＯＰ２のそれぞれに接続される４つのワイヤー５Ａをすべて長辺２Ｘ側に設けることができるので、パッケージ４の内部におけるＳＡＷフィルター２の長辺側の空間を効率よく利用し、短辺側の空間を小さくすることができるので、発振モジュール１の小型化が可能である。

また、本実施形態では、図４に示すように、平面視で、第１の入力ポートＩＰ１と第２の入力ポートＩＰ２とが長辺２Ｘから等距離に配置され、かつ、第１の出力ポートＯＰ１と第２の出力ポートＯＰ２とが長辺２Ｘから等距離に配置されている。従って、本実施形態によれば、第１の入力ポートＩＰ１に接続される配線（ワイヤー５Ａ及び基板配線）の長さと第２の入力ポートＩＰ２に接続される配線の長さとを揃えやすく、第１の出力ポートＯＰ１に接続される配線の長さと第２の出力ポートＯＰ２に接続される配線の長さとを揃えやすく、ＳＡＷフィルター２に入力又は出力される差動信号の位相差の１８０°からのずれを小さくすることができる。

さらに、本実施形態では、図４に示すように、平面視で、第１の入力ポートＩＰ１、第２の入力ポートＩＰ２、第１の出力ポートＯＰ１及び第２の出力ポートＯＰ２が長辺２Ｘから等距離に配置されている。従って、第１の入力ポートＩＰ１、第２の入力ポートＩＰ２、第１の出力ポートＯＰ１及び第２の出力ポートＯＰ２のそれぞれに接続される４つのワイヤー５Ａの高さを揃えやすい。特に、本実施形態では、第１の入力ポートＩＰ１、第２の入力ポートＩＰ２、第１の出力ポートＯＰ１及び第２の出力ポートＯＰ２が、長辺２Ｘに沿って長辺２Ｘに近い位置に設けられているため、図５の左側の断面図（図３の一部を図示した断面図）に示すように、ＳＡＷフィルター２の上面からワイヤー５Ａの最高部までの高さＨ１を小さくすることができる。図５の右側には、仮に、第１の入力ポートＩＰ１、第２の入力ポートＩＰ２、第１の出力ポートＯＰ１及び第２の出力ポートＯＰ２を長辺２Ｘからより遠い位置に設けた場合の断面図が示されており、ＳＡＷフィルター２の上面からワイヤー５Ａの最高部までの高さＨ２はＨ１よりも大きい。このように、本実施形態によれば、ワイヤー５Ａを低くすることができるので、パッケージ４の高さ方向のサイズを小さくすることが可能となり、発振モジュール１の小型化を実現することができる。

また、本実施形態では、図４に示すように、平面視で、長辺２Ｘに沿う方向に、第１の入力ポートＩＰ１、第１の出力ポートＯＰ１、第２の出力ポートＯＰ２、第２の入力ポートＩＰ２の順に並んでいる。これにより、第１のＩＤＴ２０１と第２のＩＤＴ２０２とを長辺２Ｘに沿う方向に並べた場合に、第１の配線２０５、第２の配線２０６、第３の配線２０７及び第４の配線２０８とを互いに交差せずに設けることが容易となり、これら配線の長さを短くすることができる。

なお、ＳＡＷフィルター２は、図４の構成に限らず、例えば、反射器を有さず、入力用のＩＤＴと出力用のＩＤＴの間を表面弾性波が伝搬するトランスバーサル型ＳＡＷフィルターであってもよい。

１−２．発振モジュールの機能構成
図６は、本実施形態の発振モジュール１の機能構成の一例を示すブロック図である。図６に示すように、本実施形態の発振モジュール１は、ＳＡＷフィルター２、位相シフト回路１０、差動増幅器２０（第１の差動増幅器）、コンデンサー３２、コンデンサー３４、差動増幅器４０（第２の差動増幅器）、コンデンサー５２、コンデンサー５４、逓倍回路６０、ハイパスフィルター７０（フィルター回路）、出力回路８０を含んで構成されている。なお、本実施形態の発振モジュール１は、適宜、これらの要素の一部を省略又は変更し、あるいは他の要素を追加した構成としてもよい。

位相シフト回路１０、差動増幅器２０、コンデンサー３２、コンデンサー３４、差動増幅器４０、コンデンサー５２、コンデンサー５４、逓倍回路６０、ハイパスフィルター７０及び出力回路８０は、集積回路３に含まれている。すなわち、これらの各回路は集積回路３の一部である。

ＳＡＷフィルター２の第１の出力ポートＯＰ１は、集積回路３の入力端子Ｔ１と接続されている。また、ＳＡＷフィルター２の第２の出力ポートＯＰ２は、集積回路３の入力端子Ｔ２と接続されている。また、ＳＡＷフィルター２の第１の入力ポートＩＰ１は、集積回路３の出力端子Ｔ３と接続されている。また、ＳＡＷフィルター２の第２の入力ポートＩＰ２は、集積回路３の出力端子Ｔ４と接続されている。

集積回路３の電源端子Ｔ７は、発振モジュール１の外部端子（パッケージ４の表面に設けられた外部電極）であるＶＤＤ端子と接続されており、電源端子Ｔ７にはＶＤＤ端子を介して所望の電源電位が供給される。また、集積回路３の接地端子Ｔ８は、発振モジュール１の外部端子であるＶＳＳ端子と接続されており、接地端子Ｔ８にはＶＳＳ端子を介して接地電位（０Ｖ）が供給される。そして、位相シフト回路１０、差動増幅器２０、コンデンサー３２、コンデンサー３４、差動増幅器４０、コンデンサー５２、コンデンサー５４、逓倍回路６０、ハイパスフィルター７０及び出力回路８０は、電源端子Ｔ７と接地端子Ｔ８との間の電位差を電源電圧として動作する。なお、差動増幅器２０、差動増幅器４０、逓倍回路６０、ハイパスフィルター７０及び出力回路８０の各電源端子及び各接地端子は、電源端子Ｔ７及び接地端子Ｔ８とそれぞれ接続されているが、図６では図示が省略されている。

位相シフト回路１０及び差動増幅器２０は、ＳＡＷフィルター２の第１の出力ポートＯＰ１及び第２の出力ポートＯＰ２から第１の入力ポートＩＰ１及び第２の入力ポートＩＰ２に至る帰還経路上に設けられている。

位相シフト回路１０は、コイル１１（第１のコイル）と、コイル１２（第２のコイル）と、可変容量素子１３とを有している。コイル１１のインダクタンスとコイル１２のイン
ダクタンスは同じ（製造ばらつきによる差は許容される）あるいは同程度であってもよい。

コイル１１の一端は、集積回路３の入力端子Ｔ１と接続され、コイル１１の他端は、可変容量素子１３の一端及び差動増幅器２０の非反転入力端子と接続されている。また、コイル１２の一端は、集積回路３の入力端子Ｔ２と接続され、コイル１２の他端は、可変容量素子１３の他端及び差動増幅器２０の反転入力端子と接続されている。

可変容量素子１３は、例えば、印加される電圧に応じて容量値が変化するバラクター（バリキャップ、あるいは可変容量ダイオードともいう）であってもよいし、複数のコンデンサーと、複数のコンデンサーの少なくとも一部を選択するための複数のスイッチとを含み、選択信号に応じて複数のスイッチが開閉することで選択されたコンデンサーに応じて容量値が切り替わる回路であってもよい。

差動増幅器２０は、非反転入力端子と反転入力端子とに入力される１対の信号を、その電位差を増幅して非反転出力端子と反転出力端子とから出力する。差動増幅器２０の非反転出力端子は、集積回路３の出力端子Ｔ３及びコンデンサー３２の一端と接続されている。また、差動増幅器２０の反転出力端子は、集積回路３の出力端子Ｔ４及びコンデンサー３４の一端と接続されている。

図７は、差動増幅器２０の回路構成の一例を示す図である。図７の例では、差動増幅器２０は、抵抗２１、抵抗２２、ＮＭＯＳ（Negative-channel Metal Oxide Semiconductor）トランジスター２３、ＮＭＯＳトランジスター２４、定電流源２５、ＮＭＯＳトランジスター２６、ＮＭＯＳトランジスター２７、抵抗２８及び抵抗２９を含んで構成されている。図７では、例えば、入力端子ＩＰ２０が非反転入力端子であり、入力端子ＩＮ２０が反転入力端子である。また、出力端子ＯＰ２０が非反転出力端子であり、出力端子ＯＮ２０が反転出力端子である。

ＮＭＯＳトランジスター２３は、ゲート端子が入力端子ＩＰ２０と接続され、ソース端子が定電流源２５の一端と接続され、ドレイン端子が抵抗２１を介して電源端子Ｔ７（図６参照）と接続されている。

ＮＭＯＳトランジスター２４は、ゲート端子が入力端子ＩＮ２０と接続され、ソース端子が定電流源２５の一端と接続され、ドレイン端子が抵抗２２を介して電源端子Ｔ７（図６参照）と接続されている。

定電流源２５の他端は、接地端子Ｔ８（図６参照）と接続されている。

ＮＭＯＳトランジスター２６は、ゲート端子がＮＭＯＳトランジスター２３のドレイン端子と接続され、ソース端子が抵抗２８を介して接地端子Ｔ８（図６参照）と接続され、ドレイン端子が電源端子Ｔ７（図６参照）と接続されている。

ＮＭＯＳトランジスター２７は、ゲート端子がＮＭＯＳトランジスター２４のドレイン端子と接続され、ソース端子が抵抗２９を介して接地端子Ｔ８（図６参照）と接続され、ドレイン端子が電源端子Ｔ７（図６参照）と接続されている。

また、ＮＭＯＳトランジスター２６のソース端子は出力端子ＯＰ２０と接続され、ＮＭＯＳトランジスター２７のソース端子は出力端子ＯＮ２０と接続されている。

このように構成されている差動増幅器２０は、入力端子ＩＰ２０と入力端子ＩＮ２０と
に入力される１対の信号を非反転増幅して出力端子ＯＰ２０と出力端子ＯＮ２０とから出力する。

図６に戻り、本実施形態では、ＳＡＷフィルター２、位相シフト回路１０及び差動増幅器２０により、ＳＡＷフィルター２の第１の出力ポートＯＰ１及び第２の出力ポートＯＰ２から第１の入力ポートＩＰ１及び第２の入力ポートＩＰ２に至る信号経路上を１対の信号が伝搬して正帰還の閉ループが構成され、当該１対の信号が発振信号となる。すなわち、ＳＡＷフィルター２、位相シフト回路１０及び差動増幅器２０により、発振回路１００が構成される。なお、発振回路１００は、適宜、これらの要素の一部を省略又は変更し、あるいは他の要素を追加した構成としてもよい。

図８の上段に、ＳＡＷフィルター２の第１の出力ポートＯＰ１から出力される信号（周波数ｆ_０）の波形を実線で示し、ＳＡＷフィルター２の第２の出力ポートＯＰ２から出力される信号（周波数ｆ_０）の波形を破線で示す。また、図８の下段に、ＳＡＷフィルター２の第１の入力ポートＩＰ１に入力される信号（周波数ｆ_０）の波形を実線で示し、ＳＡＷフィルター２の第２の入力ポートＩＰ２に入力される信号（周波数ｆ_０）の波形を破線で示す。

図８に示すように、ＳＡＷフィルター２の第１の出力ポートＯＰ１から第１の入力ポートＩＰ１に伝搬する信号（実線）と、ＳＡＷフィルター２の第２の出力ポートＯＰ２から第２の入力ポートＩＰ２に伝搬する信号（破線）とは互いに逆相である。ここで、「互いに逆相」とは、位相差が正確に１８０°の場合だけでなく、例えば、ＳＡＷフィルター２の第１の出力ポートＯＰ１から第１の入力ポートＩＰ１に至る帰還経路の配線と、ＳＡＷフィルター２の第１の出力ポートＯＰ１から第１の入力ポートＩＰ１に至る帰還経路の配線との、長さ、抵抗及び容量の差や製造誤差に起因して生じる差動増幅器２０が有する素子の特性の差等の分だけ、位相差が１８０°と異なる場合も含む概念である。

このように、本実施形態の発振回路１００は、ＳＡＷフィルター２の第１の出力ポートＯＰ１及び第２の出力ポートＯＰ２から出力される差動信号（互いに逆相の１対の信号）を差動増幅器２０で増幅してＳＡＷフィルター２の第１の入力ポートＩＰ１及び第２の入力ポートＩＰ２に帰還させることで閉ループの帰還経路を構成して発振する。すなわち、発振回路１００は、差動で動作し、第１のＩＤＴ２０１及び第２のＩＤＴ２０２の電極指ピッチｄ_１に応じた周波数ｆ_０で発振する。

そして、ＳＡＷフィルター２の第１の出力ポートＯＰ１及び第２の出力ポートＯＰ２から第１の入力ポートＩＰ１及び第２の入力ポートＩＰ２に至る帰還経路上を伝搬する差動信号に電源ラインを介して重畳される電源ノイズは、コモンモードノイズであるため、差動増幅器２０により大きく低減する。従って、発振回路１００によれば、電源ノイズの影響による発振信号の劣化を低減させ、発振信号の周波数精度やＳ／Ｎを向上させることができる。

また、本実施形態の発振回路１００は、位相シフト回路１０の可変容量素子１３の容量値を変化させることで、ＳＡＷフィルター２の通過帯域内において、コイル１１のインダクタンス及びコイル１２のインダクタンスに応じた可変幅で発振信号の周波数ｆ_０を変化させることができる。コイル１１のインダクタンス及びコイル１２のインダクタンスが大きいほど周波数ｆ_０の可変幅が大きい。

また、本実施形態の発振回路１００は、コイル１１とコイル１２には、互いに逆相の電流が流れる。従って、コイル１１が発生させる磁界の向きとコイル１２が発生させる磁界の向きが逆となって互いに弱め合うため、磁界の影響による発振信号の劣化を低減させる
ことができる。

さらに、ＳＡＷ共振子はリアクタンスに対する周波数特性が急峻であるのに対して、ＳＡＷフィルター２は、リアクタンスに対する周波数特性が直線的（穏やか）であるため、本実施形態の発振回路１００は、ＳＡＷ共振子を用いた発振回路と比較して、周波数ｆ_０の可変範囲の制御が容易であるという利点を有する。

図６に戻り、発振モジュール１は、発振回路１００よりも後段に、コンデンサー３２、コンデンサー３４、差動増幅器４０、コンデンサー５２、コンデンサー５４、逓倍回路６０、ハイパスフィルター７０及び出力回路８０が設けられている。

コンデンサー３２は、一端が差動増幅器２０の非反転出力端子（図７の出力端子ＯＰ２０）と接続され、他端が差動増幅器４０の非反転入力端子と接続されている。また、コンデンサー３４は、一端が差動増幅器２０の反転出力端子（図７の出力端子ＯＮ２０）と接続され、他端が差動増幅器４０の反転入力端子と接続されている。このコンデンサー３２及びコンデンサー３４は、ＤＣカット用のコンデンサーとして機能し、差動増幅器２０の非反転出力端子（図７の出力端子ＯＰ２０）及び反転出力端子（図７の出力端子ＯＮ２０）から出力される各信号のＤＣ成分を除去する。

差動増幅器４０は、発振回路１００から逓倍回路６０に至る信号経路上に設けられている。差動増幅器４０は、非反転入力端子と反転入力端子とに入力される差動信号を増幅した差動信号を非反転出力端子と反転出力端子とから出力する。

図９は、差動増幅器４０の回路構成の一例を示す図である。図９の例では、差動増幅器４０は、抵抗４１、抵抗４２、ＮＭＯＳトランジスター４３、ＮＭＯＳトランジスター４４及び定電流源４５を含んで構成されている。図９では、例えば、入力端子ＩＰ４０が非反転入力端子であり、入力端子ＩＮ４０が反転入力端子である。また、出力端子ＯＰ４０が非反転出力端子であり、出力端子ＯＮ４０が反転出力端子である。

ＮＭＯＳトランジスター４３は、ゲート端子が入力端子ＩＰ４０と接続され、ソース端子が定電流源４５の一端と接続され、ドレイン端子が抵抗４１を介して電源端子Ｔ７（図６参照）と接続されている。

ＮＭＯＳトランジスター４４は、ゲート端子が入力端子ＩＮ４０と接続され、ソース端子が定電流源４５の一端と接続され、ドレイン端子が抵抗４２を介して電源端子Ｔ７（図６参照）と接続されている。

定電流源４５の他端は、接地端子Ｔ８（図６参照）と接続されている。

また、ＮＭＯＳトランジスター４３のドレイン端子は出力端子ＯＰ４０と接続され、ＮＭＯＳトランジスター４４のドレイン端子は出力端子ＯＮ４０と接続されている。

このように構成されている差動増幅器４０は、入力端子ＩＰ４０と入力端子ＩＮ４０とに入力される差動信号を反転増幅し、増幅した差動信号を出力端子ＯＰ４０と出力端子ＯＮ４０とから出力する。

図６に戻り、コンデンサー５２は、一端が差動増幅器４０の非反転出力端子（図９の出力端子ＯＰ４０）と接続され、他端が逓倍回路６０の非反転入力端子と接続されている。また、コンデンサー５４は、一端が差動増幅器４０の反転出力端子（図９の出力端子ＯＮ４０）と接続され、他端が逓倍回路６０の反転入力端子と接続されている。このコンデン
サー５２及びコンデンサー５４は、ＤＣカット用のコンデンサーとして機能し、差動増幅器４０の非反転出力端子（図９の出力端子ＯＰ４０）及び反転出力端子（図９の出力端子ＯＮ４０）から出力される各信号のＤＣ成分を除去する。

逓倍回路６０は、差動で動作し、非反転入力端子と反転入力端子とに入力される差動信号の周波数ｆ_０を逓倍した差動信号を非反転出力端子と反転出力端子とから出力する。

図１０は、逓倍回路６０の回路構成の一例を示す図である。図１０の例では、逓倍回路６０は、抵抗６１、抵抗６２、ＮＭＯＳトランジスター６３、ＮＭＯＳトランジスター６４、ＮＭＯＳトランジスター６５、ＮＭＯＳトランジスター６６、ＮＭＯＳトランジスター６７、ＮＭＯＳトランジスター６８及び定電流源６９を含んで構成されている。図１０では、例えば、入力端子ＩＰ６０が非反転入力端子であり、入力端子ＩＮ６０が反転入力端子である。また、出力端子ＯＰ６０が非反転出力端子であり、出力端子ＯＮ６０が反転出力端子である。

ＮＭＯＳトランジスター６３は、ゲート端子が入力端子ＩＰ６０と接続され、ソース端子がＮＭＯＳトランジスター６５のドレイン端子と接続され、ドレイン端子が抵抗６１を介して電源端子Ｔ７（図６参照）と接続されている。

ＮＭＯＳトランジスター６４は、ゲート端子が入力端子ＩＮ６０と接続され、ソース端子がＮＭＯＳトランジスター６５のドレイン端子と接続され、ドレイン端子が抵抗６２を介して電源端子Ｔ７（図６参照）と接続されている。

ＮＭＯＳトランジスター６５は、ゲート端子が入力端子ＩＰ６０と接続され、ソース端子が定電流源６９の一端と接続され、ドレイン端子がＮＭＯＳトランジスター６３のソース端子及びＮＭＯＳトランジスター６４のソース端子と接続されている。

ＮＭＯＳトランジスター６６は、ゲート端子が入力端子ＩＮ６０と接続され、ソース端子がＮＭＯＳトランジスター６８のドレイン端子と接続され、ドレイン端子が抵抗６１を介して電源端子Ｔ７（図６参照）と接続されている。

ＮＭＯＳトランジスター６７は、ゲート端子が入力端子ＩＰ６０と接続され、ソース端子がＮＭＯＳトランジスター６８のドレイン端子と接続され、ドレイン端子が抵抗６２を介して電源端子Ｔ７（図６参照）と接続されている。

ＮＭＯＳトランジスター６８は、ゲート端子が入力端子ＩＮ６０と接続され、ソース端子が定電流源６９の一端と接続され、ドレイン端子がＮＭＯＳトランジスター６６のソース端子及びＮＭＯＳトランジスター６７のソース端子と接続されている。

定電流源６９の他端は、接地端子Ｔ８（図６参照）と接続されている。

また、ＮＭＯＳトランジスター６３のドレイン端子及びＮＭＯＳトランジスター６６のドレイン端子は出力端子ＯＰ６０と接続され、ＮＭＯＳトランジスター６４のドレイン端子及びＮＭＯＳトランジスター６７のドレイン端子は出力端子ＯＮ６０と接続されている。

このように構成されている逓倍回路６０は、入力端子ＩＰ６０と入力端子ＩＮ６０とに入力される差動信号の周波数ｆ_０の２倍の周波数２ｆ_０の差動信号を生成し、出力端子ＯＰ６０と出力端子ＯＮ６０とから出力する。特に、逓倍回路６０は、平衡変調回路であり、原理的には、入力端子ＩＰ６０と入力端子ＩＮ６０とに入力される差動信号（ｆ_０の信
号）が出力端子ＯＰ６０と出力端子ＯＮ６０とから出力されない構成である。この逓倍回路６０によれば、各ＮＭＯＳトランジスターや各抵抗の製造ばらつきを考慮しても、出力端子ＯＰ６０と出力端子ＯＮ６０とから出力されるｆ_０の信号成分を小さくすることができ、純度の高い（周波数精度の高い）２ｆ_０の差動信号が得られ、かつ、回路面積も比較的小さい。

図６に戻り、逓倍回路６０の非反転出力端子（図１０の出力端子ＯＰ６０）はハイパスフィルター７０の非反転入力端子と接続されている。また、逓倍回路６０の反転出力端子（図１０の出力端子ＯＮ６０）はハイパスフィルター７０の反転入力端子と接続されている。

ハイパスフィルター７０は、逓倍回路６０から出力回路８０に至る信号経路上に設けられている。ハイパスフィルター７０は、差動で動作し、非反転入力端子と反転入力端子とに入力される差動信号から低周波成分が減衰された差動信号を非反転出力端子と反転出力端子とから出力する。

図１１は、ハイパスフィルター７０の回路構成の一例を示す図である。図１１の例では、ハイパスフィルター７０は、抵抗７１、コンデンサー７２、コンデンサー７３、コイル７４（第３のコイル）、コンデンサー７５、コンデンサー７６及び抵抗７７を含んで構成されている。図１１では、例えば、入力端子ＩＰ７０が非反転入力端子であり、入力端子ＩＮ７０が反転入力端子である。また、出力端子ＯＰ７０が非反転出力端子であり、出力端子ＯＮ７０が反転出力端子である。

抵抗７１は、一端が入力端子ＩＰ７０及びコンデンサー７２の一端と接続され、他端が入力端子ＩＮ７０及びコンデンサー７３の一端と接続されている。

コンデンサー７２は、一端が入力端子ＩＰ７０及び抵抗７１の一端と接続され、他端がコイル７４の一端及びコンデンサー７５の一端と接続されている。

コンデンサー７３は、一端が入力端子ＩＮ７０及び抵抗７１の他端と接続され、他端がコイル７４の他端及びコンデンサー７６の一端と接続されている。

コイル７４は、一端がコンデンサー７２の他端及びコンデンサー７５の一端と接続され、他端がコンデンサー７３の他端及びコンデンサー７６の一端と接続されている。

コンデンサー７５は、一端がコンデンサー７２の他端及びコイル７４の一端と接続され、他端が抵抗７７の一端と接続されている。

コンデンサー７６は、一端がコンデンサー７３の他端及びコイル７４の他端と接続され、他端が抵抗７７の他端と接続されている。

抵抗７７は、一端がコンデンサー７５の他端と接続され、他端がコンデンサー７６の他端と接続されている。

また、コンデンサー７５の他端及び抵抗７７の一端は出力端子ＯＰ７０と接続され、コンデンサー７６の他端及び抵抗７７の他端は出力端子ＯＮ７０と接続されている。

このように構成されているハイパスフィルター７０は、入力端子ＩＰ７０と入力端子ＩＮ７０とに入力される差動信号から低周波成分を減衰させた差動信号を生成し、出力端子ＯＰ７０と出力端子ＯＮ７０とから出力する。

図１２は、ハイパスフィルター７０の周波数特性の一例を示す図である。図１２には、ハイパスフィルター７０の入力信号である逓倍回路６０の出力信号の周波数スペクトルも破線で図示されている。図１２において、横軸は周波数であり、縦軸はゲイン（ハイパスフィルター７０の周波数特性の場合）又はパワー（逓倍回路６０の出力信号の周波数スペクトルの場合）である。図１２に示すように、ハイパスフィルター７０のカットオフ周波数ｆ_ｃはｆ_０と２ｆ_０の間になるように、各抵抗の抵抗値、各コンデンサーの容量値及びコイル７４のインダクタンス値が設定されている。前述したように、逓倍回路６０は、ｆ_０の信号成分が小さく純度の高い（周波数精度の高い）２ｆ_０の差動信号を出力するが、図１２に示すように、ハイパスフィルター７０により、そのカットオフ周波数ｆ_ｃよりも低いｆ_０の信号成分は減衰するため、さらに純度の高い（周波数精度の高い）２ｆ_０の差動信号が得られる。

図６に戻り、ハイパスフィルター７０の非反転出力端子（図１１の出力端子ＯＰ７０）は出力回路８０の非反転入力端子と接続されている。また、ハイパスフィルター７０の反転出力端子（図１１の出力端子ＯＮ７０）は出力回路８０の反転入力端子と接続されている。

出力回路８０は、逓倍回路６０及びハイパスフィルター７０の後段に設けられている。出力回路８０は、差動で動作し、非反転入力端子と反転入力端子とに入力される差動信号を所望の電圧レベル（あるいは電流レベル）の信号に変換した差動信号を生成し、非反転出力端子と反転出力端子とから出力する。出力回路８０の非反転出力端子は集積回路３の出力端子Ｔ５と接続され、出力回路８０の反転出力端子は集積回路３の出力端子Ｔ６と接続されている。集積回路３の出力端子Ｔ５は、発振モジュール１の外部端子であるＣＰ端子と接続されており、集積回路３の出力端子Ｔ６は、発振モジュール１の外部端子であるＣＮ端子と接続されている。そして、出力回路８０が変換した差動信号（発振信号）は、集積回路３の出力端子Ｔ５及び出力端子Ｔ６を経由して、発振モジュール１のＣＰ端子及びＣＮ端子から外部に出力される。

図１３は、出力回路８０の回路構成の一例を示す図である。図１３の例では、出力回路８０は、差動増幅器８１、ＮＰＮトランジスター８２及びＮＰＮトランジスター８３を含んで構成されている。図１３では、例えば、入力端子ＩＰ８０が非反転入力端子であり、入力端子ＩＮ８０が反転入力端子である。また、出力端子ＯＰ８０が非反転出力端子であり、出力端子ＯＮ８０が反転出力端子である。

差動増幅器８１は、非反転入力端子が入力端子ＩＰ８０と接続され、反転入力端子が入力端子ＩＮ８０と接続され、非反転出力端子がＮＰＮトランジスター８２のベース端子と接続され、反転出力端子がＮＰＮトランジスター８３のベース端子と接続され、電源端子Ｔ７（図６参照）と接地端子Ｔ８とから供給される電源電圧ＶＤＤで動作する。

ＮＰＮトランジスター８２は、ベース端子が差動増幅器８１の非反転出力端子と接続され、コレクター端子が電源端子Ｔ７（図６参照）と接続され、エミッター端子が出力端子ＯＰ８０と接続されている。

ＮＰＮトランジスター８３は、ベース端子が差動増幅器８１の反転出力端子と接続され、コレクター端子が電源端子Ｔ７（図６参照）と接続され、エミッター端子が出力端子ＯＮ８０と接続されている。

このように構成されている出力回路８０は、ＰＥＣＬ（Positive Emitter Coupled Logic）回路あるいはＬＶ−ＰＥＣＬ（Low-Voltage Positive Emitter Coupled Logic）回路
であり、出力端子ＯＰ８０及び出力端子ＯＮ８０を所定の電位Ｖ１にプルダウンすることで、入力端子ＩＰ８０と入力端子ＩＮ８０とから入力される差動信号を、ハイレベルをＶＤＤ−Ｖ_ＣＥ、ローレベルをＶ１とする差動信号に変換して、出力端子ＯＰ８０と出力端子ＯＮ８０とから出力する。なお、Ｖ_ＣＥは、ＮＰＮトランジスター８２あるいはＮＰＮトランジスター８３のコレクター−エミッター間電圧である。

以上に説明した本実施形態の発振モジュール１によれば、発振回路１００の動作に起因して、発振回路１００よりも後段の各回路（差動増幅器４０、逓倍回路６０、ハイパスフィルター７０、出力回路８０）に供給される電源にノイズが重畳しても、当該各回路がすべて差動で動作するため、各回路が出力する差動信号（発振信号）に重畳される電源ノイズはコモンモードノイズとなる。従って、本実施形態の発振モジュール１によれば、発振回路１００の動作により発生する電源ノイズの影響による劣化を低減させた発振信号を出力することができる。

また、本実施形態の発振モジュール１によれば、発振回路１００よりも後段に逓倍回路６０が設けられているので、発振回路１００が出力する発振信号の周波数が逓倍された周波数の発振信号を出力することができる。

また、本実施形態の発振モジュール１によれば、発振回路１００が差動で動作するため、発振回路１００における帰還経路上を伝搬する差動信号（発振信号）にコモンモードノイズとして重畳される電源ノイズは大きく低減される。従って、本実施形態の発振モジュール１によれば、発振信号の周波数精度やＳ／Ｎを向上させることができる。

また、本実施形態の発振モジュール１によれば、逓倍回路６０が平衡変調回路であるので、原理的には、逓倍回路６０に入力される信号と同じ周波数の信号は逓倍回路６０から出力されない（入力される信号の周波数を逓倍した信号のみが出力される）。従って、本実施形態の発振モジュール１によれば、周波数精度の高い逓倍周波数の発振信号が得られる。

また、本実施形態の発振モジュール１では、発振回路１００は、差動信号を出力し、発振回路１００から出力回路８０に至る信号経路上にある回路（差動増幅器４０、逓倍回路６０及びハイパスフィルター７０）は差動で動作する。発振回路１００の動作により発生する電源ノイズは、電源ラインを介して、当該各回路に入力される差動信号にコモンモードノイズとして重畳するので、当該各回路は、差動で動作することで電源ノイズが大きく低減された差動信号を出力することができる。電源ラインを介して出力回路８０の入力信号に重畳される電源ノイズ（コモンモードノイズ）も同様に、出力回路８０が差動で動作することで大きく低減される。このように、本実施形態の発振モジュール１は、発振回路１００の動作により発生する電源ノイズの影響による劣化を低減させた周波数精度の高い発振信号を出力することができる。

また、本実施形態の発振モジュール１によれば、発振回路１００に設けられた差動増幅器２０の増幅率と、発振回路１００よりも後段に設けられた差動増幅器４０の増幅率を適切に選択することにより、発振信号の周波数精度を最適に設計可能である。また、本実施形態の発振モジュール１によれば、逓倍回路６０が出力する発振信号に含まれる不要な周波数成分の信号をハイパスフィルター７０により低減させることができるので、発振信号の周波数精度を向上させることができる。

１−３．集積回路のレイアウト
本実施形態の発振モジュール１では、集積回路３から出力される差動信号の周波数精度を向上させるために、集積回路３のレイアウトを工夫している。図１４は、集積回路３に
含まれる各回路（一部を除く）のレイアウト配置の一例を示す図である。図１４は、集積回路３を、半導体基板上の、各種の素子（トランジスターや抵抗など）が積層されている面と直交する方向から平面視した図である。また、図１５は、図１４のレイアウト配置図のうち、入力端子Ｔ１、入力端子Ｔ２、位相シフト回路１０、差動増幅器２０及びハイパスフィルター７０の部分を拡大した図である。図１５には、位相シフト回路１０に含まれるコイル１１、コイル１２、可変容量素子１３及びハイパスフィルター７０に含まれるコイル７４のレイアウト配置や一部の配線パターンも図示されている。

図１５において、仮想直線ＶＬは、コイル１１の中心Ｏ１とコイル１２の中心Ｏ２との中点Ｐを通り、コイル１１の中心Ｏ１とコイル１２の中心Ｏ２を結ぶ線分Ｌと直交する直線、換言すれば、コイル１１の中心Ｏ１とコイル１２の中心Ｏ２とから等距離にある直線である。

本実施形態では、図１５に示すように、集積回路３の平面視で、差動増幅器２０及び可変容量素子１３は、コイル１１の中心Ｏ１とコイル１２の中心Ｏ２とから等距離にある仮想直線ＶＬと交差するように配置されている。このようなレイアウト配置により、コイル１１の他端と差動増幅器２０の非反転入力端子とを接続する配線の長さと、コイル１２の他端と差動増幅器２０の反転入力端子とを接続する配線の長さとの差を小さくすることができる。同様に、可変容量素子１３の一端と差動増幅器２０の非反転入力端子とを接続する配線の長さと、可変容量素子１３の他端と差動増幅器２０の反転入力端子とを接続する配線の長さとの差を小さくすることができる。そのため、コイル１１の他端から差動増幅器２０の非反転入力端子に至る信号経路とコイル１２の他端から差動増幅器２０の反転入力端子に至る信号経路との寄生容量や寄生抵抗の差が小さくなり、これら２つの信号経路を伝搬する差動信号の位相差の１８０°からのずれや当該差動信号に重畳されるノイズレベルの差を小さくすることができる。従って、発振回路１００が出力する発振信号の周波数精度やＳ／Ｎを向上させることができる。

また、本実施形態では、図１５に示すように、集積回路３の平面視で、コイル７４は、コイル１１の中心Ｏ１とコイル１２の中心Ｏ２とから等距離にある仮想直線ＶＬと交差するように配置されている。図１５に示すように、コイル７４は、その中心Ｏ３が仮想直線ＶＬ上になるように配置されていてもよい。コイル１１の配線パターンとコイル１２の配線パターンが同じであるとすると、コイル１１に流れる電流Ｉ１とコイル１２に流れる電流Ｉ２とは互いに逆向き（逆相）になる。すなわち、コイル１１に時計回りの電流Ｉ１が流れるときはコイル１２に反時計回りの電流Ｉ２が流れ、コイル１１に反時計回りの電流Ｉ１が流れるときはコイル１２に時計回りの電流Ｉ２が流れる。従って、仮想直線ＶＬ上では、コイル１１が発生させる磁界の向きとコイル１２が発生させる磁界の向きが逆になって互いに弱め合う。そして、コイル１１の配線パターンとコイル１２の配線パターンが同じであれば、理想的には、コイル１１のインダクタンスとコイル１２のインダクタンスは同じであり、かつ、電流Ｉ１と電流Ｉ２も等しい。実際には、配線や各種の素子の製造ばらつきなどを考慮しても、コイル１１のインダクタンスとコイル１２のインダクタンスとの差や電流Ｉ１と電流Ｉ２との差は小さいので、仮想直線ＶＬ上では、コイル１１が発生させる磁界の強度とコイル１２が発生させる磁界の強度とがほぼ等しく、ほとんど打ち消し合うことになる。従って、仮想直線ＶＬと交差するように配置されているコイル７４とコイル１１及びコイル１２との磁界結合により、ハイパスフィルター７０が出力する２ｆ_０の信号に重畳されるｆ_０の信号のレベルを小さくすることができ、発振モジュール１は、周波数精度の高い発振信号を出力することができる。

また、本実施形態では、図１５に示すように、集積回路３の平面視で、可変容量素子１３は、コイル１１とコイル１２との間に配置されている。このように、コイル１１及びコイル１２に近く、コイル１１が発生する磁界やコイル１２が発生する磁界の影響を受けや
すい、コイル１１とコイル１２との間に、磁界の影響を受けにくい可変容量素子１３が配置されることにより、レイアウト面積の不要な増加を抑えることができる。また、コイル１１の他端と可変容量素子１３の一端とを接続する配線と、コイル１２の他端と可変容量素子１３の他端とを接続する配線とがともに短くなるため、レイアウト面積を縮小することができるとともに、これらの配線の寄生容量や寄生抵抗を小さくすることができる。

また、本実施形態では、図１５に示すように、集積回路３の平面視で、差動増幅器２０は、可変容量素子１３とコイル７４との間に配置されている。このようなレイアウト配置により、レイアウト面積の不要な増加を抑えながら、コイル１１とコイル７４との距離やコイル１２とコイル７４との距離を差動増幅器２０の分だけ長くすることができるので、コイル７４が受ける、コイル１１からの磁界の強度とコイル１２からの磁界の強度がより小さくなる。従って、ハイパスフィルター７０が出力する２ｆ_０の信号に、コイル１１及びコイル１２とコイル７４との磁界結合によって重畳されるｆ_０の信号のレベルをさらに小さくすることができ、発振モジュール１は、さらに周波数精度の高い発振信号を出力することができる。

さらに、可変容量素子１３と差動増幅器２０との距離を短くすることで、結果的に、コイル１１の他端と差動増幅器２０の非反転入力端子とを接続する配線と、コイル１２の他端と差動増幅器２０の反転入力端子とを接続する配線とがともに短くなる。従って、レイアウト面積を縮小することができるとともに、コイル１１の他端から差動増幅器２０の非反転入力端子に至る信号経路の寄生容量や寄生抵抗とコイル１２の他端から差動増幅器２０の反転入力端子に至る信号経路の寄生容量や寄生抵抗がともに小さくなり、これら２つの信号経路を伝搬する差動信号の位相差の１８０°からのずれや当該差動信号に重畳されるノイズレベルを小さくすることができる。

また、本実施形態では、図１５に示すように、コイル１１と、コイル１１と配線で接続されている入力端子Ｔ１（第１のパッド）との距離（例えば、中心間距離）は、コイル７４と入力端子Ｔ１との距離（例えば、中心間距離）よりも短い。また、コイル１２と、コイル１２と配線で接続されている入力端子Ｔ２（第２のパッド）との距離（例えば、中心間距離）は、コイル７４と入力端子Ｔ２との距離（例えば、中心間距離）よりも短い。このようなレイアウト配置により、入力端子Ｔ１とコイル１１とを接続する配線や入力端子Ｔ２とコイル１２とを接続する配線が短くなるので、レイアウト面積を縮小することができるとともに、これらの配線の寄生容量や寄生抵抗を小さくすることができる。従って、入力端子Ｔ１からコイル１１の一端に至る信号経路の寄生容量や寄生抵抗と入力端子Ｔ２からコイル１２の一端に至る信号経路の寄生容量や寄生抵抗がともに小さくなり、これら２つの信号経路を伝搬する差動信号の位相差の１８０°からのずれや当該差動信号に重畳されるノイズレベルを小さくすることができる。

また、このようなレイアウト配置により、入力端子Ｔ１とコイル７４との距離や入力端子Ｔ２とコイル７４との距離（換言すれば、ハイパスフィルター７０の出力端子との距離）が長くなる。従って、コイル１１やコイル１２に流れる電流の周波数成分ｆ_０が、入力端子Ｔ１や入力端子Ｔ２を介してコイル７４を流れる周波数２ｆ_０の電流にカップリングされるおそれを低減させることができる。すなわち、入力端子Ｔ１や入力端子Ｔ２に入力されるｆ_０の信号が、ハイパスフィルター７０が出力する２ｆ_０の信号に重畳されにくく、発振モジュール１は、周波数精度の高い発振信号を出力することができる。

また、本実施形態では、図１４に示すように、差動増幅器２０の近くに差動増幅器４０が設けられ、差動増幅器４０とハイパスフィルター７０の両方に近い位置に逓倍回路６０が設けられ、ハイパスフィルター７０の近くに出力回路８０が設けられ、出力回路８０の近くに出力端子Ｔ５と出力端子Ｔ６が設けられている。このようなレイアウト配置により
、各回路を接続する配線をそれぞれ短くすることができる。従って、集積回路３のレイアウト面積を縮小することができるとともに、入力端子Ｔ１及び入力端子Ｔ２から出力端子Ｔ５及び出力端子Ｔ６に伝搬する差動信号の位相差の１８０°からのずれや当該差動信号に重畳されるノイズレベルを小さくすることができる。

以上に説明したように、本実施形態の発振モジュール１によれば、図１４及び図１５に示すレイアウト配置を採用したことにより、集積回路３のレイアウト面積の縮小（サイズの縮小）と周波数精度の高い差動信号の出力とを両立することができる。

１−４．変形例
上記の実施形態では、ＳＡＷフィルター２の第１の出力ポートＯＰ１及び第２の出力ポートＯＰ２から第１の入力ポートＩＰ１及び第２の入力ポートＩＰ２に至る帰還経路上に、インダクタンスを有する部材としてのコイル１１及びコイル１２を設けることで、発振周波数の可変幅を広げている。これに対して、当該帰還経路上に、コイル１１及びコイル１２に代えて、あるいは、コイル１１及びコイル１２とともに、他のインダクタンスを有する部材を設けてもよい。コイル以外のインダクタンスを有する部材としては、例えば、ボンディングワイヤーや基板配線があり、発振回路１００は、ボンディングワイヤーや基板配線のインダクタンス値に応じた可変幅で発振周波数を変化させることができる。

また、本実施形態の発振モジュール１は、逓倍回路６０の後段に、カットオフ周波数ｆ_ｃが周波数ｆ_０よりも高く、かつ、周波数２ｆ_０を通過帯域に含むハイパスフィルター７０が設けられているが、低域側のカットオフ周波数が周波数ｆ_０よりも高く、かつ、周波数２ｆ_０を通過帯域に含むバンドパスフィルターに置き換えてもよい。

２．電子機器
図１６は、本実施形態の電子機器の構成の一例を示す機能ブロック図である。本実施形態の電子機器３００は、発振モジュール３１０、ＣＰＵ（Central Processing Unit）３２０、操作部３３０、ＲＯＭ（Read Only Memory）３４０、ＲＡＭ（Random Access Memory）３５０、通信部３６０、表示部３７０を含んで構成されている。なお、本実施形態の電子機器は、図１６の構成要素（各部）の一部を省略又は変更し、あるいは、他の構成要素を付加した構成としてもよい。

発振モジュール３１０は、発振回路３１２を備えている。発振回路３１２は、不図示のＳＡＷフィルターを備えており、ＳＡＷフィルターの共振周波数に基づく周波数の発振信号を発生させる。

また、発振モジュール３１０は、発振回路３１２よりも後段にある逓倍回路３１４や出力回路３１６を備えていてもよい。逓倍回路３１４は、発振回路３１２が発生させた発振信号の周波数を逓倍した発振信号を発生させる。また、出力回路３１６は、逓倍回路３１４が発生させた発振信号あるいは発振回路３１２が発生させた発振信号をＣＰＵ３２０に出力する。発振回路３１２、逓倍回路３１４及び出力回路３１６は、それぞれ差動で動作してもよい。

ＣＰＵ３２０は、ＲＯＭ３４０等に記憶されているプログラムに従い、発振モジュール３１０から入力される発振信号をクロック信号として各種の計算処理や制御処理を行う。具体的には、ＣＰＵ３２０は、操作部３３０からの操作信号に応じた各種の処理、外部装置とデータ通信を行うために通信部３６０を制御する処理、表示部３７０に各種の情報を表示させるための表示信号を送信する処理等を行う。

操作部３３０は、操作キーやボタンスイッチ等により構成される入力装置であり、ユー
ザーによる操作に応じた操作信号をＣＰＵ３２０に出力する。

ＲＯＭ３４０は、ＣＰＵ３２０が各種の計算処理や制御処理を行うためのプログラムやデータ等を記憶している。

ＲＡＭ３５０は、ＣＰＵ３２０の作業領域として用いられ、ＲＯＭ３４０から読み出されたプログラムやデータ、操作部３３０から入力されたデータ、ＣＰＵ３２０が各種プログラムに従って実行した演算結果等を一時的に記憶する。

通信部３６０は、ＣＰＵ３２０と外部装置との間のデータ通信を成立させるための各種制御を行う。

表示部３７０は、ＬＣＤ（Liquid Crystal Display）等により構成される表示装置であり、ＣＰＵ３２０から入力される表示信号に基づいて各種の情報を表示する。表示部３７０には操作部３３０として機能するタッチパネルが設けられていてもよい。

発振回路３１２として例えば上述した実施形態の発振回路１００を適用し、又は、発振モジュール３１０として例えば上述した実施形態の発振モジュール１を適用することにより、信頼性の高い電子機器を実現することができる。

このような電子機器３００としては種々の電子機器が考えられ、例えば、光ファイバー等を用いた光伝送装置等のネットワーク機器、放送機器、人工衛星や基地局で利用される通信機器、ＧＰＳ（Global Positioning System）モジュール、パーソナルコンピューター（例えば、モバイル型パーソナルコンピューター、ラップトップ型パーソナルコンピューター、タブレット型パーソナルコンピューター）、スマートフォンや携帯電話機などの移動体端末、ディジタルカメラ、インクジェット式吐出装置（例えば、インクジェットプリンター）、ルーターやスイッチなどのストレージエリアネットワーク機器、ローカルエリアネットワーク機器、移動体端末基地局用機器、テレビ、ビデオカメラ、ビデオレコーダー、カーナビゲーション装置、リアルタイムクロック装置、ページャー、電子手帳（通信機能付も含む）、電子辞書、電卓、電子ゲーム機器、ゲーム用コントローラー、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、ＰＯＳ（Point Of Sale）端末、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、魚群探知機、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシミュレーター、ヘッドマウントディスプレイ、モーショントレース、モーショントラッキング、モーションコントローラー、ＰＤＲ（歩行者位置方位計測）等が挙げられる。

本実施形態の電子機器３００の一例として、上述した発振モジュール３１０を基準信号源として用いて、例えば、端末と有線または無線で通信を行う端末基地局用装置等として機能する伝送装置が挙げられる。発振モジュール３１０として、例えば、上記の実施形態の発振モジュール１を適用することにより、例えば通信基地局などに利用可能な、従来よりも周波数精度の高い、高性能、高信頼性を所望される電子機器３００を実現することも可能である。

また、本実施形態の電子機器３００の他の一例として、通信部３６０が外部クロック信号を受信し、ＣＰＵ３２０（処理部）が、当該外部クロック信号と発振モジュール３１０の出力信号とに基づいて、発振モジュール３１０の周波数を制御する周波数制御部と、を含む、通信装置であってもよい。

３．移動体
図１７は、本実施形態の移動体の一例を示す図（上面図）である。図１７に示す移動体４００は、発振モジュール４１０、エンジンシステム、ブレーキシステム、キーレスエントリーシステム等の各種の制御を行うコントローラー４２０，４３０，４４０、バッテリー４５０、バックアップ用バッテリー４６０を含んで構成されている。なお、本実施形態の移動体は、図１７の構成要素（各部）の一部を省略し、あるいは、他の構成要素を付加した構成としてもよい。

発振モジュール４１０は、不図示のＳＡＷフィルターを備えた発振回路（不図示）を備えており、ＳＡＷフィルターの共振周波数に基づく周波数の発振信号を発生させる。

また、発振モジュール４１０は、発振回路よりも後段にある逓倍回路や出力回路を備えていてもよい。逓倍回路は、発振回路が発生させた発振信号の周波数を逓倍した発振信号を発生させる。また、出力回路は、逓倍回路が発生させた発振信号あるいは発振回路が発生させた発振信号を出力する。発振回路、逓倍回路及び出力回路は、それぞれ差動で動作してもよい。

発振モジュール４１０が出力する発振信号は、コントローラー４２０，４３０，４４０に供給され、例えばクロック信号として用いられる。

バッテリー４５０は、発振モジュール４１０及びコントローラー４２０，４３０，４４０に電力を供給する。バックアップ用バッテリー４６０は、バッテリー４５０の出力電圧が閾値よりも低下した時、発振モジュール４１０及びコントローラー４２０，４３０，４４０に電力を供給する。

発振モジュール４１０が備える発振回路として例えば上述した各実施形態の発振回路１００を適用し、又は、発振モジュール４１０として例えば上述した各実施形態の発振モジュール１を適用することにより、信頼性の高い移動体を実現することができる。

このような移動体４００としては種々の移動体が考えられ、例えば、自動車（電気自動車も含む）、ジェット機やヘリコプター等の航空機、船舶、ロケット、人工衛星等が挙げられる。

本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。

上述した実施形態および変形例は一例であって、これらに限定されるわけではない。例えば、各実施形態および各変形例を適宜組み合わせることも可能である。

本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。

１…発振モジュール、２…ＳＡＷフィルター、２Ａ…第１端部、２Ｂ…第２端部、２Ｘ…長辺、２Ｙ…短辺、３…集積回路、３Ｂ…電極（パッド）、４…パッケージ、４Ａ…パッケージの第１層、４Ｂ…パッケージの第２層、４Ｃ…パッケージの第３層、４Ｄ…パッケージの第４層、５Ａ…ワイヤー、５Ｂ…ワイヤー、６Ａ…電極、６Ｂ…電極、７…接着剤
、１０…位相シフト回路、１１…コイル、１２…コイル、１３…可変容量素子、２０…差動増幅器、２１…抵抗、２２…抵抗、２３…ＮＭＯＳトランジスター、２４…ＮＭＯＳトランジスター、２５…定電流源、２６…ＮＭＯＳトランジスター、２７…ＮＭＯＳトランジスター、２８…抵抗、２９…抵抗、３２…コンデンサー、３４…コンデンサー、４０…差動増幅器、４１…抵抗、４２…抵抗、４３…ＮＭＯＳトランジスター、４４…ＮＭＯＳトランジスター、４５…定電流源、５２…コンデンサー、５４…コンデンサー、６０…逓倍回路、６１…抵抗、６２…抵抗、６３…ＮＭＯＳトランジスター、６４…ＮＭＯＳトランジスター、６５…ＮＭＯＳトランジスター、６６…ＮＭＯＳトランジスター、６７…ＮＭＯＳトランジスター、６８…ＮＭＯＳトランジスター、６９…定電流源、７０…ハイパスフィルター、７１…抵抗、７２…コンデンサー、７３…コンデンサー、７４…コイル、７５…コンデンサー、７６…コンデンサー、７７…抵抗、８０…出力回路、８１…差動増幅器、８２…ＮＰＮトランジスター、８３…ＮＰＮトランジスター、１００…発振回路、２００…圧電基板、２０１…第１のＩＤＴ、２０２…第２のＩＤＴ、２０３…第１の反射器、２０４…第２の反射器、２０５…第１の配線、２０６…第２の配線、２０７…第３の配線、２０８…第４の配線、３００…電子機器、３１０…発振モジュール、３１２…発振回路、３１４…逓倍回路、３１６…出力回路、３２０…ＣＰＵ、３３０…操作部、３４０…ＲＯＭ、３５０…ＲＡＭ、３６０…通信部、３７０…表示部、４００…移動体、４１０…発振モジュール、４２０…コントローラー、４３０…コントローラー、４４０…コントローラー、４５０…バッテリー、４６０…バックアップ用バッテリー、ＩＰ１…第１の入力ポート、ＩＰ２…第２の入力ポート、ＯＰ１…第１の出力ポート、ＯＰ２…第２の出力ポート、ＩＰ２０…入力端子、ＩＰ４０…入力端子、ＩＰ６０…入力端子、ＩＰ７０…入力端子、ＩＰ８０…入力端子、ＩＮ２０…入力端子、ＩＮ４０…入力端子、ＩＮ６０…入力端子、ＩＮ７０…入力端子、ＩＮ８０…入力端子、ＯＰ２０…出力端子、ＯＰ４０…出力端子、ＯＰ６０…出力端子、ＯＰ７０…出力端子、ＯＰ８０…出力端子、ＯＮ２０…出力端子、ＯＮ４０…出力端子、ＯＮ６０…出力端子、ＯＮ７０…出力端子、ＯＮ８０…出力端子、Ｏ１…コイル１１の中心、Ｏ２…コイル１２の中心、Ｐ…Ｏ１とＯ２の中点、Ｌ…Ｏ１とＯ２を結ぶ線分、ＶＬ…中点Ｐを通り線分Ｌと直交する仮想直線（Ｏ１とＯ２とから等距離にある直線）、Ｉ１…コイル１１に流れる電流、Ｉ２…コイル１２に流れる電流、Ｔ１…入力端子、Ｔ２…入力端子、Ｔ３…出力端子、Ｔ４…出力端子、Ｔ５…出力端子、Ｔ６…出力端子、Ｔ７…電源端子、Ｔ８…接地端子

Claims (9)

1. 第１の入力ポートと、第２の入力ポートと、第１の出力ポートと、第２の出力ポートと、を有するＳＡＷフィルターと、前記第１の出力ポート及び前記第２の出力ポートから前記第１の入力ポート及び前記第２の入力ポートに至る帰還経路上に設けられている第１の差動増幅器と、を有する発振回路と、
   前記発振回路よりも後段に設けられ、差動で動作する逓倍回路と、
   前記逓倍回路よりも後段に設けられている出力回路と、を含み、
   前記発振回路は、
   前記帰還経路上に設けられ、第１のコイルと、第２のコイルと、可変容量素子とを有する位相シフト回路を含み、
   前記第１のコイルの一端は、前記第１の出力ポートと接続され、
   前記第１のコイルの他端は、前記可変容量素子の一端及び前記第１の差動増幅器の非反転入力端子と接続され、
   前記第２のコイルの一端は、前記第２の出力ポートと接続され、
   前記第２のコイルの他端は、前記可変容量素子の他端及び前記第１の差動増幅器の反転入力端子と接続されている、発振モジュール。
2. 前記発振回路は、差動で動作する、請求項１に記載の発振モジュール。
3. 前記逓倍回路は、平衡変調回路である、請求項１又は２に記載の発振モジュール。
4. 前記第１の差動増幅器と及び前記位相シフト回路は、集積回路の一部であり、
   前記集積回路の平面視で、前記第１の差動増幅器及び前記可変容量素子は、前記第１のコイルの中心と前記第２のコイルの中心とから等距離にある仮想直線と交差するように配置されている、請求項１乃至３のいずれか一項に記載の発振モジュール。
5. 前記帰還経路上において、前記第１の出力ポートから前記第１の入力ポートに伝搬する信号と、前記第２の出力ポートから前記第２の入力ポートに伝搬する信号とは互いに逆相
   である、請求項１乃至４のいずれか一項に記載の発振モジュール。
6. 前記発振回路は、差動信号を出力し、
   前記発振回路から前記出力回路に至る信号経路上にある回路は差動で動作する、請求項１乃至５のいずれか一項に記載の発振モジュール。
7. 前記発振回路から前記逓倍回路に至る信号経路上に設けられている第２の差動増幅器と、
   前記逓倍回路から前記出力回路に至る信号経路上に設けられているフィルター回路と、を含む、請求項１乃至６のいずれか一項に記載の発振モジュール。
8. 請求項１乃至７のいずれか一項に記載の発振モジュールを備えている、電子機器。
9. 請求項１乃至７のいずれか一項に記載の発振モジュールを備えている、移動体。