JP3852927B2 - 周波数逓倍器 - Google Patents
周波数逓倍器 Download PDFInfo
- Publication number
- JP3852927B2 JP3852927B2 JP2002235522A JP2002235522A JP3852927B2 JP 3852927 B2 JP3852927 B2 JP 3852927B2 JP 2002235522 A JP2002235522 A JP 2002235522A JP 2002235522 A JP2002235522 A JP 2002235522A JP 3852927 B2 JP3852927 B2 JP 3852927B2
- Authority
- JP
- Japan
- Prior art keywords
- differential
- circuit
- signal
- input
- threshold offset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、無線通信用ＩＣ等に用いられるスプリアスの少ない周波数逓倍器に関するものである。
【０００２】
【従来の技術】
現在一般に使用されている周波数逓倍器（第１の従来例）を図７に示す。本構成では、バッファ回路１に周波数ｆｏの差動信号が入力すると、そのバッファ回路１により駆動されたＲＣポリフェーズフィルタ２により直交差動信号（Ｉ成分の差動信号とＱ成分の差動信号）が生成され、差動型ミキサ回路５によりその直交差動信号を乗算することで２逓倍信号（２ｆｏ）が発生する。直交差動信号を乗算する差動型ミキサ回路５は、図９に示すような下段の差動対を構成するトランジスタＱ１，Ｑ２、上段の差動対を構成するトランジスタＱ３，Ｑ４とトランジスタＱ５，Ｑ６、負荷抵抗Ｒ１，Ｒ２、定電流源Ｉ１から構成される一般的な回路である。
【０００３】
図８に別の周波数逓倍器（第２の従来例）を示す。本構成では、バッファ回路１に周波数ｆｏの差動信号が入力すると、そのバッファ回路１により駆動されたＲＣポリフェーズフィルタ２により直交差動信号（Ｉ成分の差動信号とＱ成分の差動信号）が生成され、差動型逓倍回路６で２逓倍信号（２ｆｏ）が発生する。直交差動信号を乗算する差動型逓倍回路６は、図１０に示すような第１の差動対を構成するトランジスタＱ７，Ｑ８、第２の差動対を構成するトランジスタＱ９，Ｑ１０、負荷抵抗Ｒ３，Ｒ４、定電流源Ｉ２から構成される一般的な回路である。
【０００４】
【発明が解決しようとする課題】
ところで、ＭＯＳトランジスタで構成した差動型ミキサ回路５や差動型逓倍回路６では、入力に用いるトランジスタの差動対に閾値オフセットが１０ｍＶ程度存在する。このため、入力信号である差動信号の振幅をＡ、閾値オフセットをｂとすると、上記の周波数逓倍器による２逓倍信号は、
（Ａ・cosωt＋b/2)(Ａ・sinωt＋b/2)
=Ａ2/２・sin２ωt＋Ａb/2・(cosωt＋sinωt)＋b 2 /4 (1)
となり、逓倍されない信号がスプリアスとして残存するという問題があった。
【０００５】
本発明は以上のような点に鑑みてなされたものであり、その目的は、スプリアスの少ない周波数逓倍器を提供することである。
【０００６】
【課題を解決するための手段】
請求項１にかかる発明は、第１の差動入力信号が入力する第１の差動型リミット増幅器と、前記第１の差動入力信号と直交する第２の差動入力信号が入力する第２の差動型リミット増幅器と、第１乃至第４の容量と、差動型ミキサ回路とを具備し、前記第１の差動型リミット増幅器の差動出力端子は前記第１および第２の容量を介して前記差動型ミキサ回路の一方の差動入力端子に接続され、前記第２の差動型リミット増幅器の差動出力端子は前記第３および第４の容量を介して前記差動型ミキサ回路の他方の差動入力端子に接続され、且つ、前記差動型ミキサ回路の前記一方の差動入力端子および前記他方の差動入力端子の差動入力信号の振幅がそれぞれＡ、前記差動型ミキサ回路の入力に用いるトランジスタの各差動対の閾値オフセットがｂであるとき、前記振幅Ａが、Ａ≧１０√（２）×ｂとなるように設定されていることを特徴とする周波数逓倍器とした。
【０００７】
請求項２にかかる発明は、第１の差動入力信号が入力する第１の差動型リミット増幅器と、前記第１の差動入力信号と直交する第２の差動入力信号が入力する第２の差動型リミット増幅器と、第１乃至第４の容量と、差動型逓倍回路とを具備し、前記第１の差動型リミット増幅器の差動出力端子は前記第１および第２の容量を介して前記差動型逓倍回路の一方の差動入力端子に接続され、前記第２の差動型リミット増幅器の差動出力端子は前記第３および第４の容量を介して前記差動型逓倍回路の他方の差動入力端子に接続され、且つ、前記差動型逓倍回路の前記一方の差動入力端子および前記他方の差動入力端子の差動入力信号の振幅がそれぞれＡ、前記差動型逓倍回路の入力に用いるトランジスタの各差動対の閾値オフセットがｂであるとき、前記振幅Ａが、Ａ≧１０√（２）×ｂとなるように設定されていることを特徴とする周波数逓倍器とした。
【００１３】
【発明の実施の形態】
［第１の実施の形態］
図１は本発明の第１の実施の形態の周波数逓倍器の構成を示すブロック図である。１は周波数ｆｏの差動信号が入力するバッファ回路、２はバッファ回路１の出力差動信号から直交差動信号（Ｉ成分の差動信号とＱ成分の差動信号）を生成するＲＣポリフェーズフィルタ、３はＩ成分の差動信号を増幅する第１の差動型リミッタ増幅器、４はＱ成分の差動信号を増幅する第２の差動型リミッタ増幅器、Ｃ１，Ｃ２は第１の差動型リミッタ増幅器３の差動出力側に接続された直流カット用の容量、Ｃ３，Ｃ４は第２の差動型リミッタ増幅器４の差動出力側に接続された直流カット用の容量、５はＩ成分の差動信号とＱ成分の差動信号を乗算する差動型ミキサ回路である。
【００１４】
無線通信の復調回路で周波数逓倍器を用いる場合は、スプリアスとなる逓倍されない信号は、逓倍信号よりも２０dB以上小さいことが望まれる。したがって、前記した(1)式より、振幅Ａは、
Ａ≧１０√(２)×ｂ≒１４０ｍＶ
となる必要がある。
【００１５】
そこで本実施形態では、ＲＣポリフェーズフィルタ２と差動型ミキサ回路５との間に、差動型リミッタ増幅器３，４を容量結合により挿入して、逓倍前の各差動信号を充分に増幅する。本実施形態では、差動型リミッタ増幅器３，４における閾値オフセットによる影響は容量Ｃ１〜Ｃ４による結合により除去され、差動型ミキサ回路５に入力する差動信号の振幅を１４０ｍＶよりも充分大きくすることでスプリアスの小さい周波数逓倍器を実現できる。
【００１６】
［第２の実施の形態］
図２は本発明の第２の実施の形態の周波数逓倍器の構成を示すブロック図である。図１に示したものと同じものには同じ符号を付けた。６はＩ成分の差動信号とＱ成分の差動信号を入力して差動の２逓倍信号（２ｆｏ）を生成する差動型逓倍回路である。
【００１７】
本実施形態は、図２における差動型ミキサ回路５を、差動型逓倍回路６に置き換えたものであり、第１の実施形態と同様に、差動型逓倍回路６への入力信号振幅を１４０ｍＶよりも充分大きくすることで、スプリアスの小さい周波数逓倍器を実現している。
【００１８】
［第３の実施の形態］
図３は本発明の第３の実施の形態の周波数逓倍器の構成を示すブロック図である。図１に示したものと同じものには同じ符号を付けた。７はＩ成分の差動信号とＱ成分の差動信号を乗算して差動の２逓倍信号（２ｆｏ）を生成すると共に、閾値オフセットを補償する閾値オフセット補償式差動型ミキサ回路である。
【００１９】
この閾値オフセット補償式差動型ミキサ回路７の具体的回路を図５に示す。Ｑ１，Ｑ２は下段の差動対を構成するトランジスタ、Ｑ３，Ｑ４とＱ５，Ｑ６は上段の差動対を構成するトランジスタ、Ｒ１，Ｒ２は負荷抵抗、Ｉ１は定電流源であり、以上は図９で説明した差動型ミキサ回路５の構成と同じである。
【００２０】
ここでは、さらに、トランジスタＱ３、Ｑ６のゲートと入力端子Ｑとの間に容量Ｃ５を、トランジスタＱ４，Ｑ５のゲートと入力端子−Ｑとの間に容量Ｃ６を、トランジスタＱ１のゲートと入力端子Ｉとの間に容量Ｃ７を、トランジスタＱ２のゲートと入力端子−Ｉとの間に容量Ｃ８を各々接続して、入力信号の直流カットを行っている。
【００２１】
また、７１は第１の閾値オフセット補償回路であり、差動増幅器７１１と抵抗Ｒ５〜Ｒ８と閾値オフセット補償用容量Ｃ９とから構成されている。７２は第２の閾値オフセット補償回路であり、差動増幅器７２１と抵抗Ｒ９，Ｒ１０と閾値オフセット補償用容量Ｃ１０とから構成されている。
【００２２】
Ｓ１〜Ｓ４は上段の差動対を本差動型ミキサ回路７の差動出力端子に接続するための第１のスイッチ群のスイッチ、Ｓ５〜Ｓ１０は第１の閾値オフセット補償回路７１を上段の差動対の入出力間に接続するための第２のスイッチ群のスイッチ、Ｓ１１〜Ｓ１４は第２の閾値オフセット補償回路７２を下段の差動対の入出力間に接続するための第３のスイッチ群のスイッチであり、スイッチＳ１〜Ｓ４がオンのときはＳ５〜Ｓ１４はオフ、スイッチＳ１〜Ｓ４がオフのときはＳ５〜Ｓ１４はオンとなるように制御される。
【００２３】
本実施形態では、まず直交差動信号（Ｉ成分の差動信号とＱ成分の差動信号）が入力していない状態で、スイッチＳ１〜Ｓ４をオフ、スイッチＳ５〜Ｓ１４をオンに切り替える（図５の切替状態）。これにより、トランジスタＱ３〜Ｑ６は本差動型ミキサ回路７の差動出力端子への経路が遮断され、第１の閾値オフセット補償回路７１がトランジスタＱ３，Ｑ４の差動対、トランジスタＱ５，Ｑ６の差動対の入出力間に負帰還接続され、閾値オフセット補償回路７２がトランジスタＱ１，Ｑ２の差動対の入出力間に負帰還接続され、これにより各差動対の出力直流レベルがそれぞれ等しくなり、閾値オフセットが補償される。
【００２４】
次に、直交差動信号を入力させるときは、スイッチＳ１〜Ｓ４をオン、スイッチＳ５〜Ｓ１４をオフに切り替える（図５の切替状態と反対の切替状態）。このときは、前記した閾値オフセット補償回路７１，７２は各差動対から分離されるが、そこで生成した閾値オフセット補償電圧が容量Ｃ９,Ｃ１０に保持される。容量Ｃ９の電圧はトランジスタＱ３，Ｑ４の差動対の入力端子間、トランジスタＱ５，Ｑ６の差動対の入力端子間に印加され、また容量Ｃ１０の電圧はトランジスタＱ１，Ｑ２の差動対の入力端子間に印加され、これらによって閾値オフセット補償が行われる。以上により、スプリアスの少ない周波数逓倍器を実現することができる。
【００２５】
なお、本実施形態では図９の差動型ミキサ回路５に閾値オフセット補償回路やスイッチ、抵抗、容量等を追加した構成としたが、図１に示した第１の実施形態の差動型ミキサ回路５に同様な回路や素子を追加した構成としても良い。
【００２６】
［第４の実施の形態］
図４は本発明の第４の実施の形態の周波数逓倍器の構成を示すブロック図である。図１に示したものと同じものには同じ符号を付けた。８はＩ成分の差動信号とＱ成分の差動信号を入力して差動の２逓倍信号（２ｆｏ）を生成すると共に、閾値オフセットを補償する閾値オフセット補償式差動型逓倍回路である。
【００２７】
この閾値オフセット補償式差動型ミキサ回路８の具体的回路を図６に示す。Ｑ７，Ｑ８は第１の差動対を構成するトランジスタ、Ｑ９，Ｑ１０は第２の差動対を構成するトランジスタ、Ｒ３，Ｒ４は負荷抵抗、Ｉ２は定電流源であり、以上は図１０で説明した差動型逓倍回路６の構成と同じである。
【００２８】
ここでは、さらに、トランジスタＱ７のゲートと入力端子Ｉとの間に容量Ｃ１１を、トランジスタＱ８のゲートと入力端子−Ｉとの間に容量Ｃ１２を、トランジスタＱ９のゲートと入力端子Ｑとの間に容量Ｃ１３を、トランジスタＱ１０のゲートと入力端子−Ｑとの間に容量Ｃ１４を各々接続して、入力信号を直流カットしている。また、８１は第１の閾値オフセット補償回路であり、差動増幅器８１１と抵抗Ｒ１１〜Ｒ１４と閾値オフセット補償用容量Ｃ１５から構成されている。８２は第２の閾値オフセット補償回路であり、差動増幅器８２１と抵抗Ｒ１５〜Ｒ１８と閾値オフセット補償用容量Ｃ１６から構成されている。
【００２９】
Ｓ１５〜Ｓ１８は第１および第２の差動対の出力側を本差動型逓倍回路８の差動出力端子に接続するための第１のスイッチ群のスイッチ、Ｓ１９〜Ｓ２２は第１の閾値オフセット補償回路８１を第１の差動対の入出力間に接続するための第２のスイッチ群のスイッチ、Ｓ２３〜Ｓ２６は第２の閾値オフセット補償回路８２を第２の差動対の入出力間に接続するための第３のスイッチ群のスイッチであり、スイッチＳ１５〜Ｓ１８がオンのときはＳ１９〜Ｓ２６はオフ、スイッチＳ１５〜Ｓ１８がオフのときはＳ１９〜Ｓ２６はオンとなるよう制御される。
【００３０】
本実施形態では、まず直交差動信号（Ｉ成分の差動信号とＱ成分の差動信号）が入力していない状態で、スイッチＳ１５〜Ｓ１８をオフ、スイッチＳ１９〜Ｓ２６をオンに切り替える（図６の切替状態）。これにより、トランジスタＱ７〜Ｑ１０は本差動型逓倍回路８の差動出力端子への経路が遮断され、第１の閾値オフセット補償回路８１がトランジスタＱ７，Ｑ８の差動対の入出力間に負帰還接続され、第２の閾値オフセット補償回路８２がトランジスタＱ９，Ｑ１０の差動対の入出力間に負帰還接続され、これにより各差動対の出力直流レベルがそれぞれ等しくなり、閾値オフセットが補償される。
【００３１】
次に、直交差動信号を入力させるときは、スイッチＳ１５〜Ｓ１８をオン、スイッチＳ１９〜Ｓ２６をオフに切り替える（図６の切替状態と反対の切替状態）。このときは、前記した閾値オフセット補償回路８１，８２は第１および第２の差動対から分離されるが、そこで生成した閾値オフセット補償電圧が容量Ｃ１５,Ｃ１６に保持される。容量Ｃ１５の電圧はトランジスタＱ７，Ｑ８の差動対の入力端子間に印加され、また容量Ｃ１６の電圧はトランジスタＱ９，Ｑ１０の差動対の入力端子間に印加され、これらによって閾値オフセット補償が行われる。以上により、スプリアスの少ない周波数逓倍器を実現することができる。
【００３２】
なお、本実施形態では図１０の差動型逓倍回路６に閾値オフセット補償回路、スイッチ、抵抗、容量等を追加した構成としたが、図２に示した第２の実施形態の差動型逓倍回路６に同様な回路や素子を追加した構成としても良い。
【００３３】
また、以上説明した第１〜第４の実施形態では、直交差動信号を発生するためにＲＣポリフェーズフィルタ２を使用しているが、分周回路を用いた直交信号発生回路あるいは直交差動型ミキサ回路等を用いても良いことは言うまでもない。
【００３４】
【発明の効果】
以上から本発明によれば、スプリアスの少ない周波数逓倍器を実現できる利点がある。
【図面の簡単な説明】
【図１】 第１の実施の形態の周波数逓倍器のブロック図である。
【図２】 第２の実施の形態の周波数逓倍器のブロック図である。
【図３】 第３の実施の形態の周波数逓倍器のブロック図である。
【図４】 第４の実施の形態の周波数逓倍器のブロック図である。
【図５】 図３の周波数逓倍器の閾値オフセット補償式差動型ミキサ回路の具体的な回路図である。
【図６】 図４の周波数逓倍器の閾値オフセット補償式差動型逓倍回路の具体的な回路図である。
【図７】 第１の従来例の周波数逓倍器のブロック図である。
【図８】 第２の従来例の周波数逓倍器のブロック図である。
【図９】 図７の周波数逓倍器の差動型ミキサ回路の具体的な回路図である。
【図１０】 図８の周波数逓倍器の差動型逓倍回路の具体的な回路図である。
【符号の説明】
１：バッファ回路
２：ＲＣポリフェーズフィルタ
３：第１の差動型リミッタ増幅器
４：第２の差動型リミッタ増幅器
５：差動型ミキサ回路
６：差動型逓倍回路
７：閾値オフセット補償式差動型ミキサ回路、７１：第１の閾値オフセット補償回路、７２：第２の閾値オフセット補償回路
８：閾値オフセット補償式差動型逓倍回路、８１：第１の閾値オフセット補償回路、８２：第２の閾値オフセット補償回路
【発明の属する技術分野】
本発明は、無線通信用ＩＣ等に用いられるスプリアスの少ない周波数逓倍器に関するものである。
【０００２】
【従来の技術】
現在一般に使用されている周波数逓倍器（第１の従来例）を図７に示す。本構成では、バッファ回路１に周波数ｆｏの差動信号が入力すると、そのバッファ回路１により駆動されたＲＣポリフェーズフィルタ２により直交差動信号（Ｉ成分の差動信号とＱ成分の差動信号）が生成され、差動型ミキサ回路５によりその直交差動信号を乗算することで２逓倍信号（２ｆｏ）が発生する。直交差動信号を乗算する差動型ミキサ回路５は、図９に示すような下段の差動対を構成するトランジスタＱ１，Ｑ２、上段の差動対を構成するトランジスタＱ３，Ｑ４とトランジスタＱ５，Ｑ６、負荷抵抗Ｒ１，Ｒ２、定電流源Ｉ１から構成される一般的な回路である。
【０００３】
図８に別の周波数逓倍器（第２の従来例）を示す。本構成では、バッファ回路１に周波数ｆｏの差動信号が入力すると、そのバッファ回路１により駆動されたＲＣポリフェーズフィルタ２により直交差動信号（Ｉ成分の差動信号とＱ成分の差動信号）が生成され、差動型逓倍回路６で２逓倍信号（２ｆｏ）が発生する。直交差動信号を乗算する差動型逓倍回路６は、図１０に示すような第１の差動対を構成するトランジスタＱ７，Ｑ８、第２の差動対を構成するトランジスタＱ９，Ｑ１０、負荷抵抗Ｒ３，Ｒ４、定電流源Ｉ２から構成される一般的な回路である。
【０００４】
【発明が解決しようとする課題】
ところで、ＭＯＳトランジスタで構成した差動型ミキサ回路５や差動型逓倍回路６では、入力に用いるトランジスタの差動対に閾値オフセットが１０ｍＶ程度存在する。このため、入力信号である差動信号の振幅をＡ、閾値オフセットをｂとすると、上記の周波数逓倍器による２逓倍信号は、
（Ａ・cosωt＋b/2)(Ａ・sinωt＋b/2)
=Ａ2/２・sin２ωt＋Ａb/2・(cosωt＋sinωt)＋b 2 /4 (1)
となり、逓倍されない信号がスプリアスとして残存するという問題があった。
【０００５】
本発明は以上のような点に鑑みてなされたものであり、その目的は、スプリアスの少ない周波数逓倍器を提供することである。
【０００６】
【課題を解決するための手段】
請求項１にかかる発明は、第１の差動入力信号が入力する第１の差動型リミット増幅器と、前記第１の差動入力信号と直交する第２の差動入力信号が入力する第２の差動型リミット増幅器と、第１乃至第４の容量と、差動型ミキサ回路とを具備し、前記第１の差動型リミット増幅器の差動出力端子は前記第１および第２の容量を介して前記差動型ミキサ回路の一方の差動入力端子に接続され、前記第２の差動型リミット増幅器の差動出力端子は前記第３および第４の容量を介して前記差動型ミキサ回路の他方の差動入力端子に接続され、且つ、前記差動型ミキサ回路の前記一方の差動入力端子および前記他方の差動入力端子の差動入力信号の振幅がそれぞれＡ、前記差動型ミキサ回路の入力に用いるトランジスタの各差動対の閾値オフセットがｂであるとき、前記振幅Ａが、Ａ≧１０√（２）×ｂとなるように設定されていることを特徴とする周波数逓倍器とした。
【０００７】
請求項２にかかる発明は、第１の差動入力信号が入力する第１の差動型リミット増幅器と、前記第１の差動入力信号と直交する第２の差動入力信号が入力する第２の差動型リミット増幅器と、第１乃至第４の容量と、差動型逓倍回路とを具備し、前記第１の差動型リミット増幅器の差動出力端子は前記第１および第２の容量を介して前記差動型逓倍回路の一方の差動入力端子に接続され、前記第２の差動型リミット増幅器の差動出力端子は前記第３および第４の容量を介して前記差動型逓倍回路の他方の差動入力端子に接続され、且つ、前記差動型逓倍回路の前記一方の差動入力端子および前記他方の差動入力端子の差動入力信号の振幅がそれぞれＡ、前記差動型逓倍回路の入力に用いるトランジスタの各差動対の閾値オフセットがｂであるとき、前記振幅Ａが、Ａ≧１０√（２）×ｂとなるように設定されていることを特徴とする周波数逓倍器とした。
【００１３】
【発明の実施の形態】
［第１の実施の形態］
図１は本発明の第１の実施の形態の周波数逓倍器の構成を示すブロック図である。１は周波数ｆｏの差動信号が入力するバッファ回路、２はバッファ回路１の出力差動信号から直交差動信号（Ｉ成分の差動信号とＱ成分の差動信号）を生成するＲＣポリフェーズフィルタ、３はＩ成分の差動信号を増幅する第１の差動型リミッタ増幅器、４はＱ成分の差動信号を増幅する第２の差動型リミッタ増幅器、Ｃ１，Ｃ２は第１の差動型リミッタ増幅器３の差動出力側に接続された直流カット用の容量、Ｃ３，Ｃ４は第２の差動型リミッタ増幅器４の差動出力側に接続された直流カット用の容量、５はＩ成分の差動信号とＱ成分の差動信号を乗算する差動型ミキサ回路である。
【００１４】
無線通信の復調回路で周波数逓倍器を用いる場合は、スプリアスとなる逓倍されない信号は、逓倍信号よりも２０dB以上小さいことが望まれる。したがって、前記した(1)式より、振幅Ａは、
Ａ≧１０√(２)×ｂ≒１４０ｍＶ
となる必要がある。
【００１５】
そこで本実施形態では、ＲＣポリフェーズフィルタ２と差動型ミキサ回路５との間に、差動型リミッタ増幅器３，４を容量結合により挿入して、逓倍前の各差動信号を充分に増幅する。本実施形態では、差動型リミッタ増幅器３，４における閾値オフセットによる影響は容量Ｃ１〜Ｃ４による結合により除去され、差動型ミキサ回路５に入力する差動信号の振幅を１４０ｍＶよりも充分大きくすることでスプリアスの小さい周波数逓倍器を実現できる。
【００１６】
［第２の実施の形態］
図２は本発明の第２の実施の形態の周波数逓倍器の構成を示すブロック図である。図１に示したものと同じものには同じ符号を付けた。６はＩ成分の差動信号とＱ成分の差動信号を入力して差動の２逓倍信号（２ｆｏ）を生成する差動型逓倍回路である。
【００１７】
本実施形態は、図２における差動型ミキサ回路５を、差動型逓倍回路６に置き換えたものであり、第１の実施形態と同様に、差動型逓倍回路６への入力信号振幅を１４０ｍＶよりも充分大きくすることで、スプリアスの小さい周波数逓倍器を実現している。
【００１８】
［第３の実施の形態］
図３は本発明の第３の実施の形態の周波数逓倍器の構成を示すブロック図である。図１に示したものと同じものには同じ符号を付けた。７はＩ成分の差動信号とＱ成分の差動信号を乗算して差動の２逓倍信号（２ｆｏ）を生成すると共に、閾値オフセットを補償する閾値オフセット補償式差動型ミキサ回路である。
【００１９】
この閾値オフセット補償式差動型ミキサ回路７の具体的回路を図５に示す。Ｑ１，Ｑ２は下段の差動対を構成するトランジスタ、Ｑ３，Ｑ４とＱ５，Ｑ６は上段の差動対を構成するトランジスタ、Ｒ１，Ｒ２は負荷抵抗、Ｉ１は定電流源であり、以上は図９で説明した差動型ミキサ回路５の構成と同じである。
【００２０】
ここでは、さらに、トランジスタＱ３、Ｑ６のゲートと入力端子Ｑとの間に容量Ｃ５を、トランジスタＱ４，Ｑ５のゲートと入力端子−Ｑとの間に容量Ｃ６を、トランジスタＱ１のゲートと入力端子Ｉとの間に容量Ｃ７を、トランジスタＱ２のゲートと入力端子−Ｉとの間に容量Ｃ８を各々接続して、入力信号の直流カットを行っている。
【００２１】
また、７１は第１の閾値オフセット補償回路であり、差動増幅器７１１と抵抗Ｒ５〜Ｒ８と閾値オフセット補償用容量Ｃ９とから構成されている。７２は第２の閾値オフセット補償回路であり、差動増幅器７２１と抵抗Ｒ９，Ｒ１０と閾値オフセット補償用容量Ｃ１０とから構成されている。
【００２２】
Ｓ１〜Ｓ４は上段の差動対を本差動型ミキサ回路７の差動出力端子に接続するための第１のスイッチ群のスイッチ、Ｓ５〜Ｓ１０は第１の閾値オフセット補償回路７１を上段の差動対の入出力間に接続するための第２のスイッチ群のスイッチ、Ｓ１１〜Ｓ１４は第２の閾値オフセット補償回路７２を下段の差動対の入出力間に接続するための第３のスイッチ群のスイッチであり、スイッチＳ１〜Ｓ４がオンのときはＳ５〜Ｓ１４はオフ、スイッチＳ１〜Ｓ４がオフのときはＳ５〜Ｓ１４はオンとなるように制御される。
【００２３】
本実施形態では、まず直交差動信号（Ｉ成分の差動信号とＱ成分の差動信号）が入力していない状態で、スイッチＳ１〜Ｓ４をオフ、スイッチＳ５〜Ｓ１４をオンに切り替える（図５の切替状態）。これにより、トランジスタＱ３〜Ｑ６は本差動型ミキサ回路７の差動出力端子への経路が遮断され、第１の閾値オフセット補償回路７１がトランジスタＱ３，Ｑ４の差動対、トランジスタＱ５，Ｑ６の差動対の入出力間に負帰還接続され、閾値オフセット補償回路７２がトランジスタＱ１，Ｑ２の差動対の入出力間に負帰還接続され、これにより各差動対の出力直流レベルがそれぞれ等しくなり、閾値オフセットが補償される。
【００２４】
次に、直交差動信号を入力させるときは、スイッチＳ１〜Ｓ４をオン、スイッチＳ５〜Ｓ１４をオフに切り替える（図５の切替状態と反対の切替状態）。このときは、前記した閾値オフセット補償回路７１，７２は各差動対から分離されるが、そこで生成した閾値オフセット補償電圧が容量Ｃ９,Ｃ１０に保持される。容量Ｃ９の電圧はトランジスタＱ３，Ｑ４の差動対の入力端子間、トランジスタＱ５，Ｑ６の差動対の入力端子間に印加され、また容量Ｃ１０の電圧はトランジスタＱ１，Ｑ２の差動対の入力端子間に印加され、これらによって閾値オフセット補償が行われる。以上により、スプリアスの少ない周波数逓倍器を実現することができる。
【００２５】
なお、本実施形態では図９の差動型ミキサ回路５に閾値オフセット補償回路やスイッチ、抵抗、容量等を追加した構成としたが、図１に示した第１の実施形態の差動型ミキサ回路５に同様な回路や素子を追加した構成としても良い。
【００２６】
［第４の実施の形態］
図４は本発明の第４の実施の形態の周波数逓倍器の構成を示すブロック図である。図１に示したものと同じものには同じ符号を付けた。８はＩ成分の差動信号とＱ成分の差動信号を入力して差動の２逓倍信号（２ｆｏ）を生成すると共に、閾値オフセットを補償する閾値オフセット補償式差動型逓倍回路である。
【００２７】
この閾値オフセット補償式差動型ミキサ回路８の具体的回路を図６に示す。Ｑ７，Ｑ８は第１の差動対を構成するトランジスタ、Ｑ９，Ｑ１０は第２の差動対を構成するトランジスタ、Ｒ３，Ｒ４は負荷抵抗、Ｉ２は定電流源であり、以上は図１０で説明した差動型逓倍回路６の構成と同じである。
【００２８】
ここでは、さらに、トランジスタＱ７のゲートと入力端子Ｉとの間に容量Ｃ１１を、トランジスタＱ８のゲートと入力端子−Ｉとの間に容量Ｃ１２を、トランジスタＱ９のゲートと入力端子Ｑとの間に容量Ｃ１３を、トランジスタＱ１０のゲートと入力端子−Ｑとの間に容量Ｃ１４を各々接続して、入力信号を直流カットしている。また、８１は第１の閾値オフセット補償回路であり、差動増幅器８１１と抵抗Ｒ１１〜Ｒ１４と閾値オフセット補償用容量Ｃ１５から構成されている。８２は第２の閾値オフセット補償回路であり、差動増幅器８２１と抵抗Ｒ１５〜Ｒ１８と閾値オフセット補償用容量Ｃ１６から構成されている。
【００２９】
Ｓ１５〜Ｓ１８は第１および第２の差動対の出力側を本差動型逓倍回路８の差動出力端子に接続するための第１のスイッチ群のスイッチ、Ｓ１９〜Ｓ２２は第１の閾値オフセット補償回路８１を第１の差動対の入出力間に接続するための第２のスイッチ群のスイッチ、Ｓ２３〜Ｓ２６は第２の閾値オフセット補償回路８２を第２の差動対の入出力間に接続するための第３のスイッチ群のスイッチであり、スイッチＳ１５〜Ｓ１８がオンのときはＳ１９〜Ｓ２６はオフ、スイッチＳ１５〜Ｓ１８がオフのときはＳ１９〜Ｓ２６はオンとなるよう制御される。
【００３０】
本実施形態では、まず直交差動信号（Ｉ成分の差動信号とＱ成分の差動信号）が入力していない状態で、スイッチＳ１５〜Ｓ１８をオフ、スイッチＳ１９〜Ｓ２６をオンに切り替える（図６の切替状態）。これにより、トランジスタＱ７〜Ｑ１０は本差動型逓倍回路８の差動出力端子への経路が遮断され、第１の閾値オフセット補償回路８１がトランジスタＱ７，Ｑ８の差動対の入出力間に負帰還接続され、第２の閾値オフセット補償回路８２がトランジスタＱ９，Ｑ１０の差動対の入出力間に負帰還接続され、これにより各差動対の出力直流レベルがそれぞれ等しくなり、閾値オフセットが補償される。
【００３１】
次に、直交差動信号を入力させるときは、スイッチＳ１５〜Ｓ１８をオン、スイッチＳ１９〜Ｓ２６をオフに切り替える（図６の切替状態と反対の切替状態）。このときは、前記した閾値オフセット補償回路８１，８２は第１および第２の差動対から分離されるが、そこで生成した閾値オフセット補償電圧が容量Ｃ１５,Ｃ１６に保持される。容量Ｃ１５の電圧はトランジスタＱ７，Ｑ８の差動対の入力端子間に印加され、また容量Ｃ１６の電圧はトランジスタＱ９，Ｑ１０の差動対の入力端子間に印加され、これらによって閾値オフセット補償が行われる。以上により、スプリアスの少ない周波数逓倍器を実現することができる。
【００３２】
なお、本実施形態では図１０の差動型逓倍回路６に閾値オフセット補償回路、スイッチ、抵抗、容量等を追加した構成としたが、図２に示した第２の実施形態の差動型逓倍回路６に同様な回路や素子を追加した構成としても良い。
【００３３】
また、以上説明した第１〜第４の実施形態では、直交差動信号を発生するためにＲＣポリフェーズフィルタ２を使用しているが、分周回路を用いた直交信号発生回路あるいは直交差動型ミキサ回路等を用いても良いことは言うまでもない。
【００３４】
【発明の効果】
以上から本発明によれば、スプリアスの少ない周波数逓倍器を実現できる利点がある。
【図面の簡単な説明】
【図１】 第１の実施の形態の周波数逓倍器のブロック図である。
【図２】 第２の実施の形態の周波数逓倍器のブロック図である。
【図３】 第３の実施の形態の周波数逓倍器のブロック図である。
【図４】 第４の実施の形態の周波数逓倍器のブロック図である。
【図５】 図３の周波数逓倍器の閾値オフセット補償式差動型ミキサ回路の具体的な回路図である。
【図６】 図４の周波数逓倍器の閾値オフセット補償式差動型逓倍回路の具体的な回路図である。
【図７】 第１の従来例の周波数逓倍器のブロック図である。
【図８】 第２の従来例の周波数逓倍器のブロック図である。
【図９】 図７の周波数逓倍器の差動型ミキサ回路の具体的な回路図である。
【図１０】 図８の周波数逓倍器の差動型逓倍回路の具体的な回路図である。
【符号の説明】
１：バッファ回路
２：ＲＣポリフェーズフィルタ
３：第１の差動型リミッタ増幅器
４：第２の差動型リミッタ増幅器
５：差動型ミキサ回路
６：差動型逓倍回路
７：閾値オフセット補償式差動型ミキサ回路、７１：第１の閾値オフセット補償回路、７２：第２の閾値オフセット補償回路
８：閾値オフセット補償式差動型逓倍回路、８１：第１の閾値オフセット補償回路、８２：第２の閾値オフセット補償回路
Claims (2)
- 第１の差動入力信号が入力する第１の差動型リミット増幅器と、前記第１の差動入力信号と直交する第２の差動入力信号が入力する第２の差動型リミット増幅器と、第１乃至第４の容量と、差動型ミキサ回路とを具備し、
前記第１の差動型リミット増幅器の差動出力端子は前記第１および第２の容量を介して前記差動型ミキサ回路の一方の差動入力端子に接続され、
前記第２の差動型リミット増幅器の差動出力端子は前記第３および第４の容量を介して前記差動型ミキサ回路の他方の差動入力端子に接続され、
且つ、前記差動型ミキサ回路の前記一方の差動入力端子および前記他方の差動入力端子の差動入力信号の振幅がそれぞれＡ、前記差動型ミキサ回路の入力に用いるトランジスタの各差動対の閾値オフセットがｂであるとき、前記振幅Ａが、
Ａ≧１０√（２）×ｂ
となるように設定されていることを特徴とする周波数逓倍器。 - 第１の差動入力信号が入力する第１の差動型リミット増幅器と、前記第１の差動入力信号と直交する第２の差動入力信号が入力する第２の差動型リミット増幅器と、第１乃至第４の容量と、差動型逓倍回路とを具備し、
前記第１の差動型リミット増幅器の差動出力端子は前記第１および第２の容量を介して前記差動型逓倍回路の一方の差動入力端子に接続され、
前記第２の差動型リミット増幅器の差動出力端子は前記第３および第４の容量を介して前記差動型逓倍回路の他方の差動入力端子に接続され、
且つ、前記差動型逓倍回路の前記一方の差動入力端子および前記他方の差動入力端子の差動入力信号の振幅がそれぞれＡ、前記差動型逓倍回路の入力に用いるトランジスタの各差動対の閾値オフセットがｂであるとき、前記振幅Ａが、
Ａ≧１０√（２）×ｂ
となるように設定されていることを特徴とする周波数逓倍器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002235522A JP3852927B2 (ja) | 2002-08-13 | 2002-08-13 | 周波数逓倍器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002235522A JP3852927B2 (ja) | 2002-08-13 | 2002-08-13 | 周波数逓倍器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004080183A JP2004080183A (ja) | 2004-03-11 |
| JP3852927B2 true JP3852927B2 (ja) | 2006-12-06 |
Family
ID=32019989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002235522A Expired - Lifetime JP3852927B2 (ja) | 2002-08-13 | 2002-08-13 | 周波数逓倍器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3852927B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8072255B2 (en) | 2008-01-07 | 2011-12-06 | Qualcomm Incorporated | Quadrature radio frequency mixer with low noise and low conversion loss |
| US10547274B2 (en) | 2015-10-26 | 2020-01-28 | Seiko Epson Corporation | Oscillation module, electronic device, and moving object |
| JP6672698B2 (ja) * | 2015-10-26 | 2020-03-25 | セイコーエプソン株式会社 | 発振モジュール、電子機器及び移動体 |
-
2002
- 2002-08-13 JP JP2002235522A patent/JP3852927B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004080183A (ja) | 2004-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6308058B1 (en) | Image reject mixer | |
| KR0142149B1 (ko) | 출력단에서의 직류 레벨이 자동 조정되는 차동 증폭 회로 및 btl 드라이버 회로를 반파로 드라이브 하는 전력 증폭 장치 | |
| JP4510013B2 (ja) | ミキサ回路、ミキサ回路を備える受信器、受信器を用いて無線通信装置及び入力信号を発振器信号と混合することによって出力信号を発生する方法。 | |
| US20080233906A1 (en) | Frequency converter, radio receiver | |
| US5920810A (en) | Multiplier and method for mixing signals | |
| EP1605583A1 (en) | Low voltage mixer | |
| JP3382397B2 (ja) | 位相シフト増幅器及びその再結合回路への応用 | |
| US6631257B1 (en) | System and method for a mixer circuit with anti-series transistors | |
| KR100390257B1 (ko) | 반도체 회로 | |
| US7227392B2 (en) | Frequency multiplier | |
| KR20030043932A (ko) | 개선된 쵸핑 혼합기 장치 및 방법 | |
| JP4536528B2 (ja) | 差動用低雑音バイアス回路及び差動信号処理装置 | |
| US6456144B2 (en) | Circuit configuration for mixing an input signal and an oscillator signal with one another | |
| JP3852927B2 (ja) | 周波数逓倍器 | |
| US7693503B2 (en) | Mixer having filtering module to filter out low-frequency components to minimize noise | |
| JPS59207712A (ja) | 増幅器 | |
| JPH09331220A (ja) | 利得可変増幅器 | |
| JP5144474B2 (ja) | 加算器並びにそれを用いた電力合成器、直交変調器、直交復調器、電力増幅器、送信機、及び無線通信機 | |
| JP3736024B2 (ja) | ダブルバランスドミキサ | |
| JP5001186B2 (ja) | 乗算回路及び通信装置 | |
| JPH10209813A (ja) | 不平衡−平衡変換回路 | |
| JPH10190359A (ja) | 影像排除ミクサ装置 | |
| JPS6058602B2 (ja) | 増幅出力回路 | |
| KR100858955B1 (ko) | 스위칭 바이어스를 이용한 주파수 혼합기 | |
| JP3230702B2 (ja) | 乗算回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040315 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050927 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060829 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060904 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3852927 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090915 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100915 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100915 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110915 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120915 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130915 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |