KR100390257B1 - 반도체 회로 - Google Patents

반도체 회로 Download PDF

Info

Publication number
KR100390257B1
KR100390257B1 KR10-2001-7002496A KR20017002496A KR100390257B1 KR 100390257 B1 KR100390257 B1 KR 100390257B1 KR 20017002496 A KR20017002496 A KR 20017002496A KR 100390257 B1 KR100390257 B1 KR 100390257B1
Authority
KR
South Korea
Prior art keywords
signal
transistor
common
electrode
collector
Prior art date
Application number
KR10-2001-7002496A
Other languages
English (en)
Other versions
KR20010106456A (ko
Inventor
노리하루 스에마쯔
마사요시 오노
다다시 다까기
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20010106456A publication Critical patent/KR20010106456A/ko
Application granted granted Critical
Publication of KR100390257B1 publication Critical patent/KR100390257B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1433—Balanced arrangements with transistors using bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1475—Subharmonic mixer arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Superheterodyne Receivers (AREA)
  • Amplifiers (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

베이스에 제1 신호의 정상(正相), 역상(逆相) 신호가 각각 입력되며, 콜렉터, 에미터를 공통으로 한 트랜지스터쌍(11, 12)과, 이 공통 에미터와 접지 전위간에 접속되며, 베이스에 제2 신호가 입력되는 트랜지스터(13)와, 공통 콜렉터와 전원 Vcc간에 출력 부하(51)를 접속하며, 공통 콜렉터로부터 제3 신호를 추출하는 출력 회로를 구비함으로써, 저 전압 동작 시에 국부 발진 신호의 짝수차의 고조파의 발생을 억제하는 반도체 회로를 실현한다.

Description

반도체 회로{SEMICONDUCTOR CIRCUIT}
도 6은 예를 들면 IEEE, Journa] of Solid-State Circuits vol. 33, no.12 December 1998호의 2,241 페이지에 개시된 종래의 고조파 믹서를 구성하는 반도체 회로의 회로도이다. 도면 중의 도면 부호 1은 전원 단자, 2a는 고주파 신호 입력 단자 (RF 입력 단자), 3a는 국부 발진 신호 입력 단자(LO 입력 단자), 4a와 4b는 출력 단자, 11과 12는 트랜지스터, 31은 정전류원, 51과 52는 저항이다.
이 반도체 회로의 동작에 관해서 설명한다. 이 반도체 회로의 전원 단자(1)에는 직류 전압 Vcc가 인가되어 있다. RF 입력 단자(2a)에서 입력된 고주파 신호 (RF 신호)는, 트랜지스터(11)의 베이스 전극에 입력되어 증폭된다. 한편, LO 입력 단자(3a)에 입력된 국부 발진 신호 (LO 신호)는 트랜지스터(12)의 베이스 전극에 입력되어 증폭된다.
트랜지스터(11, 12)의 에미터 전극에는, 정전류원(31)이 접속되어 있다. 이때문에, 트랜지스터(12)에는 트랜지스터(11)에 흐르는 전류와 역상 또한 동일한 진폭의 전류가 흐르게 된다. 따라서, 트랜지스터(11)에서는 정상의 RF 신호와 역상의 LO 신호가, 트랜지스터(12)에서는 역상의 RF 신호와 정상의 LO 신호가, 각각 혼합되어 증폭된다.
이 결과, 저항(51)을 통해 전원 단자(1)에 접속되어 있는 출력 단자(4a)에는, 트랜지스터(11)의 콜렉터 출력으로서, 정상의 RF 신호와, 역상의 LO 신호와, RF 신호 및 LO 신호의 혼합파가 출력된다. 또한, 저항(52)을 통해 전원 단자(1)에 접속되어 있는 출력 단자(4b)에는, 트랜지스터(12)의 콜렉터 출력으로서, 역상의 RF 신호와, 정상의 LO 신호와, RF 신호 및 LO 신호의 혼합파가 출력된다.
이 반도체 회로의 출력 신호는, 출력 단자(4a, 4b)간의 차동 신호로서 정의된다. 이 때문에, RF 신호 또는 LO 신호의 2n-1배파 (n은 1 이상의 정수)는 2배의 전압의 신호가 되는 한편, RF 신호 또는 LO 신호의 2n배파는 억압되어 출력되지 않는다.
RF 신호와 LO 신호의 혼합파를 고려하지 않은 경우에는, 이들 신호의 홀수차의 고조파가 출력 단자(4a, 4b)간에 발생한다. 따라서, 홀수차의 체배기로서 동작한다.
RF 신호와 LO 신호의 혼합파에 관해서는, 통상의 기본파 믹서의 출력 신호인 짝수차의 혼합파 (RF 주파수를 fRF, LO 주파수를 fLO라고 하면, 예를 들면 fRF- fLO)가 억압되어, 홀수차의 혼합파 (예를 들면, fRF- 2fLO)만이 출력 단자(4a, 4b)간에발생한다. 따라서, 이 반도체 회로는 홀수차의 고조파 믹서로서 동작한다.
정전류원(31)이 이상적으로 동작하면, 출력 단자(4a, 4b)간에 짝수차의 RF 신호, LO 신호의 고조파나, 짝수차의 혼합파는 발생하지 않는다. 그러나, 전원 전압 Vcc가 3 V 정도의 저 전압으로 동작하는 반도체 회로의 경우, 전압이 낮기 때문에 이상적인 정전류원(31)을 제조할 수 없다. 이 때문에, 정전류원(31)은 예를 들면 수백 Ω 정도의 저항으로 대용되는 경우가 많았다.
이와 같이, 도면 부호 31이 정전류원으로서 충분히 기능하지 않는 경우에는, 각 트랜지스터(11, 12)내에 역상의 신호를 충분히 발생시킬 수 없다. 이 때문에, 출력 단자(4a, 4b)간에 LO 신호 성분 또는 RF 신호 성분의 언밸런스가 생겨, 홀수차의 신호 레벨이 내려갈 뿐만 아니라, 짝수차의 고조파 혹은 혼합파 신호의 억압이 곤란해져, 출력 단자(4a, 4b)간에 짝수차의 신호 성분이 출력된다는 문제가 있었다.
저 전압 동작을 가능하게 하기 위해서, 정전류원을 생략하고, RF 입력 단자(2a)에 정상의 RF 신호와 역상의 LO 신호를 합한 것을 입력하며, LO 입력 단자(3a)에 역상의 RF 신호와 정상의 LO 신호를 합한 것을 입력하는 방법도 있다. 이 경우, 정전류원이 없기 때문에 저 전압으로 동작시킬 수 있다. 그러나, LO 신호와 RF 신호의 입력 신호 단자가 분리되어 있지 않기 때문에, 어떤 일정한 위상으로 RF 신호와 LO 신호를 합하는 회로가 필요해진다. 이와 같은 회로를 반도체 회로로서 저 손실로 실현하는 것은 곤란하여, 반도체 회로 이외로 이들 회로를 구성해야 한다는 문제가 있었다.
또, 여기서는 다운 컨버터로서의 동작에 대해서 설명하였지만, RF 입력 단자를 IF 입력 단자로 변경하면, 업 컨버터로서 동작하여, RF 신호를 출력할 수 있다. 이 경우, 출력되는 RF 신호는 홀수차의 혼합파 (IF 주파수를 fIF라고 하면, 예를 들면 fIF+ 2fLO)가 된다.
이상의 설명에 의해 이해되는 바와 같이, RF 신호와 LO 신호의 입력 단자를 분리하여 구성한 종래의 반도체 회로에서는, RF 신호와 LO 신호를 입력하는 트랜지스터의 에미터 전극에 접속된 정전류원에 의해, 출력 단자간에 발생하는 짝수차의 신호를 억압하여, 홀수차의 고조파 믹싱 동작을 하고 있다. 이 때문에, 반도체 회로에 인가하는 직류 전압 Vcc가 3 V 이하로 낮은 경우, 이상적으로 동작하는 정전류원을 이용하는 것이 곤란하다는 문제가 있었다. 그리고, 정전류원의 특성이 이상적이지 않은 경우에는, 출력 단자 사이에 짝수차의 고조파 또는 혼합파의 신호, 특히 전력 레벨이 큰 국부 발진 신호의 짝수차의 고조파가 생기기 쉽다는 문제가 있었다.
<발명의 개시>
본 발명은 상기한 과제를 해소하기 위해 이루어진 것으로서, 저 전압 동작 시에도 고조파의 체배 또는 믹싱을 행할 수 있는 반도체 회로를 제공하는 것을 목적으로 한다. 또한, 저 전압 동작 시에도 국부 발진의 짝수차의 고조파가 발생하기 어려운 반도체 회로를 제공하는 것을 목적으로 한다.
본 발명에 의한 반도체 회로는, 제1 신호의 정상, 역상 신호가 각각의 베이스 전극에 입력되며, 에미터 전극, 콜렉터 전극을 각각 공통으로 한 트랜지스터쌍과, 이 트랜지스터쌍의 공통 에미터와 제1 정전압 레벨간에 접속되며, 베이스 전극에 제2 신호가 입력되는 트랜지스터와, 트랜지스터쌍의 공통 콜렉터와 제2 정전압 레벨간에 출력 부하를 접속하며, 이 공통 콜렉터로부터 제3 신호를 추출하는 출력 회로를 구비하여 구성된다.
또한, 본 발명에 의한 반도체 회로는, 상기 반도체 회로를 2조 구비하며, 제2 신호로서, 한 쪽의 반도체 회로에 정상 신호를, 다른 쪽의 반도체 회로에 역상 신호를 입력함과 함께, 제3 신호로서, 한 쪽의 반도체 회로로부터 정상 신호를, 다른 쪽의 반도체 회로로부터 역상 신호를 추출한다.
또, 상기 트랜지스터는 FET이어도 좋다. 이 경우, 베이스 전극이 게이트 전극, 에미터 전극이 소스 전극, 콜렉터 전극이 드레인 전극이 된다. 또한, 제2 신호가 입력되는 트랜지스터의 에미터 전극 또는 소스 전극은 제1 정전압 레벨에 직접 접속되며, 혹은 다른 회로 소자를 통해 접속된다.
본 발명은 반도체 회로에 관한 것으로서, 특히 UHF, 마이크로파, 밀리파(millimeter wave) 등의 고주파대의 신호를 체배(multiplying)하는 트랜지스터를 구비한 체배기, 및 이들 고주파를 혼합하는 트랜지스터를 구비한 고조파 믹서에 관한 것이다.
도 1은 본 발명에 의한 반도체 회로의 일례를 도시한 회로도로서, 트랜지스터로서 접합형 바이폴라 트랜지스터를 이용한 예를 도시한 도면 (실시예 1).
도 2는 본 발명에 의한 반도체 회로의 다른 예를 도시한 회로도로서, 트랜지스터로서 FET를 이용하여 구성한 예를 도시한 도면.
도 3은 본 발명에 의한 반도체 회로의 다른 예를 도시한 회로도로서, 출력 부하로서 저항과 컨덴서의 병렬 회로를 이용한 예를 도시한 도면 (실시예 2).
도 4는 본 발명에 의한 반도체 회로의 다른 예를 도시한 회로도로서, 출력 부하로서 인덕터를 이용한 예를 도시한 도면 (실시예 3).
도 5는 본 발명에 의한 반도체 회로의 다른 예를 도시한 회로도로서, 트랜지스터쌍을 2쌍 이용한 예를 도시한 도면 (실시예 4).
도 6은 종래의 고조파 믹서 회로를 도시한 회로도.
실시예 1
도 1은 본 발명에 의한 반도체 믹서 회로의 일례를 도시한 회로도이다. 도면 중의 도면 부호 1은 전원 단자, 2a는 고주파 신호 입력 단자 (RF 입력 단자), 3a와 3b는 국부 발진 신호 입력 단자 (LO 입력 단자), 4a는 출력 단자, 11∼13은 트랜지스터, 51은 저항이다.
트랜지스터(11 및 12)는 각각의 에미터 전극을 공통으로 한 공통 에미터(N1)와, 각각의 콜렉터 전극을 공통으로 한 공통 콜렉터(N2)를 갖는 트랜지스터쌍을 구성하고 있다. 공통 에미터(N1)는 에미터 전극이 접지된 트랜지스터(13)의 콜렉터 전극에 접속되며, 공통 콜렉터(N2)는 출력 단자(4a)에 접속됨과 함께, 출력 부하로서의 저항(51)을 통해 전원 단자(1)에 접속되어 있다. 이 때문에, 전원 단자(1)에 인가되는 직류 전압(Vcc)은 저항(51)을 통해 각 트랜지스터(11∼13)에 공급된다. 또한, RF 입력 단자(2a)는 트랜지스터(13)의 베이스 전극에 접속되며, LO 입력 단자(3a, 3b)는 트랜지스터(11, 12)의 베이스 전극에 각각 접속된다.
이 반도체 회로의 동작에 대해서 설명한다. RF 입력 단자(2a)에 입력된 RF신호는 트랜지스터(13)의 베이스 전극에 입력되어 증폭된다. 또한, LO 입력 단자(3a)에 입력된 정상의 LO 신호는 트랜지스터(11)의 베이스 전극에 입력되어 증폭되며, LO 입력 단자(3b)에 입력된 역상의 LO 신호는 트랜지스터(12)의 베이스 전극에 입력되어 증폭된다. 트랜지스터(11, 12)의 에미터 전극에는, RF 신호를 증폭하는 트랜지스터(13)가 접속되어 있다. 이 때문에, 트랜지스터(11)의 콜렉터 전극에는 정상의 LO 신호 및 RF 신호의 혼합파와 정상의 LO 신호 고조파가 발생한다. 또한, 트랜지스터(12)의 콜렉터 전극에는 역상의 LO 신호 및 RF 신호의 혼합파와 역상의 LO 신호 고조파가 발생한다.
기본파 믹싱에 의해 각 트랜지스터(11, 12)로 발생한 혼합파 (예를 들면 fRF- fLO)는 출력 단자(4a)에서 역상의 관계가 된다. 이 때문에, 상쇄되어 출력 단자(4a)에는 출력되지 않는다. 또한, LO의 짝수차의 고조파 (2nfLO: n은 1 이상의 정수), LO의 홀수차와 RF의 혼합파 [(2n-1)fLO± mfRF: m은 1 이상의 정수]도 역상이 되어 출력되지 않는다. 이 결과, 트랜지스터(11, 12)로 생기는 신호가 동상이 되는 RF 신호의 고조파 mfRF, LO 신호의 홀수차의 고조파 (2n-1)fLO, LO 신호의 짝수차와 RF 신호의 혼합파 (2nfLO± mfRF)만이 출력된다. 따라서, 이 반도체 회로는 고조파 믹서로서 동작한다.
이 반도체 믹서 회로에서는 정전류원이 필요없으므로, 비교적 저전압인 3 V 이하에서도 동작시킬 수 있다. 또한, 트랜지스터(13)의 에미터 전극은 접지되어있지만, RF 신호의 다이나믹 범위를 넓히기 때문에, 에미터 전극과 접지 전위점간에 저항 혹은 인덕터를 삽입하여도 좋다.
LO 신호에 관해서는, 정상과 역상의 2 신호가 필요해지지만, 반도체 회로에 단상(單相)의 신호밖에 주어지지 않은 경우에는, 이 반도체 믹서 회로의 전단에 발룬(balun) 회로를 접속하면 좋다. 예를 들면, 차동 증폭기나, 베이스 접지의 트랜지스터와 에미터 접지 또는 콜렉터 접지의 트랜지스터로 이루어지는 트랜지스터쌍을 이용한 회로 등을 이용하여 정상과 역상의 2 신호를 생성할 수 있다. 이 때문에, 2∼3 V 정도의 비교적 저 전압으로 동작하는 반도체 믹서 회로를 용이하게 실현할 수 있다.
또, 본 실시예에서는, 다운 컨버터로서의 동작에 대해서 설명하였지만, RF 입력 단자를 IF 입력 단자로 변경하면, 업 컨버터로서 동작하여, RF 신호를 출력할 수 있다. 이 경우, 출력되는 RF 신호는 LO의 짝수차와 IF의 혼합파 (2nfLO± mfIF)가 된다.
또한, 업 컨버터, 다운 컨버터로서 이용하는 경우, LO 입력 단자(3a, 3b)에는, fRF= 2nfLO를 만족하는 LO 신호가 입력된다.
또한, 본 실시예에서는, 믹서 회로로서의 동작에 대해서 설명하였지만, 이 반도체 회로를 주파수 체배기로서 동작시킬 수도 있다. 예를 들면, 입력 단자(3a)에 정상 신호를, 입력 단자(3b)에 역상 신호를 입력하면, 출력 단자(4a)에서는 이 입력 신호의 홀수차의 고조파가 출력된다. 이 때, 입력 단자(2a)에는 DC 신호가입력된다. 다만, 입력 신호의 원하는 체배파에 대해서만 임피던스 정합을 행하는 회로를 출력측에 설치함으로써, 입력 단자(2a)에 DC 신호 이외의 신호를 입력 할 수도 있다.
또한, 본 실시예에서는, 트랜지스터(11∼13)로서 접합형 바이폴라 트랜지스터를 이용한 경우의 예에 대해서 설명하였지만, 트랜지스터(11∼13)에 FET를 이용할 수도 있다. 도 2는 도 1의 트랜지스터로서 FET를 이용하여 구성한 경우의 일례를 도시한 도면이다. 이 경우, 콜렉터 전극은 드레인 전극, 에미터 전극은 소스 전극, 베이스 전극은 게이트 전극으로 대체하면 되고 마찬가지의 효과를 발휘한다. 트랜지스터(11∼13)에 이용되는 FET는 GaAs FET이어도 MOS-FET이어도 좋다.
실시예 2
도 3은 본 발명에 의한 반도체 믹서 회로의 다른 예를 도시한 회로도이다. 도면 중의 도면 부호 61은 컨덴서이고, 도 1의 반도체 믹서 회로와 비교하면, 컨덴서(61)가 저항(51)에 병렬로 접속되어 있는 점이 다르다. 또, 도 1에 도시한 구성 부분에 상당하는 구성 부분에는 동일한 부호를 붙이고 설명을 생략한다.
이 반도체 믹서 회로를 다운 컨버터로서 동작시킨 경우, 컨덴서(61)가 RF 신호, LO 신호의 주파수에 대하여 단락, IF 신호의 주파수에 대하여 적어도 저항(51) 정도의 임피던스로 되는 경우에는 RF 신호나 LO 신호, LO 신호의 홀수차의 고조파 성분이 컨덴서(61)에 의해 억압되어 출력되지 않는다. 이 때문에, 출력 단자(4a)에서의 스퓨리어스(spurious) 성분을 억압할 수 있어, 외부에 접속되는 스퓨리어스 억압용 필터를 간략화할 수 있다는 이점이 있다. 또한, 믹서 회로내에서 스퓨리어스 성분의 억압이 가능하므로, 원하는 파로 변환시키는 효율을 높일 수 있다.
또, 본 실시예에서는, 트랜지스터(11∼13)로서 접합형 바이폴라 트랜지스터를 이용한 경우의 예에 관해서 설명하였지만, 실시예 1의 경우와 마찬가지로, FET를 이용할 수도 있다. 또한, 실시예 1의 경우와 마찬가지로, 이 반도체 회로를 주파수 체배기로서 동작시키는 것도 가능하다.
실시예 3
도 4는 본 발명에 의한 반도체 믹서 회로의 다른 예를 도시한 회로도이다. 도면 중의 도면 부호 5a가 IF 입력 단자, 71이 인덕터이고, 도 1의 반도체 믹서 회로와 비교하면, RF 입력 단자(2a)가 IF 입력 단자(5a)로, 저항(51)이 인덕터(71)로 치환되어 있는 점이 다르다. 이 인덕터(71)는 반도체 기판 상에 형성되는 스파이럴 인덕터 등으로서 실현할 수 있다. 또, 도 1에 도시한 구성 부분에 상당하는 구성 부분에는 동일한 부호를 붙이고 설명을 생략한다.
이 반도체 믹서 회로를 업 컨버터로서 동작시킨 경우, 인덕터(71)가 IF 신호, LO 신호의 주파수에 대해 단락, RF 신호 (예를 들면 fIF+ 2fLO)의 주파수에 대해 적어도 도 1에서의 저항(51) 정도의 임피던스로 되는 경우, IF 신호나 LO 신호는 인덕터(71)에 의해 억압되어 출력되지 않는다. 이 때문에, 출력 단자(4a)에서의 스퓨리어스 성분을 억압할 수 있어, 외부에 접속되는 스퓨리어스 억압용 필터를 간략화할 수 있다는 이점이 있다. 또한, 믹서 내에서 스퓨리어스 성분을 억압할 수 있기 때문에, 원하는 파로의 변환 효율을 높일 수 있다. 또한, 저항 대신 인덕터를 이용함으로써, 저항(51)에 의한 전압의 강하가 없어지므로, 실시예 1, 2와 비교하더라도 더욱 저 전압으로 동작시키는 것이 가능해진다.
또한, 본 실시예에서는, 트랜지스터(11∼13)로서 접합형 바이폴라 트랜지스터를 이용한 경우의 예에 관하여 설명하였지만, 실시예 1과 마찬가지로, FET를 이용할 수도 있다. 또한, 실시예 1의 경우와 마찬가지로, 이 반도체 회로를 주파수 체배기로서 동작시킬 수도 있다.
실시예 4
도 5는 본 발명의 반도체 믹서 회로의 다른 예를 도시한 회로도이다. 도면 중의 도면 부호 2b는 역상의 RF 신호를 입력하는 RF 입력 단자, 4b는 4a와 쌍을 이뤄 차동 신호를 출력하는 출력 단자, 14∼16은 트랜지스터, 52는 저항이다. 또, 도 1에 도시한 구성 부분에 상당하는 구성 부분에는, 동일한 부호를 붙이고 설명을 생략한다.
이 반도체 믹서 회로는 도 1의 반도체 믹서 회로를 2개 병렬로 배치한 것이다. 즉, 트랜지스터(11, 12)로 이루어지는 제1 트랜지스터쌍과, 트랜지스터(13)와, 저항(51)에 의해 제1 반도체 믹서 회로를 구성하고 있다. 마찬가지로 하여, 트랜지스터(14, 15)로 이루어지는 제2 트랜지스터쌍과, 트랜지스터(16)와, 저항(52)에 의해 제2 반도체 믹서 회로를 구성하고 있다.
LO 입력 단자(3b)에는, LO 입력 단자(3a)에 입력되는 LO 신호의 역상 신호가 입력된다. 또한, RF 입력 단자(2b)에는, RF 입력 단자(2a)에 입력되는 RF 신호의 역상 신호가 입력된다. 그리고, 제1, 제2 반도체 믹서 회로의 출력 단자(4a, 4b)의 단자간 차동 신호로서 출력 신호가 추출된다.
이와 같은 밸런스형 구성으로 함으로써, 실시예 1의 반도체 믹서 회로와 비교하여, 출력 단자로 출력되는 RF 신호의 홀수차의 고조파, LO 신호의 짝수차와 RF 신호의 짝수차의 혼합파가 억압된다. 따라서, 고조파 믹서로서 가장 일반적인 출력 신호인 LO 신호의 2차와 RF 신호의 1차의 혼합파가 나오기 쉽다. 또한, 억압되는 스퓨리어스 성분이 많기 때문에, 반도체 믹서 회로의 출력 단자에 접속되는 스퓨리어스 억압을 위한 필터를 간략히 할 수 있다는 이점이 있다.
또, 본 실시예에서는, 다운 컨버터로서의 동작에 대해서 설명하였지만, RF 입력 단자를 IF 입력 단자로 변경하면, 업 컨버터로서 동작하여, RF 신호를 출력할 수 있다. 이 경우, 출력되는 RF 신호는 LO 신호의 짝수차와 IF 신호의 혼합파가 된다.
또한, 본 실시예에서는, 트랜지스터(11∼16)로서 접합형 바이폴라 트랜지스터를 이용한 경우의 예에 대해서 설명하였지만, 트랜지스터(11∼16)에 FET를 이용할 수도 있다. 이 경우, 콜렉터 전극은 드레인 전극, 에미터 전극은 소스 전극, 베이스 전극은 게이트 전극으로 대체하면 되고 마찬가지의 효과를 달성한다. 또한, 실시예 1의 경우와 마찬가지로, 이 반도체 회로를 주파수 체배기로서 동작시킬 수도 있다
또한, 여기서는, 도 1의 반도체 믹서 회로를 2개 병렬로 접속하여 밸런스형 회로를 구성한 경우에 대해서 설명하였지만, 도 2, 도 3의 반도체 믹서 회로를 2개 병렬로 접속한 회로이어도 되며, 마찬가지의 효과를 달성한다.

Claims (5)

  1. 반도체 회로에 있어서,
    베이스 전극에 제1 신호가 입력되는 제1 트랜지스터 및 베이스 전극에 제1 신호의 역상 신호가 입력되는 제2 트랜지스터로 이루어지며, 각각의 에미터 전극을 공통으로 함과 함께, 각각의 콜렉터 전극을 공통으로 한 트랜지스터쌍과,
    베이스 전극에 제2 신호가 입력되며, 에미터 전극이 제1 정전압 레벨에 접속되고, 콜렉터 전극이 상기 트랜지스터쌍의 공통 에미터에 접속된 제3 트랜지스터와,
    상기 트랜지스터쌍의 공통 콜렉터를 출력 부하를 통해 제2 정전압 레벨에 접속하며, 이 공통 콜렉터로부터 제3 신호를 추출하는 출력 회로
    를 구비한 반도체 회로.
  2. 삭제
  3. 삭제
  4. 반도체 회로에 있어서,
    베이스 전극에 제1 신호가 입력되는 제1 트랜지스터 및 베이스 전극에 제1 신호의 역상 신호가 입력되는 제2 트랜지스터로 이루어지며, 각각의 에미터 전극을 공통으로 함과 함께, 각각의 콜렉터 전극을 공통으로 한 제1 트랜지스터쌍과,
    베이스 전극에 제2 신호가 입력되며, 에미터 전극이 제1 정전압 레벨에 접속되고, 콜렉터 전극이 상기 제1 트랜지스터쌍의 공통 에미터에 접속된 제3 트랜지스터와,
    상기 제1 트랜지스터쌍의 공통 콜렉터를 출력 부하를 통해 제2 정전압 레벨에 접속하며, 이 공통 콜렉터로부터 제3 신호를 추출하는 제1 출력 회로와,
    베이스 전극에 제1 신호가 입력되는 제4 트랜지스터 및 베이스 전극에 상기 제1 신호의 역상 신호가 입력되는 제5 트랜지스터로 이루어지며, 각각의 에미터 전극을 공통으로 함과 함께, 각각의 콜렉터 전극을 공통으로 한 제2 트랜지스터쌍과,
    베이스 전극에 제2 신호의 역상 신호가 입력되며, 에미터 전극이 제1 정전압 레벨에 접속되고, 콜렉터 전극이 상기 제2 트랜지스터쌍의 공통 에미터에 접속된 제6 트랜지스터와,
    상기 제2 트랜지스터쌍의 공통 콜렉터를 출력 부하를 통해 상기 제2 정전압 레벨에 접속하며, 이 공통 콜렉터로부터 상기 제3 신호의 역상 신호를 추출하는 제2 출력 회로
    를 구비한 반도체 회로.
  5. 반도체 회로에 있어서,
    게이트 전극에 제1 신호가 입력되는 제1 FET 및 게이트 전극에 제1 신호의 역상 신호가 입력되는 제2 FET로 이루어지며, 각각의 소스 전극을 공통으로 함과 함께, 각각의 드레인 전극을 공통으로 한 트랜지스터쌍과,
    게이트 전극에 제2 신호가 입력되며, 소스 전극이 제1 정전압 레벨에 접속되고, 드레인 전극이 트랜지스터쌍의 공통 소스에 접속된 제3 트랜지스터와,
    상기 트랜지스터쌍의 공통 드레인을 출력 부하를 통해 제2 정전압 레벨에 접속하며, 이 공통 드레인으로부터 제3 신호를 추출하는 출력 회로
    를 구비한 반도체 회로.
KR10-2001-7002496A 1999-06-29 1999-06-29 반도체 회로 KR100390257B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1999/003455 WO2001001564A1 (fr) 1999-06-29 1999-06-29 Circuit a semiconducteur

Publications (2)

Publication Number Publication Date
KR20010106456A KR20010106456A (ko) 2001-11-29
KR100390257B1 true KR100390257B1 (ko) 2003-07-04

Family

ID=14236082

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-7002496A KR100390257B1 (ko) 1999-06-29 1999-06-29 반도체 회로

Country Status (7)

Country Link
US (1) US6329864B2 (ko)
EP (1) EP1111773B1 (ko)
JP (1) JP4056739B2 (ko)
KR (1) KR100390257B1 (ko)
DE (1) DE69920486T2 (ko)
HK (1) HK1037800A1 (ko)
WO (1) WO2001001564A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW483255B (en) * 1999-11-26 2002-04-11 Fujitsu Ltd Phase-combining circuit and timing signal generator circuit for carrying out a high-speed signal transmission
DE10004995A1 (de) * 2000-02-04 2001-08-09 Infineon Technologies Ag Analogmultiplizierer
US7031687B2 (en) * 2001-04-18 2006-04-18 Nokia Corporation Balanced circuit arrangement and method for linearizing such an arrangement
JP4167852B2 (ja) * 2001-10-22 2008-10-22 富士通株式会社 ミキサ回路、受信回路、及び周波数比較回路
US6909292B1 (en) * 2002-07-17 2005-06-21 Athena Semiconductors, Inc. Method for suppressing even order harmonics in a device that utilizes transconductors
JP2004207874A (ja) * 2002-12-24 2004-07-22 Toshiba Corp 周波数変換器及び無線通信端末装置
US7130555B2 (en) * 2003-04-01 2006-10-31 Ricoh Company, Ltd. Fixing unit having a plurality of heaters, image forming apparatus and method of determining temperature detecting position of temperature sensor
KR100539978B1 (ko) * 2003-04-28 2006-01-10 삼성전자주식회사 주파수 혼합 회로 및 방법과 고주파 수신회로 및 방법
EP1473828A1 (en) * 2003-04-30 2004-11-03 STMicroelectronics S.r.l. Phase detector and method of generating a differential signal representative of a phase-shift
US6913343B2 (en) * 2003-04-30 2005-07-05 Hewlett-Packard Development Company, L.P. Methods for forming and protecting electrical interconnects and resultant assemblies
JP2005236600A (ja) * 2004-02-19 2005-09-02 Matsushita Electric Ind Co Ltd 高周波２逓倍回路
US7986790B2 (en) 2006-03-14 2011-07-26 Starkey Laboratories, Inc. System for evaluating hearing assistance device settings using detected sound environment
KR101284943B1 (ko) * 2006-06-30 2013-07-10 엘지디스플레이 주식회사 몰드의 제조방법
JP4536737B2 (ja) * 2007-01-12 2010-09-01 ローム株式会社 ミキサ回路それを利用した電子機器
US8228112B2 (en) * 2007-07-13 2012-07-24 International Business Machines Corporation Switch with reduced insertion loss
JP6238400B2 (ja) * 2013-09-06 2017-11-29 株式会社デンソー 高調波ミキサ
JP6299637B2 (ja) * 2015-03-19 2018-03-28 三菱電機株式会社 高周波ミクサ
WO2019021425A1 (ja) 2017-07-27 2019-01-31 三菱電機株式会社 高周波ミクサ
CN107612508B (zh) * 2017-10-12 2020-12-22 机比特电子设备南京有限公司 一种基于0.13um SiGeBiCMOS工艺的三次谐波混频器
CN118786624A (zh) 2022-03-15 2024-10-15 三菱电机株式会社 高次谐波混频器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0969730A (ja) * 1995-08-30 1997-03-11 Nec Corp 周波数ミキサ回路
JPH10224152A (ja) * 1997-02-05 1998-08-21 Nec Corp バランス型ミキサのミキシング方法と回路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5809410A (en) * 1993-07-12 1998-09-15 Harris Corporation Low voltage RF amplifier and mixed with single bias block and method
JPH08265047A (ja) * 1995-01-24 1996-10-11 Matsushita Electric Ind Co Ltd 周波数変換回路
JPH09121124A (ja) * 1995-10-25 1997-05-06 Fujitsu Ltd ダブルバランス型ミキサ回路
JP3476318B2 (ja) * 1995-11-22 2003-12-10 株式会社東芝 周波数変換器およびこれを用いた無線受信機
KR100243489B1 (ko) * 1995-11-22 2000-02-01 니시무로 타이죠 주파수 변환기 및 이를 이용한 무선 수신기
JP3031260B2 (ja) * 1996-08-09 2000-04-10 日本電気株式会社 ミキサ回路
JP3392679B2 (ja) * 1997-01-28 2003-03-31 株式会社東芝 周波数変換器およびこれを用いた無線受信機
US6239645B1 (en) * 1998-08-26 2001-05-29 Nippon Telegraph & Telephone Corporation Complementary tuned mixer
US6104068A (en) * 1998-09-01 2000-08-15 Micron Technology, Inc. Structure and method for improved signal processing

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0969730A (ja) * 1995-08-30 1997-03-11 Nec Corp 周波数ミキサ回路
JPH10224152A (ja) * 1997-02-05 1998-08-21 Nec Corp バランス型ミキサのミキシング方法と回路

Also Published As

Publication number Publication date
EP1111773A1 (en) 2001-06-27
EP1111773A4 (en) 2002-11-20
WO2001001564A1 (fr) 2001-01-04
US6329864B2 (en) 2001-12-11
JP4056739B2 (ja) 2008-03-05
US20010005151A1 (en) 2001-06-28
DE69920486T2 (de) 2005-11-17
HK1037800A1 (en) 2002-02-15
KR20010106456A (ko) 2001-11-29
DE69920486D1 (de) 2004-10-28
EP1111773B1 (en) 2004-09-22

Similar Documents

Publication Publication Date Title
KR100390257B1 (ko) 반도체 회로
US6229395B1 (en) Differential transconductance amplifier
US6993310B2 (en) Current driven polyphase filters and method of operation
US7589579B2 (en) Mixer circuit
US6560451B1 (en) Square wave analog multiplier
KR100799473B1 (ko) 쵸핑 혼합기 및 직접 변환 무선 수신기
US8786330B1 (en) System and method for a frequency doubler
US6631257B1 (en) System and method for a mixer circuit with anti-series transistors
US7088169B2 (en) Low-noise, high-linearity analog multiplier
JP5128680B2 (ja) ミキサ回路
JP5385455B2 (ja) 改善されたミキサ回路
US6819913B2 (en) Low-noise frequency converter with strong rejection of image frequency
US5875392A (en) Frequency mixer circuit receiving an unbalanced signal and outputting an output voltage having a minimized offset voltage
US8344787B2 (en) Method and arrangement for a linear mixer
JP3476318B2 (ja) 周波数変換器およびこれを用いた無線受信機
US20040113679A1 (en) Amplifier-mixer device
US7002396B2 (en) Frequency converter
US20030064698A1 (en) Linearization apparatus for mixer
EP0859460B1 (en) Mixer circuit with wide dynamic range
JP3334815B2 (ja) 周波数変換回路
JPH0774546A (ja) ミクサ回路
JP2001144543A (ja) 周波数逓倍器
JPH05235664A (ja) 差動増幅回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090609

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee