JPH08265047A - 周波数変換回路 - Google Patents

周波数変換回路

Info

Publication number
JPH08265047A
JPH08265047A JP7157517A JP15751795A JPH08265047A JP H08265047 A JPH08265047 A JP H08265047A JP 7157517 A JP7157517 A JP 7157517A JP 15751795 A JP15751795 A JP 15751795A JP H08265047 A JPH08265047 A JP H08265047A
Authority
JP
Japan
Prior art keywords
transistor
frequency conversion
transistors
output
conversion circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7157517A
Other languages
English (en)
Inventor
Morikazu Sagawa
守一 佐川
Keiichiro Kuwatsuru
敬一郎 桑鶴
Kazuaki Takahashi
和晃 高橋
Giichi Mori
森　　義一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP7157517A priority Critical patent/JPH08265047A/ja
Priority to US08/592,864 priority patent/US5715532A/en
Publication of JPH08265047A publication Critical patent/JPH08265047A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45197—Pl types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1433—Balanced arrangements with transistors using bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C1/00—Amplitude modulation
    • H03C1/52—Modulators in which carrier or one sideband is wholly or partially suppressed
    • H03C1/54—Balanced modulators, e.g. bridge type, ring type or double balanced type
    • H03C1/542—Balanced modulators, e.g. bridge type, ring type or double balanced type comprising semiconductor devices with at least three electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0001—Circuit elements of demodulators
    • H03D2200/0033—Current mirrors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0088—Reduction of intermodulation, nonlinearities, adjacent channel interference; intercept points of harmonics or intermodulation products
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/12—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes
    • H03D7/125—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes with field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45251—Indexing scheme relating to differential amplifiers the dif amp has a cross coupling circuit in the source circuit of the amplifying transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

(57)【要約】 【目的】 携帯電話など各種通信機器に用いられる周波
数変換回路に関し、ＲＦ信号が大振幅になると顕著にな
る差動対トランジスタの動作点の相違に起因する歪特性
を改善し、低消費電流で低歪、高利得の周波数変換回路
を提供する。 【構成】 周波数変換主要部を構成するトランジスタＱ
１１〜Ｑ１４にＱ１５、Ｑ１６からなる歪補償回路２０
を付加し、所望ＩＦ信号成分の位相が逆な出力をトラン
スＴ２１の１次側に接続し、２次側のＩＦ信号出力端子
２１より合成出力を得る構成とすることにより、入力さ
れるＲＦ信号が大振幅になると顕著になる入力トランジ
スタの動作点の相違に起因して発生する歪の低減が図れ
るとともに高い伝達コンダクタンスが得られ、低歪で高
利得な周波数変換回路を実現。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、携帯電話など各種通信
機器に用いられる周波数変換回路に関するものである。
【０００２】
【従来の技術】近年、携帯電話など各種通信機器に用い
られる周波数変換回路は、低い電源電圧で動作するもの
が強く要望されている。これに対応して、エミッタを共
通に複数個並列に接続し、ベ−スにＲＦ、Ｌｏ信号を注
入し、そのコレクタから合成出力を得る周波数変換回路
が提案されている。
【０００３】以下、従来の周波数変換回路について説明
する。図９は従来の差周波数を得る周波数変換回路を示
すものである。
【０００４】図９において、１、２はＲＦ信号Ｖ１が印
加される入力端子、３はＬｏ信号Ｖ２が印加される入力
端子、４、５はＩＦ信号出力端子、Ｑ１〜Ｑ４は周波数
変換部を構成するトランジスタ、Ｉ１、Ｉ２は電流源、
Ｒ１はエミッタ結合抵抗、Ｒ２、Ｒ３は出力負荷抵抗、
Ｖｃｃは電圧源である。但し、各トランジスタのベ−ス
に付加するバイアス回路は省略している。
【０００５】以上のように構成された周波数変換回路に
ついて、以下その動作について説明する。トランジスタ
Ｑ１、Ｑ２は、エミッタ結合抵抗Ｒ１を経て接続された
差動対で、この差動対に入力端子１、２から入力された
ＲＦ差動信号Ｖ１が印加されている。一方、トランジス
タＱ３、Ｑ４は差動対を構成するトランジスタＱ１、Ｑ
２に並列に接続された電流バイパス用のトランジスタで
あり、入力端子３から入力されたＬｏ信号Ｖ２が印加さ
れる。この回路では、電流バイパス用のトランジスタＱ
３、Ｑ４のベ−スに印加されるＬｏ信号Ｖ２によって、
ＲＦ信号が印加されているトランジスタＱ１、Ｑ２から
なる差動対のトランスコンダクタンスを変調すること
で、混合動作即ち、周波数変換動作を行っており、その
出力は負荷抵抗Ｒ２、Ｒ３により電圧に変換され、ＩＦ
信号となって出力端子４、５に現れる出力電圧Ｖ３とし
て取り出される。出力電圧Ｖ３には、入力信号周波数成
分のみならず、入力２周波数の和差周波数成分、歪周波
数成分などが出力される。外部にフィルタを付加し、所
望の周波数成分、例えば、差周波数成分だけを取り出す
ようにしている。
【０００６】
【発明が解決しようする課題】しかしながら上記の構成
では、Ｖｃｃ＝２Ｖ程度の低い電源電圧で動作可能であ
るが、ＲＦ信号が大振幅になるとＲＦ信号入力差動対ト
ランジスタの動作点が対向するトランジスタＱ１とＱ２
では異なるので、この相違に起因して歪が発生するこ
と、また、ＲＦ信号を注入するトランジスタＱ１、Ｑ２
側からのＩＦ信号出力成分に比べ、Ｌｏ信号を注入する
トランジスタＱ３、Ｑ４側からのＩＦ信号出力成分が著
しく少ないため、その合成出力はトランジスタＱ１、Ｑ
２側からのＩＦ信号出力と同程度となり合成による出力
増加が図れないことなど周波数変換回路として課題を有
していた。
【０００７】本発明は、上記従来技術の課題を解決する
もので、低消費電流で低歪、高利得の周波数変換回路を
提供することを目的とする。
【０００８】
【課題を解決するための手段】この目的を達成するため
に本発明は、第１の信号を入力する第１、第２のトラン
ジスタから構成される差動対と、第２の信号を入力す
る、ベ−スを接続した第３、第４の電流バイパス用トラ
ンジスタと、前記第１の差動対トランジスタと前記第３
の電流バイパス用トランジスタのエミッタを、また、前
記第２の差動対トランジスタと前記第４の電流バイパス
用トランジスタのエミッタをそれぞれ接続し、接続した
エミッタの一方に第５のトランジスタのコレクタと第６
のトランジスタのベ−スを、他方に第６のトランジスタ
のコレクタと第５のトランジスタのベ−スを接続するこ
とで歪補償回路を構成し、第５、６のトランジスタのエ
ミッタに電流源を接続するとともに両者を抵抗で接続し
た回路を基本回路とし、この基本回路を単独あるいは複
数個組み合わせ周波数変換回路を構成している。
【０００９】出力の取り出しは、合成する出力が逆相の
場合には、トランスを用い、互いに位相が逆な出力をト
ランスの１次側に接続し、２次側より合成出力を得る、
または、位相が同相または近接している場合には、同相
合成を行い、合成出力が逆相であれば、前述と同様の逆
相合成を重ねて行い、出力を得る構成を有している。具
体的には、上記基本回路単独の場合には、第１、第２あ
るいは第３、第４のトランジスタのコレクタをそれぞれ
をトランスの１次側に接続し、２次側より合成出力を取
り出す、または第１、第３ならびに第２、第４のトラン
ジスタのコレクタを接続するとともに、電源から接続さ
れている負荷抵抗を経由して出力を取り出す、あるいは
それぞれをトランスの１次側に接続し、２次側より合成
出力を取り出す構成である。上記基本回路を２個組み合
わせた周波数変換回路では、同相合成を２度行い出力を
取り出す、あるいはさらにトランスを用い、逆相合成を
行い出力を取り出す構成としている。
【００１０】また、出力負荷回路は、上記のようにトラ
ンスによるインダクタ負荷のみならず、抵抗負荷ならび
に一対のＰＮＰ型トランジスタを用いた能動負荷構成を
用いている。
【００１１】
【作用】本発明は上記構成によって、周波数変換基本回
路に入力されるＲＦ信号が大振幅になると顕著になるＲ
Ｆ信号入力トランジスタの動作点の相違を、歪補償回路
を挿入することで抑圧することができるので、この相違
に起因して発生する歪の低減が図れ、低歪な周波数変換
回路が実現可能である。基本回路単独の場合には、トラ
ンスを用いた逆相合成を併用することにより、少ない消
費電流で、出力の倍増化が図れるとともに同相成分であ
るＬｏ信号は打ち消されるので、これらの成分が出力側
に漏れるのを抑圧することが可能である。また、２個の
基本回路を組み合わせて用いる場合には、ＩＣ化が容易
なトランスなしの同相合成のみでＲＦ信号、Ｌｏ信号を
除去可能である。さらに、同相合成したＩＦ信号同士は
互いに逆相なので、トランスを用いた逆相合成を併用す
れば、同相合成のみの場合に比べ２倍のＩＦ信号出力が
得られる。
【００１２】
【実施例】
（実施例１）以下、本発明の第１の実施例について、図
面を参照しながら説明する。
【００１３】図１は本発明の第１の実施例における周波
数変換回路の回路図である。図１において、１１、１２
はＲＦ信号（高周波入力信号）Ｖ１が印加される入力端
子、１３はＬｏ信号（局部発振信号）Ｖ２が入力される
入力端子、１４、１５はＩＦ信号（中間周波数信号）出
力端子、２０は歪補償回路、Ｑ１１〜Ｑ１４は周波数変
換主要部を構成するトランジスタ、Ｑ１５、Ｑ１６は歪
補償回路２０を構成するトランジスタ、Ｉ１１、Ｉ１２
は電流源、Ｒ１０はエミッタ結合抵抗、Ｒ１１、Ｒ１２
は出力負荷抵抗、Ｖｃｃは電圧源である。 なお、本実
施例も従来例と同様に各トランジスタのベ−スに付加す
るバイアス回路は省略しているが、バンドギャップ回路
とカレントミラ−回路を組み合わせた回路などを用いる
ことで供給可能である。
【００１４】以上のように構成された周波数変換回路に
ついて、その動作を説明する。本実施例はＲＦ、Ｌｏ信
号の差周波数（ＩＦ信号）を出力とする周波数変換回路
の実施例である。
【００１５】まず、入力端子１１、１２には第１の入力
信号であるＲＦ信号を、入力端子１３には第２の入力信
号であるＬｏ信号が印加される。周波数変換主要部を構
成するトランジスタＱ１１〜Ｑ１４のうち、電流バイパ
ス用のトランジスタＱ１３、Ｑ１４のベ−スに印加され
るＬｏ信号によって、ＲＦ信号が印加されるトランジス
タＱ１１、Ｑ１２からなる差動対トランジスタのトラン
スコンダクタンスが変調を受けることで、混合動作即
ち、周波数変換動作を行っている。その出力は負荷抵抗
Ｒ１２、Ｒ１３により電圧に変換され、出力端子１４、
１５から差周波数成分であるＩＦ信号が取り出される。
しかし、出力成分には、差周波数成分であるＩＦ信号の
ほかに入力信号周波数成分、入力２周波数の和周波数成
分、歪周波数成分などが出力されるが、外部にフィルタ
を付加して所望の差周波数成分だけを取り出すようにし
ている。
【００１６】以上、周波数変換回路としての基本動作
は、従来例と同様であるが、本実施例では、さらにトラ
ンジスタＱ１５、Ｑ１６から成る歪補償回路２０を付加
し、ＲＦ信号が大振幅になったときでも、動作点の相違
に基づく歪を低減し、低歪を実現している。この歪補償
回路２０の動作は以下の通りである。
【００１７】位相が互いに反転しているＲＦ入力信号の
変化に対応して、トランジスタＱ１１、Ｑ１２のエミッ
タ、ベ−ス間電圧ＶBEは非線形的な変化をするが、トラ
ンジスタＱ１１、Ｑ１２のエミッタに挿入されたトラン
ジスタＱ１５、Ｑ１６から成り、互いのベ−スが交差し
て接続される歪補償回路２０の存在により、トランジス
タＱ１１のエミッタ電流が増加すると、トランジスタＱ
１６のＶBEを減少させるとともに、トランジスタＱ１２
のエミッタ電流の減少がトランジスタＱ１５のＶBEを増
加させるように働くことにより、トランジスタＱ１１、
Ｑ１２の非線形性が相殺され、動作点の相違に基因する
歪を低減できる。
【００１８】また、歪補償回路２０を付加することで、
従来例に比べＲＦ信号の伝達コンダクタンスが高くなる
ので、得られる変換利得も大きくなる。
【００１９】以上のように本実施例によれば、周波数変
換部に歪補償回路２０を設けることにより、ＲＦ信号が
大振幅のとき顕著になる動作点の相違に起因する歪の発
生を抑圧でき、低歪特性が実現できるとともに高い変換
利得が実現が可能である。
【００２０】なお、本実施例では、差動対トランジスタ
Ｑ１１、Ｑ１２と電流バイパス用トランジスタＱ１３、
Ｑ１４のコレクタ合成出力に負荷抵抗を接続したが、差
動対トランジスタＱ１１、Ｑ１２あるいは電流バイパス
用トランジスタＱ１３、Ｑ１４のコレクタに負荷抵抗を
接続して出力を取り出してもよいことは言うまでもな
い。
【００２１】（実施例２）以下、本発明の第２の実施例
について図面を参照しながら説明する。
【００２２】図２は本発明の第２の実施例における周波
数変換回路を示している。図２において、図１と異なる
のは逆相ＩＦ信号出力をトランスを用いて合成した点で
ある。
【００２３】図２において、２１はＩＦ信号出力端子、
Ｔ２１は１次側の中点に電圧を印加するとともに、２次
側をＩＦ信号出力端子２１に接続するトランス、図１と
同じ番号を付したものは図１と同じ働きをするものであ
る。本実施例も図１と同様に各トランジスタのベ−スに
付加するバイアス回路は省略している。
【００２４】以上のように構成された周波数変換回路に
ついて、その動作を説明する。本実施例も差周波数を出
力とする周波数変換回路の実施例である。周波数変換回
路ならびに歪補償回路２０としての基本動作は図１と同
様なので、詳細な説明は省略するが、トランスＴ２１を
用いて互いに逆相なＩＦ信号出力を合成することで、２
倍の出力を得ると同時に、同相成分であるＬｏ信号を打
ち消すことができ、高い変換利得を得るとともに不要出
力であるＬｏ信号の漏洩を除去することができる。ま
た、トランスは直流損失が少ないので、負荷における直
流電圧降下が小さく、電源電圧を低く抑えることができ
る。
【００２５】以上のように本実施例によれば、周波数変
換部に歪補償回路２０を設けることにより、ＲＦ信号が
大振幅のとき顕著になる動作点の相違に起因する歪の発
生を抑圧できることはもちろんのこと、トランスＴ２１
を用いて逆相合成することで、ＩＦ信号出力を倍増でき
るとともに不要な信号成分であるＬｏ信号など同相成分
を除去することが可能である。また、トランス負荷は直
流損失の少なく、直流電圧降下が小さいので、抵抗負荷
に比べ、電源電圧を低く抑えることができる。
【００２６】なお、本実施例では、差動対トランジスタ
Ｑ１１、Ｑ１２と電流バイパス用トランジスタＱ１３、
Ｑ１４のコレクタ合成出力をトランスで逆相合成した
が、差動対トランジスタＱ１１、Ｑ１２あるいは電流バ
イパス用トランジスタＱ１３、Ｑ１４のコレクタ出力を
逆相合成してもよいことは言うまでもない。
【００２７】（実施例３）以下、本発明の第３の実施例
について図面を参照しながら説明する。図３は本発明の
第３の実施例における周波数変換回路の回路図を示して
いる。図３において、図２と異なるのは電流バイパス用
トランジスタのエミッタに歪補償調整抵抗Ｒ１３、Ｒ１
４を付加するとともに、差動対を構成するトランジスタ
Ｑ１１、Ｑ１２のコレクタから得られる逆相出力をトラ
ンスＴ３１を用いて合成した点および定電流源をトラン
ジスタＱ１７、Ｑ１８と抵抗Ｒ１７、Ｒ１８を用いて構
成した点である。
【００２８】図３において、３１はＩＦ信号出力端子、
３２はバイアス端子、Ｔ３１は１次側の中点に電圧を印
加するとともに２次側をＩＦ信号出力端子３１に接続す
るトランス、Ｒ１３、Ｒ１４は電流バイパス用トランジ
スタのエミッタに付加した歪補償調整抵抗、Ｒ１７、Ｒ
１８は定電流源抵抗、Ｑ１７、Ｑ１８は定電流源トラン
ジスタである。図１と同じ番号を付したものは図１と同
じ働きをするものである。本実施例も図１、２と同様に
各トランジスタのベ−スに付加するバイアス回路は省略
している。
【００２９】以上のように構成された周波数変換回路に
ついて、その動作を説明する。本実施例も差周波数を出
力とする周波数変換回路の実施例である。周波数変換回
路ならびに歪補償回路２０としての基本動作、トランス
Ｔ３１を用いた逆相合成による出力増加については図
１、２と同様なので、詳細な説明は省略するが、電流バ
イパス用トランジスタＱ１３、Ｑ１４のエミッタに歪補
償調整抵抗Ｒ１３、Ｒ１４を付加することで、差動対ト
ランジスタＱ１１、Ｑ１２の動作点相違に基づく歪発生
に対して電流バイパス用トランジスタＱ１３、Ｑ１４が
与える影響を緩和し、歪補償回路２０による歪補償効果
を微調整することが可能である。しかしこの歪補償調整
抵抗Ｒ１３、Ｒ１４の存在により、電流バイパス用トラ
ンジスタＱ１３、Ｑ１４側のＩＦ信号出力は減少するの
に対し、差動対トランジスタＱ１１、Ｑ１２側の出力は
その抵抗値に応じ変化する。従って、両者を合成しても
出力の合成効果は期待できず、差動対側出力をトランス
Ｔ３１を用いてＩＦ信号を逆相合成することが望まし
い。図２に示す実施例と同様にトランスを用いて逆相合
成することで、同相成分であるＬｏ信号を打ち消せると
ともにトランスは直流損失が少ないので、電源電圧を低
く抑えることができる。なお、電流バイパス用トランジ
スタＱ１３、Ｑ１４からは、出力を取り出さないので、
負荷を接続する必要はなくコレクタを直接電源に接続す
ればよい。定電流源回路を構成するトランジスタＱ１
７、Ｑ１８および抵抗Ｒ１７、Ｒ１８はバンドギャップ
回路、カレントミラ−回路などから構成されるバイアス
回路（図示せず）とバイアス端子３２で接続され、周波
数変換回路に安定電流を供給する。
【００３０】以上のように本実施例によれば、周波数変
換部に歪補償回路２０を設けることにより、ＲＦ信号が
大振幅のとき顕著になる動作点の相違に起因する歪の発
生を抑圧できることはもちろんのこと、電流バイパス用
トランジスタＱ１３、Ｑ１４のエミッタに歪補償調整抵
抗Ｒ１３、Ｒ１４を付加することで、差動対トランジス
タＱ１１、Ｑ１２の動作点相違に基づく歪発生に対して
電流バイパス用トランジスタＱ１３、Ｑ１４が与える影
響を緩和し、歪補償回路２０による歪補償効果を微調整
することができる。
【００３１】なお、本実施例では電流バイパス用トラン
ジスタＱ１３、Ｑ１４のエミッタに歪補償調整抵抗Ｒ１
３、Ｒ１４を付加することで、歪補償効果を微調整した
が、同じ効果を得るために電流バイパス用トランジスタ
Ｑ１３、Ｑ１４のエミッタ等のサイズを差動対トランジ
スタＱ１１、Ｑ１２に比べ小さくするなどしても良いこ
とは言うまでもない。
【００３２】（実施例４）以下、本発明の第４の実施例
について図面を参照しながら説明する。
【００３３】図４は本発明の第４の実施例における周波
数変換回路の回路図を示している。図４において、図２
と異なるのは、差動対と電流バイパス用トランジスタＱ
１１、Ｑ１３とＱ１２、Ｑ１４との各コレクタの接続点
に一対のＰＮＰ型トランジスタＱ４１、Ｑ４２からなる
能動負荷を接続した点、ならびに定電流源をトランジス
タＱ１７、Ｑ１８及び抵抗Ｒ１７、Ｒ１８を用いて構成
した点である。
【００３４】図４において、４１はＩＦ信号出力端子、
Ｑ４１、Ｑ４２はＰＮＰ型トランジスタから構成される
能動負荷である。図３と同じ番号を付したものは図３と
同じ働きをするものである。本実施例も図１〜３と同様
に各トランジスタのベ−スに付加するバイアス回路は省
略している。
【００３５】以上のように構成された周波数変換回路に
ついて、その動作を説明する。本実施例も差周波数を出
力とする周波数変換回路の実施例である。周波数変換回
路ならびに歪補償回路２０としての基本動作については
図１と同様なので、詳細な説明は省略するが、出力負荷
に一対のＰＮＰ型トランジスタＱ４１、Ｑ４２からなる
能動負荷構成を用いることで、差動対トランジスタＱ１
１、Ｑ１２を流れる電流を逆相合成することができ、ト
ランスを用いずに逆相合成出力を得ることが可能であ
る。
【００３６】以上のように、本実施例によれば、周波数
変換部に歪補償回路２０を設けることにより、ＲＦ信号
が大振幅のとき顕著になる動作点の相違に起因する歪の
発生を抑圧できることはもちろんのこと、周波数変換回
路の出力負荷として一対のＰＮＰ型トランジスタＱ４
１、Ｑ４２からなる能動負荷を用いることで、トランス
を用いずに逆相合成を実現することができる。
【００３７】なお、本実施例では、差動対トランジスタ
Ｑ１１、Ｑ１２と電流バイパス用トランジスタＱ１３、
Ｑ１４のコレクタ合成出力に一対のＰＮＰ型トランジス
タＱ４１、Ｑ４２を接続したが、差動対トランジスタＱ
１１、Ｑ１２あるいは電流バイパス用トランジスタＱ１
３、Ｑ１４のコレクタ出力に一対のＰＮＰ型トランジス
タを接続してもよいことは言うまでもない。
【００３８】（実施例５）以下、本発明の第５の実施例
について図面を参照しながら説明する。
【００３９】図５は本発明の第５の実施例における周波
数変換回路を示している。図５において、図１〜図４と
異なるのは、各実施例における周波数変換基本回路２個
から構成されている点である。
【００４０】図５において、５１、５２はＲＦ信号Ｖ１
が印加される入力端子、、５３、５４はＬｏ信号Ｖ２が
印加される入力端子、５５、５６はＩＦ信号出力端子、
５７はバイアス端子、６０、７０は歪補償回路、Ｑ５１
〜Ｑ５４、Ｑ６１〜Ｑ６４はそれぞれ第１、第２の周波
数変換基本回路周波数変換主要部を構成するトランジス
タ、Ｑ５５、Ｑ５６、Ｑ６５、Ｑ６６はそれぞれ第１、
第２の周波数変換基本回路用歪補償回路６０、７０を構
成するトランジスタ、Ｑ５７、Ｑ５８、Ｑ６７、Ｑ６８
は定電流源トランジスタ、Ｒ５０、Ｒ６０はエミッタ結
合抵抗、Ｒ５１、Ｒ５２は出力負荷抵抗、Ｒ５７、Ｒ５
８、Ｒ６７、Ｒ６８は定電流源抵抗、Ｖｃｃは電圧源で
ある。なお、本実施例も従来例と同様に各トランジスタ
のベ−スに付加するバイアス回路は省略している。
【００４１】以上のように構成された周波数変換器につ
いて、その動作を説明する。本実施例も差周波数を出力
とする周波数変換回路の実施例である。周波数変換回路
ならびに歪補償回路としての基本動作については図１と
同様なので、詳細な説明は省略するが、第１、第２の周
波数変換基本回路では、Ｌｏ信号もＲＦ信号と同様に両
相信号を用いているので、得られるＩＦ信号は、トラン
ジスタＱ５１、Ｑ５３の合成出力とトランジスタＱ６
２、Ｑ６４の合成出力が同相、トランジスタＱ５２、Ｑ
５４の合成出力とトランジスタＱ６１、Ｑ６３の合成出
力が同相となる。このとき、ＲＦ、Ｌｏ信号出力はとも
に逆相となる。従って、図５に示す実施例のように接続
することで、ＲＦ、Ｌｏ信号はともに打ち消され、ＩＦ
信号は倍増の合成出力が得られる。また、トランジスタ
Ｑ５１、Ｑ５３、Ｑ６２、Ｑ６４のＩＦ合成出力とトラ
ンジスタＱ５２、Ｑ５４、Ｑ６１、Ｑ６３のＩＦ合成出
力は逆相となる。
【００４２】以上のように、本実施例によれば、周波数
変換部に歪補償回路６０、７０を設けることにより、Ｒ
Ｆ信号が大振幅のとき顕著になる動作点の相違に起因す
る歪の発生を抑圧できることはもちろんのこと、周波数
変換基本回路を２個用いることで、ＩＣ化が容易にでき
る同相合成のみで、ＩＦ出力信号は２倍増されるととも
に、ＲＦ、Ｌｏ信号は抑圧することができる。
【００４３】なお、本実施例では、差動対トランジスタ
Ｑ５１、Ｑ５２、Ｑ６１、Ｑ６２と電流バイパス用トラ
ンジスタＱ５３、Ｑ５４、Ｑ６３、Ｑ６４のコレクタを
接続し、同相成分を合成した出力に負荷抵抗を接続した
が、差動対トランジスタＱ５１、Ｑ５２、Ｑ６１、Ｑ６
２あるいは電流バイパス用トランジスタＱ５３、Ｑ５
４、Ｑ６３、Ｑ６４のコレクタ出力のうち同相合成した
出力に負荷抵抗Ｒ５１、Ｒ５２を接続して出力を取り出
してもよいことは言うまでもない。
【００４４】（実施例６）以下、本発明の第６の実施例
について図面を参照しながら説明する。
【００４５】図６は本発明の第６の実施例における周波
数変換回路を示している。図６において、図５と異なる
のは逆相出力をトランスＴ６１を用いて合成した点であ
る。
【００４６】図６において、６１はＩＦ信号出力端子、
Ｔ６１は１次側の中点に電圧を印加するとともに、２次
側をＩＦ信号出力端子６１に接続するトランス、図５と
同じ番号を付したものは図５と同じ働きをするものであ
る。本実施例も図１〜図５と同様に各トランジスタのベ
−スに付加するバイアス回路は省略している。
【００４７】以上のように構成された周波数変換回路に
ついて、その動作を説明する。本実施例も差周波数を出
力とする周波数変換回路の実施例である。周波数変換回
路ならびに歪補償回路６０、７０としての基本動作は図
５と同様なので、詳細な説明は省略するが、トランスＴ
６１を用いて互いに逆相なＩＦ信号出力を合成すること
で、２倍の出力を得ると同時に、同相合成にて打ち消さ
れたＲＦ、Ｌｏ信号をさらに打ち消すことができるの
で、高い変換利得を得るとともに不要出力であるＲＦ、
Ｌｏ信号の漏洩を除去することができる。また、トラン
スは直流損失が少ないので、負荷における直流電圧降下
が小さく、電源電圧を低く抑えることができる。
【００４８】以上のように本実施例によれば、周波数変
換部に歪補償回路６０、７０を設けることにより、ＲＦ
信号が大振幅のとき顕著になる動作点の相違に起因する
歪の発生を抑圧できることはもちろんのこと、周波数変
換基本回路を２個用いることの利点はそのままに、トラ
ンスＴ６１を用いた逆相合成を用いているので、さらに
ＩＦ信号出力の倍増と不要な信号成分であるＲＦ、Ｌｏ
信号など同相成分を除去することが可能である。また、
トランス負荷は直流損失の少なく、電圧降下が小さいの
で、抵抗負荷に比べ、電源電圧を低く抑えることができ
る。
【００４９】なお、本実施例では、差動対トランジスタ
と電流バイパス用トランジスタのコレクタを接続し、同
相合成出力をトランスＴ６１で逆相合成したが、差動対
トランジスタＱ５１、Ｑ５２、Ｑ６１、Ｑ６２あるいは
電流バイパス用トランジスタＱ５３、Ｑ５４、Ｑ６３、
Ｑ６４のコレクタ出力を同相合成し、これらをさらに逆
相合成してもよいことは言うまでもない。
【００５０】（実施例７）以下、本発明の第７の実施例
について図面を参照しながら説明する。
【００５１】図７は本発明の第７の実施例における周波
数変換回路を示している。図７において、図６と異なる
のは電流バイパス用トランジスタＱ５３、Ｑ５４、Ｑ６
３、Ｑ６４のエミッタに歪補償調整抵抗Ｒ５３、Ｒ５
４、Ｒ６３、Ｒ６４を付加するとともに差動対を構成す
るトランジスタＱ５１、Ｑ５２、Ｑ６１、Ｑ６２のコレ
クタから得られる同相出力を同相合成し、これらをさら
にトランスＴ７１を用いて逆相合成した点である。
【００５２】図７において、７１はＩＦ信号出力端子、
Ｔ７１は１次側の中点に電圧を印加するとともに、２次
側をＩＦ信号出力端子７１に接続するトランス、Ｒ５
３、Ｒ５４、Ｒ６３、Ｒ６４は電流バイパス用トランジ
スタのエミッタに付加した歪補償調整抵抗である。図５
と同じ番号を付したものは図５と同じ働きをするもので
ある。本実施例も図１〜図６と同様に各トランジスタの
ベ−スに付加するバイアス回路は省略している。
【００５３】以上のように構成された周波数変換回路に
ついて、その動作を説明する。本実施例も差周波数を出
力とする周波数変換回路の実施例である。周波数変換回
路ならびに歪補償回路６０、７０としての基本動作は図
５と同様なので、詳細な説明は省略するが、電流バイパ
ス用トランジスタＱ５３、Ｑ５４、Ｑ６３、Ｑ６４のエ
ミッタに歪補償調整抵抗Ｒ５３、Ｒ５４、Ｒ６３、Ｒ６
４を付加することで、差動対トランジスタＱ５１、Ｑ５
２、Ｑ６１、Ｑ６２の動作点相違に基づく歪発生に対し
て電流バイパス用トランジスタＱ５３、Ｑ５４、Ｑ６
３、Ｑ６４が与える影響を緩和し、歪補償回路６０、７
０による歪補償効果を微調整することが可能である。し
かし、この歪補償調整抵抗Ｒ５３、Ｒ５４、Ｒ６３、Ｒ
６４の存在により、電流バイパス用トランジスタＱ５
３、Ｑ５４、Ｑ６３、Ｑ６４側のＩＦ信号出力は減少す
るのに対し、差動対トランジスタＱ５１、Ｑ５２、Ｑ６
１、Ｑ６２側の出力はその抵抗値に応じ変化する。従っ
て、両者を合成しても出力の合成効果は期待できず、差
動対トランジスタＱ５１、Ｑ５２、Ｑ６１、Ｑ６２のコ
レクタ出力のうち同相成分を同相合成した後、トランス
Ｔ７１を用いてＩＦ信号を逆相合成することが望まし
い。
【００５４】また、トランスＴ７１を用いて互いに逆相
なＩＦ信号出力を合成することで、２倍の出力を得ると
同時に、同相合成にて打ち消されたＲＦ、Ｌｏ信号など
不要成分をさらに打ち消すことができるので、高い変換
利得を得るとともに不要出力であるＲＦ、Ｌｏ信号など
の漏洩を除去することが可能である。
【００５５】以上のように本実施例によれば、周波数変
換部に歪補償回路６０、７０を設けることにより、ＲＦ
信号が大振幅のとき顕著になる動作点の相違に起因する
歪の発生を抑圧できることはもちろんのこと、電流バイ
パス用トランジスタＱ５３、Ｑ５４、Ｑ６３、Ｑ６４の
エミッタに歪補償調整抵抗Ｒ５３、Ｒ５４、Ｒ６３、Ｒ
６４を付加することで、差動対トランジスタＱ５１、Ｑ
５２、Ｑ６１、Ｑ６２の動作点相違に基づく歪発生に対
して電流バイパス用トランジスタＱ５３、Ｑ５４、Ｑ６
３、Ｑ６４が与える影響を緩和し、歪補償回路６０、７
０による歪補償効果を微調整することができる。
【００５６】なお、本実施例では電流バイパス用トラン
ジスタＱ５３、Ｑ５４、Ｑ６３、Ｑ６４のエミッタに歪
補償調整抵抗Ｒ５３、Ｒ５４、Ｒ６３、Ｒ６４を付加す
ることで、歪補償効果を微調整したが、同じ効果を得る
ために電流バイパス用トランジスタＱ５３、Ｑ５４、Ｑ
６３、Ｑ６４のエミッタ等のサイズを差動対トランジス
タＱ５１、Ｑ５２、Ｑ６１、Ｑ６２に比べ小さくするな
どしても良いことは言うまでもない。
【００５７】（実施例８）以下、本発明の第８の実施例
について図面を参照しながら説明する。
【００５８】図８は本発明の第８の実施例における周波
数変換回路を示している。図８において、図７と異なる
のは差動対トランジスタＱ５１、Ｑ５２、Ｑ６１、Ｑ６
２の同相成分を同相合成した出力に一対のＰＮＰ型トラ
ンジスタＱ８１、Ｑ８２からなる能動負荷を接続した点
である。
【００５９】図８において、８１はＩＦ信号出力端子で
ある。図７と同じ番号を付したものは図７と同じ働きを
するものである。本実施例も図１〜図７と同様に各トラ
ンジスタのベ−スに付加するバイアス回路は省略してい
る。
【００６０】以上のように構成された周波数変換回路に
ついて、その動作を説明する。本実施例も差周波数を出
力とする周波数変換回路の実施例である。周波数変換回
路ならびに歪補償回路６０、７０としての基本動作は図
７と同様なので、詳細な説明は省略するが、出力負荷に
一対のＰＮＰ型トランジスタＱ８１、Ｑ８２からなる能
動負荷構成を用いることで、差動対トランジスタＱ５
１、Ｑ５２、Ｑ６１、Ｑ６２を流れる電流を逆相合成す
ることができ、トランスを用いずに逆相合成出力を得る
ことが可能である。
【００６１】以上のように、本実施例によれば、周波数
変換部に歪補償回路６０、７０を設けることにより、Ｒ
Ｆ信号が大振幅のとき顕著になる動作点の相違に起因す
る歪の発生を抑圧できることはもちろんのこと、周波数
変換基本回路を２個用い、電流バイパス用トランジスタ
Ｑ５３、Ｑ５４、Ｑ６３、Ｑ６４のエミッタに歪補償調
整抵抗Ｒ５３、Ｒ５４、Ｒ６３、Ｒ６４を付加すること
で、歪補償効果を微調整するとともに、出力負荷として
一対のＰＮＰ型トランジスタＱ８１、Ｑ８２からなる構
成を用いることで、トランスを用いずに逆相合成出力を
得ることが可能である。
【００６２】なお、本実施例では、電流バイパス用トラ
ンジスタＱ５３、Ｑ５４、Ｑ６３、Ｑ６４のエミッタに
歪補償調整抵抗Ｒ５３、Ｒ５４、Ｒ６３、Ｒ６４を付加
し、差動対トランジスタＱ５１、Ｑ５２、Ｑ６１、Ｑ６
２の出力のうち同相成分を合成した出力に一対のＰＮＰ
型トランジスタＱ８１、Ｑ８２を接続した実施例を示し
たが、差動対、電流バイパス用トランジスタの合成出力
のうち同相成分を合成した出力に一対のＰＮＰ型トラン
ジスタから成る負荷を接続してもよいことは言うまでも
ない。
【００６３】（実施例９）以下、本発明の第９の実施例
について、図面を参照しながら説明する。
【００６４】図９は本発明の第９の実施例における周波
数変換回路の回路図である。図９において、図１の構成
と異なるのは、ＲＦ信号をトランジスタＱ１１のエミッ
タ側である入力端子６１から入力する点と、トランジス
タＱ１１、Ｑ１２のベースを容量Ｃ１１、Ｃ１２で交流
的に接地した点と、出力信号取り出すためのトランジス
タＱ１１〜Ｑ１４のコレクタの接続として、トランジス
タＱ１１とＱ１４のコレクタおよびトランジスタＱ１２
とＱ１３のコレクタを接続し、接続点から負荷抵抗とし
て、Ｒ６１、Ｒ６２を電源に接続した点である。出力信
号はトランジスタＱ１２、Ｑ１３のコレクタに接続され
た出力端子６４から取り出している。本実施例も図１〜
図８と同様に各トランジスタのベ−スに付加するバイア
ス回路は省略している。
【００６５】以上のように構成された周波数変換回路に
ついて、その動作を説明する。本実施例も差周波数を出
力とする周波数変換回路の実施例である。まず、ＲＦ信
号をトランジスタＱ１１のエミッタから入力している
が、トランジスタＱ１１のベースから入力した場合と同
様に、ＲＦとＬｏ信号の混合動作が起き、トランジスタ
Ｑ１１、Ｑ１３のコレクタにＩＦ信号成分が出力され
る。
【００６６】一方トランジスタＱ１２、Ｑ１４のエミッ
タにもトランジスタＱ１６を通ったＲＦ信号が入力され
るが、トランジスタＱ１６でＲＦ信号が反転するためコ
レクタに出力されるＩＦ信号は、トランジスタＱ１１と
Ｑ１４、ランジスタＱ１２とＱ１３がそれぞれ同相関係
になる。
【００６７】よってトランジスタＱ１１とＱ１４のコレ
クタ、トランジスタＱ１２とＱ１３のコレクタを接続す
ることで、ＩＦ信号を合成することができる。特に３次
相互歪成分については歪補償回路の動作により、トラン
ジスタＱ１２とＱ１３のコレクタ端では、ほぼ同振幅で
逆位相の成分が現れる。
【００６８】よって出力端子６４では、所望のＩＦ信号
は合成され、歪成分は打ち消されて出力されるため周波
数変換回路として低歪な特性を実現することができる。
【００６９】また、ＲＦ信号をトランジスタＱ１１のエ
ミッタ側から入力することにより、入力インピーダンス
をほぼ５０Ωに近い値に設定することができるため入力
整合回路を必要としないという特徴も持つ。
【００７０】なお、本実施例では、ＲＦ信号を片相でト
ランジスタＱ１１のエミッタ側から入力しているが、ト
ランジスタＱ１２のエミッタと合わせて差動で入力して
もよい。またＬｏ信号についてもトランジスタＱ１１と
Ｑ１２のベースに差動信号を入力してもよい。さらに出
力信号としてトランジスタＱ１１とＱ１４のコレクタ成
分と合わせて利用してもよい。
【００７１】なお、本実施例では、トランジスタＱ１１
とＱ１４およびトランジスタＱ１２とＱ１３のコレクタ
同士を接続しているが、コレクタを接続せずそれぞれ個
別に負荷回路を接続してもよい。また本実施例では、負
荷回路として抵抗を用いているがインダクタなどのリア
クタンス素子や、能動素子を用いてもよいことは言うま
でもない。
【００７２】なお、第１〜第９の本実施例では差周波数
を得る周波数変換回路の実施例を示したが、和周波数を
得る周波数変換回路にも適用できることは言うまでもな
い。
【００７３】
【発明の効果】以上のように本発明は、第１の信号を入
力する第１、第２のトランジスタから構成される差動対
と、第２の信号を入力する、ベ−スを接続した第３、第
４の電流バイパス用トランジスタと、前記第１の差動対
トランジスタと前記第３の電流バイパス用トランジスタ
のエミッタを、また、前記第２の差動対トランジスタと
前記第４の電流バイパス用トランジスタのエミッタをそ
れぞれ接続し、接続したエミッタの一方に第５のトラン
ジスタのコレクタと第６のトランジスタのベ−スを、他
方に第６のトランジスタのコレクタと第５のトランジス
タのベ−スを接続することで歪補償回路を構成し、第
５、６のトランジスタのエミッタに電流源を接続すると
ともに両者を抵抗で接続した回路を基本回路とし、この
基本回路を単独あるいは複数個組み合わせ周波数変換回
路を構成し、出力の取り出しは、合成する出力が逆相の
場合には、トランスを用い、互いに位相が逆な出力をト
ランスの１次側に接続し、２次側より合成出力を得る、
または位相が同相または近接している場合には、同相合
成を行い、合成出力が逆相であれば、前述と同様の逆相
合成を重ねて行い、出力を得る構成を有することで、周
波数変換基本回路に入力されるＲＦ信号が大振幅になる
と顕著になる入力トランジスタの動作点の相違を抑圧す
ることができるので、この相違に起因して発生する歪の
低減が図れ、低歪な周波数変換回路が実現可能である。
【００７４】また、基本回路単独の場合には、トランス
を用いた逆相合成を併用することにより、少ない消費電
流で、ＩＦ信号出力の倍増化が図れるとともに同相成分
であるＬｏ信号は打ち消されるので、これらの成分が出
力側に漏れるのを抑圧することが可能となる。
【００７５】２個の基本回路を組み合わせて用いる場合
には、トランスなしの同相合成のみでＲＦ信号、Ｌｏ信
号を除去可能である。さらに、同相合成したもの同士は
互いに逆相なので、トランスを併用すれば同相合成のみ
の場合に比べ２倍の出力が得られるなど、低消費電流で
低歪、高利得の周波数変換回路を実現することができ
る。
【図面の簡単な説明】
【図１】本発明の第１の実施例における周波数変換回路
の回路図
【図２】本発明の第２の実施例における周波数変換回路
の回路図
【図３】本発明の第３の実施例における周波数変換回路
の回路図
【図４】本発明の第４の実施例における周波数変換回路
の回路図
【図５】本発明の第５の実施例における周波数変換回路
の回路図
【図６】本発明の第６の実施例における周波数変換回路
の回路図
【図７】本発明の第７の実施例における周波数変換回路
の回路図
【図８】本発明の第８の実施例における周波数変換回路
の回路図
【図９】本発明の第９の実施例における周波数変換回路
の回路図
【図１０】従来の周波数変換回路の回路図
【符号の説明】
１１、１２、５１、５２ ＲＦ信号入力端子 １３、５３、５４ Ｌｏ信号入力端子 １４、１５、２１、３１、４１、５５、５６、６１、７
１、８１ ＩＦ信号出力端子 ２０、６０、７０ 歪補償回路 ３２、５７ バイアス端子 Ｉ１１、Ｉ１２ 定電流源 Ｒ１０、Ｒ５０、Ｒ６０ エミッタ結合抵抗 Ｒ１１、Ｒ１２、Ｒ５１、Ｒ５２ 出力負荷抵抗 Ｒ１３、Ｒ１４、Ｒ５３、Ｒ５４、Ｒ６３、Ｒ６４ 歪
補償調整抵抗 Ｒ１７、Ｒ１８、Ｒ５７、Ｒ５８、Ｒ６７、Ｒ６８ 定
電流源抵抗 Ｔ２１、Ｔ３１、Ｔ６１、Ｔ７１ トランス Ｑ１１〜Ｑ１４、Ｑ５１〜Ｑ５４、Ｑ６１〜Ｑ６４ 周
波数変換主要部トランジスタ Ｑ１５、Ｑ１６、Ｑ５５、Ｑ５６、Ｑ６５、Ｑ６６ 歪
補償回路トランジスタ Ｑ１７、Ｑ１８、Ｑ５７、Ｑ５８、Ｑ６７、Ｑ６８ 定
電流源トランジスタ Ｑ４１、Ｑ４１、Ｑ８１、Ｑ８２ ＰＮＰ型トランジス
タ負荷 Ｖｃｃ 電圧源
───────────────────────────────────────────────────── フロントページの続き (72)発明者 森 義一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 電源に接続する出力負荷回路と、第１の
    信号を入力する第１、第２のトランジスタから構成され
    る差動対と、第２の信号を入力する、ベ−スを互いに接
    続した電流バイパス用の第３、第４のトランジスタと、
    前記第１のトランジスタと前記第３のトランジスタのエ
    ミッタを、また前記第２のトランジスタと前記第４のト
    ランジスタのエミッタをそれぞれ接続し、当該接続した
    エミッタの一方に第５のトランジスタのコレクタと第６
    のトランジスタのベ−スを、当該接続したエミッタの他
    方に前記第６のトランジスタのコレクタと前記第５のト
    ランジスタのベ−スを接続した歪補償回路と、前記第５
    のトランジスタのエミッタに接続された第１の電流源
    と、前記第６のトランジスタのエミッタに接続された第
    ２の電流源と、前記第５、６のトランジスタのエミッタ
    間に接続された抵抗とを具備する周波数変換回路。
  2. 【請求項２】 第３、第４のトランジスタのサイズが第
    １、第２のトランジスタのサイズに比べ小さいことを特
    徴とする請求項１記載の周波数変換回路。
  3. 【請求項３】 第３、第４のトランジスタのエミッタに
    それぞれ抵抗を付加したことを特徴とする請求項１記載
    の周波数変換回路。
  4. 【請求項４】 請求項１記載の周波数変換回路を２個設
    け、当該互いの回路の同相出力成分を加算したことを特
    徴とする周波数変換回路。
  5. 【請求項５】 第３、第４のトランジスタのサイズが、
    第１、第２のトランジスタのサイズに比べ小さいことを
    特徴とする請求項４記載の周波数変換回路。
  6. 【請求項６】 請求項３記載の周波数変換回路を２個設
    け、当該互いの回路の同相出力成分を加算したことを特
    徴とする周波数変換回路。
  7. 【請求項７】 出力負荷回路は、第１、第２あるいは第
    ３、第４のトランジスタのコレクタと、電源との間に接
    続された抵抗であり、当該接続点より出力を取り出すこ
    とを特徴とする請求項１〜６のいずれかに記載の周波数
    変換回路。
  8. 【請求項８】 出力負荷回路は、第１のトランジスッタ
    と第３のトランジスタ、第２のトランジスタと第４のト
    ランジスタのコレクタを接続するとともに、それぞれ電
    源との間に接続された抵抗であり、当該接続点より出力
    を取り出すことを特徴とする請求項１〜６のいずれかに
    記載の周波数変換回路。
  9. 【請求項９】 電源に接続する出力負荷回路は、前記差
    動対あるいは前記電流バイパス用トランジスタのコレク
    タ出力のうち、所望信号成分の位相が逆な出力をトラン
    スの１次側に接続するとともに中点から電源を供給し
    て、トランスの２次側より出力を取り出す回路であるこ
    とを特徴とする請求項１〜６のいずれかに記載の周波数
    変換回路。
  10. 【請求項１０】 出力負荷回路は、第１、第２、第３、
    第４のトランジスタのコレクタを接続した合成出力のう
    ち、所望信号成分の位相が逆な合成出力をトランスの１
    次側に接続するとともに中点から電源を供給して、トラ
    ンスの２次側より出力を取り出す回路であることを特徴
    とする請求項１〜６のいずれかに記載の周波数変換回
    路。
  11. 【請求項１１】 出力負荷回路は、一方のトランジスタ
    のコレクタとベ−スならびに他方のトランジスタのベ−
    スが接続された一対のＰＮＰ型トランジスタのエミッタ
    を電源に、コレクタを第１、第２のあるいは第３、第４
    のトランジスタのコレクタ出力のうち、所望信号成分の
    位相が逆な出力と接続し、ベ−スがコレクタと接続され
    ていない側のＰＮＰトランジスタのコレクタから出力を
    取り出す回路であることを特徴とする請求項１〜６のい
    ずれかに記載の周波数変換回路。
  12. 【請求項１２】 出力負荷回路は、一方のトランジスタ
    のコレクタとベ−スならびに他方のトランジスタのベ−
    スが接続された一対のＰＮＰ型トランジスタの両エミッ
    タを電源に、コレクタを第１、第２、第３、第４のトラ
    ンジスタのコレクタと接続した合成出力のうち、所望信
    号成分の位相が逆な合成出力と接続し、ベ−スがコレク
    タと接続されていない側のＰＮＰトランジスタのコレク
    タから出力を取り出す回路であることを特徴とする請求
    項１〜６のいずれかに記載の周波数変換回路。
  13. 【請求項１３】 電流源は、トランジスタのベ−スをバ
    ンドギャップ回路から成る電源回路に、コレクタを歪補
    償回路に、エミッタを抵抗を介して接地した回路である
    ことを特徴とする請求項１〜６のいずれかに記載の周波
    数変換回路。
  14. 【請求項１４】 電源に接続する出力負荷回路と、第１
    の信号を入力する第１、第２のトランジスタから構成さ
    れる差動対と、第２の信号を入力する、ベ−スを互いに
    接続した電流バイパス用の第３、第４のトランジスタ
    と、前記第１のトランジスタと前記第３のトランジスタ
    のエミッタを、また前記第２のトランジスタと前記第４
    のトランジスタのエミッタをそれぞれ接続し、当該接続
    したエミッタの一方に第５のトランジスタのコレクタと
    第６のトランジスタのベ−スを、当該接続したエミッタ
    の他方に前記第６のトランジスタのコレクタと前記第５
    のトランジスタのベ−スを接続した歪補償回路と、前記
    第５のトランジスタのエミッタに接続された第１の電流
    源と、前記第６のトランジスタのエミッタに接続された
    第２の電流源と、前記第５、６のトランジスタのエミッ
    タ間に接続された抵抗とを具備し、前記第１の信号を前
    記第１および第２のトランジスタのエミッタから入力
    し、前記第２の信号を前記第３、第４のトランジスタの
    ベースから入力することを特徴とする周波数変換回路。
  15. 【請求項１５】 第１の信号を第１または第２のトラン
    ジスタのエミッタのどちらか片方から入力したことを特
    徴とする請求項１４記載の周波数変換回路。
  16. 【請求項１６】 第１の信号を第１および第２のトラン
    ジスタのエミッタから差動信号で入力したことを特徴と
    する請求項１４記載の周波数変換回路。
  17. 【請求項１７】 電源に接続する出力負荷回路は、第１
    のおよび第４のトランジスタのコレクタを接続し、第２
    および第３のトランジスタのコレクタを接続し、それぞ
    れ電源からの抵抗を接続し、接続点より出力を取り出す
    回路であることを特徴とする請求項１４記載の周波数変
    換回路。
  18. 【請求項１８】 第１の信号を第１のトランジスタのエ
    ミッタから入力し、出力を第２のトランジスタのコレク
    タから取り出すことを特徴とする請求項１７記載の周波
    数変換回路。
JP7157517A 1995-01-24 1995-06-23 周波数変換回路 Pending JPH08265047A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP7157517A JPH08265047A (ja) 1995-01-24 1995-06-23 周波数変換回路
US08/592,864 US5715532A (en) 1995-01-24 1996-01-24 Frequency converter apparatus with distortion compensating circuit

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7-9090 1995-01-24
JP909095 1995-01-24
JP7157517A JPH08265047A (ja) 1995-01-24 1995-06-23 周波数変換回路

Publications (1)

Publication Number Publication Date
JPH08265047A true JPH08265047A (ja) 1996-10-11

Family

ID=26343743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7157517A Pending JPH08265047A (ja) 1995-01-24 1995-06-23 周波数変換回路

Country Status (2)

Country Link
US (1) US5715532A (ja)
JP (1) JPH08265047A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990024433A (ko) * 1997-09-02 1999-04-06 윤종용 믹서회로
KR100505568B1 (ko) * 1997-11-18 2005-10-26 삼성전자주식회사 믹서회로
US7598787B2 (en) 2005-10-07 2009-10-06 Samsung Electronics Co., Ltd. Signal generation apparatus, frequency converting apparatus, and receiver

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100243489B1 (ko) * 1995-11-22 2000-02-01 니시무로 타이죠 주파수 변환기 및 이를 이용한 무선 수신기
US6125272A (en) * 1998-09-25 2000-09-26 Motorola, Inc. Method and apparatus providing improved intermodulation distortion protection
WO2000027026A2 (en) * 1998-11-04 2000-05-11 Koninklijke Philips Electronics N.V. Combined cmos mixer and circuit
KR100390257B1 (ko) * 1999-06-29 2003-07-04 미쓰비시덴키 가부시키가이샤 반도체 회로
FR2798234B1 (fr) * 1999-09-03 2001-11-23 St Microelectronics Sa Dispositif de transposition de frequence a faible fuite de signal d'oscillateur local et procede correspondant de reduction de fuite
US6426669B1 (en) * 2000-08-18 2002-07-30 National Semiconductor Corporation Low voltage bandgap reference circuit
DE10134754A1 (de) * 2001-07-17 2003-02-06 Infineon Technologies Ag Multipliziererschaltung
JP4920162B2 (ja) * 2001-09-04 2012-04-18 株式会社東芝 周波数変換器及びこの周波数変換器を使用した通信装置
JP4080298B2 (ja) * 2002-10-29 2008-04-23 松下電器産業株式会社 増幅器
FR2847744A1 (fr) * 2002-11-26 2004-05-28 St Microelectronics Sa Procede de reduction de la non-linearite d'ordre deux d'un dispositif de transposition de frequence et dispositif correspondant
AU2003297006A1 (en) * 2002-12-11 2004-06-30 R.F. Magic, Inc. Signal distribution system cascadable agc device and method
KR100677146B1 (ko) * 2004-10-30 2007-02-02 삼성전자주식회사 Ｉ／ｑ 직교 복조기
WO2008070321A2 (en) * 2006-10-24 2008-06-12 Teetzel Andrew M Rf system linearizer using controlled complex nonlinear distortion generators
US8035447B2 (en) * 2007-08-21 2011-10-11 Qualcomm, Incorporated Active circuits with load linearization
US8848824B2 (en) * 2008-03-07 2014-09-30 Andrew M. Teetzel High efficiency RF system linearizer using controlled complex nonlinear distortion generators
CN105703713B (zh) * 2016-01-14 2019-01-22 清华大学 低三阶交调失真的有源Gilbert混频器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5474618A (en) * 1977-11-28 1979-06-14 Toshiba Corp Frequency conversion circuit
JPS54138319A (en) * 1978-04-20 1979-10-26 Toshiba Corp Frequency conversion circuit
US4416024A (en) * 1979-12-17 1983-11-15 Sanyo Electric Co., Inc. Distortion reducing circuit in FM receiver
US4344188A (en) * 1980-10-09 1982-08-10 Matsushita Electric Industrial Co., Ltd. Balanced modulator
NL8302481A (nl) * 1983-07-12 1985-02-01 Philips Nv Hf-afsteminrichting voorzien van een schakelende mengtrap en een afstemoscillator.
JPH0417405A (ja) * 1990-05-10 1992-01-22 Alps Electric Co Ltd ミキサ回路
JP2507681B2 (ja) * 1990-07-10 1996-06-12 株式会社東芝 Ｆｍ復調回路
US5361409A (en) * 1991-03-12 1994-11-01 Watkins Johnson Company FET mixer having transmission line transformer
US5379457A (en) * 1993-06-28 1995-01-03 Hewlett-Packard Company Low noise active mixer
US5448772A (en) * 1994-08-29 1995-09-05 Motorola, Inc. Stacked double balanced mixer circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990024433A (ko) * 1997-09-02 1999-04-06 윤종용 믹서회로
KR100505568B1 (ko) * 1997-11-18 2005-10-26 삼성전자주식회사 믹서회로
US7598787B2 (en) 2005-10-07 2009-10-06 Samsung Electronics Co., Ltd. Signal generation apparatus, frequency converting apparatus, and receiver

Also Published As

Publication number Publication date
US5715532A (en) 1998-02-03

Similar Documents

Publication Publication Date Title
JPH08265047A (ja) 周波数変換回路
Kinget et al. A 1-GHz CMOS up-conversion mixer
US20050208920A1 (en) Current driven polyphase filters and method of operation
JPH0746045A (ja) 低雑音能動ミキサ
GB2321149A (en) Low voltage mixer
US7710185B2 (en) Tuneable circuit for canceling third order modulation
JP4536528B2 (ja) 差動用低雑音バイアス回路及び差動信号処理装置
JPH11308054A (ja) 二重平衡変調器及び直交変調器
US11374536B2 (en) Zero IF transmitter with decoupling between mixer and programmable gain stage
US7043220B1 (en) Image-rejection mixer having high linearity and high gain
US6100758A (en) Low noise resistively matched amplifier
US7424281B1 (en) Image-rejection mixers having high linearity and high gain and RF circuits using the same
US5736840A (en) Phase shifter and communication system using the phase shifter
US7565128B2 (en) High performance low noise amplifier
US6594504B1 (en) Frequency transposition device having low local oscillator signal leakage and corresponding leakage reduction process
KR100630626B1 (ko) 출력신호의 왜곡을 방지할 수 있는 믹서 및 주파수변환방법
US5821802A (en) Transformer-coupled mixer circuit
JP3510806B2 (ja) 周波数変換回路及び高周波無線通信装置
JP4393926B2 (ja) ミキサ回路
Debono et al. On the design of low-voltage, low-power CMOS analog multipliers for RF applications
US5650714A (en) Orthogonal signal generation system
EP0859460B1 (en) Mixer circuit with wide dynamic range
JPH06177654A (ja) 平衡変調回路
JP6921358B2 (ja) ミクサ
JP4772723B2 (ja) 高周波受信機