KR100677146B1 - Ｉ／ｑ 직교 복조기 - Google Patents

Ｉ／ｑ 직교 복조기 Download PDF

Info

Publication number
KR100677146B1
KR100677146B1 KR1020040087593A KR20040087593A KR100677146B1 KR 100677146 B1 KR100677146 B1 KR 100677146B1 KR 1020040087593 A KR1020040087593 A KR 1020040087593A KR 20040087593 A KR20040087593 A KR 20040087593A KR 100677146 B1 KR100677146 B1 KR 100677146B1
Authority
KR
South Korea
Prior art keywords
terminal
signal
input
transistor
mixer
Prior art date
Application number
KR1020040087593A
Other languages
English (en)
Other versions
KR20060038518A (ko
Inventor
김대연
류재영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040087593A priority Critical patent/KR100677146B1/ko
Priority to US11/139,570 priority patent/US20060091944A1/en
Priority to EP05256459A priority patent/EP1653695A3/en
Priority to CNA2005101146336A priority patent/CN1767372A/zh
Publication of KR20060038518A publication Critical patent/KR20060038518A/ko
Application granted granted Critical
Publication of KR100677146B1 publication Critical patent/KR100677146B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/26—Circuits for superheterodyne receivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/007—Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0084—Lowering the supply voltage and saving power

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Superheterodyne Receivers (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

무선통신의 수신부에 있어서, 입력 RF 신호의 주파수를 변환하여 I/Q 신호를 출력하고 저전력, 저잡음 특성을 갖는 I/Q 직교 복조기가 개시된다.
본 발명에 따른 I/Q 직교 복조기는 입력 RF 전압 신호를 전류 신호로 변환하는 트랜스컨덕턴스 입력단을 I 믹서와 Q 믹서가 공유하고, 상기 I 믹서와 Q 믹서가 상기 트랜스컨덕턱스 입력단으로부터 출력되는 전류 형태의 RF 신호를 입력받아서, I 신호 및 Q 신호를 출력하는 것을 특징으로 한다.
본 발명에 의하면, I 믹서와 Q 믹서가 입력단을 공유함으로써 전력 소모량을 줄일 수 있으며, 수신부의 잡음 지수를 감소시키고, 변환 이득은 증가시킬 수 있다.

Description

Ｉ／Ｑ 직교 복조기{I/Q quadrature demodulator}
도 1은 종래의 직접 변환 방식에 따른 무선통신 수신부의 구성을 개략적으로 나타낸 블록도.
도 2는 상기 도 1의 I 믹서에 적용되는 종래의 기술에 의한 폴디드 믹서의 일 예를 나타낸 도면.
도 3은 상기 도 1의 Q 믹서에 적용되는 종래의 기술에 의한 폴디드 믹서의 일 예를 나타낸 도면.
도 4는 본 발명에 따른 I/Q 직교 복조기의 블록도.
도 5는 상기 도 4를 구체화한, 본 발명의 일 실시예에 따른 I/Q 직교 복조기의 회로도.
도 6은 상기 도 4를 구체화한, 본 발명의 다른 실시예에 따른 I/Q 직교 복조기의 회로도.
도 7은 본 발명에 따른 I/Q 직교 복조기와 종래의 기술에 따른 I/Q 직교 복조기의 잡음 지수 곡선을 나타낸 그래프.
본 발명은 무선통신 수신부에 사용되는 복조기(Demodulator)에 관한 것으로, 보다 상세히는 입력 RF(Radio Frequency) 신호의 주파수를 변환하고 저전력, 저잡음 특성을 갖는 I/Q 직교 복조기에 관한 것이다.
최근에 무선통신분야는 급격한 발전을 이루었다. 특히, 반도체 기술의 발달은 무선통신에 사용되는 전자소자의 소형화, 집적화에 기여하였다. 무선단말기에 사용되는 전자소자에서 중요한 문제 중 한 가지는, 소모되는 전력을 감소시킴으로써 무선단말기의 사용시간을 늘이는 것이다.
일반적으로 무선통신 시스템에서는, 송신부에서 정보가 높은 주파수를 갖는 반송파(carrier) 주파수에 실려 변조(modulation)되어 전송되면, 수신부에서 상기 변조된 RF 신호를 낮은 주파수로 변환하고, 소정의 해석 수단을 이용하여 저주파수 신호에 포함된 정보를 복원한다.
상기 무선통신의 수신부에는 헤테로다인(superheterodyne) 방식과 직접 변환(direct-conversion) 방식이 있다.
상기 헤테로다인 방식은 반송파 주파수를 기저대역(baseband) 주파수로 직접 변환하지 않고, 중간 주파수(Intermediate Frequency, 이하 "IF"라 한다.)로 변환하여 처리한 다음 다시 기저대역 주파수로 변환하는 시스템으로, 현재 많은 통신 시스템에서 사용되고 있다.
상기 직접 변환 방식은 IF를 거치지 않고, 반송파 주파수를 기저대역 주파수로 바로 변환하는 방식으로, IF처리를 위한 대역통과필터(Band Pass Filter:BPF), 다운 컨버터, 국부 발진기(Local Oscillator:LO)를 제거할 수 있으므로 시스템을 간단하게 할 수 있다. 이러한 직접 변환 방식은 최근의 무선 LAN(802.11 a/b/g) 등을 위한 단말기에 적용되어 그 사용이 증가되고 있는 추세이다.
도 1은 종래의 직접 변환 방식에 따른 무선통신 수신부의 구성을 개략적으로 나타낸 블록도이다.
도 1을 참조하면, 무선통신 수신부는 RF 신호를 수신하기 위한 안테나(ANT)와, 상기 안테나를 통해 수신된 RF 신호중에서 원하는 주파수 대역의 신호를 추출하기 위한 대역통과필터(10)와, 상기 대역통과필터(10)를 거친 RF 신호의 잡음을 최소화하여 증폭하는 저잡음 증폭기(Low Noise Amplifier:LNA)(20)와, 소정의 주파수를 갖는 발진 신호를 발생하는 국부 발진기(LO)(40)와, 상기 국부 발진기(40)에서 출력된 신호와 상기 저잡음 증폭기(20)에서 출력되는 신호를 이용하여 입력 RF 신호의 주파수를 변환하고, 동위상 신호(In-phase 신호, 이하 "I 신호"라고 한다.) 및 상기 I 신호와 90°의 위상차를 갖는 직교위상 신호(Quadrature phase신호, 이하 "Q 신호"라고 한다.)를 출력하는 복조기(30)를 포함한다. 널리 알려진 바와 같이, 상기 복조기(30)에서 출력되는 I 신호 및 Q 신호는 입력 RF 신호의 주파수와 상기 국부 발진기(40)의 출력 주파수의 차이에 해당하는 주파수를 갖는다.
상기 복조기(30)는 입력 RF 신호와 상기 국부 발진기(40)에서 출력되는 발진 신호를 입력받아 처리하여, 입력 RF 신호의 주파수를 변환하는 I 믹서(I mixer)(32)와, Q 믹서(Q mixer)(34)를 포함한다. 상기 I 믹서(32)와 Q 믹서(34)는 상기 국부 발진기(40)에서 출력되는 발진 신호에 의하여 온/오프되는 트랜지스터 등으로 구성되어 입력 RF 신호의 주파수를 변환하며, 각각 I 신호와 Q 신호를 출력한다.
입력 RF 신호의 주파수를 변환하는 상기 I 믹서(32) 및 Q 믹서(34)는 수신기 전체의 이득, 잡음 등에 큰 영향을 미치는 중요한 구성 요소이다. 상기 믹서는 변환 이득, 국부 발진기의 성능, 선형성, 잡음 지수(Noise Figure:NF), 공급 전압 및 소비 전력 등의 각 요소를 고려하여 설계된다.
당업계에 널리 알려진 종래 기술에 따른 믹서의 일 예로서 길버트 믹서(Gilbert Mixer)가 있다. 상기 길버트 믹서는 캐스코드(cascode) 구조를 이용한 형태로서, 안정적이고 우수한 선형성을 나타내지만 상대적으로 높은 동작 전압을 요구한다. 상기 헤테로다인 방식의 수신기에서는 상기 길버트 믹서가 많이 사용되기도 하지만, 상기 직접 변환 방식의 수신기에서는 폴디드 믹서(foled mixer)가 더 유리하다. 이는 폴디드 믹서가 길버트 믹서에 비하여 잡음 특성이 더 좋고, 낮은 전압에서 동작할 수 있기 때문이다.
도 2는 상기 도 1의 I 믹서(32)에 적용되는 종래의 기술에 의한 폴디드 믹서의 일 예를 나타낸 도면이고, 도 3은 상기 도 1의 Q 믹서(34)에 적용되는 종래의 기술에 의한 폴디드 믹서의 일 예를 나타낸 도면이다.
도 2를 참조하면, 폴디드 믹서 타입의 상기 I 믹서(32)는 입력된 RF 전압신호를 전류로 변환하는 트랜스컨덕턴스부(transconductance stage)(52)와, 국부 발진기(LO)에서 출력되는 차분 동위상 발진 신호(LOI+,LOI-)에 의하여 온/오프되어 상기 트랜스컨덕턴스부(52)에서 전류 형태로 변환되어 출력되는 RF 신호의 주파수를 변환하는 스위칭패어부(switching pair stage)(54)를 포함한다.
상기 트랜스컨덕턴스부(52)는 전류 공급원(I1,I2)에 의하여 바이어스되어, 입력되는 RF 신호의 차분 전압 신호(RF+,RF-)를 전류 신호로 변환하는 NMOS 트랜지스터(N1,N2)를 포함한다.
상기 스위칭패어부(54)는 국부 발진기(LO)에서 출력되는 차분 동위상 발진 신호(LOI+, LOI-)에 의하여 구동되어 RF 신호의 주파수를 변환하는 PMOS 트랜지스터(P1 내지 P4)를 포함한다.
도 3을 참조하면, 폴디드 믹서 타입의 상기 Q 믹서(34)는 상기 도 2의 I믹서(32)와 유사하게, 트랜스컨덕턴스부(62)와 스위칭패어부(64)를 포함한다. 다만, 상기 Q 믹서(34)는 상기 I 믹서(32)의 스위칭패어부(54)를 구동하는 차분 동위상 발진 신호(LOI+, LOI-)와 90°의 위상차를 갖는 차분 직교위상 발진 신호(LOQ+, LOQ-)를 입력받아서 상기 스위칭패어부(64)를 구동함으로써, 입력 RF 신호의 주파수를 변환한다는 차이점만 있다.
즉, 상기 I 믹서(32)와 Q 믹서(34)의 스위칭패어부(54,64)를 구동하는 LO 주파수는 동일하고, 다만 LOI와 LOQ 사이의 위상만이 90°차이가 난다.
상기한 바와 같은 구성을 갖는 상기 I 믹서(32)와 Q 믹서(34)는, 입력 RF 신호를 국부 발진기로부터 출력되는 발진 신호를 이용하여 주파수 변환하고, 90°의 위상차를 갖는 차분 신호(differential signal) I 신호(I+,I-)와, Q 신호(Q+,Q-)를 출력하게 된다.
그러나, 종래의 기술에 의하면, 동일한 구성을 갖는 트랜스컨덕턴스부가 I 믹서와 Q 믹서에 각각 형성된다. 상기 트랜스컨덕턴스부는 I/Q 직교 복조기에서 소모되는 전력량의 대다수를 차지하는 부분이다. 따라서, 종래의 기술에 따른 I/Q 직교 복조기에 의하면 2개의 트랜스컨덕턴스부를 I 믹서와 Q 믹서에 각각 형성함으로써, 전력소모가 큰 문제점이 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 본 발명이 이루고자 하는 기술적 과제는 I/Q 직교 복조기에서 소모되는 전력량을 줄임으로써, 무선통신 단말기의 사용시간을 늘이는 I/Q 직교 복조기를 제공하는 것이다.
또한, 본 발명이 이루고자 하는 기술적 과제는 전력소모량을 줄이면서 잡음특성을 향상시킴으로써 수신성능을 향상시키는 I/Q 직교 복조기를 제공하는 것이다.
상기한 바와 같은 기술적 과제를 해결하기 위한 본 발명인 I/Q 직교 복조기는 입력되는 RF 신호의 전압에 대응하여 전류를 출력하며, I 믹서와 Q 믹서에 의해 공유되는 입력단; 상기 입력단으로부터 출력되는 전류신호의 주파수를 변환하여, 차분 동위상 중간주파수 신호를 출력하는 I 믹서; 및 상기 입력단으로부터 출력되는 전류신호의 주파수를 변환하여, 차분 직교위상 중간주파수 신호를 출력하는 Q 믹서를 포함한다.
다른 측면에서, 본 발명인 I/Q 직교 복조기는 입력되는 RF 신호의 전압에 대응하여 전류를 출력하며, I 믹서와 Q 믹서에 의해 공유되는 입력단; 상기 입력단과 연결되고, 국부 발진기에서 출력되는 차분 동위상 발진 신호를 입력받아 RF 신호의 주파수를 변환하여 I 신호를 출력하는 I 믹서; 및 상기 입력단과 연결되고, 국부 발진기에서 출력되는 차분 직교위상 발진 신호를 게이트 단자로 입력받아 RF 신호의 주파수를 변환하여 Q 신호를 출력하는 Q 믹서를 포함한다.
또 다른 측면에서, 본 발명인 I/Q 직교 복조기는 입력되는 RF 신호의 전압에 대응하여 전류를 출력하는 한 쌍의 NMOS 트랜지스터(N1, N2)로 이루어진 제 1 경로부; 상기 제 1 경로부와 병렬 형태로 연결되어 상기 제 1 경로부와 함께 입력되는 RF 신호의 전압에 대응하여 전류를 출력하는 한 쌍의 PMOS 트랜지스터(PM1, PM2)로 이루어진 제 2 경로부; 상기 트랜지스터의 드레인 단자와 연결되고, 국부 발진기에서 출력되는 차분 동위상 발진 신호를 입력받아 RF 신호의 주파수를 변환하여 I 신호를 출력하는 I 믹서; 및 상기 트랜지스터의 드레인 단자와 연결되고, 국부 발진기에서 출력되는 차분 직교위상 발진 신호를 게이트 단자로 입력받아 RF 신호의 주파수를 변환하여 Q 신호를 출력하는 Q 믹서를 포함하며, 상기 PM1 트랜지스터 및 N1 트랜지스터의 드레인은 서로 연결되고, 상기 PM2 트랜지스터 및 N2 트랜지스터의 드레인은 서로 연결된 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세히 설명한다.
도 4는 본 발명에 따른 I/Q 직교 복조기의 블록도이다.
본 발명에 따른 I/Q 직교 복조기는 입력단(100), I 믹서(120), 및 Q 믹서 (140)를 포함하며, 미러 대칭적인 구조를 갖는다. 즉, 상기 입력단(100)을 중심으로 하여 동위상 신호(I 신호)의 주파수 변환을 처리하는 I 믹서(120)와, 상기 I 신호와 90°의 위상차를 갖는 직교위상 신호(Q 신호)의 주파수 변환을 처리하는 Q 믹서(140)가 대칭적으로 형성된다.
상기 입력단(100)은 차분 RF 전압 신호(RF+, RF-)를 입력받아서, 이를 전류 신호(I1 내지 I4)로 변환하여 출력한다. 여기서, 상기 입력단(100)에서 출력되는 전류 신호 중에서 I1과 I3는 상기 I 믹서(120)로 입력되고, I2와 I 4는 상기 Q 믹서(140)로 입력된다. 여기서 상기 (I1, I3)와 (I2, I4)는 서로 180도의 위상차를 갖는다.
상기 I 믹서(120)는 상기 입력단(100)으로부터 입력되는 전류 신호(I1, I3) 및 차분 동위상 발진 신호(differential in-phase oscillating signal)(LOI+, LOI-)를 입력받는다. 여기서, 상기 차분 동위상 발진 신호(LOI+, LOI-)는 미도시된 국부 발진기(LO)로부터 출력된다. 또한, 상기 차분 동위상 발진 신호의 주파수는 입력 RF 신호의 주파수와 변환하고자 하는 주파수를 고려하여 결정되어질 수 있다.
상기 I 믹서(120)는 입력된 상기 전류 신호(I1, I3) 및 차동 동위상 신호(LOI+, LOI-)를 이용하여 입력 RF 주파수를 변환하며, 차분 동위상 중간주파수 신호(differential inphase IF signal)(IFI+, IFI-)를 출력한다.
상기 Q 믹서(140)는 상기 입력단(100)으로부터 입력되는 전류 신호(I2, I4) 및 차분 직교위상 발진 신호(differential quadrature-phase oscillatig signal)(LOQ+, LOQ-)를 입력받는다. 여기서, 상기 차분 직교위상 발진 신호(LOQ+, LOQ-)는 상기 차분 동위상 발진 신호(LOI+,LOI-)와 마찬가지로, 미도시된 국부 발진기(LO)로부터 출력된다. 상기 Q 믹서(140)는 입력된 상기 전류 신호(I2, I4) 및 차분 직교위상 신호(LOQ+, LOQ-)를 이용하여 입력 RF 주파수를 변환하고, 차분 직교위상 중간주파수 신호(differential quadrature-phase IF signal)(IFQ+, IFQ-)를 출력한다.
후술되는 바와 같이, 상기 차분 동위상 중간주파수 신호(IFI+, IFI-) 및 차분 직교위상 중간주파수 신호(IFQ+, IFQ-)는 실제적으로 차동 전압 형태로 나타난다. 또한, 널리 알려진 믹서의 동작에 의하여, 상기 차분 동위상 중간주파수 신호(IFI+, IFI-) 및 차분 직교위상 중간주파수 신호(IFQ+, IFQ-)는 입력 RF 신호의 주파수와 국부 발진기에서 출력되는 발진 신호 주파수의 합과 차에 해당하는 주파수 성분을 갖는다.
본 발명과 종래 기술을 비교해 보면, 본 발명에 따른 I/Q 직교 복조기는 I 믹서와 Q 믹서에 각각 연결되어 입력 RF 전압 신호를 전류 신호로 전환하는 2개의 입력단(종래의 트랜스컨덕턴스부)을 하나로 줄여서 상기 I 믹서와 Q 믹서가 공유토록 함으로써, 전력소모량을 감소시킬 수 있다.
도 5는 상기 도 4를 구체화한, 본 발명의 일 실시예에 따른 I/Q 직교 복조기의 회로도이다. 상기 도 5에서 MOS 트랜지스터를 구동하기 위한 바이어스 회로는 생략되어 있으나, 상기 바이어스 회로는 공지된 다양한 기술에 따라 구현될 수 있다. 상기 바이어스 회로는 본 발명에 따른 I/Q 직교 복조기 전체의 선형성, 이득, 잡음지수 등을 고려하여 설계되어야 할 것이다.
도 4를 통해 개략적으로 살펴본 것처럼, 본 발명의 일 실시예에 따른 I/Q 직교 복조기는 크게 입력단(200), I 믹서(220), Q 믹서(240)를 포함한다.
상기 입력단(200)은 차동 증폭기 구조를 갖는 NMOS 트랜지스터 커플(N1, N2)을 포함하여 구성된다.
상기 NMOS 트랜지스터 커플(N1, N2)의 소스 단자들은 그라운드에 접지되어 있다. 상기 NMOS 트랜지스터 중 제 1 NMOS 트랜지스터(N1)의 게이트는 차분 RF 전압 신호 RF+에 연결되며, 제 2 NMOS 트랜지스터(N2)의 게이트는 차분 RF 전압 신호 RF-와 연결된다.
또한, 상기 NMOS 트랜지스터 커플(N1, N2)의 드레인 단자와 공급전압 단자(VDD) 사이에는, 바이어싱(biasing)을 위한 전류 공급원(I1, I2)이 연결되어 있다.
입력 RF 신호의 주파수를 변환하여 차분 동위상 중간주파수 신호(IFI+, IFI-)를 출력하는 상기 I 믹서(220)는 제 1 PMOS 트랜지스터 스위칭패어(221)와, 제 2 PMOS 트랜지스터 스위칭패어(222)를 포함한다.
상기 제 1 PMOS 트랜지스터 스위칭패어(221)는 공통 소스 단자를 갖는 2개의 PMOS 트랜지스터(P1, P2)로 구성되며, 차동 증폭기 구조를 갖는다. 상기 제 1 PMOS 트랜지스터 스위칭패어(221)의 공통 소스 단자는 상기 제 1 NMOS 트랜지스터 (N1)의 드레인 단자(D1)와 연결되어, 전류 신호 I3를 입력받는다.
마찬가지로, 상기 제 2 PMOS 트랜지스터 스위칭패어(222)는 공통 소스 단자를 갖는 2개의 PMOS 트랜지스터(P3, P4)로 구성되며, 차동 증폭기 구조를 갖는다. 상기 제 2 PMOS 트랜지스터 스위칭패어(222)의 공통 소스 단자는 상기 제 2 NMOS 트랜지스터(N2)의 드레인 단자(D2)와 연결되어, 전류 신호 I1을 입력받는다.
상기 제 1 PMOS 트랜지스터(P1) 및 제 4 PMOS 트랜지스터(P4)의 게이트는 국부 발진기(LO)로부터 출력되는 차분 동위상 발진 신호(LOI-)에 연결되며, 상기 제 2 PMOS 트랜지스터(P3) 및 제 3 PMOS 트랜지스터(P3)의 게이트는 상호 연결되어 국부 발진기(LO)로부터 출력되는 차분 동위상 발진 신호(LOI+)에 연결된다.
또한, 상기 제 2 PMOS 트랜지스터(P2)의 드레인 단자는 상기 제 4 PMOS 트랜지스터(P4)의 드레인 단자와 연결되고, 상기 제 1 PMOS 트랜지스터(P1)의 드레인 단자는 상기 제 3 PMOS 트랜지스터(P3)의 드레인 단자와 연결된다.
또한, 상기 제 1 내지 4 PMOS 트랜지스터(P1 내지 P4)의 드레인 단자는 부하(Load 1,2)를 거쳐서 그라운드로 접지된다.
입력 RF 신호의 주파수를 변환하여 차분 직교위상 중간주파수 신호(IFQ+,IFQ-)를 출력하는 상기 Q 믹서(240)는 제 3 PMOS 트랜지스터 스위칭패어(241)와, 제 4 PMOS 트랜지스터 스위칭패어(242)를 포함한다.
상기 제 3 PMOS 트랜지스터 스위칭패어(241)는 공통 소스 단자를 갖는 2개의 PMOS 트랜지스터(P5, P6)로 구성되며, 차동 증폭기 구조를 갖는다. 상기 제 3 PMOS 트랜지스터 스위칭패어(221)의 공통 소스 단자는 상기 제 1 NMOS 트랜지스터(N1)의 드레인 단자(D1)와 연결되어, 전류 신호 I4를 입력받는다.
상기 제 4 PMOS 트랜지스터 스위칭패어(242)는 공통 소스 단자를 갖는 2개의 PMOS 트랜지스터(P7, P8)로 구성되며, 차동 증폭기 구조를 갖는다. 상기 제 4 PMOS 트랜지스터 커플(242)의 공통 소스 단자는 상기 제 2 NMOS 트랜지스터(N2)의 드레인 단자(D2)와 연결되어, 전류 신호 I2을 입력받는다.
상기 제 6 PMOS 트랜지스터(P6) 및 제 7 PMOS 트랜지스터(P7)의 게이트는 국부 발진기(LO)로부터 출력되는 차분 직교위상 발진 신호(LOQ+)에 연결되며, 상기 제 5 PMOS 트랜지스터(P5) 및 제 8 PMOS 트랜지스터(P8)의 게이트는 국부 발진기(LO)로부터 출력되는 차분 직교위상 발진 신호(LOQ+)에 연결된다.
또한, 상기 제 5 PMOS 트랜지스터(P5)의 드레인 단자는 상기 제 7 PMOS 트랜지스터(P7)의 드레인 단자와 연결되고, 상기 제 6 PMOS 트랜지스터(P6)의 드레인 단자는 상기 제 8 PMOS 트랜지스터(P8)의 드레인 단자와 연결된다.
또한, 상기 제 5 내지 8 PMOS 트랜지스터(P5 내지 P8)의 드레인 단자는 부하(Load 1,2)를 거쳐서 그라운드로 접지된다.
상기한 바와 같은 구성을 갖는 본 발명의 일 실시예에 따른 I/Q 직교 복조기에 의하면, 입력 RF 신호(RF+, RF-)는 상기 입력단(200)에 의하여 전류 신호로 변환되고, 상기 변환된 전류 신호는 상기 I 믹서(220) 및 Q 믹서(240)에서 주파수 변환된다. 그 결과, 차분 동위상 중간 주파수 신호(IFI+, IFI-)는 상기 제 1,2 PMOS 트랜지스터 스위칭패어(221, 222)와 부하(Load1, Load2) 사이에 차동 전압 형태로 출력되고, 차분 직교 위상 중간 주파수 신호(IFQ+, IFQ-)는 상기 제 3,4 PMOS 트랜지스터 스위칭패어(241,242)와 부하(Load3, Load4) 사이에 차동 전압 형태로 출력된다.
이하, 다시 도 5를 참조하여, 본 발명의 일 실시예에 따른 I/Q 직교 복조기의 동작에 대하여 설명하면 다음과 같다.
상기 입력단(200)을 구성하는 상기 제 1, 2 NMOS 트랜지스터(N1, N2)의 게이트 단자로 입력되는 차분 RF 전압 신호(RF+, RF-)에 의하여, 상기 제 1, 2 NMOS 트랜지스터(N1, N2)의 드레인 단자(D1, D2)에 흐르는 전류가 결정된다. 즉, 차분 RF 전압 신호가 전류 신호로 변환된다.
상기 제 1, 2 NMOS 트랜지스터(N1, N2)의 드레인 단자(D1, D2)에 유도된 전류는 분기되어 상기 I 믹서(220)와 Q 믹서(240)를 구성하는 상기 제 1 내지 제 4 PMOS 트랜지스터 스위칭패어(221,222,241,242)의 공통 소스 단자로 입력된다.
구체적으로는, 상기 I 믹서(220)을 구성하는 상기 제 1,2 PMOS 트랜지스터 스위칭패어(221,222)는 국부 발진기로부터 출력되는 차분 동위상 발진 신호(LOI+, LOI-)에 의하여 온/오프되어, 상기 입력단(100)으로부터 출력되는 전류신호(I1, I3 )의 주파수를 변환하여, 차분 동위상 중간주파수 신호(IFI+, IFI-)를 출력한다. 상기한 바와 같이, 상기 차분 동위상 중간 주파수 신호(IFI+, IFI-)의 주파수는 입력 RF 신호의 주파수(fRF)와 국부 발진기에서 출력되는 국부 발진 신호의 주파수(fLO)의 합(fRF+fLO) 및 차(fRF-fLO)에 해당하는 주파수 성분을 갖는다. 필터 등을 이용하여 상기 주파수 성분 중에서 차 성분에 해당하는 주파수 성분을 여과해 냄으로써, 고주파로 전송된 RF 신호를 저주파 RF 신호로 변환할 수 있다.
마찬가지로, 상기 Q 믹서(240)를 구성하는 상기 제 3,4 PMOS 트랜지스터 스위칭패어(241,242)는 국부 발진기로부터 출력되는 차분 직교위상 발진 신호(LOQ+, LOQ-)에 의하여 온/오프되어, 상기 입력단(100)으로부터 출력되는 전류신호(I2,I4)의 주파수를 변환하여, 차분 직교위상 중간주파수 신호(IFQ+, IFQ-)를 출력한다. 여기서, 상기 차분 직교위상 중간주파수 신호(IFQ+, IFQ-)는 상기 차분 동위상 중간주파수 신호(IFI+, IFI-)와 동일한 주파수, 즉 입력 RF 신호의 주파수(fRF)와 국부 발진기에서 출력되는 국부 발진 신호의 주파수(fLO)의 합(fRF+fLO) 및 차(fRF-fLO)에 해당하는 주파수 성분을 갖는다. 다만, 상기 차분 동위상 중간주파수 신호(IFI+, IFI-)와 상기 차분 직교위상 중간 주파수 신호(IFQ+, IFQ-)는 서로 90°의 위상차를 갖는다는 점에서 차이가 날 뿐이다.
도 6은 상기 도 4를 구체화한, 본 발명의 다른 실시예에 따른 I/Q 직교 복조기의 회로도이다.
도 6을 참조하면, 본 발명의 다른 실시예에 따른 I/Q 직교 복조기 역시 입력단(300), I 믹서(320), Q 믹서(340)를 포함한다.
본 발명의 다른 실시예에 따른 I/Q 직교 복조기는 상기 입력단(300)에 PMOS 트랜지스터 커플(PM1, PM2)이 더 포함된다는 점을 제외하고는, 나머지 구성에 있어서 상기 본 발명의 일 실시예에 따른 I/Q 직교 복조기와 그 구성에 있어서 동일하다. 따라서, 본 발명의 다른 실시예에 따른 I/Q 직교 복조기를 설명하는데 있어서, 상기 입력단(300)의 구성과 이로 인한 동작상의 차이점을 중심으로 설명하고, 상기 도 5에 도시된 본 발명의 일 실시예에 따른 I/Q 직교 복조기와 중복되는 부분, 즉 제 1 내지 제 4 PMOS 트랜지스터 스위칭패어(321,322,341,342), I 믹서(320), Q 믹서(340)에 대한 설명은 생략하기로 한다.
도시된 바와 같이, 본 발명의 다른 실시예에 따른 I/Q 직교 복조기에서 상기 입력단(300)은 제 1 경로부(301)와 제 2 경로부(302)로 구성된다.
상기 제 1 경로부(301)는 차동 증폭기 구조를 갖는 2개의 NMOS 트랜지스터 커플(N1, N2)을 포함하여 구성된다. 또한, 상기 제 2 경로부(302)는 상기 제 1 경로부(301)와 병렬 형태로 연결되며, 차동 증폭기 구조를 갖는 2개의 PMOS 트랜지스터 커플(PM1, PM2)을 포함하여 구성된다.
제 1 NMOS 트랜지스터(N1)의 드레인 단자와 제 1 PMOS 트랜지스터(PM1)의 드레인 단자는 서로 연결되어 있으며, 제 2 NMOS 트랜지스터(N2)의 드레인 단자와 제 2 PMOS 트랜지스터(PM2)의 드레인 단자는 서로 연결되어 있다.
상기 제 1 NMOS 트랜지스터(N1)와 제 1 PMOS 트랜지스터(PM1)의 게이트 단자는 차분 RF 전압 신호(RF+)에 연결되며, 제 2 NMOS 트랜지스터(N2)와 제 2 PMOS 트랜지스터(PM2)는 차분 RF 전압 신호(RF-)와 연결된다. 여기서, 상기 제 1, 2 경로부(301,302)를 구성하는 상기 트랜지스터들(N1, N2, PM1, PM2)의 게이트 단자는 DC 입력을 차단하기 위한 바이패스(bypass) 커패시터(C1 내지 C4)를 통해 입력 RF 신호와 연결될 수 있다.
상기 제 2 경로부(302)를 구성하는 PMOS 트랜지스터(PM1, PM2)의 소스 단자는 전원단자(VDD)에 연결되고, 상기 제 1 경로부(301)를 구성하는 NMOS 트랜지스터(N1, N2)의 소스 단자는 그라운드에 접지된다.
상기와 같은 구성을 갖는 상기 입력단(300)의 동작을 설명하면 다음과 같다.
먼저, 차분 RF 전압 신호(RF+, RF-)는 분기되어 상기 제 1 경로부(301) 및 제 2 경로부(302)를 구성하는 MOS 트랜지스터(PM1, PM2, N1, N2)의 게이트 단자로 입력된다.
상기 차분 RF 전압 신호의 입력에 따라서, 제 1, 2 경로부(301, 302)를 구성하는 MOS 트랜지스터들(PM1, PM2, N1, N2)의 드레인 단자에는 전류가 흐르게 된다. 즉, 차분 RF 전압 신호(RF+, RF-)가 전류 신호로 변환된다.
상기 MOS 트랜지스터들(PM1, PM2, N1, N2)의 드레인 임피던스가 높은 값을 갖기 때문에, 상기 드레인 단자에 흐르는 전류는 분기되어 I 믹서(320) 및 Q 믹서(340)로 입력된다.
상기 전류를 입력받은 I 믹서(320) 및 Q 믹서(340)는 본 발명의 일 실시예와 동일하게 주파수 변환을 수행하여, 차분 중간주파수 신호(IFI+, IFI-, IFQ+, IFQ-)를 출력한다.
상기 본 발명의 다른 실시예에 따른 입력단(300)에 의하면, 상기 MOS 트랜지스터들(PM1, PM2, N1, N2)의 드레인 단자에서 상기 제 1 경로부(301)를 구성하는 NMOS 트랜지스터들의 트랜스컨덕턴스(gmn)와 상기 제 2 경로부(302)를 구성하는 PMOS 트랜지스터들의 트랜스컨덕턴스(gmp)가 더해져 전체적인 트랜스컨덕턴스값을 증가시킨다. 즉, 상기 차분 RF 전압 신호(RF+, RF-)에 의하여 흐르는 드레인 전류값을 증가시키고, 이로 인해 상기 I 믹서(320) 및 Q 믹서(340)으로 입력되는 전류의 크기(I1,I2,I3,I4)가 증가하게 된다. 따라서, 변환이득은 증가하고, 잡음지수값이 낮아지게 된다.
도 7은 본 발명에 따른 I/Q 직교 복조기와 종래의 기술에 따른 I/Q 직교 복조기의 잡음 지수 곡선을 나타낸 그래프이다. 도 7에서 A는 본 발명에 따른 I/Q 직교 복조기의 잡음 지수를 나타낸 그래프이고, B는 종래 기술에 따른 I/Q 직교 복조기의 잡음 지수를 나타낸 그래프이다.
도시된 바와 같이, 본 발명에 따른 I/Q 직교 복조기는 종래 기술에 따른 I/Q 직교 복조기에 비하여 약 2㏈정도 낮은 잡음 지수를 갖는 것을 확인할 수 있다.
또한, 종래 기술에 따른 I/Q 직교 복조기에서는 I 믹서 및 Q 믹서를 구성하는 MOS 트랜지스터의 소스 단자에서 국부 발진 신호(LO) 주파수의 2배 성분을 갖는 신호가 나타나고, 상기 주파수 성분을 갖는 신호가 그대로 출력에도 포함되기 때문에 부하단에 주는 부담이 컸다. 그러나, 본 발명에 따른 I/Q 직교 복조기에 의하면 상기 국부 발진 신호(LO) 주파수의 2배에 해당하는 신호 대신에, 상대적으로 그 크기가 작은 4배에 해당하는 주파수 성분을 갖는 신호가 나타나기 때문에, 부하단 에 주는 부담을 덜어주게 된다.
또한, 본 발명은 I 믹서 및 Q 믹서에서 하나의 입력단을 공유하기 때문에, 별개의 입력단을 구성하는 종래 기술에서 발생할 수 있는 상기 입력단 사이의 미스매치(mismatch)에 의한 성능 열화를 방지할 수 있다.
이와 같이, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
본 발명에 따른 I/Q 직교 복조기에 의하면, I 믹서와 Q 믹서가 입력단을 공유함으로써 전력 소모량을 줄일 수 있다.
또한, 본 발명에 의하면 잡음 지수를 감소시키고, 변환 이득은 증가시킬 수 있다.
또한, 본 발명에 의하면 주파수 변환된 I 신호와 Q 신호의 에러를 줄이고, 수신 성능을 향상시킬 수 있다.

Claims (12)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 고주파 신호를 I/Q 신호로 변환하여 출력하는 I/Q 직교 복조기에 있어서,
    입력되는 RF 신호의 전압에 대응하여 전류를 출력하며, I 믹서와 Q 믹서에 의해 공유되는 입력단;
    상기 입력단과 연결되고, 국부 발진기에서 출력되는 차분 동위상 발진 신호를 입력받아 RF 신호의 주파수를 변환하여 I 신호를 출력하는 I 믹서; 및
    상기 입력단과 연결되고, 국부 발진기에서 출력되는 차분 직교위상 발진 신호를 게이트 단자로 입력받아 RF 신호의 주파수를 변환하여 Q 신호를 출력하는 Q 믹서를 포함하며,
    상기 I 믹서는, 소스 단자가 서로 연결되어 상기 입력단의 어느 하나의 트랜지스터의 드레인 단자와 연결되며, 게이트 단자로 차분 동위상 발진 신호가 입력되는 한 쌍의 제 1, 2 PMOS 트랜지스터; 및 소스 단자가 서로 연결되어 상기 입력단의 다른 하나의 트랜지스터 드레인 단자와 연결되며, 게이트 단자로 차분 동위상 발진 신호가 입력되는 한 쌍의 제 3, 4 PMOS 트랜지스터 구비하며, 상기 제 1, 3 PMOS 트랜지스터의 드레인 단자와 제 2, 4 PMOS 트랜지스터 드레인 단자는 서로 연결된 구조를 갖으며,
    상기 Q 믹서는, 소스 단자가 서로 연결되어 상기 입력단의 어느 하나의 트랜지스터의 드레인 단자와 연결되며, 게이트 단자로 차분 직교위상 발진 신호가 입력되는 한 쌍의 제 5, 6 PMOS 트랜지스터; 및 소스 단자가 서로 연결되어 상기 입력단의 다른 하나의 트랜지스터 드레인 단자와 연결되며, 게이트 단자로 차분 동위상 발진 신호가 입력되는 한 쌍의 제 7, 8 PMOS 트랜지스터를 구비하며, 상기 제 5, 7 PMOS 트랜지스터의 드레인 단자가 서로 연결되고, 상기 제 6, 8 PMOS 트랜지스터 드레인 단자가 서로 연결된 구조를 갖는 것을 특징으로 하는 I/Q 직교 복조기.
  5. 제 4항에 있어서,
    상기 입력단은, 게이트 단자로 양의 RF 전압 신호가 입력되고 드레인 단자는 전원단과 연결된 제 1 NMOS 트랜지스터와, 게이트 단자로 음의 RF 전압 신호가 입력되고 드레인 단자는 상기 전원단과 연결된 제 2 NMOS 트랜지스터로 이루어지며, 상기 제 1, 2 NMOS 트랜지스터의 소스 단자는 공통 접지된 것을 특징으로 하는 I/Q 직교 복조기.
  6. 제 5항에 있어서,
    상기 제 1, 2 NMOS 트랜지스터의 드레인 단자와 전원단 사이에 상기 제 1, 2 NMOS 트랜지스터의 바이어스를 위한 전류 공급원이 더 포함되는 것을 특징으로 하 는 I/Q 직교 복조기.
  7. 삭제
  8. 삭제
  9. 고주파 신호를 I/Q 신호로 변환하여 출력하는 I/Q 직교 복조기에 있어서,
    입력되는 RF 신호의 전압에 대응하여 전류를 출력하는 한 쌍의 NMOS 트랜지스터(N1, N2)로 이루어진 제 1 경로부;
    상기 제 1 경로부와 병렬 형태로 연결되어 상기 제 1 경로부와 함께 입력되는 RF 신호의 전압에 대응하여 전류를 출력하는 한 쌍의 PMOS 트랜지스터(PM1, PM2)로 이루어진 제 2 경로부;
    상기 트랜지스터의 드레인 단자와 연결되고, 국부 발진기에서 출력되는 차분 동위상 발진 신호를 입력받아 RF 신호의 주파수를 변환하여 I 신호를 출력하는 I 믹서; 및
    상기 트랜지스터의 드레인 단자와 연결되고, 국부 발진기에서 출력되는 차분 직교위상 발진 신호를 게이트 단자로 입력받아 RF 신호의 주파수를 변환하여 Q 신호를 출력하는 Q 믹서를 포함하며,
    상기 PM1 트랜지스터 및 N1 트랜지스터의 드레인은 서로 연결되고, 상기 PM2 트랜지스터 및 N2 트랜지스터의 드레인은 서로 연결되며, 상기 I 믹서 및 Q 믹서는 PMOS 트랜지스터를 이용하여 구성된 스위칭 페어들을 구비하는 것을 특징으로 하는 I/Q 직교 복조기.
  10. 제 9항에 있어서,
    상기 I 믹서는, 소스 단자가 서로 연결되어 상기 PM1 트랜지스터와 N1 트랜지스터의 공통 드레인 단자와 연결되며, 게이트 단자로 차분 동위상 발진 신호가 입력되는 한 쌍의 제 1, 2 PMOS 트랜지스터;
    소스 단자가 서로 연결되어 상기 PM2 트랜지스터와 N2 트랜지스터의 공통 드레인 단자와 연결되며, 게이트 단자로 차분 동위상 발진 신호가 입력되는 한 쌍의 제 3, 4 PMOS 트랜지스터로 이루어지고,
    상기 제 1, 3 PMOS 트랜지스터의 드레인 단자와 제 2, 4 PMOS 트랜지스터 드레인 단자는 서로 연결된 구조를 갖는 것을 특징으로 하는 I/Q 직교 복조기.
  11. 제 9항에 있어서,
    상기 Q 믹서는, 소스 단자가 서로 연결되어 상기 PM1 트랜지스터와 N1 트랜지스터의 공통 드레인 단자와 연결되며, 게이트 단자로 차분 직교위상 발진 신호가 입력되는 한 쌍의 제 5, 6 PMOS 트랜지스터;
    소스 단자가 서로 연결되어 상기 PM2 트랜지스터와 N2 트랜지스터의 공통 드레인 단자와 연결되며, 게이트 단자로 차분 동위상 발진 신호가 입력되는 한 쌍의 제 7, 8 PMOS 트랜지스터로 이루어지고,
    상기 제 5, 7 PMOS 트랜지스터의 드레인 단자가 서로 연결되고, 상기 제 6, 8 PMOS 트랜지스터 드레인 단자가 서로 연결된 구조를 갖는 것을 특징으로 하는 I/Q 직교 복조기.
  12. 제 9항에 있어서,
    상기 제 1, 2 경로를 구성하는 트랜지스터들의 게이트 단자는 DC 입력을 차단하는 바이패스 커패시터를 통해 RF 신호에 연결되는 것을 특징으로 하는 I/Q 직교 복조기.
KR1020040087593A 2004-10-30 2004-10-30 Ｉ／ｑ 직교 복조기 KR100677146B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040087593A KR100677146B1 (ko) 2004-10-30 2004-10-30 Ｉ／ｑ 직교 복조기
US11/139,570 US20060091944A1 (en) 2004-10-30 2005-05-31 I/Q quadrature demodulator
EP05256459A EP1653695A3 (en) 2004-10-30 2005-10-18 I/Q quadrature demodulator with single common voltage to current input stage for both I and Q
CNA2005101146336A CN1767372A (zh) 2004-10-30 2005-10-24 同相/正交相正交解调器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040087593A KR100677146B1 (ko) 2004-10-30 2004-10-30 Ｉ／ｑ 직교 복조기

Publications (2)

Publication Number Publication Date
KR20060038518A KR20060038518A (ko) 2006-05-04
KR100677146B1 true KR100677146B1 (ko) 2007-02-02

Family

ID=35734420

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040087593A KR100677146B1 (ko) 2004-10-30 2004-10-30 Ｉ／ｑ 직교 복조기

Country Status (4)

Country Link
US (1) US20060091944A1 (ko)
EP (1) EP1653695A3 (ko)
KR (1) KR100677146B1 (ko)
CN (1) CN1767372A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7415261B2 (en) * 2005-03-31 2008-08-19 Conexant Systems, Inc. Systems and method for a highly linear, low power mixer
US20070115160A1 (en) * 2005-11-18 2007-05-24 Bendik Kleveland Self-referenced differential decoding of analog baseband signals
US7769361B2 (en) * 2006-07-19 2010-08-03 Qualcomm Incorporated Systems, methods, and apparatus for frequency conversion
JP5350382B2 (ja) * 2008-07-31 2013-11-27 シスメックス株式会社 生体内成分測定方法、生体内成分測定のためのデータ処理方法、および、生体内成分測定装置
US9500740B2 (en) 2011-10-27 2016-11-22 Freescale Semiconductor, Inc. Receiver circuit, phased-array receiver and radar system
US10357180B2 (en) * 2014-01-16 2019-07-23 D.T.R. Dermal Therapy Research Inc. Health monitoring system
WO2017099812A1 (en) * 2015-12-11 2017-06-15 Gm Global Technology Operations, Llc Active quadrature circuits for high frequency applications
KR20180058896A (ko) 2016-11-24 2018-06-04 김경수 에스디알-엠알에스피 프로세서 처리 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08265047A (ja) * 1995-01-24 1996-10-11 Matsushita Electric Ind Co Ltd 周波数変換回路
JPH1056336A (ja) * 1996-08-09 1998-02-24 Mitsubishi Electric Corp ミキサ回路
GB9705749D0 (en) * 1997-03-20 1997-05-07 Philips Electronics Nv Radio receiver
US5999804A (en) * 1997-03-20 1999-12-07 National Semiconductor Corporation Low noise quadrature mixer circuit
US6029059A (en) * 1997-06-30 2000-02-22 Lucent Technologies, Inc. Quadrature mixer method and apparatus
US6438365B1 (en) * 1998-06-02 2002-08-20 Philsar Semiconductor Inc. Balanced mixer with feedback pre-amplifier
US6226509B1 (en) * 1998-09-15 2001-05-01 Nortel Networks Limited Image reject mixer, circuit, and method for image rejection
JP2001111353A (ja) * 1999-10-13 2001-04-20 Mitsubishi Electric Corp ミキサ回路
US6591093B1 (en) * 1999-10-25 2003-07-08 Motorola, Inc. Circuit and method for frequency translation
US6466775B1 (en) * 1999-12-20 2002-10-15 Intel Corporation Radio-frequency mixer for wireless applications
US6631257B1 (en) * 2000-04-20 2003-10-07 Microtune (Texas), L.P. System and method for a mixer circuit with anti-series transistors
GB2379814B (en) * 2001-07-05 2003-10-29 Zarlink Semiconductor Ltd A mixer circuit arrangement and an image-reject mixer circuit arrangement
US20030128068A1 (en) * 2001-08-16 2003-07-10 Farbod Behbahani Low noise image-reject gm-c filter
US7043220B1 (en) * 2002-10-11 2006-05-09 Maxim Integrated Products, Inc. Image-rejection mixer having high linearity and high gain

Also Published As

Publication number Publication date
EP1653695A3 (en) 2007-12-19
CN1767372A (zh) 2006-05-03
KR20060038518A (ko) 2006-05-04
US20060091944A1 (en) 2006-05-04
EP1653695A2 (en) 2006-05-03

Similar Documents

Publication Publication Date Title
US7474885B2 (en) Passive subharmonic mixer
US7392033B2 (en) Reducing active mixer flicker noise
US6999747B2 (en) Passive harmonic switch mixer
US8099070B2 (en) Passive mixer and four phase clocking method and apparatus
US8929847B2 (en) Signal processing circuit with circuit induced noise cancellation
US7016664B2 (en) Mixer circuit arrangement and an image-reject mixer circuit arrangement
US7532055B2 (en) CMOS-based receiver for communications applications
US6847808B2 (en) Ultra-high linearity RF passive mixer
EP2148432B1 (en) Mixer cell with a dynamic bleed circuit
KR100463792B1 (ko) 주파수변환기, 직교복조기 및 직교변조기
US20090111377A1 (en) Frequency converter and receiver and transmitter using the same
US20060091944A1 (en) I/Q quadrature demodulator
TWI397255B (zh) 在通訊系統中處理信號的方法和系統
JP4536737B2 (ja) ミキサ回路それを利用した電子機器
CN104467686A (zh) 一种低功耗、低噪声的混频器
US7627303B2 (en) Signal downconverter
CN101083481B (zh) 双重本地振荡混合器及无线系统
KR100598437B1 (ko) 직접변환 주파수 혼합기
JP4393544B2 (ja) ミキサ回路及びこれを用いた無線通信装置
US6970687B1 (en) Mixer
Abdelghany et al. A low flicker noise direct conversion receiver for the IEEE 802.11 a wireless LAN standard
US7395035B2 (en) Up-conversion mixing system with high carrier suppression
KR100657009B1 (ko) 초광대역 상향 주파수 변환 장치
KR100353839B1 (ko) 고효율의 아날로그 주파수 판별기 회로
CN117240222A (zh) 下变频电路、前端电路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131230

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141223

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151229

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161228

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee