CN1767372A - 同相/正交相正交解调器 - Google Patents

同相/正交相正交解调器 Download PDF

Info

Publication number
CN1767372A
CN1767372A CNA2005101146336A CN200510114633A CN1767372A CN 1767372 A CN1767372 A CN 1767372A CN A2005101146336 A CNA2005101146336 A CN A2005101146336A CN 200510114633 A CN200510114633 A CN 200510114633A CN 1767372 A CN1767372 A CN 1767372A
Authority
CN
China
Prior art keywords
signal
pmos transistor
terminal
blender
difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005101146336A
Other languages
English (en)
Inventor
金大渊
柳载永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1767372A publication Critical patent/CN1767372A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/26—Circuits for superheterodyne receivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/007—Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0084—Lowering the supply voltage and saving power

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Superheterodyne Receivers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

一种转换射频(RF)信号频率的I/Q正交解调器，具有在无线通信接收器中低电压和低噪声的特性。该I/Q正交解调器包括：输入端子，将输入RF信号转换为RF电流信号，并由I混和器和Q混和器共用；I混和器和Q混和器，接收来自输入端子的输入RF电流信号，然后分别输出I信号和Q信号。I混和器和Q混和器共用单个的输入端子，因此减少了功耗，增加了转换增益并减少了噪声系数。

Description

同相/正交相正交解调器
本申请要求于2004年10月30日提交到韩国知识产权局的第10-2004-0087593号韩国专利申请的优先权，该中请的内容公开与此，以资参考。
                           技术领域
本发明涉及一种在无线通信接收器中使用的解调器，更具体地讲，涉及一种转换射频(RF)信号的频率并且具有低电压和噪声的特性的I/Q正交解调器。
                           背景技术
无线通信已迅速地发展。更具体地讲，已经努力使用作无线通信的电子装置小型化并且增加其集成。为了增加使用无线通信终端的时间，减少电子装置的功耗是很重要的。
在无线通信系统中，当发送器发送由具有高频的载波所调制的承载信息的信号时，接收器将具有高频的调制的RF信号转换为具有低频的射频(RF)信号，并且使用预定的解释性的工具存储包括在具有低频的解调的RF信号中的信息。
无线通信接收器可使用超外差和直接转换两种不同的类型。
将载波频率转换为中频(IF)，然后将IF转换为基带频率的超外差类型被应用到各种通信系统。
将载波频率直接转换为基带频率的直接转换类型不需要对于IF必需的带通滤波器(BPF)、下转换器和本机振荡器(LO)，直接转换类型使无线通信系统简单化。这种直接转换类型被越来越多的使用在LAN(802.11a/b/g)终端中。
图1是直接转换无线通信接收器的示意性方框图。参照图1，接收器包括：用于接收射频(RF)信号的天线ANT；带通滤波器(BPF)10，用于通过使用天线ANT从接收的RF信号中提取期望频带的RF信号；低噪声放大器(LNA)20，用于以最小的噪声放大由BPF10提取的RF信号；本机振荡器(LO)40，用于产生具有预定频率的振荡信号；解调器30，用于通过使用来自LO40和LNA20的输出信号来转换RF信号的频率，并输出两者之间具有90°相位差的同相信号(以下称为I信号)和正交相信号(以下称为Q信号)。I信号和Q信号具有与RF信号和LO40的频率之间的差对应的频率。
解调器30包括I混合器32和Q混合器34，二者接收来自LO40的振荡信号和RF信号，并且转换RF信号的频率。I混合器32和Q混合器34包括晶体管，晶体管根据LO40的振荡信号来导通和截止，以转换RF信号的频率，并分别输出I信号和Q信号。
转换RF信号的频率的I混合器32和Q混合器34是影响接收器的整个增益或者噪声的决定性的成分。设计I混合器32和Q混合器34用来考虑转换增益、LO40的性能、线性、噪声系数(NF)、电压供给和功耗等等。
例如，传统的混合器是吉尔伯特(Gilbert)混合器。使用级连结构的吉尔波特混合器是稳定的并具有超线性，同时需要相对高的电压。吉尔波特混合器主要使用在超外差接收器中，而折叠的混合器(folded mixer)对直接转换接收器有利。这是因为折叠的混合器具有比吉尔波特更好的噪声特性，并且在低电压下操作。
图2是图1的I混合器32被应用到其的传统的折叠混合器的方框图，图3是图1的I混合器34被应用到其的传统的折叠混合器的方框图。
参照图2，折叠的I混合器32包括：跨导单元52，用于将RF电压信号转换为RF电流信号；开关对单元54由来自LO40的差分同相振荡信号LOI+和LOI-导通/截止，转换在跨导单元52中被转换的RF电流信号的频率。
跨导单元52包括由电流源I1和I2偏置的NMOS晶体管N1和N2，它们将差分RF电压信号RF+和RF-转换为RF电流信号。
开关对单元54包括由来自LO40的差分同相振荡信号LOI+和LOI-操作的PMOS晶体管P1至P4，并转换RF信号频率。
参照图3，折叠的Q混合器34以与折叠的I混合器32相同方式包括跨导单元62和开关对单元64。折叠的Q混合器34接收差分正交相振荡信号LOQ+和LOQ-，以操作开关对单元64，并转换RF信号的频率，差分正交相振荡信号LOQ+和LOQ-与差分同相振荡信号LOI+和LOI-有90°的相位差。即，折叠的I混合器32和折叠的Q混合器34具有相同的LO频率以操作开关对单元54和64，同时信号LOQ和LOI具有90°的相位差。
折叠的I混合器32和折叠的Q混合器34使用来自LO40的振荡信号转换RF信号的频率，每个混和器输出具有90°相位差的差分I信号I+和I-以及Q信号Q+和Q-。
具有相同结构的跨导单元52和62分别形成在折叠的I混合器32和折叠的Q混合器34中，消耗I/Q正交解调器中大量的功率。因此，在折叠的I混合器32和折叠的Q混合器34中包括跨导单元52和62的传统的I/Q正交解调器具有功耗的问题。
                         发明内容
本发明提供了一种能够通过减少功耗来增加无线通信终端的使用时间的I/Q正交解调器。
本发明还提供了一种能够通过减少功率消耗来提高接收性能并提高噪声特性的I/Q正交解调器。
根据本发明的一方面，还提供了一种将高频信号转换为I/Q信号并输出该I/Q信号的I/Q正交解调器，该I/Q正交解调器包括：输入端子，响应RF信号的电压输出电流，输入端子由I混和器和Q混和器共用；I混和器，转换从输入端子输出的电流信号的频率，并输出差分同相IF信号；Q混和器，转换从输入端子输出的电流信号的频率，并输出差分正交相IF信号。
根据本发明的另一方面，还提供了一种将高频信号转换为I/Q信号并输出该I/Q信号的I/Q正交解调器，该I/Q正交解调器包括：输入端子，响应RF信号的电压输出电流，输入端子由I混和器和Q混和器共用；I混和器，转换从输入端子输出的电流信号的频率，接收来自本机振荡器的差分同相振荡信号，然后输出差分同相IF信号；Q混和器，转换从输入端子输出的电流信号的频率，接收来自本机振荡器的差分正交相振荡信号，然后输出差分正交相IF信号。
根据本发明的另一方面，还提供了一种将高频信号转换为I/Q信号并输出该I/Q信号的I/Q正交解调器，该I/Q正交解调器包括：第一支路单元，包括响应输入RF信号的电压输出电流的一对NMOS晶体管N1和N2；并联到第一支路单元的第二支路单元，该第二支路单元包括响应输入RF信号的电压输出电流的一对PMOS晶体管PM1和PM2；I混和器，连接到晶体管的漏体管的漏极端子，用于通过接收来自本机振荡器的输入差分同相振荡信号来转换输入RF信号的频率，然后输出I信号；Q混和器，连接到晶体管的漏极端子，通过在栅极端子接收来自本机振荡器的输入差分正交相振荡信号来转换输入的RF信号的频率，然后输出Q信号，其中，晶体管PM1和N1的漏极端子彼此连接，晶体管PM2和N2的漏极端子彼此连接。
                         附图说明
通过参照附图对本发明示例性实施例进行的详细描述，本发明的上述和其它方面将会变得更加清楚，其中：
图1是直接转换无线通信接收器的示意性方框图；
图2是图1的I混合器32被应用到其上的传统的折叠的混和器的方框图；
图3是图1的Q混合器34被应用到其上的传统的折叠的混和器(foldedmixer)的方框图；
图4是根据本发明示例性实施例的I/Q正交解调器的方框图；
图5是根据本发明示例性实施例的I/Q正交解调器的电路图；
图6是根据本发明另一示例性实施例的I/Q正交解调器的电路图；
图7是示出根据本发明示例性实施例的I/Q正交解调器和传统的I/Q正交解调器的噪声系数(NF)曲线的曲线图。
                        具体实施方式
以下，参照附图通过解释本发明示例性实施例来详细描述本发明。
图4是根据本发明示例性实施例的I/Q正交解调器的方框图。参照图4，I/Q正交解调器包括：输入端子100、I混和器120和Q混和器140，I/Q正交解调器具有镜像系统结构。以输入端子100为中心，用于转换同相信号(I信号)的频率的I混和器120与用于转换正交相信号(Q信号)的频率的Q混和器140对称。I信号和Q信号之间存在90°的相位差。
输入端子100接收差分RF电压信号RF+和RF-，并将它们转换为电流信号I1到I4。电流信号I1和I3输入到I混和器120，电流信号I2和I4输入到Q混和器140。电流信号I1和I3在相位上与I2和I4相差180°。
I混和器120接收来自输入端子100的电流信号I1和I3以及差分同相振荡信号LOI+和LOI-。本机振荡器(LO)(未显示)输出差分同相振荡信号LOI+和LOI-。差分同相振荡信号LOI+和LOI-的频率取决于输入RF信号的频率和RF信号将被转换的频率。
I混和器120使用电流信号I1和I3以及差分同相振荡信号LOI+和LOI-来转换RF信号的频率，然后输出差分同相IF信号IFI+和IFI-。
Q混和器140接收来自输入端子100的电流信号I2和I4以及差分正交相振荡信号LOQ+和LOQ-。LO以与差分同相振荡信号LOI+和LOI-相同方式输出差分正交相振荡信号LOQ+和LOQ-。Q混和器140使用电流信号I2和I4以及差分正交相振荡信号LOQ+和LOQ-来转换RF信号的频率，然后输出差分正交相IF信号IFQ+和IFQ-。
差分同相IF信号IFI+和IFI-以及差分正交相IF信号IFQ+和IFQ-具有差动电压模式以及频率分量，该频率分量对应于来自LO的振荡信号的频率和RF信号的频率之和，以及来自LO的振荡信号的频率和RF信号的频率之间的差。
在根据本发明示例性实施例的I/Q正交解调器中，与传统的跨导单元对应的两个输入端子被减少到一个输入端子，从而减少了功耗，传统的跨导单元连接到I混和器和Q混和器两个上，并将RF信号转换为电流信号。
图5是根据本发明示例性实施例的I/Q正交解调器的电路图。在图5中被省略的用于操作NMOS晶体管的偏置电路可由本领域的这些具有一般水平的技术人员以各种形式具体化。考虑I/Q正交解调器的线性、增益、噪声系数(NF)等来设计偏置电路。
参照图5，I/Q正交解调器包括：输入端子200、I混和器220和Q混和器240。
输入端子200包括具有差动放大器结构的一对第一NMOS晶体管N1和第二NMOS晶体管N2。该对第一NMOS晶体管N1和第二NMOS晶体管N2的源极端子接地。第一NMOS晶体管N1的栅极端子连接到差分RF电压信号RF+，第二NMOS晶体管N2的栅极端子连接到差分RF电压信号RF-。
用于偏置该对NMOS晶体管N1和N2的电流源I1和I2分别连接在该对NMOS晶体管N1的漏极端子D1和供电端子VDD之间以及该对NMOS晶体管N2的漏极端子D2和供电端子VDD之间。
转换RF信号的频率并输出差分同相IF信号IF+和IF-的I混和器220包括第一PMOS晶体管开关对221和第二PMOS晶体管开关对222。
第一PMOS晶体管开关对221包括具有共源极端子的两个PMOS晶体管P1和P2，所述第一PMOS晶体管开关对221具有差动放大器结构。共源极端子连接到第一NMOS晶体管N1的漏极端子D1，并接收电流信号I3。
同样地，第二PMOS晶体管开关对222包括具有共源极端子的两个PMOS晶体管P3和P4，所述第二PMOS晶体管开关对222具有差动放大器结构。共源极端子连接到第二NMOS晶体管N2的漏极端子D2，并接收电流信号I1。
第一PMOS晶体管P1和第四PMOS晶体管P4的栅极端子连接到来自LO(未显示)的差分同相振荡信号LOI-，第二PMOS晶体管P2和第三PMOS晶体管P3的栅极端子连接到来自LO的差分同相振荡信号LOI+。
第二PMOS晶体管P2的漏极端子连接到第四PMOS晶体管P4的漏极端子，第一PMOS晶体管P1的漏极端子连接到第三PMOS晶体管P3的漏极端子。
第一PMOS晶体管P1至第四PMOS晶体管P4的漏极端子通过负载1和2接地。
转换RF信号的频率并输出差分正交相IF信号IFQ+和IFQ-的Q混和器240包括第三PMOS晶体管开关对241和第四PMOS晶体管开关对242。
第三PMOS晶体管开关对241包括具有共源极端子的两个PMOS晶体管P5和P6，所述第三PMOS晶体管开关对241具有差动放大器结构。共源极端子连接到第一NMOS晶体管N1的漏极端子D1，并接收电流信号I4。
同样地，第四PMOS晶体管开关对242包括具有共源极端子的两个晶体管P7和P8，所述第四PMOS晶体管开关对242具有差动放大器结构。共源极端子连接到第二NMOS晶体管N2的漏极端子D2，并接收电流信号I2。
第六PMOS晶体管P6和第七PMOS晶体管P7的栅极端子连接到来自LO的差分正交相振荡信号LOI+，第五PMOS晶体管P5和第八PMOS晶体管P8的栅极端子连接到来自LO的差分正交相振荡信号LOI-。
第五PMOS晶体管P5的漏极端子连接到第七PMOS晶体管P7的漏极端子，第六PMOS晶体管P6的漏极端子连接到第八PMOS晶体管P8的漏极端子。
第五PMOS晶体管P5至第八PMOS晶体管P8的漏极端子通过负载3和4接地。
根据该I/Q正交解调器，RF信号RF+和RF-通过输入端子200被转换为电流信号，I混和器220和Q混和器240转换电流信号的频率。这样，差分同相IF信号IFI+和IFI-在差动电压模式下被输出到第一PMOS晶体管开关对221和第二PMOS晶体管开关对222以及负载1和2之间，差分正交相IF信号IFQ+和IFQ-在差动电压模式下被输出到第三PMOS晶体管开关对241和第四PMOS晶体管开关对242以及负载3和4之间。
参照图5，现在将描述该I/Q正交解调器的操作。
流过第一NMOS晶体管N1的漏极端子D1和第二NMOS晶体管N2的漏极端子D2的电流通过差分RF电压信号RF+和RF-被确定，该差分RF电压信号RF+和RF-被输入到组成输入端子200的第一NMOS晶体管N1和第二NMOS晶体管N2的栅极。即，差分RF电压信号RF+和RF-被转换为电流信号。
流过第一NMOS晶体管N1的漏极端子D1和第二NMOS晶体管N2的漏极端子D2的电流被分流并输入到第一至第四PMOS晶体管开关对221、222、241和242的共源极端子。
更具体地讲，构成I混和器220的第一PMOS晶体管开关对221和第二PMOS晶体管开关对222通过来自LO的差分同相振荡信号LOI+和LOI-被导通/截止，转换来自输入端子200的电流信号I1和I3的频率，然后输出差分同相IF信号IFI+和IFI-。假设RF信号的频率是fRF，来自LO的本机振荡信号的频率是fLO，那么差分同相信号IF信号IFI+和IFI-的频率具有与fRF+fLO总和以及与fRF-fLO差对应的频率分量。对应于该差值的频率分量使用滤波器被滤出，这能够将高频率的RF信号转换为低频率的RF信号。
同样的，构成Q混和器240的第三PMOS晶体管开关对241和第四PMOS晶体管开关对242通过来自LO的差分正交相振荡信号LOQ+LOQ-被导通/截止，转换来自输入端子200的电流信号I2和I4的频率，然后输出差分正交相IF信号IFQ+和IFQ-。差分正交相IF信号IFQ+和IFQ-的频率与差分同相IF信号IFI+和IFI-，即对应于fRF+fLO总和以及fRF-fLO的差的频率相同的频率分量。然而，差分同相IF信号IFI+和IFI-与差分正交相IF信号IFQ+和IFO-在相位上差90°。
图6是根据本发明另一示例性实施例的I/Q正交解调器的电路图。参照图6，I/Q正交解调器包括输入端子300、I混和器320和Q混和器340。
该I/Q正交解调器除了输入端子300还包括一对PMOS晶体管PM1和PM2之外，具有与图5中显示的I/Q正交解调器相同的结构。因此，由于现在将描述输入端子300的结构和其操作中的差异，所以相同的结构不做描述了。
输入端子300包括第一支路单元301和第二支路单元302。
第一支路单元301包括具有差动放大器结构的一对NMOS晶体管N1和N2。第二支路单元302与第一支路单元301并联，第二支路单元302的一对PMOS晶体管PM1和PM2具有差动放大器结构。
NMOS晶体管N1的漏极端子连接到PMOS晶体管PM1的漏极端子，NMOS晶体管N2的漏极端子连接到PMOS晶体管PM2的漏极端子。
NMOS晶体管N1和PMOS晶体管PM1的栅极端子连接到差分RF电压信号RF+，NMOS晶体管N2和PMOS晶体管PM2的栅极端子连接到差分RF电压信号RF-。构成第一支路单元301和第二支路单元302的MOS晶体管N1、N2、PM1和PM2的栅极端子可通过用于隔断DC输入的旁路电容器C1至C4连接到RF信号。
构成第二支路单元302的该对PMOS晶体管PM1和PM2的源极端子连接到电源端子VDD，构成第一支路单元301的该对NMOS晶体管N1和N2的源极端子接地。
现在将描述具有上述结构的输入端子300的操作。
差分RF电压信号RF+和RF-输入到构成第一支路单元301和第二支路单元302的MOS晶体管N1、N2、PM1和PM2的栅极端子。
根据输入的差分RF电压信号RF+和RF-，电流流过构成第一支路单元301和第二支路单元302的MOS晶体管N1、N2、PM1和PM2的漏极端子。即，差分RF电压信号RF+和RF-被转换为电流信号。
由于MOS晶体管N1、N2、PM1和PM2具有较大值的漏极阻抗，所以流过漏极端子的电流被分流并且输入到I混和器320和Q混和器340。I混和器320和Q混和器340转换电流信号的频率，然后输出差分IF信号IFI+、IFI-、IFQ+和IFQ-。
输入端子300通过在MOS晶体管N1、N2、PM1和PM2的漏极端子将构成第一支路单元301的该对NMOS晶体管N1和N2的跨导gmn添加到构成第二支路单元302的该对PMOS晶体管PM1和PM2的跨导gmp来增加跨导的总值。随着由于差分RF电压信号RF+和RF-而流动的漏极电流的值增加，流过I混和器320和Q混和器340的电流I1、I2、I3和I4大小也增加了，因此增加了转换增益并减少了NF。
图7是示出根据本发明示例性实施例的I/Q正交解调器和传统的I/Q正交解调器的NF曲线的曲线图。参照图7，曲线A表示根据本发明示例性实施例的I/Q正交解调器的NF，曲线B表示传统的I/Q正交解调器的NF。
根据本发明示例性实施例的I/Q正交解调器具有比传统的I/Q正交解调器低2dB的NF。
传统的I/Q正交解调器在构成I混和器和Q混和器的MOS晶体管的源极端子具有与2倍本机振荡信号的频率对应的频率分量的信号。由于具有该频率分量的信号如实被输出，所以对负载端子施加了较大的负荷。然而，根据本发明示例性实施例的I/Q正交解调器具有与四倍本机振荡信号的频率对应的频率分量的信号，因此减少了对负载端子的负荷。
由于在根据本发明示例性实施例的I/Q正交解调器中，I混和器320和Q混和器340共用单个输入端子，所以防止了多个输入端子之间的失配所引起的性能退化，这种多个输入端子之间的失配发生在包括多个输入端子的传统的I/Q正交解调器中。
根据本发明示例性实施例的I/Q正交解调器，I混和器320和Q混和器340共用单一输入端子，因此降低了功耗。
根据本发明的实施例的I/Q正交解调器增加了转换增益并减少了NF。
根据本发明示例性实施例的I/Q正交解调器减少了频率被转换的I信号和Q信号的误差，并改善了接收性能。
虽然参照本发明的示例性实施例已经特别显示和描述了本发明，但是本领域的这些普通技术人员应该理解，在不脱离由权利要求限定的本发明的精神和范围的情况下，可以对其进行各种形式和细节上的改变。

Claims (12)

1、一种将高频信号转换为I/Q信号并输入所述I/Q信号的I/Q正交解调器，所述I/Q正交解调器包括：
输入端子，响应RF信号输出第一和第二电流信号；
I混和器，转换从所述输入端子输出的所述第一电流信号的频率，并输出差分同相IF信号；
Q混和器，转换从所述输入端子输出的所述第二电流信号的频率，并输出差分正交相IF信号。
2、如权利要求1所述的I/Q正交解调器，其中，RF信号包括：RF电压信号RF+和RF电压信号RF-，所述输入端子包括：
第一NMOS晶体管，栅极端子接收RF电压信号RF+，漏极端子连接到电源端子，；
第二NMOS晶体管，栅极端子接收RF电压信号RF-，漏极端子连接到电源端子。
3、如权利要求1所述的I/Q正交解调器，其中，输入端子包括：
第一支路单元，包括响应所述RF信号的电压输出电流的一对NMOS晶体管；
第二支路单元，并联到第一支路单元，包括响应所述RF信号的电压输出电流的一对PMOS晶体管。
4、一种将高频信号转换为I/Q信号并输出所述I/Q信号的I/Q正交解调器，所述I/Q正交解调器包括：
输入端子，输出响应RF信号的第一和第二电流信号；
I混和器，转换从所述输入端子输出的所述第一电流信号的频率，接收差分同相振荡信号，然后输出差分同相IF信号；
Q混和器，转换从所述输入端子输出的电流信号的频率，接收差分正交相振荡信号，然后输出差分正交相IF信号。
5、如权利要求4所述的I/Q正交解调器，其中，RF信号包括：RF电压信号RF+和RF电压信号RF-，所述输入端子包括：
第一NMOS晶体管，栅极端子接收所述RF电压信号RF+，漏极端子连接到电源端子，源极端子接地；
第二NMOS晶体管，栅极端子接收所述RF电压信号RF-，漏极端子连接到电源端子，源极端子接地。
6、如权利要求5所述的I/Q正交解调器，还包括第一和第二电流源，所述第一和第二电流源连接到所述第一和第二NMOS晶体管的漏极端子和电源端子之间，所述第一和第二电流源对第一和第二NMOS晶体管进行偏置。
7、如权利要求4所述的I/Q正交解调器，其中，I混和器包括：
第一PMOS晶体管和第二PMOS晶体管，它们的源极端子彼此连接，并连接到所述输入端子的第一晶体管的漏极端子，它们的栅极端子接收差分同相振荡信号；
第三PMOS晶体管和第四PMOS晶体管，它们的源极端子彼此连接，并连接到所述输入端子的第二晶体管的漏极端子，它们的栅极端子接收差分同相振荡信号；
其中，第一PMOS晶体管和第三PMOS晶体管的漏极端子彼此连接，第二PMOS晶体管和第四PMOS晶体管的漏极端子彼此连接。
8、如权利要求7所述的I/Q正交解调器，其中，Q混和器包括：
第五PMOS晶体管和第六PMOS晶体管，它们的源极端子彼此连接，并连接到所述输入端子的第一晶体管的漏极端子，它们的栅极端子接收差分正交相振荡信号；
第七PMOS晶体管和第八PMOS晶体管，它们的源极端子彼此连接，并连接到所述输入端子的第二晶体管的漏极端子，它们的栅极端子接收差分正交相振荡信号；
其中，第五PMOS晶体管和第七PMOS晶体管的漏极端子彼此连接，第六PMOS晶体管和第八PMOS晶体管的漏极端子彼此连接。
9、一种将高频信号转换为I/Q信号并输出所述I/Q信号的I/Q正交解调器，所述正交解调器包括：
第一支路单元包括响应RF信号输出电流的第一NMOS晶体管和第二NMOS晶体管；
第二支路单元，并联到第一支路单元，所述第二支路单元包括响应RF信号输出电流的第一PMOS晶体管和第二PMOS晶体管；
I混和器，连接到第一和第二NMOS晶体管以及第一和第二PMOS晶体管的漏极端子，基于差分同相振荡信号来转换RF信号的频率，然后输出I信号；
Q混和器，连接到第一和第二NMOS晶体管以及第一和第二PMOS晶体管的漏极端子，基于差分正交相振荡信号来转换输入RF信号的频率，然后输出Q信号，
其中，第一NMOS晶体管和所述第一PMOS晶体管的漏极端子彼此连接，第二NMOS晶体管和第二PMOS晶体管的漏极端子彼此连接。
10、如权利要求9所述的I/Q正交解调器，其中，I混和器包括：
第三PMOS晶体管和第四PMOS晶体管，它们的源极端子彼此连接，并连接到所述第一NMOS晶体管和所述第一PMOS晶体管的漏极端子，它们的栅极端子接收差分同相振荡信号；
第五PMOS晶体管和第六PMOS晶体管，它们的源极端子彼此连接，并连接到所述第二NMOS晶体管和所述第二PMOS晶体管的漏极端子，它们的栅极端子接收差分同相振荡信号；
其中，第三PMOS晶体管和第五PMOS晶体管的漏极端子彼此连接，第四PMOS晶体管和第六PMOS晶体管的漏极端子彼此连接。
11、如权利要求10所述的I/Q正交解调器，其中，Q混和器包括：
第七PMOS晶体管和第八PMOS晶体管，它们的源极端子彼此连接，并连接到所述第一NMOS晶体管和所述第一PMOS晶体管的漏极端子，它们的栅极端子接收差分正交相振荡信号；
第九PMOS晶体管和第十PMOS晶体管，它们的源极端子彼此连接，并连接到所述第二NMOS晶体管和所述第二PMOS晶体管的漏极端子，它们的栅极端子接收差分正交相振荡信号；
其中，第七PMOS晶体管和第九PMOS晶体管的漏极端子彼此连接，第八PMOS晶体管和第十PMOS晶体管的漏极端子彼此连接。
12、如权利要求9所述的I/Q正交解调器，其中，构成第一支路单元和第二支路单元的所述第一和第二PMOS晶体管以及所述第一和第二NMOS晶体管通过隔断DC输入的旁路电容器连接到所述RF信号。
CNA2005101146336A 2004-10-30 2005-10-24 同相/正交相正交解调器 Pending CN1767372A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040087593 2004-10-30
KR1020040087593A KR100677146B1 (ko) 2004-10-30 2004-10-30 Ｉ／ｑ 직교 복조기

Publications (1)

Publication Number Publication Date
CN1767372A true CN1767372A (zh) 2006-05-03

Family

ID=35734420

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005101146336A Pending CN1767372A (zh) 2004-10-30 2005-10-24 同相/正交相正交解调器

Country Status (4)

Country Link
US (1) US20060091944A1 (zh)
EP (1) EP1653695A3 (zh)
KR (1) KR100677146B1 (zh)
CN (1) CN1767372A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108604881A (zh) * 2015-12-11 2018-09-28 通用汽车环球科技运作有限责任公司 用于高频应用的有源正交电路

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7415261B2 (en) * 2005-03-31 2008-08-19 Conexant Systems, Inc. Systems and method for a highly linear, low power mixer
US20070115160A1 (en) * 2005-11-18 2007-05-24 Bendik Kleveland Self-referenced differential decoding of analog baseband signals
US7769361B2 (en) * 2006-07-19 2010-08-03 Qualcomm Incorporated Systems, methods, and apparatus for frequency conversion
CN105380662B (zh) * 2008-07-31 2018-06-12 希森美康株式会社 用于测定活体内成分的方法、装置及收集部件
WO2013060376A1 (en) * 2011-10-27 2013-05-02 Freescale Semiconductor, Inc. Receiver circuit, phased-array receiver and radar system
US10357180B2 (en) * 2014-01-16 2019-07-23 D.T.R. Dermal Therapy Research Inc. Health monitoring system
KR20180058896A (ko) 2016-11-24 2018-06-04 김경수 에스디알-엠알에스피 프로세서 처리 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08265047A (ja) * 1995-01-24 1996-10-11 Matsushita Electric Ind Co Ltd 周波数変換回路
JPH1056336A (ja) * 1996-08-09 1998-02-24 Mitsubishi Electric Corp ミキサ回路
US5999804A (en) * 1997-03-20 1999-12-07 National Semiconductor Corporation Low noise quadrature mixer circuit
GB9705749D0 (en) * 1997-03-20 1997-05-07 Philips Electronics Nv Radio receiver
US6029059A (en) * 1997-06-30 2000-02-22 Lucent Technologies, Inc. Quadrature mixer method and apparatus
US6438365B1 (en) * 1998-06-02 2002-08-20 Philsar Semiconductor Inc. Balanced mixer with feedback pre-amplifier
US6226509B1 (en) * 1998-09-15 2001-05-01 Nortel Networks Limited Image reject mixer, circuit, and method for image rejection
JP2001111353A (ja) * 1999-10-13 2001-04-20 Mitsubishi Electric Corp ミキサ回路
US6591093B1 (en) * 1999-10-25 2003-07-08 Motorola, Inc. Circuit and method for frequency translation
US6466775B1 (en) * 1999-12-20 2002-10-15 Intel Corporation Radio-frequency mixer for wireless applications
US6631257B1 (en) * 2000-04-20 2003-10-07 Microtune (Texas), L.P. System and method for a mixer circuit with anti-series transistors
GB2379814B (en) * 2001-07-05 2003-10-29 Zarlink Semiconductor Ltd A mixer circuit arrangement and an image-reject mixer circuit arrangement
US20030128068A1 (en) * 2001-08-16 2003-07-10 Farbod Behbahani Low noise image-reject gm-c filter
US7043220B1 (en) * 2002-10-11 2006-05-09 Maxim Integrated Products, Inc. Image-rejection mixer having high linearity and high gain

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108604881A (zh) * 2015-12-11 2018-09-28 通用汽车环球科技运作有限责任公司 用于高频应用的有源正交电路

Also Published As

Publication number Publication date
US20060091944A1 (en) 2006-05-04
EP1653695A2 (en) 2006-05-03
KR100677146B1 (ko) 2007-02-02
EP1653695A3 (en) 2007-12-19
KR20060038518A (ko) 2006-05-04

Similar Documents

Publication Publication Date Title
US7657246B2 (en) Techniques for passive subharmonic mixing
CN1767372A (zh) 同相/正交相正交解调器
US7444167B2 (en) Dual-band wireless LAN RF transceiver
US7653372B2 (en) Communication device, mixer and method thereof
US7263344B2 (en) Method for reducing IM2 noise in a down conversion circuit
US20080261552A1 (en) Low voltage iq dual mixer
US6847808B2 (en) Ultra-high linearity RF passive mixer
US8041327B2 (en) Wideband resistive input mixer with noise-cancelled impedance
CN1774868A (zh) 用于射频接收器的调谐器和相关方法
CN1679244A (zh) 具有减小的载波泄漏的rf前端
CN1675824A (zh) 具有多个本地振荡器的改进的混频器和基于其的系统
KR20190116939A (ko) 멀티-대역 밀리미터-파 5g 통신을 위한 브로드밴드 이미지-리젝트 수신기
US8299865B2 (en) Quadrature modulator and semiconductor integrated circuit with it built-in
TWI397255B (zh) 在通訊系統中處理信號的方法和系統
US7546110B2 (en) Low power highly linear RF downconverter
CN101083481B (zh) 双重本地振荡混合器及无线系统
CA2477307A1 (en) Method and apparatus for down conversion of radio frequency (rf) signals
KR100598437B1 (ko) 직접변환 주파수 혼합기
US7274317B2 (en) Transmitter using vertical BJT
Zhan et al. Low-cost direct conversion RF front-ends in deep submicron CMOS
WO2006002994A1 (en) Radio-receiver front-end and a method for frequency converting an input signal
Tasić et al. SPECTRUM-SIGNAL TRANSFORMATION
Ragonese et al. An image-reject down-converter for 802.11 a and HIPERLAN2 wireless LANs
Kawokgy Low-Power Low-Voltage CMOS RF Mixers
Liu et al. A 1.8–2.6 GHz mixer for TD-SCDMA/LTE/LTE-A application in 0.18-µm CMOS

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication