KR19990024433A - 믹서회로 - Google Patents

믹서회로 Download PDF

Info

Publication number
KR19990024433A
KR19990024433A KR1019970045531A KR19970045531A KR19990024433A KR 19990024433 A KR19990024433 A KR 19990024433A KR 1019970045531 A KR1019970045531 A KR 1019970045531A KR 19970045531 A KR19970045531 A KR 19970045531A KR 19990024433 A KR19990024433 A KR 19990024433A
Authority
KR
South Korea
Prior art keywords
terminal
emitter
transistor
signal
terminals
Prior art date
Application number
KR1019970045531A
Other languages
English (en)
Inventor
배종대
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970045531A priority Critical patent/KR19990024433A/ko
Publication of KR19990024433A publication Critical patent/KR19990024433A/ko

Links

Landscapes

  • Superheterodyne Receivers (AREA)

Abstract

길버트 셀 구조, 및 제어 회로를 구비하는 믹서 회로가 개시되어 있다. 길버트 셀 구조는 제 1 내지 제 2 저항 소자들, 및 제 1 내지 제 4 에미터 커플들로써 구성되어 있으며, 외부로부터 입력되는 수신 입력 신호와 국부 발진 신호를 입력하여, 수신 입력 신호와 국부 발진 신호를 믹싱하여 형성되는 출력 신호를 출력하는 아날로그 신호의 멀티플라이어로서 동작한다. 제어 회로는 제어 신호의 크기에 따라 길버트 셀 구조의 바이어스 전류의 크기를 제어하고 결과적으로 출력 신호의 크기를 제어하는 역할을 한다. 본 발명에 의하면, 믹서 회로에 있어서 출력 신호의 크기는 외부로부터 입력되는 수신 입력 신호와 제어 신호의 크기에 따라 조정이 가능하다. 즉, 수신 입력 신호의 크기에 따라 제어 신호의 크기를 조절하여 입력하므로써, 수신 입력 신호의 크기에 따라 변환 이득과 왜곡 특성을 조절할 수 있다. 따라서, 이러한 믹서 회로를 사용하는 수신기의 성능이 수신 입력 신호의 크기에 상관없이 적합하게 조절될 수 있는 효과를 가진다.

Description

믹서 회로
본 발명은 믹서(Mixer) 회로에 관한 것으로서, 특히 변환 이득과 왜곡 특성을 가변할 수 있는 믹서 회로에 관한 것이다.
수신기의 성능을 최적화하기 위해서는 미약한 신호를 수신할 때는 이득을 증가시켜 미약 신호를 충분히 크게 증폭해야 하고, 강한 신호를 수신할 때는 수신기의 비선형 특성에 기인하는 왜곡 특성을 좋게 하기 위해 이득을 낮추고 왜곡 억제 특성을 향상시킬 필요가 있다.
종래의 믹서 회로는 신호의 강도가 변함에 대하여 변환 이득 및 왜곡 특성이 고정되어 있다.
도 1은 종래의 믹서 회로의 회로도를 나타내고 있다.
도 1을 참조하면, 종래의 믹서 회로는 기본적으로 길버트 셀(Gilbert-Cell)의 구조로서, 저항 소자들(R1,R2), 및 에미터 커플들(Emitter-Coupled Pairs)(110,120,130,140)로써 구성되어 있다.
저항 소자들(R1,R2)은 각각, 한 단자가 전원 단자(VCC)에 접속되어 있으며 다른 단자가 출력 신호(VIF) 단자들(PVIF,MVIF) 중에서 해당되는 출력 신호(VIF) 단자에 접속되어 있다.
에미터 커플(110)은 에미터 단자들이 서로 접속되어 있고, 콜렉터 단자들이 저항 소자들(R1,R2) 중에서 해당되는 저항 소자의 다른 단자에 접속되어 있으며, 각각 외부에서 입력되는 국부 발진 신호(VLO)의 단자들(PVLO,MVLO) 중에서 해당되는 국부 발진 신호(VLO) 단자에 의해서 게이팅되어 있는 N 형의 바이폴라 트랜지스터들(Q1,Q2)로써 구성되어 있다.
에미터 커플(120)은 에미터 단자들이 서로 접속되어 있고, 콜렉터 단자들이 저항 소자들(R1,R2) 중에서 해당되는 저항 소자의 다른 단자에 접속되어 있으며, 각각 외부에서 입력되는 국부 발진 신호(VLO)의 단자들(PVLO,MVLO) 중에서 해당되는 국부 발진 신호(VLO) 단자에 의해서 게이팅되어 있는 N 형의 바이폴라 트랜지스터들(Q3,Q4)로써 구성되어 있다.
에미터 커플(130)은 각각 에미터 단자들이 서로 접속되어 있고, 콜렉터 단자들이 에미터 커플들(110,120) 중에서 해당되는 에미터 커플의 에미터 단자들에 접속되어 있으며, 외부에서 입력되는 수신 입력 신호(VRF)의 단자들(PVRF,MVRF) 중에서 해당되는 수신 입력 신호(VRF) 단자에 의해서 게이팅되어 있는 N 형의 바이폴라 트랜지스터들(Q5,Q6)로써 구성되어 있다.
에미터 커플(140)은 각각 에미터 단자들이 서로 접지 단자(GND)에 접속되어 있고, 콜렉터 단자들이 에미터 커플(130)의 에미터 단자들 중에서 해당되는 에미터 단자에 접속되어 있으며, 외부에서 입력되는 바이어스 신호(VBIAS)에 의해서 게이팅되어 있는 N 형의 바이폴라 트랜지스터들(Q7,Q8)로써 구성되어 있다. 여기서 에미터 커플(140)은 에미터 커플들(110,120,130)에 일정한 바이어스 전류를 공급하기 위한 전류원으로써 동작한다.
도 1을 참조하여 종래의 믹서 회로의 동작에 대하여 설명을 하면 아래와 같다.
트랜지스터들(Q1,Q2)의 콜렉터 단자들에 흐르는 전류는 국부 발진 신호(VLO)와 트랜지스터(Q5)의 콜렉터 단자에 흐르는 전류에 의해 결정되고, 트랜지스터들(Q3,Q4)의 콜렉터 단자들에 흐르는 전류는 국부 발진 신호(VLO)와 트랜지스터(Q6)의 콜렉터 단자에 흐르는 전류에 의해 결정된다. 그리고 트랜지스터들(Q5,Q6)의 콜렉터 단자들에 흐르는 전류는 트랜지스터들(Q7,Q8)에 의해서 형성되는 전류에 의해서 결정된다. 따라서 출력 신호(VIF) 단자들(PVIF,MVIF)로부터 출력되는 출력 신호(VIF)는 저항 소자들(R1,R2)의 저항값들과 트랜지스터들(Q1,Q2,Q3,Q4)의 콜렉터 단자들에 흐르는 전류들에 의해서 결정되어 진다. 따라서 길버트 셀 구조를 가지는 종래의 믹서 회로는, 외부로부터 입력되는 수신 입력 신호(VRF)와 국부 발진 신호(VLO)를 입력하여, 수신 입력 신호(VRF)와 국부 발진 신호(VLO)를 믹싱(Mixing)하여 형성되는 출력 신호(VIF)를 출력하는 아날로그(Analog) 신호의 멀티플라이어(Multiplier)로서 동작한다. 여기서 국부 발진 신호(VLO)는 수신 입력 신호(VRF)의 주파수를 변환시키기 위하여 입력되는 신호이고 출력 신호(VIF)는 국부 발진 신호(VLO)의 주파수를 가지면서 수신 입력 신호(VRF)의 크기를 가지는 신호로서 출력 신호(VIF) 단자들(PVIF,MVIF)로부터 출력된다.
이와 같이 종래의 믹서 회로에 있어서, 출력 신호(VIF)의 크기는 외부로부터 입력되는 수신 입력 신호(VRF)의 크기와는 상관없이 저항 소자들(R1,R2)과 트랜지스터들(Q7,Q8)의 콜렉터 단자들을 통하여 흐르는 일정 전류들의 값에 의해서 결정되어진다. 다시 말하면, 종래의 믹서 회로에 있어서, 수신 입력 신호(VRF)의 크기에 상관없이 변환 이득과 왜곡 특성이 고정되어 있으므로, 이러한 믹서 회로를 사용하는 수신기의 성능이 수신 입력 신호(VRF)에 따라서 감소되는 문제가 있다.
따라서 본 발명의 목적은 믹서 회로에 있어서 수신 입력 신호의 크기에 따라 변환 이득과 왜곡 특성을 가변할 수 있어 수신기의 성능을 최적화할 수 있는 믹서 회로를 제공하는 데 있다.
도 1은 종래의 믹서 회로의 회로도이다.
도 2는 본 발명의 실시예에 따른 믹서 회로의 회로도이다.
도 3은 도 2에 있어서 제어 신호의 크기가 낮은 경우의 등가 회로이다.
도면의 부호에 대한 자세한 설명
R1,R2: 저항 소자들, Q1 내지 Q8: 트랜지스터들,
VCC: 전원 단자, GND: 접지 단자,
PVIF,MVIF: 출력 신호 단자들, VIF: 출력 신호,
PVLO,MVLO: 국부 발진 신호 단자들, VLO: 국부 발진 신호,
PVRF,MVRF: 수신 입력 신호 단자들, VRF: 수신 입력 신호,
VBIAS: 바이어스 신호, NQ: NMOS 트랜지스터,
VCON: 제어 신호, RNMOS: 등가 저항.
상기 목적을 달성하기 위하여 본 발명의 실시예에 따른 믹서 회로는 한 단자가 전원 단자에 접속되어 있으며 다른 단자가 제 1 출력 신호 단자에 접속되어 있는 제 1 저항 소자; 한 단자가 상기 전원 단자에 접속되어 있으며 다른 단자가 제 2 출력 신호 단자에 접속되어 있는 제 2 저항 소자; 에미터 단자들이 서로 접속되어 있고, 콜렉터 단자들이 상기 제 1 출력 신호 단자와 상기 제 2 출력 신호 단자 중에서 해당되는 출력 신호 단자에 접속되어 있으며, 게이트 단자들로부터 국부 발진 신호를 입력하는 트랜지스터 쌍으로써 구성되어 있는 제 1 에미터 커플; 에미터 단자들이 서로 접속되어 있고, 콜렉터 단자들이 상기 제 1 출력 신호 단자와 상기 제 2 출력 신호 단자 중에서 해당되는 출력 신호 단자에 접속되어 있으며, 게이트 단자들로부터 국부 발진 신호를 입력하는 트랜지스터 쌍으로써 구성되어 있는 제 2 에미터 커플; 에미터 단자들이 서로 연결되어 있고, 콜렉터 단자들이 상기 제 1 에미터 커플과 상기 제 2 에미터 커플 중에서 해당되는 에미터 커플의 에미터 단자들에 접속되어 있으며, 게이트 단자들로부터 수신 입력 신호를 입력하는 트랜지스터 쌍으로써 구성되어 있는 제 3 에미터 커플; 상기 제 3 에미터 커플을 구성하고 있는 상기 트랜지스터 쌍의 에미터 단자들 사이에 접속되어 있으며 제어 신호에 의해서 제어되는 제어 수단; 및 에미터 단자들이 서로 접속되어 있고, 콜렉터 단자들이 상기 제 3 에미터 커플을 구성하고 있는 트랜지스터 쌍의 에미터 단자들 중에서 해당되는 에미터 단자에 접속되어 있으며, 게이트 단자들로부터 바이어스 신호를 입력하는 트랜지스터 쌍으로써 구성되어 있는 제 4 에미터 커플을 구비하고, 상기 제 1 내지 제 2 출력 단자들로부터 출력되는 출력 신호는 상기 수신 입력 신호와 상기 국부 발진 신호를 곱한 것에 비례하는 신호인 것을 특징으로 한다.
이어서 첨부한 도면들을 참조하여 본 발명의 구체적인 실시예에 대하여 자세히 설명하기로 한다.
도 2는 본 발명의 실시예에 따른 믹서 회로의 회로도를 나타내고 있다.
도 2를 참조하면, 본 발명의 실시예에 따른 믹서 회로는 저항 소자들(R1,R2), 에미터 커플들(Emitter-Coupled Pairs)(210,220,230,240), 및 제어 수단(250)으로써 구성되어 있다.
저항 소자(R1)는 한 단자가 전원 단자(VCC)에 접속되어 있으며 다른 단자가 출력 신호(VIF) 단자(PVIF)에 접속되어 있다.
저항 소자들(R2)은 한 단자가 전원 단자(VCC)에 접속되어 있으며 다른 단자가 출력 신호(VIF) 단자(MVIF)에 접속되어 있다.
에미터 커플(210)은 에미터 단자들이 서로 접속되어 있고, 콜렉터 단자들이 출력 신호(VIF) 단자들(PVIF,MVIF) 중에서 해당되는 출력 신호 단자에 접속되어 있으며, 각각 외부에서 입력되는 국부 발진 신호(VLO)의 단자들(PVLO,MVLO) 중에서 해당되는 국부 발진 신호(VLO) 단자에 의해서 게이팅되어 있는 N 형의 바이폴라 트랜지스터들(Q1,Q2)로써 구성되어 있다. 즉 트랜지스터(Q1)는 콜렉터 단자가 출력 신호(VIF) 단자(MVIF)에 접속되어 있으며, 국부 발진 신호 단자(PVLO)에 의해서 게이팅되어 있다. 그리고 트랜지스터(Q2)는 콜렉터 단자가 출력 신호(VIF) 단자(PVIF)에 접속되어 있으며, 국부 발진 신호 단자(MVLO)에 의해서 게이팅되어 있다.
에미터 커플(220)은 에미터 단자들이 서로 접속되어 있고, 콜렉터 단자들이 출력 신호(VIF) 단자들(PVIF,MVIF) 중에서 해당되는 출력 신호 단자에 접속되어 있으며, 각각 외부에서 입력되는 국부 발진 신호(VLO)의 단자들(PVLO,MVLO) 중에서 해당되는 국부 발진 신호(VLO) 단자에 의해서 게이팅되어 있는 N 형의 바이폴라 트랜지스터들(Q3,Q4)로써 구성되어 있다. 즉 트랜지스터(Q3)는 콜렉터 단자가 출력 신호(VIF) 단자(MVIF)에 접속되어 있으며, 국부 발진 신호 단자(MVLO)에 의해서 게이팅되어 있다. 그리고 트랜지스터(Q4)는 콜렉터 단자가 출력 신호(VIF) 단자(PVIF)에 접속되어 있으며, 국부 발진 신호 단자(PVLO)에 의해서 게이팅되어 있다.
에미터 커플(230)은 에미터 단자들이 서로 연결되어 있고, 콜렉터 단자들이 각각 에미터 커플들(210,220) 중에서 해당되는 에미터 커플을 구성하고 있는 트랜지스터들의 에미터 단자들에 접속되어 있으며, 각각 수신 입력 신호(VRF)의 단자들(PVRF,MVRF) 중에서 해당되는 수신 입력 신호(VRF) 단자에 의해서 게이팅되어 있는 N 형의 바이폴라 트랜지스터들(Q5,Q6)로써 구성되어 있다. 즉, 트랜지스터(Q5)는 에미터 커플(210)을 구성하고 있는 트랜지스터들(Q1,Q2)의 에미터 단자들에 콜렉터 단자가 접속되어 있고, 수신 입력 신호(VRF) 단자(PVRF)에 의해서 게이팅되어 있다. 그리고, 트랜지스터(Q6)는 에미터 커플(220)을 구성하고 있는 트랜지스터들(Q3,Q4)의 에미터 단자들에 콜렉터 단자가 접속되어 있고, 수신 입력 신호(VRF) 단자(MVRF)에 의해서 게이팅되어 있다.
제어 수단(250)은 에미터 커플(230)을 구성하고 있는 트랜지스터들(Q5,Q6)의 에미터 단자들 사이에 접속되어 있으며, 제어 신호(VCON)에 의해서 게이팅되어 있는 NMOS 트랜지스터(NQ)로써 구성되어 있다. 즉 제어 수단(250)은 제어 신호(VCON)의 크기에 따라 소자 등가 저항값이 달라지므로 트랜지스터들(Q5,Q6)의 에미터 단자들 사이의 전위차이를 조절하여 트랜지스터들(Q5,Q6)의 콜렉터 단자들에 흐르는 전류의 크기를 조절할 수 있다.
에미터 커플(240)은 에미터 단자들이 접지 단자(GND)에 접속되어 있고, 콜렉터 단자들이 각각 에미터 커플(230)을 구성하고 있는 트랜지스터들(Q5,Q6)의 에미터 단자들 중에서 해당되는 에미터 단자에 접속되어 있으며, 외부에서 입력되는 바이어스 신호(VBIAS)에 의해서 게이팅되어 있는 N 형의 바이폴라 트랜지스터들(Q7,Q8)로써 구성되어 있다. 즉 트랜지스터(Q7)는 콜렉터 단자가 트랜지스터(Q5)의 에미터 단자에 접속되어 있고 바이어스 신호(VBIAS)에 의해서 게이팅되어 있다. 그리고 트랜지스터(Q8)는 콜렉터 단자가 트랜지스터(Q6)의 에미터 단자에 접속되어 있고 바이어스 신호(VBIAS)에 의해서 게이팅되어 있다. 여기서 에미터 커플(240)은 제어 수단(250)을 구성하고 있는 제어 트랜지스터의 등가 저항값에 따라 임의로 변화될 수 있는 일정한 바이어스 전류를 에미터 커플들(210,220,230)에 공급하기 위한 전류원으로써 동작한다.
도 2를 참조하여 본 발명의 믹서 회로의 동작에 대하여 설명을 하면 아래와 같다.
트랜지스터들(Q1,Q2)의 콜렉터 단자들에 흐르는 전류는 국부 발진 신호(VLO)와 트랜지스터(Q5)의 콜렉터 단자에 흐르는 전류에 의해 결정되고, 트랜지스터들(Q3,Q4)의 콜렉터 단자들에 흐르는 전류는 국부 발진 신호(VLO)와 트랜지스터(Q6)의 콜렉터 단자에 흐르는 전류에 의해 결정된다. 그리고 트랜지스터들(Q5,Q6)의 콜렉터 단자들에 흐르는 전류는 트랜지스터들(Q7,Q8)에 의해서 형성되는 전류에 의해서 결정된다. 그리고 트랜지스터들(Q7,Q8)에 의해서 형성되는 전류는 제어 수단(250)에 인가되는 제어 신호(VCON)의 크기에 따라서 가변 조정이 가능하다. 그리고 출력 신호(VIF) 단자들(PVIF,MVIF)로부터 출력되는 출력 신호(VIF)는 저항 소자들(R1,R2)의 저항값들과 트랜지스터들(Q1,Q2,Q3,Q4)의 콜렉터 단자들에 흐르는 전류들에 의해서 결정되어 지므로 제어 수단(250)에 인가되는 제어 신호(VCON)의 크기에 따라서 가변 조정이 가능하다. 따라서 본 발명의 실시예에 따른 믹서 회로는, 외부로부터 입력되는 수신 입력 신호(VRF)와 국부 발진 신호(VLO)를 입력하여, 수신 입력 신호(VRF)와 국부 발진 신호(VLO)를 믹싱(Mixing)하여 형성되는 출력 신호(VIF)에 대한 변환 이득을 제어 신호(VCON)의 크기에 따라 조정할 수 있는 아날로그(Analog) 신호의 멀티플라이어(Multiplier)로서 동작한다. 여기서 국부 발진 신호(VLO)는 수신 입력 신호(VRF)의 주파수를 변환시키기 위하여 입력되는 신호이고 출력 신호(VIF)는 국부 발진 신호(VLO)의 주파수를 가지면서 제어 신호(VCON)의 크기에 따라 그 크기가 변화 조정되는 신호로서 출력 신호(VIF) 단자들(PVIF,MVIF)로부터 출력된다.
예를 들어 제어 수단(250)에 인가되는 제어 신호(VCON)의 전압값이 높은 경우에는 제어 수단(250)을 구성하고 있는 NMOS 트랜지스터(NQ)의 등가 저항값이 적어져서 전체 믹서 회로는 극단적인 경우 도 1에 나타나 있는 종래의 믹서 회로와 동일하게 표현될 수 있다(따라서 자세한 설명 생략). 이 때 믹서 회로는 최대의 변환 이득을 가지고 수신 입력 신호(VRF)의 크기가 미약한 경우의 수신에 적합한 상태가 된다. 그리고 제어 수단(250)에 인가되는 제어 신호(VCON)의 전압값이 작은 경우에는 제어 수단(250)을 구성하고 있는 NMOS 트랜지스터(NQ)의 등가 저항 값(RNMOS)이 커져서 전체 믹서 회로는 도 3에 나타내고 있는 바와 같이 표현될 수 있다. 이 때 믹서 회로의 변환 이득은 도 3에 나타내고 있는 바와 같이 NMOS 트랜지스터(NQ)의 등가 저항 값(RNMOS)의 크기에 반비례하고 왜곡 억제 특성은 NMOS 트랜지스터(NQ)의 등가 저항 값(RNMOS)의 크기에 비례한다. 따라서 수신 입력 신호(VRF)의 강도가 커질수록 제어 신호(VCON)의 크기를 낮추면 수신에 적합한 상태가 된다.
이와 같이 본 발명의 실시예에 따른 믹서 회로에 있어서, 출력 신호(VIF)의 크기는 외부로부터 입력되는 수신 입력 신호(VRF)와 제어 신호(VCON)의 크기에 따라 저항 소자들(R1,R2)과 트랜지스터들(Q7,Q8)의 콜렉터 단자들을 통하여 흐르는 일정 전류들의 값에 의해서 조정이 가능하다. 다시 말하면, 본 발명의 실시예에 따른 믹서 회로에 있어서, 수신 입력 신호(VRF)의 크기에 따라 제어 신호(VCON)의 크기를 조절하여 입력하므로써, 수신 입력 신호(VRF)의 크기에 따라 변환 이득과 왜곡 특성을 조절할 수 있다. 따라서, 이러한 믹서 회로를 사용하는 수신기의 성능이 수신 입력 신호(VRF)에 상관없이 적합하게 조절될 수 있다.
본 발명에 의하면, 믹서 회로에 있어서 출력 신호의 크기는 외부로부터 입력되는 수신 입력 신호와 제어 신호의 크기에 따라 조정이 가능하다. 즉, 수신 입력 신호의 크기에 따라 제어 신호의 크기를 조절하여 입력하므로써, 수신 입력 신호의 크기에 따라 변환 이득과 왜곡 특성을 조절할 수 있다. 따라서, 이러한 믹서 회로를 사용하는 수신기의 성능이 수신 입력 신호의 크기에 상관없이 적합하게 조절될 수 있는 효과를 가진다.

Claims (15)

  1. 믹서 회로에 있어서,
    한 단자가 전원 단자에 접속되어 있으며 다른 단자가 제 1 출력 신호 단자에 접속되어 있는 제 1 저항 소자;
    한 단자가 상기 전원 단자에 접속되어 있으며 다른 단자가 제 2 출력 신호 단자에 접속되어 있는 제 2 저항 소자;
    에미터 단자들이 서로 접속되어 있고, 콜렉터 단자들이 상기 제 1 출력 신호 단자와 상기 제 2 출력 신호 단자 중에서 해당되는 출력 신호 단자에 접속되어 있으며, 게이트 단자들로부터 국부 발진 신호를 입력하는 트랜지스터 쌍으로써 구성되어 있는 제 1 에미터 커플;
    에미터 단자들이 서로 접속되어 있고, 콜렉터 단자들이 상기 제 1 출력 신호 단자와 상기 제 2 출력 신호 단자 중에서 해당되는 출력 신호 단자에 접속되어 있으며, 게이트 단자들로부터 국부 발진 신호를 입력하는 트랜지스터 쌍으로써 구성되어 있는 제 2 에미터 커플;
    에미터 단자들이 서로 연결되어 있고, 콜렉터 단자들이 상기 제 1 에미터 커플과 상기 제 2 에미터 커플 중에서 해당되는 에미터 커플의 에미터 단자들에 접속되어 있으며, 게이트 단자들로부터 수신 입력 신호를 입력하는 트랜지스터 쌍으로써 구성되어 있는 제 3 에미터 커플;
    상기 제 3 에미터 커플을 구성하고 있는 상기 트랜지스터 쌍의 에미터 단자들 사이에 접속되어 있으며 제어 신호에 의해서 제어되는 제어 수단; 및
    에미터 단자들이 서로 접속되어 있고, 콜렉터 단자들이 상기 제 3 에미터 커플을 구성하고 있는 트랜지스터 쌍의 에미터 단자들 중에서 해당되는 에미터 단자에 접속되어 있으며, 게이트 단자들로부터 바이어스 신호를 입력하는 트랜지스터 쌍으로써 구성되어 있는 제 4 에미터 커플을 구비하고,
    상기 제 1 내지 제 2 출력 단자들로부터 출력되는 출력 신호는 상기 수신 입력 신호와 상기 국부 발진 신호를 곱한 것에 비례하는 신호인 것을 특징으로 하는 믹서 회로.
  2. 제 1 항에 있어서, 상기 제 1 에미터 커플은
    상기 제 1 출력 단자에 콜렉터 단자가 접속되어 있고 제 1 국부 발진 신호 입력 단자에 의해서 게이팅되어 있는 제 1 트랜지스터; 및
    상기 제 2 출력 단자에 콜렉터 단자가 접속되어 있고 제 2 국부 발진 신호 입력 단자에 의해서 게이팅되어 있는 제 2 트랜지스터를 구비하고,
    상기 제 1 국부 발진 신호 입력 단자와 상기 제 2 국부 발진 신호 입력 단자로부터 상기 국부 발진 신호를 입력하는 것을 특징으로 하는 믹서 회로.
  3. 제 2 항에 있어서, 상기 제 1 트랜지스터는 N 형의 바이폴라 트랜지스터인 것을 특징으로 하는 믹서 회로.
  4. 제 3 항에 있어서, 상기 제 2 트랜지스터는 N 형의 바이폴라 트랜지스터인 것을 특징으로 하는 믹서 회로.
  5. 제 2 항에 있어서, 상기 제 2 에미터 커플은
    상기 제 1 출력 단자에 콜렉터 단자가 접속되어 있고 제 2 국부 발진 신호 입력 단자에 의해서 게이팅되어 있는 제 3 트랜지스터; 및
    상기 제 2 출력 단자에 콜렉터 단자가 접속되어 있고 제 1 국부 발진 신호 입력 단자에 의해서 게이팅되어 있는 제 4 트랜지스터를 구비하는 것을 특징으로 하는 믹서 회로.
  6. 제 5 항에 있어서, 상기 제 3 트랜지스터는 N 형의 바이폴라 트랜지스터인 것을 특징으로 하는 믹서 회로.
  7. 제 6 항에 있어서, 상기 제 4 트랜지스터는 N 형의 바이폴라 트랜지스터인 것을 특징으로 하는 믹서 회로.
  8. 제 5 항에 있어서, 상기 제 3 에미터 커플은
    상기 제 1 에미터 커플을 구성하고 있는 트랜지스터 쌍의 에미터 단자들에 콜렉터 단자가 접속되어 있고 제 1 수신 입력 신호 입력 단자에 의해서 게이팅되어 있는 제 5 트랜지스터; 및
    상기 제 2 에미터 커플을 구성하고 있는 트랜지스터 쌍의 에미터 단자들에 콜렉터 단자가 접속되어 있고 제 2 수신 입력 신호 입력 단자에 의해서 게이팅되어 있는 제 6 트랜지스터를 구비하고,
    상기 제 1 및 제 2 수신 입력 신호 입력 단자들로부터 상기 수신 입력 신호를 입력하는 것을 특징으로 하는 믹서 회로.
  9. 제 8 항에 있어서, 상기 제 5 트랜지스터는 N 형의 바이폴라 트랜지스터인 것을 특징으로 하는 믹서 회로.
  10. 제 9 항에 있어서, 상기 제 6 트랜지스터는 N 형의 바이폴라 트랜지스터인 것을 특징으로 하는 믹서 회로.
  11. 제 8 항에 있어서, 상기 제어 수단은 상기 제 5 트랜지스터의 에미터 단자와 상기 제 6 트랜지스터의 에미터 단자 사이에 접속되어 있고, 상기 제어 신호에 의해서 게이팅되어 있는 제어 트랜지스터로써 구성되어 있는 것을 특징으로 하는 믹서 회로.
  12. 제 11 항에 있어서, 상기 제어 트랜지스터는 상기 제 5 트랜지스터의 에미터 단자에 드레인 단자가 접속되어 있고, 상기 제 6 트랜지스터의 에미터 단자에 소오스 단자가 접속되어 있으며, 상기 제어 신호에 의해서 게이팅되어 있는 NMOS 트랜지스터인 것을 특징으로 하는 믹서 회로.
  13. 제 11 항에 있어서, 상기 제 4 에미터 커플은
    상기 제 5 트랜지스터의 에미터 단자에 콜렉터 단자가 접속되어 있고, 상기 바이어스 신호에 의해서 게이팅되어 있는 제 7 트랜지스터; 및
    상기 제 6 트랜지스터의 에미터 단자에 콜렉터 단자가 접속되어 있고, 상기 바이어스 신호에 의해서 게이팅되어 있는 제 8 트랜지스터를 구비하는 것을 특징으로 하는 믹서 회로.
  14. 제 13 항에 있어서, 상기 제 7 트랜지스터는 N 형의 바이폴라 트랜지스터인 것을 특징으로 하는 믹서 회로.
  15. 제 14 항에 있어서, 상기 제 8 트랜지스터는 N 형의 바이폴라 트랜지스터인 것을 특징으로 하는 믹서 회로.
KR1019970045531A 1997-09-02 1997-09-02 믹서회로 KR19990024433A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970045531A KR19990024433A (ko) 1997-09-02 1997-09-02 믹서회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970045531A KR19990024433A (ko) 1997-09-02 1997-09-02 믹서회로

Publications (1)

Publication Number Publication Date
KR19990024433A true KR19990024433A (ko) 1999-04-06

Family

ID=66043307

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970045531A KR19990024433A (ko) 1997-09-02 1997-09-02 믹서회로

Country Status (1)

Country Link
KR (1) KR19990024433A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100892020B1 (ko) * 2001-10-22 2009-04-07 아스라브 쏘시에떼 아노님 이중 컨버전 수신기용 믹서
US7746151B2 (en) 2005-07-01 2010-06-29 Fci Inc. Variable gain mixer

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0131337A1 (en) * 1983-07-08 1985-01-16 Koninklijke Philips Electronics N.V. Double-balanced mixer circuit
JPH02113710A (ja) * 1988-10-24 1990-04-25 Matsushita Electric Ind Co Ltd ミキサ回路
JPH0746045A (ja) * 1993-06-28 1995-02-14 Hewlett Packard Co <Hp> 低雑音能動ミキサ
JPH08265047A (ja) * 1995-01-24 1996-10-11 Matsushita Electric Ind Co Ltd 周波数変換回路
JPH1056336A (ja) * 1996-08-09 1998-02-24 Mitsubishi Electric Corp ミキサ回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0131337A1 (en) * 1983-07-08 1985-01-16 Koninklijke Philips Electronics N.V. Double-balanced mixer circuit
JPH02113710A (ja) * 1988-10-24 1990-04-25 Matsushita Electric Ind Co Ltd ミキサ回路
JPH0746045A (ja) * 1993-06-28 1995-02-14 Hewlett Packard Co <Hp> 低雑音能動ミキサ
JPH08265047A (ja) * 1995-01-24 1996-10-11 Matsushita Electric Ind Co Ltd 周波数変換回路
JPH1056336A (ja) * 1996-08-09 1998-02-24 Mitsubishi Electric Corp ミキサ回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100892020B1 (ko) * 2001-10-22 2009-04-07 아스라브 쏘시에떼 아노님 이중 컨버전 수신기용 믹서
US7746151B2 (en) 2005-07-01 2010-06-29 Fci Inc. Variable gain mixer

Similar Documents

Publication Publication Date Title
US7432765B2 (en) Variable gain amplifier, mixer and quadrature modulator using the same
US5867778A (en) Switched gain element
US7023275B2 (en) Variable gain amplifier
US5917383A (en) Compact voltage controlled ring oscillator with quadrature outputs
US6100759A (en) Low noise, integrated AC differential amplifier
US7362172B2 (en) Variable gain circuit
KR101127461B1 (ko) 고도의 선형 가변이득 증폭기
US6600371B2 (en) Low noise amplifier
EP0316999A1 (en) Balanced voltage-current converter and double-balanced mixer circuit comprising such a converter
US5920810A (en) Multiplier and method for mixing signals
CN108604895A (zh) 相位内插器和实施相位内插器的方法
EP0909479A1 (en) Differential pair gain control stage
US6242963B1 (en) Differential mixer with improved linearity
US6650883B1 (en) Mixer with adjustable linearity
US7477103B2 (en) Amplifier circuit
US4344188A (en) Balanced modulator
US5867063A (en) Gain distribution circuit
GB2334163A (en) A variable gain transconductance amplifier suitable for use in a mixer
JP3139734B2 (ja) 可変利得増幅器
KR100462467B1 (ko) 자동이득제어의 가변이득증폭회로
CN102354241A (zh) 电压/电流转换电路
US5805988A (en) System and method for switching an RF signal between mixers
US4727597A (en) Mixer arrangement
US8816750B2 (en) High frequency mixer with tunable dynamic range
US6104227A (en) RF mixer circuit and method of operation

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application