JPH0969730A - 周波数ミキサ回路 - Google Patents
周波数ミキサ回路Info
- Publication number
- JPH0969730A JPH0969730A JP7222387A JP22238795A JPH0969730A JP H0969730 A JPH0969730 A JP H0969730A JP 7222387 A JP7222387 A JP 7222387A JP 22238795 A JP22238795 A JP 22238795A JP H0969730 A JPH0969730 A JP H0969730A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transistors
- mixer circuit
- high frequency
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1433—Balanced arrangements with transistors using bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0043—Bias and operating point
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0047—Offset of DC voltage or frequency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/12—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】
【課題】ＬＯと受信の２つの高周波信号をアンバランス
入力で供給するとともに出力電圧に発生するオフセット
電圧を抑圧する。 【解決手段】各々のコレクタにトランジスタＱ１，Ｑ３
の各々のエミッタを接続し各々のベースにバイアスＶＢ
Ｂ２を供給し各々のエミッタに接地を接続したトランジ
スタＱ５，Ｑ６を備える。高周波信号Ｖ１をトランジス
タＱ１のベースに高周波信号Ｖ２をトランジスタＱ５の
ベースにそれぞれアンバランス信号で供給する。
入力で供給するとともに出力電圧に発生するオフセット
電圧を抑圧する。 【解決手段】各々のコレクタにトランジスタＱ１，Ｑ３
の各々のエミッタを接続し各々のベースにバイアスＶＢ
Ｂ２を供給し各々のエミッタに接地を接続したトランジ
スタＱ５，Ｑ６を備える。高周波信号Ｖ１をトランジス
タＱ１のベースに高周波信号Ｖ２をトランジスタＱ５の
ベースにそれぞれアンバランス信号で供給する。
Description
【０００１】
【発明の属する技術分野】本発明は周波数ミキサ回路に
関し、特にページャ等の受信回路に用いられるダイレク
トコンバージョン型の周波数ミキサ回路に関する。
関し、特にページャ等の受信回路に用いられるダイレク
トコンバージョン型の周波数ミキサ回路に関する。
【０００２】
【従来の技術】従来、この種の周波数ミキサ回路は、例
えばページャの受信回路など低電圧動作が要求される回
路で用いられており、一般的なシングルバランス型の従
来の第１の周波数ミキサ回路と、ダブルバランス型の従
来の第２の周波数ミキサ回路とが知られている。
えばページャの受信回路など低電圧動作が要求される回
路で用いられており、一般的なシングルバランス型の従
来の第１の周波数ミキサ回路と、ダブルバランス型の従
来の第２の周波数ミキサ回路とが知られている。
【０００３】従来の第１の周波数ミキサ回路を回路図で
示す図２を参照すると、この従来の第１の周波数ミキサ
回路は、各々のコレクタに一端が電源ＶＣＣに接続され
た負荷用の抵抗ＲＬ３，ＲＬ４を接続し各々のベースに
バイアス電圧ＶＢＢ３を供給し各々のエミッタを共通接
続したトランジスタＱ７，Ｑ８から成る差動回路３と、
コレクタにトランジスタＱ７，Ｑ８の共通接続エミッタ
を接続しベースにバイアス電圧ＶＢＢ４を供給しトラン
ジスタＱ７，Ｑ８を駆動する電流源トランジスタＱ９と
を備える。
示す図２を参照すると、この従来の第１の周波数ミキサ
回路は、各々のコレクタに一端が電源ＶＣＣに接続され
た負荷用の抵抗ＲＬ３，ＲＬ４を接続し各々のベースに
バイアス電圧ＶＢＢ３を供給し各々のエミッタを共通接
続したトランジスタＱ７，Ｑ８から成る差動回路３と、
コレクタにトランジスタＱ７，Ｑ８の共通接続エミッタ
を接続しベースにバイアス電圧ＶＢＢ４を供給しトラン
ジスタＱ７，Ｑ８を駆動する電流源トランジスタＱ９と
を備える。
【０００４】次に、図３を参照して、従来の第１の周波
数ミキサ回路の動作について説明すると、ＬＯ信号であ
る高周波信号Ｖ１は差動回路３のトランジスタＱ７のベ
ースのみに供給し、受信信号である高周波信号Ｖ２はト
ランジスタＱ９のベースに供給する。また、トランジス
タＱ７とＱ８のコレクタからそれぞれ端子Ｔ１，Ｔ２を
経由して出力電圧ＶＯを出力する。すると、出力電圧Ｖ
Ｏの周波数成分に高周波信号Ｖ１，Ｖ２の各々の周波数
ｆ１，ｆ２の和，差の成分ｆ１＋ｆ２，｜ｆ１−ｆ２｜
が得られるので、周波数ミキサ回路として動作する。
数ミキサ回路の動作について説明すると、ＬＯ信号であ
る高周波信号Ｖ１は差動回路３のトランジスタＱ７のベ
ースのみに供給し、受信信号である高周波信号Ｖ２はト
ランジスタＱ９のベースに供給する。また、トランジス
タＱ７とＱ８のコレクタからそれぞれ端子Ｔ１，Ｔ２を
経由して出力電圧ＶＯを出力する。すると、出力電圧Ｖ
Ｏの周波数成分に高周波信号Ｖ１，Ｖ２の各々の周波数
ｆ１，ｆ２の和，差の成分ｆ１＋ｆ２，｜ｆ１−ｆ２｜
が得られるので、周波数ミキサ回路として動作する。
【０００５】しかし、ＬＯ信号である高周波信号Ｖ１は
トランジスタＱ７，Ｑ８のコレクタ電流を交互にスイッ
チングさせる大振幅の信号であり、差動対トランジスタ
Ｑ７のベースのみにアンバランスで印加しているため、
動作期間において差動対トランジスタのＱ７のみ飽和状
態あるいはそれに近い状態となる期間が生じる。トラン
ジスタが導通し飽和した状態では、ベース・エミッタ間
に電荷が蓄積され、トランジスタを遮断させようとして
も蓄積電荷の作用によって瞬時にトランジスタが遮断し
ない現象が起きることが知られている。これと同一効果
により、トランジスタＱ７の導通期間にベース・エミッ
タ間に蓄積される電荷の作用でトランジスタＱ７の導通
時間がトランジスタＱ８より長くなり、トランジスタＱ
７，Ｑ８のコレクタ電流の平均に差が生じ、これにより
出力端子Ｔ３とＴ４の間で平均電圧の差、すなわちオフ
セット電圧が生じる。
トランジスタＱ７，Ｑ８のコレクタ電流を交互にスイッ
チングさせる大振幅の信号であり、差動対トランジスタ
Ｑ７のベースのみにアンバランスで印加しているため、
動作期間において差動対トランジスタのＱ７のみ飽和状
態あるいはそれに近い状態となる期間が生じる。トラン
ジスタが導通し飽和した状態では、ベース・エミッタ間
に電荷が蓄積され、トランジスタを遮断させようとして
も蓄積電荷の作用によって瞬時にトランジスタが遮断し
ない現象が起きることが知られている。これと同一効果
により、トランジスタＱ７の導通期間にベース・エミッ
タ間に蓄積される電荷の作用でトランジスタＱ７の導通
時間がトランジスタＱ８より長くなり、トランジスタＱ
７，Ｑ８のコレクタ電流の平均に差が生じ、これにより
出力端子Ｔ３とＴ４の間で平均電圧の差、すなわちオフ
セット電圧が生じる。
【０００６】例えばページャのような低電圧で動作する
フロントエンド回路では、出力をバランス出力とした方
が高い変換利得が得られ、かつ、ＮＦも低くできる。し
かし、この従来の第１の周波数ミキサ回路では、上記の
理由により出力端子間にオフセット電圧が生じるため、
バランス出力で次段回路を接続する場合には、例えば段
間を容量結合とするなど何らかの対策が必要である。
フロントエンド回路では、出力をバランス出力とした方
が高い変換利得が得られ、かつ、ＮＦも低くできる。し
かし、この従来の第１の周波数ミキサ回路では、上記の
理由により出力端子間にオフセット電圧が生じるため、
バランス出力で次段回路を接続する場合には、例えば段
間を容量結合とするなど何らかの対策が必要である。
【０００７】ここで、従来の第１の周波数ミキサ回路を
ダイレクトコンバージョン方式のページャ受信機に使用
することを考えると、ダイレクトコンバージョン方式で
は変調波を直接４．５ｋＨｚのベースバンド信号に変換
するため、次段回路との結合に容量結合の方式を採用し
た場合には大容量のコンデンサを必要とする。
ダイレクトコンバージョン方式のページャ受信機に使用
することを考えると、ダイレクトコンバージョン方式で
は変調波を直接４．５ｋＨｚのベースバンド信号に変換
するため、次段回路との結合に容量結合の方式を採用し
た場合には大容量のコンデンサを必要とする。
【０００８】次に、それぞれページャの受信回路の要素
技術について説明したアイ・イー・イー・イー・ジャー
ナル・オフ・ソリッド・ステート・サーキッツ，第ＳＣ
−２６巻，第１２号，１９９１年１２月，第１９４４−
１９５０頁（ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌ
ｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ）（文献１）およ
び森泰啓監修，ページャ受信機設計技術，第３節，ダイ
レクトコンバージョン方式，第９５−１１６頁，（株）
トリケップス，１９９４年（文献２）にそれぞれ記載の
ダブルバランス型の従来の第２の周波数ミキサ回路を回
路図で示す図３を参照すると、この従来の第２の周波数
ミキサ回路は、各々のエミッタを共通接続したトランジ
スタＱ１，Ｑ２およびトランジスタＱ３，Ｑ４から成る
差動回路１，２と、各々のコレクタに差動回路１，２の
トランジスタＱ１，Ｑ２およびＱ３，Ｑ４のそれぞれの
共通接続エミッタを接続しベースにバイアス電圧ＶＢＢ
５を供給しエミッタに他端を接地した抵抗ＲＥ１，ＲＥ
２をそれぞれ接続した差動回路１，２の各々の駆動用の
電流源トランジスタＱ１０，Ｑ１１を備える。
技術について説明したアイ・イー・イー・イー・ジャー
ナル・オフ・ソリッド・ステート・サーキッツ，第ＳＣ
−２６巻，第１２号，１９９１年１２月，第１９４４−
１９５０頁（ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌ
ｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ）（文献１）およ
び森泰啓監修，ページャ受信機設計技術，第３節，ダイ
レクトコンバージョン方式，第９５−１１６頁，（株）
トリケップス，１９９４年（文献２）にそれぞれ記載の
ダブルバランス型の従来の第２の周波数ミキサ回路を回
路図で示す図３を参照すると、この従来の第２の周波数
ミキサ回路は、各々のエミッタを共通接続したトランジ
スタＱ１，Ｑ２およびトランジスタＱ３，Ｑ４から成る
差動回路１，２と、各々のコレクタに差動回路１，２の
トランジスタＱ１，Ｑ２およびＱ３，Ｑ４のそれぞれの
共通接続エミッタを接続しベースにバイアス電圧ＶＢＢ
５を供給しエミッタに他端を接地した抵抗ＲＥ１，ＲＥ
２をそれぞれ接続した差動回路１，２の各々の駆動用の
電流源トランジスタＱ１０，Ｑ１１を備える。
【０００９】差動回路１，２の各々のトランジスタＱ
１，Ｑ３の各々のコレクタ同志を共通接続するとともに
一端が電源ＶＣＣに接続された負荷用の抵抗ＲＬ１と出
力端子Ｔ１と接続し、トランジスタＱ２，Ｑ４の各々の
コレクタ同志を共通接続するとともに一端が電源ＶＣＣ
に接続された負荷用の抵抗ＲＬ２と出力端子Ｔ２と接続
し、また、トランジスタＱ１，Ｑ４の各々のベース同志
およびＱ２，Ｑ３の各々のベース同志をそれぞれ共通接
続する。ＬＯ信号である高周波信号Ｖ１をトランジスタ
Ｑ１，Ｑ２の各々のベース間に、受信信号である高周波
信号Ｖ２をトランジスタＱ１０，Ｑ１１の各々のエミッ
タ間にそれぞれ供給し、端子Ｔ１，Ｔ２間に出力電圧Ｖ
Ｏを出力する。
１，Ｑ３の各々のコレクタ同志を共通接続するとともに
一端が電源ＶＣＣに接続された負荷用の抵抗ＲＬ１と出
力端子Ｔ１と接続し、トランジスタＱ２，Ｑ４の各々の
コレクタ同志を共通接続するとともに一端が電源ＶＣＣ
に接続された負荷用の抵抗ＲＬ２と出力端子Ｔ２と接続
し、また、トランジスタＱ１，Ｑ４の各々のベース同志
およびＱ２，Ｑ３の各々のベース同志をそれぞれ共通接
続する。ＬＯ信号である高周波信号Ｖ１をトランジスタ
Ｑ１，Ｑ２の各々のベース間に、受信信号である高周波
信号Ｖ２をトランジスタＱ１０，Ｑ１１の各々のエミッ
タ間にそれぞれ供給し、端子Ｔ１，Ｔ２間に出力電圧Ｖ
Ｏを出力する。
【００１０】前述の従来の第１の周波数ミキサ回路と同
様に、この第２の周波数ミキサ回路は出力電圧ＶＯに高
周波信号Ｖ１，Ｖ２の各々の周波数ｆ１，ｆ２の和，差
の成分ｆ１＋ｆ２，｜ｆ１−ｆ２｜が得られ、周波数ミ
キサ回路として動作する。
様に、この第２の周波数ミキサ回路は出力電圧ＶＯに高
周波信号Ｖ１，Ｖ２の各々の周波数ｆ１，ｆ２の和，差
の成分ｆ１＋ｆ２，｜ｆ１−ｆ２｜が得られ、周波数ミ
キサ回路として動作する。
【００１１】このように、この回路は２組の差動回路
１，２を用い、高周波信号Ｖ１により動作する回路部分
をダブルバランス構成とし、かつこの高周波信号Ｖ１を
バランス入力で供給するため、前述した差動対トラジス
タのスイッチングによるコレクタ電流の差は発生せず、
出力端子Ｔ１，Ｔ２の平均出力電圧は動作時にも一定で
ある。つまり、この回路は、出力端子Ｔ１，Ｔ２間にお
いてオフセット電圧が生じないため、次段回路と直結可
能である。
１，２を用い、高周波信号Ｖ１により動作する回路部分
をダブルバランス構成とし、かつこの高周波信号Ｖ１を
バランス入力で供給するため、前述した差動対トラジス
タのスイッチングによるコレクタ電流の差は発生せず、
出力端子Ｔ１，Ｔ２の平均出力電圧は動作時にも一定で
ある。つまり、この回路は、出力端子Ｔ１，Ｔ２間にお
いてオフセット電圧が生じないため、次段回路と直結可
能である。
【００１２】しかし、第２の周波数ミキサ回路は、高周
波信号Ｖ１，高周波信号源Ｖ２をそれぞれバランス入力
で供給しているため、この回路をバイポーラ集積回路上
の実現する場合にはこれら２つの高周波信号Ｖ１，Ｖ２
を入力するための外部端子を４個必要となる。また、通
常のアンバランス信号をバランス信号に変換するための
変成器等の部品を必要とする。
波信号Ｖ１，高周波信号源Ｖ２をそれぞれバランス入力
で供給しているため、この回路をバイポーラ集積回路上
の実現する場合にはこれら２つの高周波信号Ｖ１，Ｖ２
を入力するための外部端子を４個必要となる。また、通
常のアンバランス信号をバランス信号に変換するための
変成器等の部品を必要とする。
【００１３】さらに、この回路はページャのように低電
圧で動作させる場合には、トランジスタＱ１０，Ｑ１１
のエミッタと接地間に挿入したエミッタ抵抗ＲＥ１，Ｒ
Ｅ２のため、これらの抵抗ＲＥ１，ＲＥ２の両端に生じ
る電圧降下分だけ電圧の損失がある。
圧で動作させる場合には、トランジスタＱ１０，Ｑ１１
のエミッタと接地間に挿入したエミッタ抵抗ＲＥ１，Ｒ
Ｅ２のため、これらの抵抗ＲＥ１，ＲＥ２の両端に生じ
る電圧降下分だけ電圧の損失がある。
【００１４】
【発明が解決しようとする課題】上述した従来の第１の
周波数ミキサ回路は、ＬＯ信号対応の大振幅の高周波信
号を差動対トランジスタの一方のベースのみにアンバラ
ンスで供給しているため、出力信号にこの信号供給側の
トランジスタの飽和に起因するオフセット電圧が生ずる
ので、低電圧動作に有利なバランス出力のまま次段回路
と結合するためには集積回路上で実現困難な大容量のコ
ンデンサを用いる必要があるという欠点があった。ま
た、このコンデンサを集積回路外部に設けると外部端子
と外付け部品が増加し、小型化・部品点数の削減の阻害
要因となるという欠点があった。
周波数ミキサ回路は、ＬＯ信号対応の大振幅の高周波信
号を差動対トランジスタの一方のベースのみにアンバラ
ンスで供給しているため、出力信号にこの信号供給側の
トランジスタの飽和に起因するオフセット電圧が生ずる
ので、低電圧動作に有利なバランス出力のまま次段回路
と結合するためには集積回路上で実現困難な大容量のコ
ンデンサを用いる必要があるという欠点があった。ま
た、このコンデンサを集積回路外部に設けると外部端子
と外付け部品が増加し、小型化・部品点数の削減の阻害
要因となるという欠点があった。
【００１５】この問題を解決する従来の第２の周波数ミ
キサ回路は、集積回路内部にＬＯ信号および受信信号対
応の２つの高周波信号をそれぞれバランス入力で供給す
るための外部端子を４個必要とし、また、通常のアンバ
ランス信号をバランス信号に変換するための変成器等の
部品を必要とすることから、第１の周波数ミキサ回路と
同様に外部端子と外付け部品が増加し、小型化・部品点
数の削減の阻害要因となるという欠点があった。
キサ回路は、集積回路内部にＬＯ信号および受信信号対
応の２つの高周波信号をそれぞれバランス入力で供給す
るための外部端子を４個必要とし、また、通常のアンバ
ランス信号をバランス信号に変換するための変成器等の
部品を必要とすることから、第１の周波数ミキサ回路と
同様に外部端子と外付け部品が増加し、小型化・部品点
数の削減の阻害要因となるという欠点があった。
【００１６】さらに、ページャのように低電圧で動作さ
せる場合には、高周波信号Ｖ２のバランス入力実現のた
め電流源用のトランジスタのエミッタと接地間に挿入し
たエミッタ抵抗ＲＥ１，ＲＥ２により、これらの抵抗Ｒ
Ｅ１，ＲＥ２の両端に生じる電圧降下分だけ電圧の損失
があるという欠点があった。
せる場合には、高周波信号Ｖ２のバランス入力実現のた
め電流源用のトランジスタのエミッタと接地間に挿入し
たエミッタ抵抗ＲＥ１，ＲＥ２により、これらの抵抗Ｒ
Ｅ１，ＲＥ２の両端に生じる電圧降下分だけ電圧の損失
があるという欠点があった。
【００１７】本発明の目的は、上記欠点を解決し、ＬＯ
信号および受信信号対応の２つの高周波信号をそれぞれ
アンバランス入力で供給可能とするとともに出力電圧に
発生するオフセット電圧を抑圧した周波数ミキサ回路を
提供することにある。
信号および受信信号対応の２つの高周波信号をそれぞれ
アンバランス入力で供給可能とするとともに出力電圧に
発生するオフセット電圧を抑圧した周波数ミキサ回路を
提供することにある。
【００１８】
【課題を解決するための手段】本発明の周波数ミキサ回
路は、それぞれエミッタ同志を接続した第１，第２のト
ランジスタおよび第３，第４のトランジスタから成る第
１，第２の差動回路を備え、前記第１，第３のトランジ
スタの各々のコレクタ同志および前記第２，第４のトラ
ンジスタの各々のコレクタ同志をそれぞれ共通接続し、
前記第１，第２のトランジスタの各々のコレクタにそれ
ぞれの一端を第１の電源に接続した第１，第２の抵抗を
有し、前記第１，第４のトランジスタの各々のベース同
志および第２，第３のトランジスタの各々のベース同志
をそれぞれ共通接続して第１のバイアス電圧を供給し、
第１，第２の高周波信号の供給に応答して前記第１，第
２のトランジスタの各々のコレクタ相互間にこれら第
１，第２の高周波信号のミキシング信号をバランス信号
として出力する周波数ミキサ回路において、各々のコレ
クタに前記第１，第３のトランジスタの各々のエミッタ
を接続し各々のベースに第２のバイアス電圧を供給し各
々のエミッタに第２の電源を接続した第５，第６のトラ
ンジスタを備え、前記第１の高周波信号を前記第１のト
ランジスタのベースに前記第２の高周波信号を前記第５
のトランジスタのベースにそれぞれアンバランス信号で
供給することを特徴とするものである。
路は、それぞれエミッタ同志を接続した第１，第２のト
ランジスタおよび第３，第４のトランジスタから成る第
１，第２の差動回路を備え、前記第１，第３のトランジ
スタの各々のコレクタ同志および前記第２，第４のトラ
ンジスタの各々のコレクタ同志をそれぞれ共通接続し、
前記第１，第２のトランジスタの各々のコレクタにそれ
ぞれの一端を第１の電源に接続した第１，第２の抵抗を
有し、前記第１，第４のトランジスタの各々のベース同
志および第２，第３のトランジスタの各々のベース同志
をそれぞれ共通接続して第１のバイアス電圧を供給し、
第１，第２の高周波信号の供給に応答して前記第１，第
２のトランジスタの各々のコレクタ相互間にこれら第
１，第２の高周波信号のミキシング信号をバランス信号
として出力する周波数ミキサ回路において、各々のコレ
クタに前記第１，第３のトランジスタの各々のエミッタ
を接続し各々のベースに第２のバイアス電圧を供給し各
々のエミッタに第２の電源を接続した第５，第６のトラ
ンジスタを備え、前記第１の高周波信号を前記第１のト
ランジスタのベースに前記第２の高周波信号を前記第５
のトランジスタのベースにそれぞれアンバランス信号で
供給することを特徴とするものである。
【００１９】
【発明の実施の形態】次に、本発明の実施の形態を図３
と共通の構成要素には共通の参照文字／数字を付して同
様に回路図で示す図１を参照すると、この図に示す本実
施の形態の周波数ミキサ回路は、従来の第２の周波数ミ
キサ回路と共通の差動回路１，２に加えて、各々のコレ
クタに差動回路１，２のトランジスタＱ１，Ｑ２および
Ｑ３，Ｑ４のそれぞれの共通接続エミッタを接続し各々
のベースにバイアス電圧ＶＢＢ２を供給しエミッタを接
地した差動回路１，２の各々の駆動用の電流源トランジ
スタＱ５，Ｑ６を備える。
と共通の構成要素には共通の参照文字／数字を付して同
様に回路図で示す図１を参照すると、この図に示す本実
施の形態の周波数ミキサ回路は、従来の第２の周波数ミ
キサ回路と共通の差動回路１，２に加えて、各々のコレ
クタに差動回路１，２のトランジスタＱ１，Ｑ２および
Ｑ３，Ｑ４のそれぞれの共通接続エミッタを接続し各々
のベースにバイアス電圧ＶＢＢ２を供給しエミッタを接
地した差動回路１，２の各々の駆動用の電流源トランジ
スタＱ５，Ｑ６を備える。
【００２０】ＬＯ信号である高周波信号Ｖ１をアンバラ
ンス信号でトランジスタＱ１，Ｑ４の各々のベースに供
給する。また、受信信号である高周波信号Ｖ２を同様に
アンバランス信号でトランジスタＱ５のベースのみに供
給する。これにより従来と同様に、端子Ｔ１，Ｔ２間に
出力電圧ＶＯを出力する。
ンス信号でトランジスタＱ１，Ｑ４の各々のベースに供
給する。また、受信信号である高周波信号Ｖ２を同様に
アンバランス信号でトランジスタＱ５のベースのみに供
給する。これにより従来と同様に、端子Ｔ１，Ｔ２間に
出力電圧ＶＯを出力する。
【００２１】次に、図１を参照して本実施の形態の動作
について説明すると、高周波信号Ｖ１，Ｖ２の供給に応
答中の動作時には、２組の差動回路１，２のトランジス
タＱ１，Ｑ２およびＱ３，Ｑ４のうち、トランジスタＱ
１，Ｑ４にのみに大振幅のＬＯ信号である高周波信号Ｖ
１を供給するため、これらトランジスタＱ１，Ｑ４のみ
飽和状態またはそれに近い状態となる期間が生じる。前
述のように、トランジスタの導通・飽和状態では、ベー
ス・エミッタ間の蓄積電荷の作用により瞬時に遮断しな
い。また、上記蓄積電荷の作用でトランジスタＱ１，Ｑ
４の導通時間がトランジスタＱ２，Ｑ３のそれより長く
なり、これらトランジスタＱ１，Ｑ２間およびＱ３，Ｑ
４間でコレクタ電流の平均値に差が生じる。しかし、本
実施の形態の回路では、２組の差動回路１，２のトラン
ジスタＱ１，Ｑ２およびＱ３，Ｑ４の接続をダブルバラ
ンス型の構成としているため、負荷抵抗ＲＬ１，ＲＬ２
の各々を流れる電流の平均値は同一になり、出力端子Ｔ
１，Ｔ２間にはオフセット電圧を生じない。
について説明すると、高周波信号Ｖ１，Ｖ２の供給に応
答中の動作時には、２組の差動回路１，２のトランジス
タＱ１，Ｑ２およびＱ３，Ｑ４のうち、トランジスタＱ
１，Ｑ４にのみに大振幅のＬＯ信号である高周波信号Ｖ
１を供給するため、これらトランジスタＱ１，Ｑ４のみ
飽和状態またはそれに近い状態となる期間が生じる。前
述のように、トランジスタの導通・飽和状態では、ベー
ス・エミッタ間の蓄積電荷の作用により瞬時に遮断しな
い。また、上記蓄積電荷の作用でトランジスタＱ１，Ｑ
４の導通時間がトランジスタＱ２，Ｑ３のそれより長く
なり、これらトランジスタＱ１，Ｑ２間およびＱ３，Ｑ
４間でコレクタ電流の平均値に差が生じる。しかし、本
実施の形態の回路では、２組の差動回路１，２のトラン
ジスタＱ１，Ｑ２およびＱ３，Ｑ４の接続をダブルバラ
ンス型の構成としているため、負荷抵抗ＲＬ１，ＲＬ２
の各々を流れる電流の平均値は同一になり、出力端子Ｔ
１，Ｔ２間にはオフセット電圧を生じない。
【００２２】次に、受信信号対応の高周波信号Ｖ２の供
給方法は、上述のように、トランジスタＱ５のみにアン
バランス信号として供給している。一般的にこの種のダ
ブルバランス構成の回路ではアナログ掛算器として用い
られ、この信号Ｖ２もバランス信号としないと、回路の
平衡条件が崩れオフセット電圧の要因となる。しかし、
ページャ受信機ではこの受信信号対応の信号Ｖ２のレベ
ルは回路のバイアス電圧に影響を与えない微小な信号で
ある。したがって、このように、アンバランスで信号Ｖ
２を供給しても直流バイアスの変動はなく、これにより
出力端子Ｔ１とＴ２間にオフセット電圧は原理的には生
じない。
給方法は、上述のように、トランジスタＱ５のみにアン
バランス信号として供給している。一般的にこの種のダ
ブルバランス構成の回路ではアナログ掛算器として用い
られ、この信号Ｖ２もバランス信号としないと、回路の
平衡条件が崩れオフセット電圧の要因となる。しかし、
ページャ受信機ではこの受信信号対応の信号Ｖ２のレベ
ルは回路のバイアス電圧に影響を与えない微小な信号で
ある。したがって、このように、アンバランスで信号Ｖ
２を供給しても直流バイアスの変動はなく、これにより
出力端子Ｔ１とＴ２間にオフセット電圧は原理的には生
じない。
【００２３】さらに、本実施の形態の回路では２組の差
動回路１，２の差動対トランジスタＱ１，Ｑ２およびＱ
３，Ｑ４をそれぞれを駆動する電流源用トランジスタＱ
５，Ｑ６のうち、トランジスタＱ５のベースのみにアン
バランスで高周波信号Ｖ２を供給することにより、信号
Ｖ２のバランス入力実現のためこれらトランジスタＱ
５，Ｑ６のエミッタと接地間に挿入するエミッタ抵抗が
不要となるので、この抵抗で生ずる電圧降下もなくなり
その分低電圧動作が可能となる。
動回路１，２の差動対トランジスタＱ１，Ｑ２およびＱ
３，Ｑ４をそれぞれを駆動する電流源用トランジスタＱ
５，Ｑ６のうち、トランジスタＱ５のベースのみにアン
バランスで高周波信号Ｖ２を供給することにより、信号
Ｖ２のバランス入力実現のためこれらトランジスタＱ
５，Ｑ６のエミッタと接地間に挿入するエミッタ抵抗が
不要となるので、この抵抗で生ずる電圧降下もなくなり
その分低電圧動作が可能となる。
【００２４】最後に、本実施の形態の周波数ミキサ回路
および従来の第１の周波数ミキサ回路の同一のトランジ
スタパラメータを用いた計算機シミュレーションによる
比較結果を述べると、パラメータとして差動対トランジ
スタのコレクタ電流を１５０μＡ、電源電圧ＶＣＣを
１．０５Ｖ、負荷抵抗ＲＬ１〜ＲＬ４を１ｋΩ、高周波
信号Ｖ１を１００ｄＢμＶ，１５０ＭＨｚに、高周波信
号Ｖ２を８０ｄＢμＶ，１４９ＭＨｚにそれぞれ設定
し、素子間ばらつきを無視してシミュレーションを行っ
た。その結果、従来の第１のミキサ回路の出力端子Ｔ
１，Ｔ２間のオフセット電圧は１４．３ｍＶであるのに
対し、本実施の形態の回路のオフセット電圧は０．８ｍ
Ｖであり、約１／１８に低減された。
および従来の第１の周波数ミキサ回路の同一のトランジ
スタパラメータを用いた計算機シミュレーションによる
比較結果を述べると、パラメータとして差動対トランジ
スタのコレクタ電流を１５０μＡ、電源電圧ＶＣＣを
１．０５Ｖ、負荷抵抗ＲＬ１〜ＲＬ４を１ｋΩ、高周波
信号Ｖ１を１００ｄＢμＶ，１５０ＭＨｚに、高周波信
号Ｖ２を８０ｄＢμＶ，１４９ＭＨｚにそれぞれ設定
し、素子間ばらつきを無視してシミュレーションを行っ
た。その結果、従来の第１のミキサ回路の出力端子Ｔ
１，Ｔ２間のオフセット電圧は１４．３ｍＶであるのに
対し、本実施の形態の回路のオフセット電圧は０．８ｍ
Ｖであり、約１／１８に低減された。
【００２５】
【発明の効果】以上説明したように、本発明の周波数ミ
キサ回路は、各々のエミッタに第２の電源を接続した電
流源用の第５，第６のトランジスタを備え、ＬＯ信号と
受信信号の各々に対応する２組の高周波信号をそれぞれ
アンバランスで供給可能とするとともに、オフセット電
圧の発生を抑圧できるので、小型化および低コスト化の
阻害要因である外部端子や大容量のコンデンサや変成器
等の外付け部品を除去できるという効果がある。
キサ回路は、各々のエミッタに第２の電源を接続した電
流源用の第５，第６のトランジスタを備え、ＬＯ信号と
受信信号の各々に対応する２組の高周波信号をそれぞれ
アンバランスで供給可能とするとともに、オフセット電
圧の発生を抑圧できるので、小型化および低コスト化の
阻害要因である外部端子や大容量のコンデンサや変成器
等の外付け部品を除去できるという効果がある。
【００２６】また、電流源回路のエミッタ抵抗による電
圧降下を除去できるので、より一層の低電圧動作を可能
とするという効果がある。
圧降下を除去できるので、より一層の低電圧動作を可能
とするという効果がある。
【図１】本発明の周波数ミキサ回路の一実施の形態を示
す回路図である。
す回路図である。
【図２】従来の第１の周波数ミキサ回路を示す回路図で
ある。
ある。
【図３】従来の第２の周波数ミキサ回路を示す回路図で
ある。
ある。
１〜３ 差動回路 Ｑ１〜Ｑ１１ トラジンジスタ
Claims (2)
- 【請求項１】 それぞれエミッタ同志を接続した第１，
第２のトランジスタおよび第３，第４のトランジスタか
ら成る第１，第２の差動回路を備え、前記第１，第３の
トランジスタの各々のコレクタ同志および前記第２，第
４のトランジスタの各々のコレクタ同志をそれぞれ共通
接続し、前記第１，第２のトランジスタの各々のコレク
タにそれぞれの一端を第１の電源に接続した第１，第２
の抵抗を有し、前記第１，第４のトランジスタの各々の
ベース同志および第２，第３のトランジスタの各々のベ
ース同志をそれぞれ共通接続して第１のバイアス電圧を
供給し、第１，第２の高周波信号の供給に応答して前記
第１，第２のトランジスタの各々のコレクタ相互間にこ
れら第１，第２の高周波信号のミキシング信号をバラン
ス信号として出力する周波数ミキサ回路において、 各々のコレクタに前記第１，第３のトランジスタの各々
のエミッタを接続し各々のベースに第２のバイアス電圧
を供給し各々のエミッタに第２の電源を接続した第５，
第６のトランジスタを備え、 前記第１の高周波信号を前記第１のトランジスタのベー
スに前記第２の高周波信号を前記第５のトランジスタの
ベースにそれぞれアンバランス信号で供給することを特
徴とする周波数ミキサ回路。 - 【請求項２】 前記第１の高周波信号は局部発振信号で
あり前記第２の高周波信号は受信信号であることを特徴
とする請求項１記載の周波数ミキサ回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7222387A JPH0969730A (ja) | 1995-08-30 | 1995-08-30 | 周波数ミキサ回路 |
| EP96113845A EP0760554A1 (en) | 1995-08-30 | 1996-08-29 | Direct conversion type frequency mixer circuit receiving an unbalanced signal and outputting an output voltage having a minimized offset voltage |
| US08/705,828 US5875392A (en) | 1995-08-30 | 1996-08-30 | Frequency mixer circuit receiving an unbalanced signal and outputting an output voltage having a minimized offset voltage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7222387A JPH0969730A (ja) | 1995-08-30 | 1995-08-30 | 周波数ミキサ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0969730A true JPH0969730A (ja) | 1997-03-11 |
Family
ID=16781572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7222387A Pending JPH0969730A (ja) | 1995-08-30 | 1995-08-30 | 周波数ミキサ回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5875392A (ja) |
| EP (1) | EP0760554A1 (ja) |
| JP (1) | JPH0969730A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001001564A1 (fr) * | 1999-06-29 | 2001-01-04 | Mitsubishi Denki Kabushiki Kaisha | Circuit a semiconducteur |
| WO2005053149A1 (ja) * | 2003-11-28 | 2005-06-09 | Matsushita Electric Industrial Co., Ltd. | ミキサ回路 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9705749D0 (en) * | 1997-03-20 | 1997-05-07 | Philips Electronics Nv | Radio receiver |
| US6665527B2 (en) * | 2000-11-30 | 2003-12-16 | Motorola, Inc. | Double balanced mixer circuit |
| US20030109288A1 (en) * | 2001-12-12 | 2003-06-12 | Worldcom, Inc. | Remote configuration of alert mode parameters for portable electronic communication devices |
| JP3578136B2 (ja) * | 2001-12-25 | 2004-10-20 | ソニー株式会社 | 掛け算器 |
| JP2006129416A (ja) * | 2004-09-28 | 2006-05-18 | Sharp Corp | 電圧−電流変換回路、それを用いた増幅器、ミキサ回路および携帯機器 |
| FR2876528A1 (fr) | 2004-10-12 | 2006-04-14 | St Microelectronics Sa | Melangeur de signaux pour modulation numerique |
| US7542751B2 (en) * | 2005-12-12 | 2009-06-02 | Mediatek Inc. | Down-converter and calibration method thereof |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5185353A (ja) * | 1975-01-24 | 1976-07-26 | Nippon Electric Co | Koheikokairo |
| JPS54100617A (en) * | 1978-01-26 | 1979-08-08 | Sony Corp | Mixer circuit |
| JPS60113507A (ja) * | 1983-11-24 | 1985-06-20 | Nec Corp | トランジスタ回路 |
| JPH0414902A (ja) * | 1990-05-08 | 1992-01-20 | Matsushita Electric Ind Co Ltd | ミキサａｇｃ回路 |
| JPH06177654A (ja) * | 1992-11-30 | 1994-06-24 | Sony Corp | 平衡変調回路 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1211106B (it) * | 1981-09-16 | 1989-09-29 | Ates Componenti Elettron | Stadio d'ingresso amplificatore e miscelatore a transistori per un radioricevitore. |
| EP0341531A3 (de) * | 1988-05-11 | 1991-05-15 | Licentia Patent-Verwaltungs-GmbH | Regelbarer Breitbandverstärker |
| JPH05121946A (ja) * | 1991-10-30 | 1993-05-18 | Sharp Corp | 平衡変調回路 |
| JPH07503586A (ja) * | 1992-02-03 | 1995-04-13 | モトローラ・インコーポレイテッド | 直線性を改善した平衡ミキサ回路 |
| US5379457A (en) * | 1993-06-28 | 1995-01-03 | Hewlett-Packard Company | Low noise active mixer |
| US5483696A (en) * | 1994-01-31 | 1996-01-09 | Qualcomm Incorporated | Method and apparatus for using a balanced mixer as a switch |
| US5678226A (en) * | 1994-11-03 | 1997-10-14 | Watkins Johnson Company | Unbalanced FET mixer |
| US5589791A (en) * | 1995-06-09 | 1996-12-31 | Analog Devices, Inc. | Variable gain mixer having improved linearity and lower switching noise |
-
1995
- 1995-08-30 JP JP7222387A patent/JPH0969730A/ja active Pending
-
1996
- 1996-08-29 EP EP96113845A patent/EP0760554A1/en not_active Withdrawn
- 1996-08-30 US US08/705,828 patent/US5875392A/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5185353A (ja) * | 1975-01-24 | 1976-07-26 | Nippon Electric Co | Koheikokairo |
| JPS54100617A (en) * | 1978-01-26 | 1979-08-08 | Sony Corp | Mixer circuit |
| JPS60113507A (ja) * | 1983-11-24 | 1985-06-20 | Nec Corp | トランジスタ回路 |
| JPH0414902A (ja) * | 1990-05-08 | 1992-01-20 | Matsushita Electric Ind Co Ltd | ミキサａｇｃ回路 |
| JPH06177654A (ja) * | 1992-11-30 | 1994-06-24 | Sony Corp | 平衡変調回路 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001001564A1 (fr) * | 1999-06-29 | 2001-01-04 | Mitsubishi Denki Kabushiki Kaisha | Circuit a semiconducteur |
| US6329864B2 (en) | 1999-06-29 | 2001-12-11 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor circuitry |
| KR100390257B1 (ko) * | 1999-06-29 | 2003-07-04 | 미쓰비시덴키 가부시키가이샤 | 반도체 회로 |
| WO2005053149A1 (ja) * | 2003-11-28 | 2005-06-09 | Matsushita Electric Industrial Co., Ltd. | ミキサ回路 |
| JPWO2005053149A1 (ja) * | 2003-11-28 | 2007-12-06 | 松下電器産業株式会社 | ミキサ回路 |
| US7613440B2 (en) | 2003-11-28 | 2009-11-03 | Panasonic Corporation | Mixer circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0760554A1 (en) | 1997-03-05 |
| US5875392A (en) | 1999-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6308058B1 (en) | Image reject mixer | |
| US4937516A (en) | Balanced voltage-current converter and double-balanced mixer circuit comprising such a converter | |
| US4058771A (en) | Double-balanced frequency converter | |
| EP0131337A1 (en) | Double-balanced mixer circuit | |
| EP0500694A1 (en) | FULLY DIFFERENTIAL CMOS POWER AMPLIFIER. | |
| KR100390257B1 (ko) | 반도체 회로 | |
| JPH0969730A (ja) | 周波数ミキサ回路 | |
| US4406990A (en) | Direct coupled DC amplification circuit | |
| US6819913B2 (en) | Low-noise frequency converter with strong rejection of image frequency | |
| EP0774832B1 (en) | Quadrature demodulator | |
| JP5344890B2 (ja) | 周波数変換器 | |
| US5973539A (en) | Mixer circuit for mixing two signals having mutually different frequencies | |
| EP0859460B1 (en) | Mixer circuit with wide dynamic range | |
| JP2000059147A (ja) | ミキサー回路 | |
| KR100351419B1 (ko) | 저 전압용 발룬 회로 | |
| JPH03230605A (ja) | 差動形発振回路及び周波数変換回路 | |
| JPH1041750A (ja) | 利得制御周波数変換回路 | |
| JP3334815B2 (ja) | 周波数変換回路 | |
| JPS61145936A (ja) | ラジオ受信回路 | |
| JPH0537245A (ja) | 電子回路 | |
| JP2589577Y2 (ja) | スイッチ回路 | |
| JPH11298254A (ja) | ミキサ回路 | |
| JPS63502236A (ja) | 平衡差動負荷 | |
| JPH05343923A (ja) | 半導体装置 | |
| JPS6054503A (ja) | 偶数次高周波逓倍回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990209 |