JP2006129416A - 電圧−電流変換回路、それを用いた増幅器、ミキサ回路および携帯機器 - Google Patents

電圧−電流変換回路、それを用いた増幅器、ミキサ回路および携帯機器 Download PDF

Info

Publication number
JP2006129416A
JP2006129416A JP2005015406A JP2005015406A JP2006129416A JP 2006129416 A JP2006129416 A JP 2006129416A JP 2005015406 A JP2005015406 A JP 2005015406A JP 2005015406 A JP2005015406 A JP 2005015406A JP 2006129416 A JP2006129416 A JP 2006129416A
Authority
JP
Japan
Prior art keywords
transistor
transistors
signal
current
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005015406A
Other languages
English (en)
Inventor
Masato Koya
真人 幸谷
Kunihiko Iizuka
邦彦 飯塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005015406A priority Critical patent/JP2006129416A/ja
Priority to US11/238,823 priority patent/US7417486B2/en
Publication of JP2006129416A publication Critical patent/JP2006129416A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H03F3/45089—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1433—Balanced arrangements with transistors using bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1491—Arrangements to linearise a transconductance stage of a mixer arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45174—Mirror types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0001—Circuit elements of demodulators
    • H03D2200/0033—Current mirrors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45288—Differential amplifier with circuit arrangements to enhance the transconductance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45318—Indexing scheme relating to differential amplifiers the AAC comprising a cross coupling circuit, e.g. two extra transistors cross coupled

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

【課題】 設計の自由度を有し、回路全体の消費電力増加を生じさせずに更なる性能向上を図ることができる、交差接続した低歪電圧−電流変換回路を提供することを主要な目的とする。
【解決手段】 交差接続した低歪電圧−電流変換回路を構成するトランジスタＴ１〜Ｔ６のうち、少なくとも１つは２以上のトランジスタが並列接続されてなる。トランジスタＴ１〜Ｔ６の並列接続数を任意に設定することにより、従来の低歪動作を保持したまま、回路の電流配分を最適化することができる。低歪かつ低消費電力動作が必要となる増幅器やミキサに応用する。
【選択図】 図１

Description

本発明は、一般に電圧−電流変換回路に関するものであり、より特定的にはトランスコンダクタ部の低歪化かつ低消費電力化を実現する電圧−電流変換回路に関する。本発明はまた、そのような電圧−電流変換回路を用いた増幅器、ミキサ回路および携帯機器に関する。
日本の地上デジタルテレビ放送（ＩＳＤＢ−Ｔ）では、携帯機器向けに１セグメント（４３０ｋＨｚ）のみを用いた放送が行われる。地上デジタルテレビ放送の受信機能をＩＣ（Integrated Circuit：集積回路）化して、バッテリ駆動の携帯端末に組み込むには、受信用チューナの低消費電力化、小型化、妨害波耐性、及び低歪化が重要な課題となる。
イメージ抑圧型の低域中間周波数（Ｌｏｗ ＩＦ）方式受信装置等では、ミキサ回路は最も重要なブロックの一つである。ミキサ回路には、従来、図１０に示すような、入力信号電圧Ｖを増幅して電流信号Ｉに変換する電圧−電流変換回路が組み込まれていた。トランジスタＴ１，Ｔ２が入力信号（ＲＦ（Radio Frequency:高周波），ＲＦＢ）の入力を受けるとき（ＶBE1,ＶBE2間に入る小信号の電圧＝ｖin＝ｖin+−ｖin-）、Iout3, Iout4には、以下の式（１）、（２）に示す電流が流れる。なお、Iout3＋Iout4＝Issである。
Figure 2006129416
この従来技術によれば、式（１）、（２）に示すように、非線形の項（exp）を含むので、歪が生じる。
また、図１１に示すような従来の交差接続した電圧−電流変換回路を用いる場合もあった。この電圧−電流変換回路は、ベースから入力信号（ＲＦ，ＲＦＢ）を受ける第１トランジスタＴ１および第２トランジスタＴ２と、さらにベースとコレクタが互いに交差接続された、コレクタが第１トランジスタＴ１のエミッタ端に接続された第３トランジスタＴ３と、コレクタが第２トランジスタＴ２のエミッタ端に接続された第４トランジスタＴ４を備える。第３および第４トランジスタＴ３，Ｔ４のエミッタ間に抵抗Ｒ７が設けられている。このような電圧−電流変換回路においては、トランジスタＴ１、Ｔ２がＲＦ入力を受けると、Iout3, Iout4には、式（３）、（４）に示す電流が流れる。
Figure 2006129416
これらの式では、非線形の項の（exp）を含まないので、線形性が向上する。しかし、第１トランジスタＴ１および第２トランジスタＴ２への高周波入力で動作が不安定となる問題点（ベース・コレクタが同相となり発振する可能性有り。）があった。
ミキサ回路において、トランスコンダクタ部（増幅部）の低歪化および低消費電力化はトレードオフの関係にある。上述のような問題点を解決するための、交差接続したトランスコンダクタの低歪化技術の一つとして、図１２の構成が非特許文献１に提案されている。
図１２を参照して、トランスコンダクタ部ｓ１００は、コレクタを電源端子に接続し、ベースから入力信号（ＲＦ，ＲＦＢ）を受ける第１トランジスタＴ１および第２トランジスタＴ２を備える。トランスコンダクタ部ｓ１００は、さらにベースとコレクタが互いに交差接続された、コレクタが第１トランジスタＴ１のエミッタ端に接続された第３トランジスタＴ３と、コレクタが第２トランジスタＴ２のエミッタ端に接続された第４トランジスタＴ４を備える。トランスコンダクタ部ｓ１００は、さらにベース・エミッタを第３トランジスタＴ３と共有し、コレクタから電流信号を取り出す第５トランジスタＴ５と、ベース・エミッタを第４トランジスタＴ４と共有し、コレクタから電流信号を取り出す第６のトランジスタＴ６とを備える。第３トランジスタＴ３と第５トランジスタＴ５（第４トランジスタＴ４と第６トランジスタＴ６）は、電流ミラーを構成している。ここでは、電流ミラー比は１：１である。第５および第６トランジスタＴ５，Ｔ６（Ｔ３，Ｔ４）のエミッタ間に抵抗Ｒ７が設けられており、かつ該エミッタ端１，２にそれぞれ定電流源Ｉin1，Ｉin2が付加されている。
トランスコンダクタ部ｓ１００は、入力信号電圧ｖinを増幅して電流信号に変換する。
図中のトランスコンダクタ部（増幅部）Ｓ１００に関して、トランジスタＴ１とＴ３（Ｔ２とＴ４）に流れる電流は等しいので、以下の式（５）、（６）が成り立つ。
Figure 2006129416
トランジスタＴ１，Ｔ２がＲＦ入力を受ける時（ＶBE1,ＶBE2間に入る小信号の電圧＝ｖin＝ｖin+−ｖin-）、抵抗Ｒ７に、直接ＲＦ信号vinが与えられ、式（７）に示す信号電流が流れる。
Figure 2006129416
Iout3, Iout4に流れる電流は、式（８）、（９）のようになる。
Figure 2006129416
これらは、非線形の項(ln, exp等)を含まず、また、電流ミラー構成を用いての高周波入力であるため、低歪動作を期待できる。トランスコンダクタンスｇｍ３、ｇｍ４は（８）,（９）式を微分して式（１０）のようになる。
Figure 2006129416
また、ＩＱミキサの従来例として、図１３に示すような四相ミキサ（Quadrature mixer）が特許文献１および非特許文献２に提案されている。
以下の図において、トランスコンダクタ部をＧｍ，ＩまたはＱのスイッチ部をＳＷ＿ＩまたはＳＷ＿Ｑと呼ぶ。高周波信号ＲＦ及びその反転信号をＲＦ及びＲＦＢ、ローカル信号ＬＯ（Local）及びその反転信号をＬＯ＿Ｉ（ＬＯ＿Ｑ）及びＬＯ＿ＩＢ（ＬＯ＿ＱＢ）、中間周波数信号ＩＦ(Intermediate Frequency)及びその反転信号をＩＦ＿Ｉ（ＩＦ＿Ｑ）及びＩＦ＿ＩＢ（ＩＦ＿ＱＢ）と呼ぶ。
図１３を参照して、四相ミキサｑ１００は、第１の信号（ＲＦ，ＲＦＢ）と第２の信号（ＬＯ＿Ｉ，ＬＯ＿ＩＢ）から、積として第３の信号（ＩＦ＿Ｉ，ＩＦ＿ＩＢ）を生成するＩのスイッチ部ＳＷ＿Ｉと、第１の信号（ＲＦ，ＲＦＢ）と第４の信号（ＬＯ＿Ｑ，ＬＯ＿ＱＢ）から、積として第５の信号（ＩＦ＿Ｑ，ＩＦ＿ＱＢ）を生成するＱのスイッチ部ＳＷ＿Ｑを備える。スイッチ部ＳＷ＿Ｉ，スイッチ部ＳＷ＿Ｑに、第１の信号（ＲＦ，ＲＦＢ）を電流信号として増幅して入力するトランスコンダクタ部Ｇｍは、共通化されている。
図１３を参照して、ミキサ回路ｑ１００の動作について説明する。Ｉミキサ（Ｇｍ−ＳＷ＿Ｉ）及びＱミキサ（Ｇｍ−ＳＷ＿Ｑ）は、いずれも受信信号である高周波信号ＲＦと、各ローカル信号ＬＯ＿Ｉ及びローカル信号ＬＯ＿Ｑを乗算して周波数変換し、乗算結果としてそれぞれ中間周波数信号ＩＦ＿Ｉ及び中間周波数信号ＩＦ＿Ｑを生成する。
入力トランスコンダクタ部Ｇｍを共通化することで、素子数を低減できるだけでなく、２つの独立したギルバートセルミキサと比較して、電力を半減、低歪化、低ノイズ化を期待できる。
また、図１４（ｂ）に示すように、ローカル信号が正弦波や三角波の時に、各Ｉ，ＩＢ，Ｑ，ＱＢの四相信号が交差するポイントがπ／２間隔で出現し、相互に干渉することで出力位相誤差を補正する機能を有する。但し、図１４（ａ）のように、方形波の入力では交差ポイントが曖昧となり、出力位相誤差を補正できない。イメージリジェクション比（妨害波に対する希望波の比）は、ミキサの出力位相誤差と振幅誤差で決まるため、四相ミキサは、位相誤差補正機能を有するイメージリジェクションミキサとして、近年様々な文献で紹介されている。
また、特許文献２では、図１５に示すようなミキサ回路が開示されている。このミキサ回路ｍ１００は、トランスコンダクタ部Ｇｍと周波数変換を行うスイッチ回路ＳＷと電流パスＩp1，Ｉp2を備える。バイパス電流Ｉp1およびＩp2により、スイッチ部ＳＷとトランスコンダクタ部Ｇｍの動作電流を独立に最適化できる。
米国特許第６，０２９，０５９号明細書
特開平４−１２９４０７号公報
青木英彦著、"アナログＩＣの機能回路設計入門", ＣＱ出版, １９９２
Jackson Harvey and Ramesh Harjani "Analysis and Design of an Integrated Quadrature mixer with Improved Noise Gain and Image Rejection"IEEE International Symposium Circuits and Systems vol．IV p.786-789 May2001.
しかしながら、非特許文献１で提案されている図１２に示したトランスコンダクタ部の構成では、Ｉout3：Ｉout5 ＝Ｉout4：Ｉout6＝１：１となり、Ｉin1（Ｉin2）の半分の電流がＩout3（Ｉout4）に流れる。そのため、設計の自由度が少なく、差動増幅動作の主となるトランジスタＴ５およびＴ６の電流を増加して歪や利得を改善する際、最適化したトランジスタＴ５およびＴ６に流れる電流の約２倍の電流が回路構成上必要であるため、消費電力の増加を回避できないという問題点があった。
本発明は、上記問題点に鑑みなされたものであって、低歪化を実現するトランスコンダクタ部に関して、回路的な工夫により最適な動作電流を調整し、消費電力を低減し得る電圧−電流変換回路を提供することを目的とする。
本発明の他の目的は、そのような電圧−電流変換回路を用いた増幅器を提供することにある。
本発明のさらに他の目的は、そのような電圧−電流変換回路を用いたミキサ回路を提供することにある。
本発明のさらに他の目的は、そのような電圧−電流変換回路を用いた携帯機器を提供することにある。
この発明の第１の局面に従う発明は、電圧−電流変換を行うトランスコンダクタ部に関して、コレクタを電源端子に接続し、ベースから入力信号を受ける第１および第２トランジスタを備え、さらにベースとコレクタが互いに交差接続された、コレクタが上記第１トランジスタのエミッタ端に接続された第３トランジスタと、コレクタが上記第２トランジスタのエミッタ端に接続された第４トランジスタとを備え、さらにベース・エミッタを上記第３トランジスタと共有し、コレクタから電流信号を取り出す第５トランジスタと、ベース・エミッタを上記第４トランジスタと共有し、コレクタから電流信号を取り出す第６のトランジスタとを備える。上記第５および第６トランジスタのエミッタ間に抵抗が設けられている。上記第１から第６トランジスタにおける並列接続の数の比あるいはサイズ比を任意に設定することで、全電流量に占める上記第５および第６トランジスタに流れる信号電流量を調整する。
本発明によれば、従来提案されている低歪増幅動作を実現したまま、並列接続数あるいはサイズ比による新たなパラメータが加わり、設計に自由度が生まれる。さらに、第５および第６のトランジスタの電流配分を最適化（ｇｍの向上）することが可能になる。一般的に、ｇｍは動作電流に比例して大きくなる。そして、トランジスタの並列接続数の比（本明細書では電流ミラー比という）あるいはトランジスタのサイズ比で制御することにより、動作電流の有効利用が可能となり、低消費電力化を期待できる。
本発明の好ましい実施態様によれば、上記第５および第６トランジスタのエミッタ端にそれぞれ電流源が付加される。定電流源が付加されることにより動作電流を一定に保つことができるため、負荷抵抗と動作電流によって決まる出力同相電位の変動を抑えることができる。
上記電流源を設ける構成に替えて、上記抵抗が接続された第５および第６トランジスタのエミッタ端とグラウンド間にそれぞれ負帰還抵抗を付加してもよい。このように構成することにより、縦積みとなるトランジスタ数が減るため（電流源トランジスタが削除されるため）、動作マージンを拡大することができ、さらに線形性等の性能向上を期待できる。但し、動作電流を一定に保つことが難しくなる。
本発明のさらに好ましい実施態様によれば上記並列接続した第１〜第６トランジスタのベース−エミッタ間の電圧が全て等しくされている。このように構成することにより、ベース−エミッタ間電圧が等しい条件で、並列接続する全てのトランジスタのサイズが等しい場合、パラメータ（並列接続数）にのみ依存する電流ミラー比の制御が可能となる。
また、さらに好ましくは、上記第１および第３トランジスタの並列接続数が等しくされ、上記第２および第４トランジスタの並列接続数が等しくされる。
従来の基本動作原理はトランジスタＴ１〜Ｔ４およびエミッタ抵抗Ｒ７によって決まることに注目し、第１および第３トランジスタ並びに第２および第４トランジスタに流れる電流が等しい場合、並列接続に影響を受けず、入力信号を直接第３および第４（第５および第６）トランジスタのエミッタ抵抗Ｒ７に与えることができる。従来と同様に、原理的に非線形の項(lnやexp)が無いため、低歪な増幅動作を期待できる。
この発明のさらに好ましい実施態様によれば、上記第１または第２トランジスタに関して、各ベース端子に２つの抵抗を介してバイアスを与え、キャパシタを介して入力信号を受けるようにしたことを特徴とする。
上記の発明によれば、信号入力トランジスタのベース電圧を一定に保ち、差動の入力信号を受けることができる。
この発明の他の実施態様によれば、上記第１または第２トランジスタに関して、各ベース端子に２つの抵抗を介してバイアスを与え、上記第１および第２トランジスタの一方はキャパシタを介して接地し、他方はキャパシタを介して入力信号を受けるようにしたことを特徴とする。
このように構成することにより、シングル−差動変換が可能となる。また、交差接続構成にしているため、シングル入力による性能劣化が殆ど無い。
また、上記第１または第２トランジスタに関して、各ベース端子に２つの抵抗を介してバイアスを与え、上記第１および第２トランジスタの一方は上記バイアスのみ供給し、他方はキャパシタを介して入力信号を受けるようにしてもよい。
この発明の第２の局面に従う増幅器は、コレクタを電源端子に接続し、ベースから入力信号を受ける第１および第２トランジスタを備え、さらにベースとコレクタが互いに交差接続された、コレクタが上記第１トランジスタのエミッタに接続された第３トランジスタと、コレクタが上記第２トランジスタのエミッタ端に接続された第４トランジスタとを備え、さらにベース・エミッタを上記第３トランジスタと共有し、コレクタから電流信号を取り出す第５トランジスタと、ベース・エミッタを上記第４トランジスタと共有し、コレクタから電流信号を取り出す第６のトランジスタとを備える。上記第５および第６トランジスタのエミッタ間に抵抗が設けられており、かつ該エミッタ端にそれぞれ電流源が付加されている。上記第５および第６トランジスタのコレクタ端のそれぞれに、出力負荷抵抗が接続されている。上記第１から第６トランジスタのうち、少なくとも１つは、２以上のトランジスタが並列接続されてなる。上記第１から第６トランジスタにおける並列接続の数の比を任意に設定することで、全電流量に占める上記第５および第６トランジスタに流れる信号電流量を調整することを特徴とする。
この発明によれば、従来と比較して低消費電力および低歪動作を実現する増幅器を提供することができる。また、定電流源があることにより動作電流を一定に保つことができるため、出力電圧の変動を抑えることができる。
この発明の第３の局面に従う増幅器は、コレクタを電源端子に接続し、ベースから入力信号を受ける第１および第２トランジスタを備え、さらにベースとコレクタが互いに交差接続された、コレクタが上記第１トランジスタのエミッタに接続された第３トランジスタと、コレクタが上記第２トランジスタのエミッタ端に接続された第４トランジスタとを備え、さらにベース・エミッタを上記第３トランジスタと共有し、コレクタから電流信号を取り出す第５トランジスタと、ベース・エミッタを上記第４トランジスタと共有し、コレクタから電流信号を取り出す第６のトランジスタとを備える。上記第５および第６トランジスタのエミッタ間に抵抗が設けられている。上記抵抗が接続された第５および第６トランジスタのエミッタ端とグラウンド間にそれぞれ負帰還抵抗が付加されており、上記第５および第６トランジスタのコレクタ端のそれぞれに、出力負荷抵抗が接続されている。上記第１から第６トランジスタのうち、少なくとも１つは、２以上のトランジスタが並列接続されてなる。上記第１から第６トランジスタにおける並列接続の数の比を任意に設定することで、全電流量に占める上記第５および第６トランジスタに流れる信号電流量を調整することを特徴とする。
この発明によれば、従来と比較して低消費電力および低歪動作を実現する増幅器を提供することができる他、動作マージンを拡大することができる。
本発明の第４の局面に従うミキサ回路は、第１の信号と第２の信号から、積として第３の信号を生成する周波数変換回路を備えたミキサであって、上記第１の信号を受けて電圧−電流変換を行うトランスコンダクタ部を備え、上記トランスコンダクタ部は、コレクタを電源端子に接続し、ベースから入力信号を受ける第１および第２トランジスタを備え、さらにベースとコレクタが互いに交差接続された、コレクタが上記第１トランジスタのエミッタに接続された第３トランジスタと、コレクタが上記第２トランジスタのエミッタ端に接続された第４トランジスタとを備え、さらにベース・エミッタを上記第３トランジスタと共有し、コレクタから電流信号を取り出す第５トランジスタと、ベース・エミッタを上記第４トランジスタと共有し、コレクタから電流信号を取り出す第６のトランジスタとを備える。上記第５および第６トランジスタのエミッタ間に抵抗が設けられており、かつ該エミッタ端にそれぞれ電流源が付加されている。
この発明によれば、歪特性を改善したミキサを提供することができる。
本発明の第５の局面に従うミキサ回路は、第１の信号と第２の信号から、積として第３の信号を生成する周波数変換回路を備えたミキサであって、上記第１の信号を受けて電圧−電流変換を行うトランスコンダクタ部を備える。上記トランスコンダクタ部は、コレクタを電源端子に接続し、ベースから入力信号を受ける第１および第２トランジスタを備え、さらにベースとコレクタが互いに交差接続された、コレクタが上記第１トランジスタのエミッタに接続された第３トランジスタと、コレクタが上記第２トランジスタのエミッタ端に接続された第４トランジスタを備え、さらにベース・エミッタを上記第３トランジスタと共有し、コレクタから電流信号を取り出す第５トランジスタと、ベース・エミッタを上記第４トランジスタと共有し、コレクタから電流信号を取り出す第６のトランジスタとを備える。上記第５および第６トランジスタのエミッタ間に抵抗が設けられており、かつ該エミッタ端とグラウンド間にそれぞれ負帰還抵抗が付加されていることを特徴とする。
この発明によれば、歪特性を改善したミキサを提供することができる。また、動作マージンが拡大し、性能向上を期待できる。
本発明の第６の局面に従うミキサ回路は、第１の信号と第２の信号から、積として第３の信号を生成する第１の周波数変換回路と、第１の信号と第４の信号から、積として第５の信号を生成する第２の周波数変換回路とを備え、かつ上記第１の信号を入力するトランスコンダクタ部が共通化された四相ミキサにかかる。上記第１の信号を受けて電圧−電流変換を行う上記トランスコンダクタ部は、コレクタを電源端子に接続し、ベースから入力信号を受ける第１および第２トランジスタを備え、さらにベースとコレクタが互いに交差接続された、コレクタが上記第１トランジスタのエミッタに接続された第３トランジスタと、コレクタが上記第２トランジスタのエミッタ端に接続された第４トランジスタとを備え、さらにベース・エミッタを上記第３トランジスタと共有し、コレクタから電流信号を取り出す第５トランジスタと、ベース・エミッタを上記第４トランジスタと共有し、コレクタから電流信号を取り出す第６のトランジスタとを備える。上記第５および第６トランジスタのエミッタ間に抵抗が設けられており、かつ該エミッタ端にそれぞれ電流源が付加されている。
本発明によれば、従来と比較して低消費電力および低歪動作を実現する四相ミキサを提供することができる。
この発明の第７の局面に従うミキサ回路は、第１の信号と第２の信号から、積として第３の信号を生成する第１の周波数変換回路と、第１の信号と第４の信号から、積として第５の信号を生成する第２の周波数変換回路とを備え、かつ上記第１の信号を入力するトランスコンダクタ部が共通化された四相ミキサにかかる。上記第１の信号を受けて電圧−電流変換を行う上記トランスコンダクタ部は、コレクタを電源端子に接続し、ベースから入力信号を受ける第１および第２トランジスタを備え、さらにベースとコレクタが互いに交差接続された、コレクタが上記第１トランジスタのエミッタに接続された第３トランジスタと、コレクタが上記第２トランジスタのエミッタ端に接続された第４トランジスタとを備え、さらにベース・エミッタを上記第３トランジスタと共有し、コレクタから電流信号を取り出す第５トランジスタと、ベース・エミッタを上記第４トランジスタと共有し、コレクタから電流信号を取り出す第６のトランジスタとを備える。上記第５および第６トランジスタのエミッタ間に抵抗が設けられており、かつ該エミッタ端とグラウンド間にそれぞれ負帰還抵抗が付加されていることを特徴とする。
上記ミキサ回路において、好ましくは、上記第１から第６トランジスタのうち、少なくとも１つは、２以上のトランジスタが並列接続されてなり、上記第１から第６トランジスタにおける並列接続の数の比を任意に設定することで、全電流量に占める上記第５および第６トランジスタに流れる信号電流量を調整する。また、上記並列接続した第１〜第６トランジスタのベース−エミッタ間の電圧を全て等しく設定する。さらに、上記第１および第３トランジスタの並列接続数を等しく設定し、上記第２および第４トランジスタの並列接続数が等しく設定する。
このように構成することにより、電圧−電流変換回路の説明で述べたような特徴を備え、低消費電力かつ低歪動作を実現するミキサを提供することができる。
上記ミキサ回路において、さらに好ましい実施態様によれば、上記第１または第２トランジスタに関して、各ベース端子に２つの抵抗を介してバイアスを与え、キャパシタを介して入力信号を受けるようにしたことを特徴とする。
このように構成することにより、低消費電力かつ低歪動作に加えて、バイアスＤＣ電圧を一定に保ち、差動入力となるミキサを提供することができる。
また、本発明の他の実施態様によれば、上記第１または第２トランジスタに関して、各ベース端子に２つの抵抗を介してバイアスを与え、上記第１および第２トランジスタの一方はキャパシタを介して接地し、他方はキャパシタを介して入力信号を受けるようにしている。また、上記第１または第２トランジスタに関して、各ベース端子に２つの抵抗を介してバイアスを与え、上記第１および第２トランジスタの一方は上記バイアスのみ供給し、他方はキャパシタを介して入力信号を受けるようにしてもよい。
このように構成することにより、低消費電力かつ低歪動作に加えて、シングル入力となるミキサを提供することができる。
上述した電圧―電流変換回路、増幅器またはミキサ回路において、上記第５または第６トランジスタのコレクタ端に、新たに電流パスが接続されているのが好ましい。
このように構成することにより、電流ミラー比の調整によりトランスコンダクタ部に十分な電流を与えつつ、スイッチ部に流れる過剰な電流を分岐させる（引き抜く）ことができる。従って、トランスコンダクタ部とスイッチ部を独立に最適化できるため、ミキサのような回路で最も効果を期待できる。
この発明の第８の局面に従う電圧―電流変換回路は、電圧−電流変換を行うトランスコンダクタ部に関して、コレクタを電源端子に接続し、ベースから入力信号を受ける第１および第２トランジスタを備える。当該電圧―電流変換回路は、ベースとコレクタが互いに交差接続された、コレクタが上記第１トランジスタのエミッタ端に接続された第３トランジスタと、コレクタが上記第２トランジスタのエミッタ端に接続された第４トランジスタをさらに備える。当該電圧―電流変換回路は、ベース・エミッタを上記第３トランジスタと共有し、かつ複数個のトランジスタが並列接続されてなる第５のトランジスタおよび第６のトランジスタをさらに備える。上記第５および第６トランジスタのエミッタ間に抵抗が設けられている。上記第５および第６トランジスタのコレクタには、並列接続数と等しい数のスイッチトランジスタが接続され、該スイッチトランジスタの制御により、全電流量に占める出力信号電流量を調整することを特徴とする。
このように構成することにより、外部から電流分配率を制御することが可能となり、利得を可変にする等の調整が可能となる。
この発明の好ましい実施態様によれば、上記抵抗が接続された第５および第６トランジスタのエミッタ端とグラウンド間にそれぞれ電流源が付加されることを特徴とする。
このように構成することにより、外部から電流分配率を制御し、動作電流を一定にすることが可能となる。
この発明の他の実施態様によれば、上記抵抗が接続された第５および第６トランジスタのエミッタ端とグラウンド間にそれぞれ負帰還抵抗が付加されることを特徴とする。
このように構成することにより、外部から電流分配率を制御することが可能となり、さらに動作マージンを拡大することが可能となる。
この発明の第９の局面に従う携帯端末は、上記電圧−電流変換回路、増幅器またはミキサ回路を有するＬＳＩを含む。
本発明によれば、受信器ＬＳＩに必要な様々なブロックの電圧−電流変換部に応用し、携帯端末の低消費電力化に貢献できる。
本発明の電圧−電流変換回路およびそれを用いたミキサ回路は、トランスコンダクタの電流配分を任意に設定できるため、設計の自由度が改善する。また、電流ミラー比の配分を調整することで低消費電力を実現できる。さらにまた、電流パスを用いることで、ミキサに応用する場合に、低歪増幅動作を維持したまま、トランスコンダクタ部とスイッチ部の独立した最適設計が可能となるという効果を奏する。さらにまた、外部から電流分配比も制御が可能となるという効果を奏する。
第１から第６トランジスタを備えた低歪化を実現するトランスコンダクタ部に関して、最適な動作電流を調整し、消費電力を低減するという目的を、上記第１から第６トランジスタにおける並列接続の数の比あるいはサイズ比を任意に設定することによって実現した。以下、この発明の実施例を図を用いて説明する。
本発明の実施例１にかかる電圧−電流変換回路を、図１に基づいて説明する。
図１を参照して、実施例１にかかる、電圧−電流変換を行うトランスコンダクタ部Ｓ−２００は、コレクタを電源端子に接続し、ベースから入力信号を受ける第１および第２トランジスタＴ１，Ｔ２とを備える。コレクタが第１トランジスタＴ１のエミッタ端に接続された第３トランジスタＴ３と、コレクタが第２トランジスタＴ２のエミッタ端に接続された第４トランジスタＴ４とは、ベースとコレクタが互いに交差接続されている。第５トランジスタＴ５は、ベース・エミッタを上記第３トランジスタＴ３と共有し、コレクタから電流信号を取り出す。第６のトランジスタＴ６は、ベース・エミッタを第４トランジスタＴ４と共有し、コレクタから電流信号を取り出す。第５および第６トランジスタＴ５，Ｔ６のエミッタ間に抵抗Ｒ７が設けられている。トランジスタＴ１、Ｔ３、Ｔ２，Ｔ４はトランジスタがｍ列、並列接続されてなる。トランジスタＴ５，Ｔ６は、トランジスタがｎ列、並列接続されてなる。
これにより、トランジスタＴ３とトランジスタ５（トランジスタＴ４とトランジスタＴ６）との間で電流ミラーが構成され、基準電流をｍ：ｎの比に分配することが可能となる。
本実施例によれば、従来提案されている低歪増幅動作を実現したまま、並列接続数による新たなパラメータが加わり、設計に自由度が生まれる。さらに、第５および第６のトランジスタの電流配分を最適化（ｇｍの向上）することが可能になる。一般的に、ｇｍは動作電流に比例して大きくなる。そして、並列接続の数の比(電流ミラー比)で制御することにより、動作電流の有効利用が可能となり、低消費電力化を期待できる。
なお、本実施例では、並列接続の数の比を変える場合を例示したが、トランジスタのサイズ比を任意に設定することで、全電流量に占める第５および第６トランジスタＴ５，Ｔ６に流れる信号電流量を調整してもよい。
本発明の実施例２にかかる電圧―電流変換回路について図２を用いて説明する。なお、図２において、図１に示す回路と同一の部材については、同一の符号を記載する。
図２を参照して、実施例１にかかる電圧−電流変換回路ｓ３００においては、トランジスタＴ１，Ｔ２，Ｔ３，Ｔ４はトランジスタがｍ列、並列接続されてなる。トランジスタＴ５，Ｔ６は、トランジスタがｎ列、並列接続されてなる。第５および第６トランジスタＴ５，Ｔ６のそれぞれのエミッタ端に電流源が付加されている。ｍ：ｎ＝１：１のとき、従来例の図１２に示す回路と等価である。本実施例では、ｍ：ｎ≠１：１のときも同等の動作が可能である。例えば、Ｔ３：Ｔ５＝Ｔ４：Ｔ６＝ｍ：ｎ（但し、Ｔ１：Ｔ３＝Ｔ２：Ｔ４＝１：１）の関係にある時、ｍ：ｎ＝１：１の場合と同様に、上記式（５）〜（７）が成り立つ。このとき、出力電流は、定電流Issを基準として、式（１１）、（１２）で表せる。
Figure 2006129416
このときのトランスコンダクタンスｇｍ３*，ｇｍ４*を、式（１３）に示す。
Figure 2006129416
参考までに、ノード５、ノード６に流れる電流を、式（１４）、（１５）に示す。
Figure 2006129416
本実施例によれば、式（１１）、（１２）、（１４）、（１５）に示した通り、並列接続数をパラメータとして電流比を任意に設定できる。但し、上述のようにＴ１とＴ３（Ｔ２とＴ４）には、同一電流が流れるため、Ｔ１：Ｔ３＝Ｔ２：Ｔ４＝１：１の関係は必須となる。
ｍ：ｎ＝１：１となる特別な条件のとき、式（１１）,（１２）は、上記の式（８）,（９）と等しくなる。一般的なｇｍを向上する手段として、トランジスタＴ５およびＴ６の電流配分を増やすため、ｎ＞ｍの関係が電流効率上良いと考えられる。このとき、ｍ列のトランジスタの過剰な電流配分を減らすことができるため、低消費電力化を期待できる。但し、本発明は、ｎ＞ｍに限られるものではない。
実施例３にかかる電圧―電流変換回路について図３を用いて説明する。
図３を参照して、実施例３にかかる電圧−電流変換回路ｓ４００は、電流源の代わりに負帰還抵抗Ｒ９、Ｒ１０を有する。トランジスタＴ３〜Ｔ６が電流源トランジスタの役割も兼ねている。動作電流は、トランジスタＴ１，Ｔ２のＤＣバイアスに依存する。動作マージンが拡大するため性能向上を期待できる。
次に、実施例１−３にかかる電圧−電流変換回路の信号入力部の構成を図４に示す。図１−３に示すように、差動入力の場合は、図４（ａ）に示すように、２つの抵抗を介して、各トランジスタのＤＣをバイアスし、キャパシタを介してＡＣ信号を入力する。ＶｘＲＦ端子には、抵抗分圧や電圧生成回路で生成した参照電圧端子を接続する。後述するミキサ回路の場合、ＬＯ信号も同様に入力する。
シングル入力時は、図４（ｂ）に示すように、信号を受けない入力端（トランジスタＴ２）を、キャパシタを介してＧＮＤに接続する、または、図４（ｃ）に示すように、信号を受けない入力端（トランジスタＴ２）には、ＤＣバイアスのみを供給するようにしてもよい。これにより、シングル−差動変換が可能となる。また、図１−３に戻って、交差接続構成にしているので、シングル入力による性能劣化が少ない。
図５は、本発明の実施例４に係る増幅器の回路図である。図２に示す回路と同一または相当する部分には、同一の参照番号を付し、その説明を繰り返さない。実施例４は、実施例２の電圧―電流変換回路を増幅器ａ１００に適用したもので、第５および第６トランジスタＴ５，Ｔ６のコレクタ端のそれぞれに、出力負荷抵抗Ｒ３，Ｒ４を接続することにより実現している。定電流源は、電流源Ｉ１、トランジスタＴ１５，Ｔ１６，Ｔ１７および電流源安定性を高めるための負帰還抵抗Ｒ１，Ｒ２，Ｒ８を含む。
本実施例によれば、トランジスタの並列接続の数（ｍ、ｎ）の比を任意に設定することで、全電流量に占める第５および第６トランジスタＴ５，Ｔ６に流れる信号電流量を調整することができるため、トランジスタＴ５とＴ６の最適な電流を設定できる。そのため、設計の自由度が高まり、消費電力を抑えることができる。また、図示しないが、本実施例において、図５の構成のように電流源となるトランジスタを用いる代わりに、図３に示すと同様に、負帰還抵抗を用いてグランドと接続すると、動作マージンを拡大することができる。
図６は、上述の電圧―電流変換回路をミキサに応用した、実施例５にかかるミキサ回路の回路図である。ミキサ回路ｍ２００は、第１の信号（ＲＦ，ＲＦＢ）と第２の信号（ＬＯ，ＬＯＢ）から、積として第３の信号（ＩＦ，ＩＦＢ）を生成する周波数変換回路であるスイッチ回路ＳＷと、トランスコンダクタ部Ｇｍを備える。
実施例４にかかる増幅器と同様に、トランジスタの並列接続の数（ｍ、ｎ）の比を任意に設定することで、全電流量に占める上記第５および第６トランジスタＴ５，Ｔ６に流れる信号電流量を調整することができる。そのため、設計の自由度が高まり、消費電力を抑えることができる。
なお、請求項１１に相当する回路は、ｍ：ｎ＝１：１のときである。
図７は、図６にかかる電圧―電流変換回路を四相ミキサに応用した、実施例６にかかる四相ミキサ回路の回路図である。
四相ミキサｑ２００は、第１の信号（ＲＦ，ＲＦＢ）と第２の信号（ＬＯ＿Ｉ，ＬＯ＿ＩＢ）から、積として第３の信号（ＩＦ＿Ｉ，ＩＦ＿ＩＢ）を生成する第１のスイッチ回路ＳＷ＿Ｉと、第１の信号（ＲＦ，ＲＦＢ）と第４の信号（ＬＯ＿Ｑ，ＬＯ＿ＱＢ）から、積として第５の信号（ＩＦ＿Ｑ，ＩＦ＿ＩＱ）を生成する第２のスイッチ回路ＳＷ＿Ｑと、トランスコンダクタ部Ｇｍを備える。第１のスイッチ回路ＳＷ＿Ｉと第２のスイッチ回路ＳＷ＿Ｑへ、信号を増幅して入力するトランスコンダクタ部Ｇｍが共通化されている。当該ミキサｑ２００は、さらにキャパシタＣ３〜８を備える。
本実施例によれば、並列接続の数（ｍ，ｎ）の比を任意に設定することで、全電流量に占める第５および第６トランジスタＴ５，Ｔ６に流れる信号電流量を調整することができるので、実施例２、３と同様に、設計の自由度が高まり、消費電力を抑えることができる。また、四相ミキサの特徴である、ＩＱ相互干渉による出力位相誤差圧縮や、入力部共通化による消費電力の半減、素子数削減等と併せて本発明による低歪化、更なる低消費電力化等の相乗効果を期待できる。また、キャパシタＣ３〜６の挿入により、コモンモードノイズ耐性を向上させ、キャパシタＣ７，８の挿入により不要な高調波を減衰させることができる。
なお、請求項１３に相当する回路は、ｍ：ｎ＝１：１のときである。
図８は、実施例７にかかるトランスコンダクタ部ｓ５００の回路図である。第５または第６トランジスタＴ５，Ｔ６のコレクタ端に、新たに電流パスＩｐ１，Ｉｐ２が接続されているのが特徴である。周波数変換を行うスイッチ回路（図示せず）と組み合わせるとミキサになる。この場合、トランスコンダクタ部とスイッチ回路との接続の態様は、図６または図７に示す通りである。
本実施例によれば、ミキサに応用する場合、第５および第６トランジスタＴ５，Ｔ６のコレクタ端に電流パスＩｐ１、Ｉｐ２が接続されているので、トランジスタＴ５およびＴ６の電流配分を増加させる際、端子３および４に接続する実施例５および６に示したミキサのスイッチ段に、過剰な電流が流れるのを防ぐことができる。例えば、同図のようにｍ：ｎ＝１：２とする場合、上記の式（１１）、（１２）から出力電流は（１６）、（１７）のようになる。
Figure 2006129416
式（１６）、（１７）から、トランジスタＴ５およびＴ６にのみ十分な電流配分をすることが可能になり、過剰な電流（Ip1, Ip2）は出力で減算される。
図９は、実施例８にかかるトランスコンダクタ部ｓ６００の回路図である。第５および第６トランジスタＴ５，Ｔ６のコレクタには、並列接続数と等しい数のスイッチトランジスタＳＷ１，ＳＷ２，ＳＷ３が接続されているのが特徴である。周波数変換を行うスイッチ回路（図示せず）と組み合わせるとミキサになる。この場合、トランスコンダクタ部とスイッチ回路との接続の態様は、図６または図７に示す通りである。ＳＷ１，ＳＷ２，ＳＷ３を順にＯＮすることにより、動作可能なトランジスタの列数ｎが決定される。この構成により、ｍ：ｎの比を外部から制御可能となる。電流源の構成は図２または図３のように考えられ、特に限定をしない。
本実施例８によって設計すると、従来と比較して諸性能を維持したまま、消費電力を２０％以上削減することができた。
以上バイポーラトランジスタを用いた具体例を示して本発明を説明したが、本発明はこれに限定されるものではない。また、図１、図２、図３、図８、図９に示された電圧−電流変換回路を２以上適宜組み合わせて、増幅器、ミキサ回路を構成してもよい。
今回開示された実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明の電圧−電流変換回路およびそれを用いたミキサは、低歪かつ低消費電力特性が求められる携帯端末等の送受信装置等に好適に用いられる。
本発明の実施例１にかかる電圧−電流変換回路の概念を示す図である。 本発明の実施例２にかかる電圧−電流変換回路の概念を示す図である。 本発明の実施例３にかかる電圧−電流変換回路の概念を示す図である。 差動入力およびシングル入力の違いを示す図である。 本発明の実施例４にかかる増幅回路の具体例を示す図である。 本発明の実施例５にかかるミキサの回路図である。 本発明の実施例６にかかるミキサの回路図である。 本発明の実施例７にかかる電圧−電流変換回路の具体例を示す図である。 本発明の実施例８にかかる電圧−電流変換回路の具体例を示す図である。 従来の電圧−電流変換回路の回路図である。 従来の交差接続した電圧−電流変換回路の回路図である。 他の従来の、交差接続した電圧−電流変換回路の回路図である。 従来の四相ミキサを示す回路図である。 方形波では存在しなく、正弦波に存在する等間隔の交差ポイントについて説明する概念図である。 電流パスを備えた従来のミキサを示す回路図である。
符号の説明
Ｇｍ トランスコンダクタ部
Ｔ１ 第１トランジスタ
Ｔ２ 第２トランジスタ
Ｔ３ 第３トランジスタ
Ｔ４ 第４トランジスタ
Ｔ５ 第５トランジスタ
Ｔ６ 第６トランジスタ
ａ１００ 増幅器
ｍ１００ ギルバートミキサ
ｑ１００,ｑ２００ 四相ミキサ
ｓ１００,ｓ２００,ｓ３００,ｓ４００,ｓ５００,ｓ６００ 電圧−電流変換回路
ＳＷ・ＳＷ＿Ｉ・ＳＷ＿Ｑ スイッチ部
Ｉ1 定電流源
Ｉp1, Ip2 定電流源
Ｒ１・Ｒ２, Ｒ７,Ｒ８,Ｒ９,Ｒ１０ 負帰還抵抗
Ｒ３,Ｒ４,Ｒ５,Ｒ６ 出力負荷抵抗
ｍ,ｎ トランジスタの並列接続数

Claims (27)

  1. 電圧−電流変換を行うトランスコンダクタ部に関して、
    コレクタを電源端子に接続し、ベースから入力信号を受ける第１および第２トランジスタと、
    ベースとコレクタが互いに交差接続された、コレクタが上記第１トランジスタのエミッタ端に接続された第３トランジスタと、コレクタが上記第２トランジスタのエミッタ端に接続された第４トランジスタと、
    ベース・エミッタを前記第３トランジスタと共有し、コレクタから電流信号を取り出す第５トランジスタと、
    ベース・エミッタを前記第４トランジスタと共有し、コレクタから電流信号を取り出す第６トランジスタとを備え、
    前記第５および第６トランジスタのエミッタ間に抵抗が設けられており、
    前記第１から第６トランジスタにおける並列接続の数の比あるいはサイズ比を任意に設定することで、全電流量に占める前記第５および第６トランジスタに流れる信号電流量を調整することを特徴とする電圧−電流変換回路。
  2. 前記第５および第６トランジスタのエミッタ端にそれぞれ電流源が付加されたことを徴とする請求項１に記載の電圧−電流変換回路。
  3. 前記抵抗が接続された第５および第６トランジスタのエミッタ端とグラウンド間にそれぞれ負帰還抵抗が付加されることを特徴とする請求項１に記載の電圧−電流変換回路。
  4. 前記並列接続した第１〜第６トランジスタのベース−エミッタ間の電圧が全て等しくされていることを特徴とする請求項１から３に記載の電圧−電流変換回路。
  5. 前記第１および第３トランジスタの並列接続数が等しくされ、
    前記第２および第４トランジスタの並列接続数が等しくされていることを特徴とする請求項１から４に記載の電圧−電流変換回路。
  6. 前記第１または第２トランジスタに関して、各ベース端子に２つの抵抗を介してバイアスを与え、キャパシタを介して入力信号を受けるようにしたことを特徴とする請求項１〜５に記載の電圧−電流変換回路。
  7. 前記第１または第２トランジスタに関して、各ベース端子に２つの抵抗を介してバイアスを与え、
    前記第１および第２トランジスタの一方はキャパシタを介して接地し、他方はキャパシタを介して入力信号を受けるようにしたことを特徴とする請求項１〜５に記載の電圧−電流変換回路。
  8. 前記第１または第２トランジスタに関して、各ベース端子に２つの抵抗を介してバイアスを与え、
    前記第１および第２トランジスタの一方は前記バイアスのみ供給し、他方はキャパシタを介して入力信号を受けるようにしたことを特徴とする請求項１〜５に記載の電圧−電流変換回路。
  9. コレクタを電源端子に接続し、ベースから入力信号を受ける第１および第２トランジスタと、
    ベースとコレクタが互いに交差接続された、コレクタが上記第１トランジスタのエミッタに接続された第３トランジスタと、コレクタが上記第２トランジスタのエミッタ端に接続された第４トランジスタと、
    ベース・エミッタを前記第３トランジスタと共有し、コレクタから電流信号を取り出す第５トランジスタと、
    ベース・エミッタを前記第４トランジスタと共有し、コレクタから電流信号を取り出す第６のトランジスタとを備え、
    前記第５および第６トランジスタのエミッタ間に抵抗が設けられており、かつ該エミッタ端にそれぞれ電流源が付加されており、
    前記第５および第６トランジスタのコレクタ端のそれぞれに、出力負荷抵抗が接続されており、
    前記第１から第６トランジスタのうち、少なくとも１つは、２以上のトランジスタが並列接続されてなり、
    前記第１から第６トランジスタにおける並列接続の数の比を任意に設定することで、全電流量に占める前記第５および第６トランジスタに流れる信号電流量を調整することを特徴とする増幅器。
  10. コレクタを電源端子に接続し、ベースから入力信号を受ける第１および第２トランジスタと、
    ベースとコレクタが互いに交差接続された、コレクタが上記第１トランジスタのエミッタに接続された第３トランジスタと、コレクタが上記第２トランジスタのエミッタ端に接続された第４トランジスタと、
    ベース・エミッタを前記第３トランジスタと共有し、コレクタから電流信号を取り出す第５トランジスタと、
    ベース・エミッタを前記第４トランジスタと共有し、コレクタから電流信号を取り出す第６のトランジスタとを備え、
    前記第５および第６トランジスタのエミッタ間に抵抗が設けられており、
    前記抵抗が接続された第５および第６トランジスタのエミッタ端とグラウンド間にそれぞれ負帰還抵抗が付加されており、前記第５および第６トランジスタのコレクタ端のそれぞれに、出力負荷抵抗が接続されており、
    前記第１から第６トランジスタのうち、少なくとも１つは、２以上のトランジスタが並列接続されてなり、
    前記第１から第６トランジスタにおける並列接続の数の比を任意に設定することで、全電流量に占める前記第５および第６トランジスタに流れる信号電流量を調整することを特徴とする増幅器。
  11. 第１の信号と第２の信号から、積として第３の信号を生成する周波数変換回路を備えたミキサ回路であって、
    前記第１の信号を受けて電圧−電流変換を行うトランスコンダクタ部を備え、
    前記トランスコンダクタ部は、
    コレクタを電源端子に接続し、ベースから入力信号を受ける第１および第２トランジスタと、
    ベースとコレクタが互いに交差接続された、コレクタが上記第１トランジスタのエミッタに接続された第３トランジスタと、コレクタが上記第２トランジスタのエミッタ端に接続された第４トランジスタと、
    ベース・エミッタを前記第３トランジスタと共有し、コレクタから電流信号を取り出す第５トランジスタと、
    ベース・エミッタを前記第４トランジスタと共有し、コレクタから電流信号を取り出す第６のトランジスタとを備え、
    前記第５および第６トランジスタのエミッタ間に抵抗が設けられており、かつ該エミッタ端にそれぞれ電流源が付加されていることを特徴とするミキサ回路。
  12. 第１の信号と第２の信号から、積として第３の信号を生成する周波数変換回路を備えたミキサであって、
    前記第１の信号を受けて電圧−電流変換を行うトランスコンダクタ部を備え、
    前記トランスコンダクタ部は、
    コレクタを電源端子に接続し、ベースから入力信号を受ける第１および第２トランジスタと、
    ベースとコレクタが互いに交差接続された、コレクタが上記第１トランジスタのエミッタに接続された第３トランジスタと、コレクタが上記第２トランジスタのエミッタ端に接続された第４トランジスタと、
    ベース・エミッタを前記第３トランジスタと共有し、コレクタから電流信号を取り出す第５トランジスタと、
    ベース・エミッタを前記第４トランジスタと共有し、コレクタから電流信号を取り出す第６のトランジスタとを備え、
    前記第５および第６トランジスタのエミッタ間に抵抗が設けられており、かつ該エミッタ端とグラウンド間にそれぞれ負帰還抵抗が付加されていることを特徴とするミキサ回路。
  13. 第１の信号と第２の信号から、積として第３の信号を生成する第１の周波数変換回路と、第１の信号と第４の信号から、積として第５の信号を生成する第２の周波数変換回路とを備え、かつ前記第１の信号を入力するトランスコンダクタ部が共通化された四相ミキサであって、
    前記第１の信号を受けて電圧−電流変換を行う前記トランスコンダクタ部は、
    コレクタを電源端子に接続し、ベースから入力信号を受ける第１および第２トランジスタと、
    ベースとコレクタが互いに交差接続された、コレクタが上記第１トランジスタのエミッタに接続された第３トランジスタと、コレクタが上記第２トランジスタのエミッタ端に接続された第４トランジスタと、
    ベース・エミッタを前記第３トランジスタと共有し、コレクタから電流信号を取り出す第５トランジスタと、
    ベース・エミッタを前記第４トランジスタと共有し、コレクタから電流信号を取り出す第６のトランジスタとを備え、
    前記第５および第６トランジスタのエミッタ間に抵抗が設けられており、かつ該エミッタ端にそれぞれ電流源が付加されていることを特徴とするミキサ回路。
  14. 第１の信号と第２の信号から、積として第３の信号を生成する第１の周波数変換回路と、第１の信号と第４の信号から、積として第５の信号を生成する第２の周波数変換回路とを備え、かつ前記第１の信号を入力するトランスコンダクタ部が共通化された四相ミキサであって、
    前記第１の信号を受けて電圧−電流変換を行う前記トランスコンダクタ部は、
    コレクタを電源端子に接続し、ベースから入力信号を受ける第１および第２トランジスタと、
    ベースとコレクタが互いに交差接続された、コレクタが上記第１トランジスタのエミッタに接続された第３トランジスタと、コレクタが上記第２トランジスタのエミッタ端に接続された第４トランジスタと、
    ベース・エミッタを前記第３トランジスタと共有し、コレクタから電流信号を取り出す第５トランジスタと、
    ベース・エミッタを前記第４トランジスタと共有し、コレクタから電流信号を取り出す第６のトランジスタとを備え、
    前記第５および第６トランジスタのエミッタ間に抵抗が設けられており、かつ該エミッタ端とグラウンド間にそれぞれ負帰還抵抗が付加されていることを特徴とするミキサ回路。
  15. 前記第１から第６トランジスタのうち、少なくとも１つは、２以上のトランジスタが並列接続されてなり、
    前記第１から第６トランジスタにおける並列接続の数の比を任意に設定することで、全電流量に占める前記第５および第６トランジスタに流れる信号電流量を調整することを特徴とする請求項１１から１４に記載のミキサ回路。
  16. 前記並列接続した第１〜第６トランジスタのベース−エミッタ間の電圧が全て等しくされていることを特徴とする請求項１５に記載のミキサ回路。
  17. 前記第１および第３トランジスタの並列接続数が等しくされ、
    前記第２および第４トランジスタの並列接続数が等しくされていることを特徴とする請求項１５または１６に記載のミキサ回路。
  18. 前記第１または第２トランジスタに関して、各ベース端子に２つの抵抗を介してバイアスを与え、キャパシタを介して入力信号を受けるようにしたことを特徴とする請求項１１から１７に記載のミキサ回路。
  19. 前記第１または第２トランジスタに関して、各ベース端子に２つの抵抗を介してバイアスを与え、
    前記第１および第２トランジスタの一方はキャパシタを介して接地し、他方はキャパシタを介して入力信号を受けるようにしたことを特徴とする請求項１１から１７に記載のミキサ回路。
  20. 前記第１または第２トランジスタに関して、各ベース端子に２つの抵抗を介してバイアスを与え、
    前記第１および第２トランジスタの一方は前記バイアスのみ供給し、他方はキャパシタを介して入力信号を受けるようにしたことを特徴とする請求項１１から１７に記載のミキサ回路。
  21. 前記第５または第６トランジスタのコレクタ端に、新たに電流パスが接続されていることを特徴とする請求項１から２０のいずれかに記載の電圧−電流変換回路、増幅器またはミキサ回路。
  22. 電圧−電流変換を行うトランスコンダクタ部であって、
    コレクタを電源端子に接続し、ベースから入力信号を受ける第１および第２トランジスタと、
    ベースとコレクタが互いに交差接続された、コレクタが上記第１トランジスタのエミッタ端に接続された第３トランジスタと、コレクタが上記第２トランジスタのエミッタ端に接続された第４トランジスタと、
    ベース・エミッタを前記第３トランジスタと共有し、かつ複数個のトランジスタが並列接続されてなる第５のトランジスタと第６のトランジスタとを備え、
    前記第５および第６トランジスタのエミッタ間に抵抗が設けられており、
    前記第５および第６トランジスタのコレクタには、並列接続数と等しい数のスイッチトランジスタが接続されており、該スイッチトランジスタの制御により、全電流量に占める出力信号電流量を調整することを特徴とする電圧−電流変換回路。
  23. 前記抵抗が接続された第５および第６トランジスタのエミッタ端とグラウンド間にそれぞれ電流源が付加されることを特徴とする請求項２２に記載の電圧−電流変換回路。
  24. 前記抵抗が接続された第５および第６トランジスタのエミッタ端とグラウンド間にそれぞれ負帰還抵抗が付加されることを特徴とする請求項２２に記載の電圧−電流変換回路。
  25. 請求項２１、２２、２３および２４からなる群より選ばれる電圧−電流変換回路を用いた増幅器。
  26. 請求項２１、２２、２３および２４からなる群より選ばれる電圧−電流変換回路を用いたミキサ回路。
  27. 請求項１から２６のいずれか１項に記載の電圧−電流変換回路、増幅器またはミキサ回路を有するＬＳＩを用いた携帯端末。

JP2005015406A 2004-09-28 2005-01-24 電圧−電流変換回路、それを用いた増幅器、ミキサ回路および携帯機器 Pending JP2006129416A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005015406A JP2006129416A (ja) 2004-09-28 2005-01-24 電圧−電流変換回路、それを用いた増幅器、ミキサ回路および携帯機器
US11/238,823 US7417486B2 (en) 2004-09-28 2005-09-28 Voltage-current conversion circuit, amplifier, mixer circuit, and mobile appliance using the circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004281099 2004-09-28
JP2005015406A JP2006129416A (ja) 2004-09-28 2005-01-24 電圧−電流変換回路、それを用いた増幅器、ミキサ回路および携帯機器

Publications (1)

Publication Number Publication Date
JP2006129416A true JP2006129416A (ja) 2006-05-18

Family

ID=36098328

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005015406A Pending JP2006129416A (ja) 2004-09-28 2005-01-24 電圧−電流変換回路、それを用いた増幅器、ミキサ回路および携帯機器

Country Status (2)

Country Link
US (1) US7417486B2 (ja)
JP (1) JP2006129416A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012124106A1 (ja) * 2011-03-17 2012-09-20 富士通株式会社 差動電流源および差動カレントミラー回路
JP2012531836A (ja) * 2009-06-27 2012-12-10 クゥアルコム・インコーポレイテッド Ｒｆシングルエンド／差動変換器

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8351891B2 (en) * 2003-05-30 2013-01-08 The Regents Of The University Of California Wideband distributed mixers
US7613440B2 (en) * 2003-11-28 2009-11-03 Panasonic Corporation Mixer circuit
KR101106299B1 (ko) * 2005-10-14 2012-01-18 삼성전자주식회사 서브 하모닉 믹서
US8081947B2 (en) * 2006-12-06 2011-12-20 Broadcom Corporation Method and system for configurable active/passive mixer and shared GM stage
US8396441B1 (en) * 2008-07-09 2013-03-12 Pmc-Sierra, Inc. Wideband mixer
US7948294B2 (en) * 2009-05-29 2011-05-24 Mediatek Inc. Mixer with high linearity
US8089309B2 (en) * 2009-06-26 2012-01-03 Bae Systems Information And Electronic Systems Integration Inc. Transimpedance amplifier input stage mixer
US8704557B2 (en) * 2009-09-02 2014-04-22 Telefonaktiebolaget L M Ericsson (Publ) High-speed non-integer frequency divider circuit
US8718576B2 (en) * 2010-02-11 2014-05-06 Mediatek Inc. Radio frequency modulator and method thereof
TWI524660B (zh) * 2013-12-27 2016-03-01 瑞昱半導體股份有限公司 主動式混頻器與主動式混頻方法
CN104767489B (zh) * 2014-01-03 2018-10-26 瑞昱半导体股份有限公司 主动式混频器与主动式混频方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04129407A (ja) 1990-09-20 1992-04-30 Alps Electric Co Ltd ミキサ回路
US5809410A (en) * 1993-07-12 1998-09-15 Harris Corporation Low voltage RF amplifier and mixed with single bias block and method
US5448772A (en) * 1994-08-29 1995-09-05 Motorola, Inc. Stacked double balanced mixer circuit
US5826182A (en) * 1995-01-25 1998-10-20 Analog Devices, Inc. Double balanced RF mixer with predetermined input impedance
US5630228A (en) * 1995-04-24 1997-05-13 Motorola, Inc. Double balanced mixer circuit with active filter load for a portable comunication receiver
US6026286A (en) * 1995-08-24 2000-02-15 Nortel Networks Corporation RF amplifier, RF mixer and RF receiver
JPH0969730A (ja) * 1995-08-30 1997-03-11 Nec Corp 周波数ミキサ回路
US5699024A (en) * 1996-05-06 1997-12-16 Delco Electronics Corporation Accurate integrated oscillator circuit
US5999804A (en) * 1997-03-20 1999-12-07 National Semiconductor Corporation Low noise quadrature mixer circuit
US5933771A (en) * 1997-06-20 1999-08-03 Nortel Networks Corporation Low voltage gain controlled mixer
US6029059A (en) * 1997-06-30 2000-02-22 Lucent Technologies, Inc. Quadrature mixer method and apparatus
JP3047869B2 (ja) * 1997-09-26 2000-06-05 日本電気株式会社 出力振幅調整回路
JP3382528B2 (ja) * 1998-01-23 2003-03-04 キヤノン株式会社 カレントミラー回路
US6313688B1 (en) * 1998-07-24 2001-11-06 Gct Semiconductor, Inc. Mixer structure and method of using same
US6871057B2 (en) * 2000-03-08 2005-03-22 Nippon Telegraph And Telephone Corporation Mixer circuit
GB2366103B (en) * 2000-08-10 2004-05-26 Sgs Thomson Microelectronics Mixer circuitry
KR100441463B1 (ko) * 2001-12-26 2004-07-23 한국전자통신연구원 저역통과필터 및 고역통과필터 특성의 로드를 이용한 능동직교위상신호 발생기
US6970689B2 (en) * 2002-02-15 2005-11-29 Broadcom Corporation Programmable mixer for reducing local oscillator feedthrough and radio applications thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012531836A (ja) * 2009-06-27 2012-12-10 クゥアルコム・インコーポレイテッド Ｒｆシングルエンド／差動変換器
WO2012124106A1 (ja) * 2011-03-17 2012-09-20 富士通株式会社 差動電流源および差動カレントミラー回路
JPWO2012124106A1 (ja) * 2011-03-17 2014-07-17 富士通株式会社 差動電流源および差動カレントミラー回路

Also Published As

Publication number Publication date
US20060066362A1 (en) 2006-03-30
US7417486B2 (en) 2008-08-26

Similar Documents

Publication Publication Date Title
JP2006129416A (ja) 電圧−電流変換回路、それを用いた増幅器、ミキサ回路および携帯機器
US8212614B2 (en) Class AB output stages and amplifiers including class AB output stages
KR100388373B1 (ko) 증폭기
KR101127461B1 (ko) 고도의 선형 가변이득 증폭기
JPS62200808A (ja) トランスコンダクタンス増幅器
GB2331193A (en) Image reject mixer arrangements
JP2007181032A (ja) トランスコンダクタ、積分器及びフィルタ回路
US7557651B2 (en) Dual transconductance amplifiers and differential amplifiers implemented using such dual transconductance amplifiers
US6710654B2 (en) Bipolar class AB folded cascode operational amplifier for high-speed applications
US9059662B1 (en) Active combiner
US7135923B2 (en) Differential amplifier
US6680627B2 (en) Balanced transconductor and electronic device
EP1946440B1 (en) A transconductance stage arrangement
KR20170094427A (ko) 능동 rc 필터들
US7750734B2 (en) Apparatus and methods for amplifiers
JP2008124647A (ja) 増幅器およびそれを搭載した通信システム
JPH07283660A (ja) 多入力トランジスタおよび多入力トランスコンダクタ回路
KR100554569B1 (ko) 선형성 및 잡음 특성이 개선된 믹서 회로
KR101045541B1 (ko) 전류 미러링을 이용한 믹서
JP2008522476A (ja) 低電圧ミキサ回路
JP3917571B2 (ja) 差動回路とそれを用いたトランスコンダクタ
JP2000196364A (ja) 周波数変換回路
JPH09261004A (ja) 集積化フィルタ回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080715

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081007