KR101106299B1 - 서브 하모닉 믹서 - Google Patents

서브 하모닉 믹서 Download PDF

Info

Publication number
KR101106299B1
KR101106299B1 KR1020050097225A KR20050097225A KR101106299B1 KR 101106299 B1 KR101106299 B1 KR 101106299B1 KR 1020050097225 A KR1020050097225 A KR 1020050097225A KR 20050097225 A KR20050097225 A KR 20050097225A KR 101106299 B1 KR101106299 B1 KR 101106299B1
Authority
KR
South Korea
Prior art keywords
switching
pairs
parallel
mixer
amplifying
Prior art date
Application number
KR1020050097225A
Other languages
English (en)
Other versions
KR20070041267A (ko
Inventor
박진수
김용훈
유창식
이성수
이흥배
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050097225A priority Critical patent/KR101106299B1/ko
Priority to US11/438,223 priority patent/US7616937B2/en
Publication of KR20070041267A publication Critical patent/KR20070041267A/ko
Application granted granted Critical
Publication of KR101106299B1 publication Critical patent/KR101106299B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
    • H03D7/166—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature using two or more quadrature frequency translation stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/12—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing

Abstract

본 발명은, 상호 병렬연결된 적어도 한 쌍의 증폭소자를 이용하여 입력된 신호를 증폭시키는 증폭부와, 증폭부로부터의 증폭된 신호와 로컬 오실레이터로부터의 국부발진신호를 혼합하는 혼합부를 포함하는 믹서에 관한 것으로서, 혼합부는, 각 증폭소자를 스위칭하며 상호 병렬연결된 적어도 네 쌍의 스위칭소자를 포함하며, 하나의 증폭소자를 스위칭하는 두 쌍의 스위칭소자는 상호 병렬연결되고 각 스위칭소자에는 상호 상이한 위상을 갖는 국부발진신호가 입력되며, 쌍을 이루는 두 개의 스위칭소자는 상호 병렬연결되고 각 스위칭소자에는 180도의 위상차를 갖는 국부발진신호가 입력된다. 이에 의해, 스위칭단을 1단으로 구성하여 저전원 전압에서도 동작이 가능하며, 혼합부와 증폭부의 성능을 최대한 발휘할 수 있을 뿐만 아니라, 노이즈 성능, 선형성, 이득을 향상시킬 수 있다.
Figure R1020050097225
서브 하모닉 믹서, 폴디드 캐스코드(FOLDED CASCODE), 증폭부, 혼합부

Description

서브 하모닉 믹서{SUB- HARMONIC MIXER}
도 1은 종래의 직접 변환 수신기에 사용되는 서브 하모닉 믹서의 회로도,
도 2는 본 발명에 따른 서브 하모닉 믹서의 회로도,
도 3(a)는 본 발명의 서브 하모닉 믹서의 동작시 전압 컨버전 게인을 나타낸 그래프,
도 3(b)는 종래의 서브 하모닉 믹서의 동작시 전압 컨버전 게인을 측정한 그래프,
도 4(a)는 본 발명의 서브 하모닉 믹서의 동작시 노이즈를 측정한 그래프,
도 4(b)는 종래의 서브 하모닉 믹서의 동작시 노이즈를 측정한 그래프이다.
* 도면의 주요 부분에 대한 부호의 설명 *
110 : 증폭부 120 : 혼합부
130 : 공명기 140 : 로우패스필터
150 : 하이패스필터 160 : 소스감쇠기
본 발명은 서브 하모닉 믹서에 관한 것으로서, 보다 상세하게는, 저전압 전 원에서도 동작이 가능하며, 1/f노이즈을 감소시킬 수 있고, 동시에 게인과 선형성을 향상시킬 수 있는 서브 하모닉 믹서에 관한 것이다.
현재 단일 칩을 구현하기 위한 수신기 구조 중의 하나로 직접 변환 수신기가 매우 활발히 연구되고 있다. 직접 변환 수신기는 필터 등 외부 소자를 줄일 수 있고, 디지털 신호 처리 부담을 줄일 수 있으므로 특히 디지털 회로 구현이 쉬운 CMOS 공정을 이용한 단일 칩 제작에 가장 적합한 구조이다. 직접 변환 수신기에는 RF(Radio frequency) 신호를 기저대역으로 변환하는 RF 직접 변환 수신기와, RF 신호를 특정 IF(Intermediate Frequency) 신호로 변환한 후 다시 이 IF 신호를 기저대역으로 변환하는 IF 직접 변환 수신기가 있다.
이러한 직접 변환 수신기에 사용되는 믹서는 무선 주파수 신호를 국부발진신호(LO+) 및 국부발진신호(LO+)와 직교되는 국부발진신호(LO-)를 각각 혼합함으로써 두개의 벡터 기저 대역 신호 I, Q를 각각 출력한다.
이러한 믹서 중 서브 하모닉 믹서는, CMOS 길버트 셀을 이용한 전형적인 믹서와는 달리, 스위칭단을 복수의 단으로 형성함으로써, 여러 단계를 거쳐서 주파수를 기저대역으로 다운시키고 있다. 이렇게 다단으로 주파수를 다운시킬 경우, LO신호가 기생 커패시터 등으로 통해 믹서의 입력단으로 누설되는 국부발진기의 셀프 미싱(LO Self missing)을 방지할 수 있다.
도 1은 종래의 직접 변환 수신기에 사용되는 서브 하모닉 믹서의 회로도이다.
도시된 바와 같이, 서브 하모닉 믹서는, 한 쌍의 증폭소자 M11과 M12를 포함 하며 입력된 신호를 증폭시켜 혼합부(20)로 제공하는 증폭부(10)와, 복수의 스위칭쌍으로 이루어진 혼합부(20)를 포함한다.
혼합부(20)는, 증폭소자 M11을 스위칭하기 위한 제1스위칭소자군(MA11,MA12,MB11,MB22)과, 증폭소자 M12를 스위칭하기 위한 제2스위칭소자군(MA21,MA22,MB21,MB22)을 포함한다.
제1스위칭소자군의 MA11과 MB11은, 소스와 드레인이 연결되어 캐스코드 구조를 형성하고 있으며, MA12와 MA12도 캐스코드 구조를 형성하고 있다. 그리고 MA11과 MA12, MB11과 MB12은 각각 상호 병렬연결되어 있다. 여기서, MA11과 MA12는 각각 90도와 270도의 위상을 갖는 국부발진신호가 입력되며, MB11과 MB12는 각각 0도 와 180도의 위상을 갖는 국부발진신호가 입력된다. 따라서, MA11과 MA12 간에 입력되는 국부발진신호의 위상차가 180도이며, MB11과 MB12간에 입력되는 국부발진신호의 위상차도 180도이다. 이러한 제1스위칭소자군은 캐스코드 구조를 이용하여 스위칭단이 두단으로 형성되어 있기 때문에, 각 스위치소자의 게이트에 입력되는 국부발진신호를 일반적인 믹서의 1/2에 해당하는 주파수를 인가하더라도 2배의 주파수를 형성하게 된다. 이에 따라, 종래에 일반적인 믹서에서 국부발진신호와 입력신호가 동일한 주파수를 가짐에 따라 발생하는 dc-offset 문제, LO self missing를 방지할 수 있다.
한편, 제2스위칭소자군도 제1스위칭소자군과 동일한 구조를 이루고 있으며, 동일한 효과를 갖는다.
그러나, 이러한 서브 하모닉 믹서는, 스위칭단이 두단으로 형성됨에 따라, 전원이 각 스위칭소자를 흐르면서 전압강하가 이루어짐으로써, 전압 헤드룸(Voltage Head Room)으로 인해 저전원 전압에서의 동작이 어려워진다.
한편, RF 직접변환 수신기에서 증폭소자 M11, M12는 앰프로 동작하게 되며, 앰프의 특성상 게인은 높으나 DC 오프셋 문제가 발생하고 비선형성을 띠게 된다. 또한 각 스위칭소자의 경우, 전류가 낮을수록 1/f노이즈가 적게 발생하나, 증폭부(10)에서의 동작을 위해 일정 이상의 전류를 필요로 하므로 각 스위칭소자에서는 1/f노이즈가 발생할 수밖에 없다. 이러한 1/f노이즈는 주파수가 고주파에서 저주파로 갈수록 증가하므로, 저주파 기저대역 신호를 출력하는 RF 직접변환 수신기에서는 1/f노이즈를 감소시키는 것이 중요하다.
따라서, 본 발명의 목적은, 저전압 전원에서도 동작이 가능하며, 1/f노이즈을 감소시킬 수 있고, 동시에 게인과 선형성을 향상시킬 수 있는 서브 하모닉 믹서를 제공하는 것이다.
이러한 목적을 달성하기 위한 본 발명의 구성은, 상호 병렬연결된 적어도 한 쌍의 증폭소자를 이용하여 입력된 신호를 증폭시키는 증폭부와, 상기 증폭부로부터의 증폭된 신호와 로컬 오실레이터로부터의 국부발진신호를 혼합하는 혼합부를 포함하는 믹서에 있어서, 상기 혼합부는, 상기 각 증폭소자를 스위칭하며 상호 병렬연결된 적어도 네 쌍의 스위칭소자를 포함하며, 하나의 증폭소자를 스위칭하는 두 쌍의 스위칭소자는 상호 병렬연결되고 상기 각 스위칭소자에는 상호 상이한 위상을 갖는 국부발진신호가 입력되며, 상기 쌍을 이루는 두 개의 스위칭소자는 상호 병렬연결되고 각 스위칭소자에는 180도의 위상차를 갖는 국부발진신호가 입력되는 것을 특징으로 한다.
상기 혼합부의 각 스위칭소자는 PMOSFET으로 형성되며, 상기 증폭부의 각 증폭소자는 NMOSFET으로 형성되는 것이 바람직하다.
상기 혼합부의 두 쌍의 스위칭소자의 소스와, 상기 증폭부의 증폭소자의 드레인을 연결하는 라인 상에는 고주파 대역의 노이즈를 제거하는 하이패스필터가 장착될 수 있다. 상기 하이패스필터는 커패시터일 수 있다.
상기 증폭부의 각 증폭소자에 제공되는 DC 바이어스와, 상기 혼합부의 두 쌍의 스위칭소자에 제공되는 DC 바이어스는 독립적으로 인가될 수 있다.
상기 DC 바이어스의 입력단과 상기 각 증폭소자의 사이에는, 상기 각 증폭소자를 통해 증폭된 신호로부터 사용 주파수 대역 이외의 잡음 성분을 제거하는 공명기가 설치될 수 있다. 상기 공명기는 상호 병렬연결된 인덕터와 커패시터를 가질 수 있다.
상기 각 증폭소자의 소스를 상호 연결하는 라인 상에는 소스를 감쇠시켜 선형성을 향상시키는 소스감쇠기가 장착될 수 있다. 상기 소스감쇠기는 저항과 인덕터 중 적어도 하나를 사용할 수 있다.
상기 하나의 증폭소자를 스위칭하는 두 쌍의 스위칭소자 중 한 쌍의 드레인 측과, 상기 다른 증폭소자를 스위칭하는 두 쌍의 스위칭소자 중 한 쌍의 드레인측을 연결하는 라인상에는, 로우패스필터가 장착될 수 있다. 상기 로우패스필터는 커패시터와 저항을 병렬연결하여 형성될 수 있다.
이하에서는 첨부도면을 참조하여 본 발명을 상세히 설명한다.
도 2는 본 발명에 따른 서브 하모닉 믹서의 회로도이다. 도시된 바와 같이, 본 서브 하모닉 믹서는, 증폭부(110), 혼합부(120), 공명기(130), 소스감쇠기(160), 로우패스필터(140), 하이패스필터(150)를 포함한다.
증폭부(110)는, 상호 병렬연결된 증폭소자 M1, M2를 포함하며, M1, M2의 게이트에는 RF신호가 입력된다. M1, M2는 NMOSFET으로 이루어지며, 이동도가 높은 NMOSFET의 특성상 높은 이득을 얻을 수 있다.
이러한 증폭소자 M1, M2의 소스 간을 연결하는 라인상에는 소스를 감쇠시키기 위한 소스감쇠기(160)가 장착되어 있으며, 소스감쇠기(160)는 증폭소자 M1, M2가 NMOSFET으로 구성됨에 따라 얻어지는 높은 이득을 다소 감소시키는 대신 선형성을 증가시키게 된다. 이 때, 증폭소자 M1, M2에서 충분히 높은 이득을 얻고 있으므로, 선형성 확보를 위해 소스감쇠기(160)를 이용하여 이득을 다소 낮추는 것은 믹서의 성능에 감소시키지 아니한다. 일반적으로 소스감쇠기(160)로는 저항이나 인덕터를 사용할 수 있다.
한편, 증폭소자 M1, M2와 각 증폭소자 M1, M2로 전원을 공급하는 전압원 사이에는 공명기(130)가 장착되어 있으며, 공명기(130)로는 인덕터와 커패시터를 병렬연결하여 사용한다. 공명기(130)는 각 증폭소자 M1, M2를 통해 증폭된 신호에서 사용 주파수 대역 이외의 잡음 성분을 제거한다. 공명기(130)에 의해 잡음 성분이 제공된 신호는 혼합부(120)로 전달되어 하향 변환이 이루어지므로, 대역 외 주파수 성분, 즉 잡음을 제거할 수 있다.
혼합부(120)는, 4쌍의 스위칭소자로 이루어지며, 제1스위칭소자쌍(M3,M4)과, 제2스위칭소자쌍(M5,M6)은 증폭소자 M1과 연결되어 있고, 제3스위칭소자쌍(M7,M8)과, 제4스위칭소자쌍(M9,M10)은 증폭소자 M2와 연결되어 있다. 여기서, 각 스위칭소자쌍을 이루는 각 스위칭소자는, 상호 병렬연결되어 있으며, 상호 병렬연결된 각 스위칭소자는 소스는 소스끼리, 드레인은 드레인끼리 연결되어 있다. 예를 들어, 제1스위칭소자쌍(M3,M4)의 경우, M3의 소스와 M4의 소스가 연결되어 있고, M3의 드레인과 M4의 드레인이 연결되어 있다.
이러한 제1스위칭소자쌍(M3,M4)와 제2스위칭소자쌍(M5,M6)은 각 소스가 상호 병렬연결되어 있고, 상호 병렬연결된 소스는 증폭소자 M1과 연결된다. 마찬가지로, 제3스위칭소자쌍(M7,M8)과 제4스위칭소자쌍(M9,M10)은 소스가 상호 병렬연결되어 있고, 상호 병렬연결된 소스는 증폭소자 M2와 연결된다. 여기서, 제1스위칭소자쌍(M3,M4)의 드레인과 제4스위칭소자쌍(M9,M10)의 드레인이 연결되어 있고, 제2스위칭소자쌍(M5,M6)의 드레인과 제3스위칭소자쌍(M7,M8)의 드레인이 연결되어 있다.
한편, 제1스위칭소자쌍(M3,M4)의 각 스위칭소자에는 각각 180도와 0도의 위상을 갖는 국부발진신호가 입력되고, 제2스위칭소자쌍(M5,M6)의 각 스위칭소자에는 각각 270도와 90도의 위상을 갖는 국부발진신호가 입력된다. 즉, 상호 병렬된 제1 및 제2스위칭소자쌍의 각 스위칭소자는 상호 180도의 위상차를 갖는 국부발진신호를 입력받아 증폭소자M1을 스위칭한다.
마찬가지로, 제3스위칭소자쌍(M7,M8)의 각 스위칭소자에는 각각 180도와 0도의 위상을 갖는 국부발진신호가 입력되고, 제4스위칭소자쌍(M9,M10)의 각 스위칭소자에는 각각 270도와 90도의 위상을 갖는 국부발진신호가 입력되며, 제3 및 제4스위칭소자쌍의 각 스위칭소자는 증폭소자M2를 스위칭한다.
이러한 혼합부(120)의 각 스위칭소자쌍은 상호 병렬로 연결되며, 이는 도 1에 도시된 바와 같은 종래의 믹서에서 제1스위칭소자군에 포함되는 두 쌍의 스위칭소자쌍가 캐스코드 구조를 이루고 있던 것을 폴디드 캐스코드(FOLDED CASCODE) 구조로 변환시킨 것이다. 이로써, 본 믹서의 혼합부(120)의 스위칭소자쌍은 종래와는 달리 한단으로 형성된다.
이러한 혼합부(120)의 각 스위칭소자는 PMOSFET으로 구성된다. 일반적으로 PMOSFET은 노이즈가 작으므로, 고주파에서 저주파로 갈수록 급격히 증가하는 1/f노이즈를 감소시키기에 적합한 것으로 알려져 있다. 따라서, 각 스위칭소자를 PMOSFET으로 사용함으로써, 1/f노이즈를 감소시킬 수 있다.
한편, 혼합부(120)의 제1 및 제2스위칭소자쌍과, 제3 및 제4스위칭소자쌍에는 각각 저전원 전압이 연결되어 직접 DC 바이어스를 공급한다. 그리고, 제1 및 제2스위칭소자쌍과 증폭소자M1을 연결하는 라인과, 제3 및 제4스위칭소자쌍과 증폭소자M2를 연결하는 라인상에는 하이패스필터(150)인 커패시터가 각각 장착되어 있다.
커패시터는 저 주파수의 노이즈를 필터링함으로써, 혼합부(120)에서 발생하는 직접/간접 노이즈 성분을 크게 감소시킬 수 있다. 또한, 커패시터의 사용으로 인해 혼합부(120)와 증폭부(110)에 DC 바이어스를 각각 독립적으로 인가할 수 있으므로, 저전원 전압에서 동작이 용이하다. 물론 혼합부(120)와 증폭부(110)에 각각 DC 바이어스를 인가할 경우 전류소모가 다소 상승하기는 하나, 믹서가 저전원에서도 동작이 가능하여 동작범위가 넓어진다는 장점이 있다.
한편, 혼합부(120)에서는 노이즈를 감소시키기 위해 낮은 전류가 필요한 반면 증폭부(110)에서는 높은 전류를 필요로 한다. 혼합부(120)와 증폭부(110)에 각각 DC 바이어스를 인가할 경우, 이를 고려한 전원의 공급이 가능해지므로 각각 혼합부(120)와 증폭부(110)의 디자인을 최적화할 수 있다는 장점이 있다. 이렇게 혼합부(120)와 증폭부(110)에 각각 최적화된 전원의 공급이 가능함에 따라, 게인은 향상되고 노이즈와 비선형성은 감소하므로 회로의 성능을 향상시킬 수 있다.
한편, 혼합부(120)의 제1스위칭소자쌍(M3,M4)의 드레인과 제4스위칭소자쌍(M9,M10)의 드레인을 연결한 라인과, 제2스위칭소자쌍(M5,M6)의 드레인과 제3스위칭소자쌍(M7,M8)의 드레인을 연결한 라인에는 각각 로우패스필터(140)가 연결되어 있다. 로우패스필터(140)로는 일반적으로 저항과 커패시터를 병렬연결하여 사용하며, 로우패스필터(140)의 커패시터를 출력부하 임피던스인 각 스위칭소자쌍의 MOSFET과 병렬로 사용하는 경우 국부발진신호의 누설 및 고조파 성분 등에 의한 왜곡을 감소시킬 수 있다.
도 3(a)와 도 3(b)는 각각 본 발명의 서브 하모닉 믹서와 종래의 서브 하모닉 믹서의 동작시 전압 컨버전 게인을 측정한 그래프이다. 양 그래프는 전원전압 1.8V, 전류소모 6mA, 출력저항 2KΩ인 동일한 조건에서 측정한 것이다.
도 3(a)의 그래프에 나타난 입력과 출력을 이용하여 산출한 본 발명의 서브 하모닉 믹서의 전압 컨버전 게인은 12.5dB이고, 도 3(b)의 그래프에 나타난 입력과 출력을 이용하여 종래의 서브 하모닉 믹서의 전압 컨버전 게인은 0dB이다. 즉, 본 발명의 서브 하모닉 믹서는 종래의 서브 하모닉 믹서에 비해 전압 컨버전 게인이 월등히 높음을 알 수 있다.
도 4(a)와 도 4(b)는 각각 본 발명의 서브 하모닉 믹서와 종래의 서브 하모닉 믹서의 동작시 노이즈를 측정한 그래프이다. 양 그래프의 시뮬레이션 조건은 동일하며, 일반적으로 노이즈는 100KHz에서 측정하여 비교한다.
도 4(a)의 그래프에 도시된 바와 같이, 본 서브 하모닉 믹서는 저주파에서 고주파로 갈수록 급격히 감소하여 100KHz에서는 노이즈의 값이 안정되어 11.3dB을 기록한다. 반면, 도 4(b)의 그래프에 도시된 바와 같이, 종래의 서브 하모닉 믹서는 100KHz에서도 노이즈가 감소되는 추세에 있으며, 27.27dB이라는 값을 기록한다. 즉, 본 서브 하모닉 믹서는 종래의 서브 하모닉 믹서에 비해 노이즈가 급격히 감소한 것을 알 수 있다.
이와 같이, 본 서브 하모닉 믹서는, 혼합부(120)를 이루는 복수 쌍의 스위칭소자를 한 쌍씩 드레인과 소스를 연결하여 스위칭단을 1단으로 구성함으로써, 전압 헤드룸을 대폭 감소시켜 저전원 전압에서도 동작이 가능하다. 그리고 혼합부(120)와 증폭부(110) 사이에 커패시터를 장착하여 사용함으로써, 증폭부(110)의 저 주파수 잡음을 제거하여 믹서의 노이즈 성능을 향상시킬 수 있다. 뿐만 아니라, DC 바이어스를 혼합부(120)와 증폭부(110)에 각각 공급할 수 있으므로, 저전원 전압에서 동작이 용이할 뿐만 아니라, 혼합부(120)와 증폭부(110)의 특성을 효율적으로 향상시킬 수 있다. 또한, 로우패스필터(140), 커패시터, 소스감쇠기(160) 등을 사용함으로써, 대역 이외의 노이즈 및 1/f노이즈를 제거할 수 있으며, 선형성도 향상시킬 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따르면, 스위칭단을 1단으로 구성하여 저전원 전압에서도 동작이 가능하며, 혼합부와 증폭부의 성능을 최대한 발휘할 수 있을 뿐만 아니라, 노이즈 성능, 선형성, 이득을 향상시킬 수 있다.
또한, 본 발명의 상세한 설명에서는 구체적인 실시형태에 관해 설명하였으나, 이는 예시적인 것으로 받아들여져야 하며, 본 발명의 기술적 사상에서 벗어나지 않는 한도내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 형태에 국한되어 정해져서는 안되며 후술하는 특허청구범위 뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

Claims (12)

  1. 상호 병렬연결된 적어도 한 쌍의 증폭소자를 이용하여 입력된 신호를 증폭시키는 증폭부와, 상기 증폭부로부터의 증폭된 신호와 로컬 오실레이터로부터의 국부발진신호를 혼합하는 혼합부를 포함하는 믹서에 있어서,
    상기 혼합부는,
    상기 각 증폭소자를 스위칭하며 상호 병렬연결된 적어도 네 쌍의 스위칭소자를 포함하며, 하나의 증폭소자를 스위칭하는 두 쌍의 스위칭소자는 상호 병렬연결되고 상기 각 스위칭소자에는 상호 상이한 위상을 갖는 국부발진신호가 입력되며, 상기 쌍을 이루는 두 개의 스위칭소자는 상호 병렬연결되고 각 스위칭소자에는 180도의 위상차를 갖는 국부발진신호가 입력되는 것을 특징으로 하고,
    상기 하나의 증폭소자를 스위칭하는 두 쌍의 스위칭소자 중 한 쌍의 드레인 측과, 상기 다른 증폭소자를 스위칭하는 두 쌍의 스위칭소자 중 한 쌍의 드레인측을 연결하는 라인상에는, 로우패스필터가 장착된 것을 특징으로 하는 서브 하모닉 믹서.
  2. 제 1 항에 있어서,
    상기 혼합부의 각 스위칭소자는 PMOSFET으로 형성된 것을 특징으로 하는 서브 하모닉 믹서.
  3. 제 1 항에 있어서,
    상기 증폭부의 각 증폭소자는 NMOSFET으로 형성된 것을 특징으로 하는 서브 하모닉 믹서.
  4. 제 1 항에 있어서,
    상기 혼합부의 두 쌍의 스위칭소자의 소스와, 상기 증폭부의 증폭소자의 드레인을 연결하는 라인 상에는 고주파 대역의 노이즈를 제거하는 하이패스필터가 장착된 것을 특징으로 하는 서브 하모닉 믹서.
  5. 제 4 항에 있어서,
    상기 하이패스필터는 커패시터인 것을 특징으로 하는 서브 하모닉 믹서.
  6. 제 1 항에 있어서,
    상기 증폭부의 각 증폭소자에 제공되는 DC 바이어스와, 상기 혼합부의 두 쌍의 스위칭소자에 제공되는 DC 바이어스는 독립적으로 인가되는 것을 특징으로 하는 서브 하모닉 믹서.
  7. 제 6 항에 있어서,
    상기 DC 바이어스의 입력단과 상기 각 증폭소자의 사이에는, 상기 각 증폭소자를 통해 증폭된 신호로부터 사용 주파수 대역 이외의 잡음 성분을 제거하는 공명기가 설치된 것을 특징으로 하는 서브 하모닉 믹서.
  8. 제 7 항에 있어서,
    상기 공명기는 상호 병렬연결된 인덕터와 커패시터를 갖는 것을 특징으로 하는 서브 하모닉 믹서.
  9. 제 1 항에 있어서,
    상기 각 증폭소자의 소스를 상호 연결하는 라인 상에는 소스를 감쇠시켜 선형성을 향상시키는 소스감쇠기가 장착된 것을 특징으로 하는 서브 하모닉 믹서.
  10. 제 9 항에 있어서,
    상기 소스감쇠기는 저항과 인덕터 중 적어도 하나를 사용하는 것을 특징으로 하는 서브 하모닉 믹서.
  11. 삭제
  12. 제 1 항에 있어서,
    상기 로우패스필터는 커패시터와 저항을 병렬연결하여 형성된 것을 특징으로 하는 서브 하모닉 믹서.
KR1020050097225A 2005-10-14 2005-10-14 서브 하모닉 믹서 KR101106299B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050097225A KR101106299B1 (ko) 2005-10-14 2005-10-14 서브 하모닉 믹서
US11/438,223 US7616937B2 (en) 2005-10-14 2006-05-23 Subharmonic mixer capable of reducing noise and enhancing gain and linearlty

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050097225A KR101106299B1 (ko) 2005-10-14 2005-10-14 서브 하모닉 믹서

Publications (2)

Publication Number Publication Date
KR20070041267A KR20070041267A (ko) 2007-04-18
KR101106299B1 true KR101106299B1 (ko) 2012-01-18

Family

ID=37948747

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050097225A KR101106299B1 (ko) 2005-10-14 2005-10-14 서브 하모닉 믹서

Country Status (2)

Country Link
US (1) US7616937B2 (ko)
KR (1) KR101106299B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7577418B2 (en) * 2006-07-18 2009-08-18 United Microelectronics Corp. Sub-harmonic mixer and down converter with the same
US7962114B2 (en) * 2007-01-12 2011-06-14 International Business Machines Corporation Drain-pumped sub-harmonic mixer for millimeter wave applications
US9991848B1 (en) * 2017-03-07 2018-06-05 International Business Machines Corporation Octagonal phase rotators
KR102353772B1 (ko) * 2019-05-21 2022-01-19 전북대학교산학협력단 디지털 제어 신호에 따라 서브-하모닉 모드 및 이중-평형 모드를 선택적으로 지원하는 주파수 혼합기
KR102347261B1 (ko) * 2019-12-31 2022-01-07 충남대학교산학협력단 주파수 선택적 특성을 갖는 이중 평형 주파수 변환 믹서

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348830B1 (en) 2000-05-08 2002-02-19 The Regents Of The University Of Michigan Subharmonic double-balanced mixer
KR20040095401A (ko) * 2003-04-28 2004-11-15 삼성전자주식회사 주파수 혼합 회로 및 방법과 고주파 수신회로 및 방법
US6847808B2 (en) 2002-02-28 2005-01-25 G-Plus, Inc. Ultra-high linearity RF passive mixer
US6871057B2 (en) 2000-03-08 2005-03-22 Nippon Telegraph And Telephone Corporation Mixer circuit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6226509B1 (en) * 1998-09-15 2001-05-01 Nortel Networks Limited Image reject mixer, circuit, and method for image rejection
GB2379814B (en) * 2001-07-05 2003-10-29 Zarlink Semiconductor Ltd A mixer circuit arrangement and an image-reject mixer circuit arrangement
US7062247B2 (en) * 2002-05-15 2006-06-13 Nec Corporation Active double-balanced mixer
JP4523758B2 (ja) * 2003-02-12 2010-08-11 ソニー・エリクソン・モバイルコミュニケーションズ株式会社 受信回路及び無線通信端末装置
US7356318B2 (en) * 2004-07-02 2008-04-08 Skyworks Solutions, Inc. Quadrature subharmonic mixer
JP2006129416A (ja) * 2004-09-28 2006-05-18 Sharp Corp 電圧−電流変換回路、それを用いた増幅器、ミキサ回路および携帯機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6871057B2 (en) 2000-03-08 2005-03-22 Nippon Telegraph And Telephone Corporation Mixer circuit
US6348830B1 (en) 2000-05-08 2002-02-19 The Regents Of The University Of Michigan Subharmonic double-balanced mixer
US6847808B2 (en) 2002-02-28 2005-01-25 G-Plus, Inc. Ultra-high linearity RF passive mixer
KR20040095401A (ko) * 2003-04-28 2004-11-15 삼성전자주식회사 주파수 혼합 회로 및 방법과 고주파 수신회로 및 방법

Also Published As

Publication number Publication date
US20070087721A1 (en) 2007-04-19
US7616937B2 (en) 2009-11-10
KR20070041267A (ko) 2007-04-18

Similar Documents

Publication Publication Date Title
De Matteis et al. A 33 MHz 70 dB-SNR super-source-follower-based low-pass analog filter
KR100374929B1 (ko) 주파수 변환 회로
KR101125500B1 (ko) 사후-왜곡 모드 및 고이득 모드를 갖는 ｌｎａ
US7286019B2 (en) Method and system for amplifying a signal
US20070126491A1 (en) CMOS mixer for use in direct conversion receiver
TW200931825A (en) Radio frequency receiver architecture
KR101106299B1 (ko) 서브 하모닉 믹서
KR100574470B1 (ko) 전류증폭결합기를 포함하는 선형 혼합기회로
US7603091B2 (en) Hybrid balun apparatus and receiver comprising the same
Razavi et al. A 0.4–6 GHz receiver for cellular and WiFi applications
Westerveld et al. A cross-coupled switch-RC mixer-first technique achieving+ 41dBm out-of-band IIP3
Xu et al. A 0.65 mW 20MHz 5 th-order low-pass filter with+ 28.8 dBm IIP3 using source follower coupling
CN103219954B (zh) 放大器电路及改善放大器电路的动态范围的方法
JP3720333B2 (ja) スイッチトキャパシタ・フィルタおよびディジタル無線受信機
JP2008270924A (ja) 周波数変換回路および受信装置
Zinjanab et al. A standard and harmonic blocker tolerant receiver front-end using a harmonic rejection differential N-path notch filter and blocks withstand to possible variations
Srinivasan et al. A 2-stage recursive receiver optimized for low flicker noise corner
Au-Yeung et al. CMOS mixer linearization by the low-frequency signal injection method
Abdulaziz et al. A 4 th order Gm-C filter with 10MHz bandwidth and 39dBm IIP3 in 65nm CMOS
KR100573924B1 (ko) 저잡음 및 이미지 억압의 헤테로다인 수신 장치
KR101197267B1 (ko) 직접확산 수신기에 사용하기 위한 혼합기
Ghanad et al. Tia linearity analysis for current mode receivers
Yu et al. A low-voltage low-power log-domain band-pass filter
US20040116095A1 (en) High dynamic range radio frequency mixer
JP5567983B2 (ja) デモジュレータ回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141224

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181218

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191216

Year of fee payment: 9