JP3382528B2 - カレントミラー回路 - Google Patents
カレントミラー回路Info
- Publication number
- JP3382528B2 JP3382528B2 JP01176198A JP1176198A JP3382528B2 JP 3382528 B2 JP3382528 B2 JP 3382528B2 JP 01176198 A JP01176198 A JP 01176198A JP 1176198 A JP1176198 A JP 1176198A JP 3382528 B2 JP3382528 B2 JP 3382528B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- base
- mirror circuit
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体集積回路に用
いられるカレントミラー回路に関するものである。
いられるカレントミラー回路に関するものである。
【０００２】
【従来の技術】従来の高精度なカレントミラー回路とし
て、図４に示すウィルソン型カレントミラー回路や、特
開平５−３７２６０号に記載されているものがある。
て、図４に示すウィルソン型カレントミラー回路や、特
開平５−３７２６０号に記載されているものがある。
【０００３】
【発明が解決しようとする課題】しかしながら上記従来
例のカレントミラー回路では、入力電流と出力電流の電
流比が１：１の場合において高精度な出力電流が得られ
るのであって、入出力の電流比が異なる場合や１つの基
準電流から複数の出力電流を得るように設計されたカレ
ントミラー回路では、以下の様な欠点があった。
例のカレントミラー回路では、入力電流と出力電流の電
流比が１：１の場合において高精度な出力電流が得られ
るのであって、入出力の電流比が異なる場合や１つの基
準電流から複数の出力電流を得るように設計されたカレ
ントミラー回路では、以下の様な欠点があった。
【０００４】図４は、入出力の電流比が異なるウィルソ
ン型のカレントミラー回路をを示す回路図である。図４
に示す回路において、１：Ｎの電流比を得るために基準
となるトランジスタ２、３のサイズ比を１：Ｎとし、ま
た各電流に対応してトランジスタ４、５のサイズ比を
１：Ｎとする。また、１は電源供給線、１２は基準電流
源である。図４に示す回路では、基準となるトランジス
タ２、３のコレクタ電圧はトランジスタ４、５により等
しく押さえられており、トランジスタ２、３のアーリー
電圧の影響による電流変動は押さえられるものの、ウィ
ルソン型によるメリットである各トランジスタのベース
電流の誤差を軽減する効果が得られない問題がある。
ン型のカレントミラー回路をを示す回路図である。図４
に示す回路において、１：Ｎの電流比を得るために基準
となるトランジスタ２、３のサイズ比を１：Ｎとし、ま
た各電流に対応してトランジスタ４、５のサイズ比を
１：Ｎとする。また、１は電源供給線、１２は基準電流
源である。図４に示す回路では、基準となるトランジス
タ２、３のコレクタ電圧はトランジスタ４、５により等
しく押さえられており、トランジスタ２、３のアーリー
電圧の影響による電流変動は押さえられるものの、ウィ
ルソン型によるメリットである各トランジスタのベース
電流の誤差を軽減する効果が得られない問題がある。
【０００５】ここで、トランジスタ２、４のベース電流
をＩｂ、トランジスタ３、５のベース電流をＮ×Ｉｂと
すると、入出力電流の関係は式（１）に示すようにな
る。
をＩｂ、トランジスタ３、５のベース電流をＮ×Ｉｂと
すると、入出力電流の関係は式（１）に示すようにな
る。
【０００６】
ＩOUT ＝ Ｎ・ＩIN−（Ｎ2−１）Ｉｂ …（１）
式（１）から分かるように、所望の出力電流（ＮＩIN）
に対し、右辺第２項の基準電流源側のトランジスタのベ
ース電流（Ｉｂ）の（Ｎ2−１）倍の電流が誤差とな
る。ここでトランジスタ２のコレクタ電流をＩｃ、電流
増幅率をβとすると、式（１）は式（２）のように書け
る。
に対し、右辺第２項の基準電流源側のトランジスタのベ
ース電流（Ｉｂ）の（Ｎ2−１）倍の電流が誤差とな
る。ここでトランジスタ２のコレクタ電流をＩｃ、電流
増幅率をβとすると、式（１）は式（２）のように書け
る。
【０００７】
ＩOUT ＝ Ｎ・ＩIN−（Ｎ2−１）Ｉｃ／β …（２）
式（２）から分かるように、右辺第２項に現れるトラン
ジスタの電流増幅率（β）は製造上の変動要因である。
従って、トランジスタの品質のばらつきによって、この
電流増幅率も変動し、結果として出力電流が大きく影響
を受けてしまい、従来のウィルソン型では高精度なカレ
ントミラー回路を構成できないという問題があった。
ジスタの電流増幅率（β）は製造上の変動要因である。
従って、トランジスタの品質のばらつきによって、この
電流増幅率も変動し、結果として出力電流が大きく影響
を受けてしまい、従来のウィルソン型では高精度なカレ
ントミラー回路を構成できないという問題があった。
【０００８】また、図５は複数の出力電流を得るように
構成されたカレントミラー回路の例である。図５におい
て、１５、１６もトランジスタである。この場合も、図
４に示した回路の例と同様にベース電流補償の効果が得
られないという問題がある。
構成されたカレントミラー回路の例である。図５におい
て、１５、１６もトランジスタである。この場合も、図
４に示した回路の例と同様にベース電流補償の効果が得
られないという問題がある。
【０００９】本発明は上記従来例に鑑みてなされたもの
で、入出力の電流比が異なるカレントミラー回路や複数
の出力を得るカレントミラー回路において、基準となる
トランジスタのアーリー効果の影響を押さえるとともに
ベース電流の補償の効果を持つカレントミラー回路を提
供することを目的としている。
で、入出力の電流比が異なるカレントミラー回路や複数
の出力を得るカレントミラー回路において、基準となる
トランジスタのアーリー効果の影響を押さえるとともに
ベース電流の補償の効果を持つカレントミラー回路を提
供することを目的としている。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に本発明のカレントミラー回路は、以下のような構成か
らなる。
に本発明のカレントミラー回路は、以下のような構成か
らなる。
【００１１】即ち、出力段にベース接地トランジスタを
用いたカレントミラー回路において、基準電流が入力さ
れるトランジスタと、該トランジスタとベースが共通に
接続されているトランジスタのベース電流の合計から、
出力段のベース接地トランジスタのベース電流を減じた
電流を、前記カレントミラー回路の入出力電流比と同じ
電流比で、電流出力端子に加算して出力することを特徴
とするカレントミラー回路を備える。
用いたカレントミラー回路において、基準電流が入力さ
れるトランジスタと、該トランジスタとベースが共通に
接続されているトランジスタのベース電流の合計から、
出力段のベース接地トランジスタのベース電流を減じた
電流を、前記カレントミラー回路の入出力電流比と同じ
電流比で、電流出力端子に加算して出力することを特徴
とするカレントミラー回路を備える。
【００１２】また他の発明によれば、基準電流源にコレ
クタが接続され、ベースが共通接続された第１の導電型
の第１のトランジスタと、前記第１のトランジスタのベ
ースとコレクタ間に第１の導電型の第２のトランジスタ
のエミッタとベースがそれぞれ接続され、第２のトラン
ジスタのコレクタに第１のカレントミラー回路の基準電
流側端子が接続され、前記第１のトランジスタのベース
に共通接続された第１の導電型の第３のトランジスタの
コレクタに第１の導電型の第４のトランジスタのエミッ
タが接続され、第２の導電型の第５のトランジスタのベ
ースは前記第１のトランジスタのコレクタに接続され、
第５のトランジスタのエミッタは、前記第４のトランジ
スタのベースと前記第１のカレントミラー回路の出力側
端子に接続され、前記第５のトランジスタのコレクタ
は、第２のカレントミラー回路の基準電流側の端子に接
続され、第２のカレントミラー回路の出力側端子は前記
第４のトランジスタのコレクタに接続され、この接続点
から出力電流を取り出すことを特徴とするカレントミラ
ー回路を備える。
クタが接続され、ベースが共通接続された第１の導電型
の第１のトランジスタと、前記第１のトランジスタのベ
ースとコレクタ間に第１の導電型の第２のトランジスタ
のエミッタとベースがそれぞれ接続され、第２のトラン
ジスタのコレクタに第１のカレントミラー回路の基準電
流側端子が接続され、前記第１のトランジスタのベース
に共通接続された第１の導電型の第３のトランジスタの
コレクタに第１の導電型の第４のトランジスタのエミッ
タが接続され、第２の導電型の第５のトランジスタのベ
ースは前記第１のトランジスタのコレクタに接続され、
第５のトランジスタのエミッタは、前記第４のトランジ
スタのベースと前記第１のカレントミラー回路の出力側
端子に接続され、前記第５のトランジスタのコレクタ
は、第２のカレントミラー回路の基準電流側の端子に接
続され、第２のカレントミラー回路の出力側端子は前記
第４のトランジスタのコレクタに接続され、この接続点
から出力電流を取り出すことを特徴とするカレントミラ
ー回路を備える。
【００１３】
【発明の実施の形態】以下添付図面を参照して本発明の
好適な実施形態について説明する。
好適な実施形態について説明する。
【００１４】図１は本発明の代表的な実施形態のカレン
トミラー回路の構成を示す回路図である。
トミラー回路の構成を示す回路図である。
【００１５】図１に示す回路の例は、入力電流（Ｉin）
および出力電流（Ｉout）の電流比をＮ倍した場合の回
路で、ベースが共通接続された第１の導電型（本例で
は、ＰＮＰ）のトランジスタ２、３によりカレントミラ
ーを構成し、そのエミッタサイズ比をＮとすることで目
的とする電流比を得るようにしている。
および出力電流（Ｉout）の電流比をＮ倍した場合の回
路で、ベースが共通接続された第１の導電型（本例で
は、ＰＮＰ）のトランジスタ２、３によりカレントミラ
ーを構成し、そのエミッタサイズ比をＮとすることで目
的とする電流比を得るようにしている。
【００１６】さて、トランジスタ２、３のエミッタは電
源供給線１に接続され、トランジスタ２のコレクタは、
基準電流源１２に接続される。ベース電流補償を行うＰ
ＮＰのトランジスタ６のエミッタは、トランジスタ２、
３のベースに、一方、そのベースはトランジスタ２のコ
レクタに接続される。トランジスタ６のコレクタは第２
の導電型（ＮＰＮ）のトランジスタ９のコレクタに接続
され、トランジスタ９、１０で構成されるカレントミラ
ー基準電流として、トランジスタ６のコレクタ電流が用
いられる。トランジスタ３のアーリー効果を低減される
べく用いられるＰＮＰトランジスタ８のエミッタは、ト
ランジスタ３のコレクタに接続され、トランジスタ８の
コレクタが電流出力端子１３となる。
源供給線１に接続され、トランジスタ２のコレクタは、
基準電流源１２に接続される。ベース電流補償を行うＰ
ＮＰのトランジスタ６のエミッタは、トランジスタ２、
３のベースに、一方、そのベースはトランジスタ２のコ
レクタに接続される。トランジスタ６のコレクタは第２
の導電型（ＮＰＮ）のトランジスタ９のコレクタに接続
され、トランジスタ９、１０で構成されるカレントミラ
ー基準電流として、トランジスタ６のコレクタ電流が用
いられる。トランジスタ３のアーリー効果を低減される
べく用いられるＰＮＰトランジスタ８のエミッタは、ト
ランジスタ３のコレクタに接続され、トランジスタ８の
コレクタが電流出力端子１３となる。
【００１７】また、ＮＰＮトランジスタ７のベースは、
トランジスタ６のベースに共通につながり、そのエミッ
タはトランジスタ８のベースにつながる。さらに、トラ
ンジスタ７のエミッタおよびトランジスタ８のベースは
トランジスタ１０のコレクタにつながる。
トランジスタ６のベースに共通につながり、そのエミッ
タはトランジスタ８のベースにつながる。さらに、トラ
ンジスタ７のエミッタおよびトランジスタ８のベースは
トランジスタ１０のコレクタにつながる。
【００１８】ＰＮＰトランジスタ４、５で構成されるカ
レントミラー回路は、トランジスタ２、３のミラー比と
同じＮ倍のミラー比となるように、トランジスタ４、５
のエミッタサイズ比は１：Ｎとなっている。トランジス
タ４、５で構成されるカレントミラー回路は、トランジ
スタ７のコレクタ電流を基準として、トランジスタ４の
コレクタはトランジスタ７のコレクタとつながり、カレ
ントミラー回路の出力側となるトランジスタ５のコレク
タは、トランジスタ８のコレクタとつながる。
レントミラー回路は、トランジスタ２、３のミラー比と
同じＮ倍のミラー比となるように、トランジスタ４、５
のエミッタサイズ比は１：Ｎとなっている。トランジス
タ４、５で構成されるカレントミラー回路は、トランジ
スタ７のコレクタ電流を基準として、トランジスタ４の
コレクタはトランジスタ７のコレクタとつながり、カレ
ントミラー回路の出力側となるトランジスタ５のコレク
タは、トランジスタ８のコレクタとつながる。
【００１９】トランジスタ８は、トランジスタ３のアー
リー効果により、出力電位変動が原因となる出力電流の
変動を押さえるためのベース接地トランジスタである。
トランジスタ３のコレクタ電位は、トランジスタ８のベ
ースエミッタ間電位（ＶBE）とトランジスタ７のベース
エミッタ間電位（ＶBE）により、トランジスタ２のコレ
クタ電位とほぼ同電位となる。トランジスタ２のコレク
タ電位は、トランジスタ２、３のベース電位よりトラン
ジスタ６のベースエミッタ間電位（ＶBE）だけ低く固定
される。トランジスタ２、３のコレクタ電位は、ベース
電位よりベースエミッタ間電位（ＶBE）だけ低く、等電
位に固定されるため、トランジスタ２、３のアーリー電
圧の効果による出力電流の誤差を押さえることができ
る。
リー効果により、出力電位変動が原因となる出力電流の
変動を押さえるためのベース接地トランジスタである。
トランジスタ３のコレクタ電位は、トランジスタ８のベ
ースエミッタ間電位（ＶBE）とトランジスタ７のベース
エミッタ間電位（ＶBE）により、トランジスタ２のコレ
クタ電位とほぼ同電位となる。トランジスタ２のコレク
タ電位は、トランジスタ２、３のベース電位よりトラン
ジスタ６のベースエミッタ間電位（ＶBE）だけ低く固定
される。トランジスタ２、３のコレクタ電位は、ベース
電位よりベースエミッタ間電位（ＶBE）だけ低く、等電
位に固定されるため、トランジスタ２、３のアーリー電
圧の効果による出力電流の誤差を押さえることができ
る。
【００２０】また、ベース接地トランジスタ８のベース
電流分の誤差は、トランジスタ４、５、６、７、９、１
０で構成される電流ループにより、補償される。
電流分の誤差は、トランジスタ４、５、６、７、９、１
０で構成される電流ループにより、補償される。
【００２１】以下に、この電流ループの動作について説
明する。なお、そのループでのトランジスタのベース電
流は無視する。
明する。なお、そのループでのトランジスタのベース電
流は無視する。
【００２２】トランジスタ６は、トランジスタ２のコレ
クタ電位を固定するとともに、トランジスタ２、３のベ
ース電流を供給し、基準電流の影響をトランジスタ２、
３のベース電流の１／（１＋β）に低減している。ここ
でβはトランジスタ６の電流増幅度とする。さて、トラ
ンジスタ２とトランジスタ３のサイズ比が１：Ｎである
ため、トランジスタ２のベース電流（ＩB2）とトランジ
スタ３のベース電流（ＩB3）との関係は式（３）のよう
になる。
クタ電位を固定するとともに、トランジスタ２、３のベ
ース電流を供給し、基準電流の影響をトランジスタ２、
３のベース電流の１／（１＋β）に低減している。ここ
でβはトランジスタ６の電流増幅度とする。さて、トラ
ンジスタ２とトランジスタ３のサイズ比が１：Ｎである
ため、トランジスタ２のベース電流（ＩB2）とトランジ
スタ３のベース電流（ＩB3）との関係は式（３）のよう
になる。
【００２３】ＩB3 ＝ Ｎ×ＩB2 …（３）
なお、一般的に、トランジスタｎ（ｎは正の整数）のベ
ース電流をＩBn、コレクタ電流をＩCn、エミッタ電流を
ＩEnと表わすとすれば、ＩC6は、トランジスタ９、１０
によりミラーされ、ＩC10に出力し、トランジスタ６の
コレクタ電流（ＩC6）は、ＩC6 ≒ ＩB3＋ＩB2のよう
に近似される。ここで、式（３）を考慮すると、トラン
ジスタ６のコレクタ電流（ＩC6）は、式（４）のように
表わされる。
ース電流をＩBn、コレクタ電流をＩCn、エミッタ電流を
ＩEnと表わすとすれば、ＩC6は、トランジスタ９、１０
によりミラーされ、ＩC10に出力し、トランジスタ６の
コレクタ電流（ＩC6）は、ＩC6 ≒ ＩB3＋ＩB2のよう
に近似される。ここで、式（３）を考慮すると、トラン
ジスタ６のコレクタ電流（ＩC6）は、式（４）のように
表わされる。
【００２４】
ＩC6 ≒ （１＋Ｎ）ＩB2 ≒ ＩC10 …（４）
一方、トランジスタ７は前述の様に、出力ベース接地ト
ランジスタ８のベース電位を固定するとともに、基準電
流源１２に対し、トランジスタ６のベース電流と逆方向
の電流ＩB7を供給することで、基準電流源１２とＩC2の
誤差として働く電流分をさらに減少させている。さら
に、トランジスタ７は、ＩC10からＩB8を差し引いた電
流をトランジスタ４、５で構成されるカレントミラーに
供給する。トランジスタ４、５によるミラー比がＮであ
るからトランジスタ７のコレクタ電流（ＩC7）は、ＩC7
≒ ＩC10−ＩB8のように近似され、トランジスタ５
のコレクタ電流（ＩC5）は、式（５）のように表わされ
る。
ランジスタ８のベース電位を固定するとともに、基準電
流源１２に対し、トランジスタ６のベース電流と逆方向
の電流ＩB7を供給することで、基準電流源１２とＩC2の
誤差として働く電流分をさらに減少させている。さら
に、トランジスタ７は、ＩC10からＩB8を差し引いた電
流をトランジスタ４、５で構成されるカレントミラーに
供給する。トランジスタ４、５によるミラー比がＮであ
るからトランジスタ７のコレクタ電流（ＩC7）は、ＩC7
≒ ＩC10−ＩB8のように近似され、トランジスタ５
のコレクタ電流（ＩC5）は、式（５）のように表わされ
る。
【００２５】
ＩC5 ≒ Ｎ×ＩC7 ＝ Ｎ×（ＩC10−ＩB8） …（５）
従って、式（４）と式（５）により、トランジスタ５の
コレクタ電流（ＩC5）は、式（６）のように表わされ
る。
コレクタ電流（ＩC5）は、式（６）のように表わされ
る。
【００２６】
ＩC5 ≒ Ｎ×｛（１＋Ｎ）ＩB2−ＩB8｝ …（６）
ここで、トランジスタ８のコレクタ電流（ＩB8）は、式
（７）のようになる。
（７）のようになる。
【００２７】
ＩB8 ＝ ＩE8／（１＋β）＝ＩC3／（１＋β）
＝Ｎ×ＩC2／（１＋β） …（７）
また、式（３）と式（７）より、トランジスタ８のコレ
クタ電流（ＩB8）は、式（８）のようになる。
クタ電流（ＩB8）は、式（８）のようになる。
【００２８】
ＩB8 ＝ Ｎ・（β／（１＋β））・ＩB2 或は、
ＩB2＝（１＋１／β）・ＩB8／Ｎ …（８）
図１から分かるように、最終的に得られるとして得られ
る出力電流（Ｉout）は、トランジスタ８のコレクタ電
流とトランジスタ５のコレクタ電流との和（Ｉout＝ＩC
8＋ＩC5）であるので、式（６）を考慮して、次のよう
になる。
る出力電流（Ｉout）は、トランジスタ８のコレクタ電
流とトランジスタ５のコレクタ電流との和（Ｉout＝ＩC
8＋ＩC5）であるので、式（６）を考慮して、次のよう
になる。
【００２９】
Ｉout ＝ Ｎ×Ｉin−ＩB8＋Ｎ・｛（１＋Ｎ）・ＩB2−ＩB8｝
＝ Ｎ×Ｉin−（１＋Ｎ）・ＩB8＋Ｎ・（１＋Ｎ）・ＩB2
さらに、上式に式（８）を考慮すると、最終的に、出力
電流（Ｉout）は、式（９）のように表わされる。
電流（Ｉout）は、式（９）のように表わされる。
【００３０】
Ｉout ＝Ｎ×Ｉin＋｛Ｎ・（１＋Ｎ）／（１＋β）｝・ＩB2
＝Ｎ×Ｉin＋［Ｎ・（１＋Ｎ）／｛（１＋β）β｝］・ＩC2 …（９）
従って、この実施形態に従えば、式（９）と、従来例で
説明したウィルソン型のカレントミラー回路の出力電流
を表わす式（２）と比較すると明らかなように、誤差要
因である右辺第２項に係数１／（１＋β）が乗ぜされて
おり、ベース電流補償の効果が増し、製造上の変動要素
であるトランジスタの電流増幅率（β）に対して安定し
て、高精度なカレントミラー回路が構成できる。
説明したウィルソン型のカレントミラー回路の出力電流
を表わす式（２）と比較すると明らかなように、誤差要
因である右辺第２項に係数１／（１＋β）が乗ぜされて
おり、ベース電流補償の効果が増し、製造上の変動要素
であるトランジスタの電流増幅率（β）に対して安定し
て、高精度なカレントミラー回路が構成できる。
【００３１】なお、図１に示す回路の構成に図２に示す
ようにエミッタ抵抗を挿入した回路とすることで、トラ
ンジスタの相対精度誤差を補償する効果を持つように動
作し、さらに上述の効果を顕著にすることができる。
ようにエミッタ抵抗を挿入した回路とすることで、トラ
ンジスタの相対精度誤差を補償する効果を持つように動
作し、さらに上述の効果を顕著にすることができる。
【００３２】また、上述の実施形態では１つの出力電流
を得る回路構成について説明したが、本発明はこれによ
って限定されるものではなく、図３に示すような回路構
成とすることで、複数の出力電流を得るようにしても良
い。このような構成でも上述した実施形態と同様に各出
力のトランジスタのアーリー効果を低減し、ベース電流
を補償するという効果をもつ。
を得る回路構成について説明したが、本発明はこれによ
って限定されるものではなく、図３に示すような回路構
成とすることで、複数の出力電流を得るようにしても良
い。このような構成でも上述した実施形態と同様に各出
力のトランジスタのアーリー効果を低減し、ベース電流
を補償するという効果をもつ。
【００３３】なお、本発明は、複数の機器（例えばホス
トコンピュータ，インタフェイス機器，リーダ，プリン
タなど）から構成されるシステムに適用しても、一つの
機器からなる装置（例えば、複写機，ファクシミリ装置
など）に適用してもよい。
トコンピュータ，インタフェイス機器，リーダ，プリン
タなど）から構成されるシステムに適用しても、一つの
機器からなる装置（例えば、複写機，ファクシミリ装置
など）に適用してもよい。
【００３４】特に、本発明で説明したカレントミラー回
路は、インクジェット方式の記録装置の記録ヘッドのラ
ンク抵抗を検出するために定電流を供給する回路、或は
／及び、その記録へッドに設けられた温度センサのダイ
オードに定電流を供給する回路に適用され、これらの回
路はその記録装置の制御回路の一部として記録装置に実
装される。
路は、インクジェット方式の記録装置の記録ヘッドのラ
ンク抵抗を検出するために定電流を供給する回路、或は
／及び、その記録へッドに設けられた温度センサのダイ
オードに定電流を供給する回路に適用され、これらの回
路はその記録装置の制御回路の一部として記録装置に実
装される。
【００３５】
【発明の効果】以上説明したように本発明によれば、ミ
ラー比の異なるカレントミラー回路や複数の出力を持つ
カレントミラー回路においても、アーリー効果による誤
差と、ベース電流に誤差を低減し、高精度なカレントミ
ラー出力を得ることができるという効果がある。
ラー比の異なるカレントミラー回路や複数の出力を持つ
カレントミラー回路においても、アーリー効果による誤
差と、ベース電流に誤差を低減し、高精度なカレントミ
ラー出力を得ることができるという効果がある。
【００３６】
【図１】本発明の代表的な実施形態であるカレントミラ
ー回路の構成を示す図である。
ー回路の構成を示す図である。
【図２】図１に示した回路にエミッタ抵抗を挿入したカ
レントミラー回路図である。
レントミラー回路図である。
【図３】複数の出力電流を得ることができるカレントミ
ラー回路の構成を示す図である。
ラー回路の構成を示す図である。
【図４】従来のカレントミラー回路の例を示す図であ
る。
る。
【図５】複数の出力をもつカレントミラー回路の例を示
す図である。
す図である。
１ 電源供給線
２，３，４，５，６，８，１４，１５，１６ 第１の導
電型（ＰＮＰ）のトランジスタ ７，９，１０ 第２の導電型（ＮＰＮ）のトランジスタ １１ 基準電位 １２ 基準定電流源 １３ 出力電流
電型（ＰＮＰ）のトランジスタ ７，９，１０ 第２の導電型（ＮＰＮ）のトランジスタ １１ 基準電位 １２ 基準定電流源 １３ 出力電流
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03F 3/343
G05F 3/26
H03M 1/74
Claims (5)
- 【請求項１】 出力段にベース接地トランジスタを用い
たカレントミラー回路において、 基準電流が入力されるトランジスタと、該トランジスタ
とベースが共通に接続されているトランジスタのベース
電流の合計から、出力段のベース接地トランジスタのベ
ース電流を減じた電流を、前記カレントミラー回路の入
出力電流比と同じ電流比で、電流出力端子に加算して出
力することを特徴とするカレントミラー回路。 - 【請求項２】 基準電流源にコレクタが接続され、ベー
スが共通接続された第１の導電型の第１のトランジスタ
と、前記第１のトランジスタのベースとコレクタ間に第
１の導電型の第２のトランジスタのエミッタとベースが
それぞれ接続され、第２のトランジスタのコレクタに第
１のカレントミラー回路の基準電流側端子が接続され、
前記第１のトランジスタのベースに共通接続された第１
の導電型の第３のトランジスタのコレクタに第１の導電
型の第４のトランジスタのエミッタが接続され、第２の
導電型の第５のトランジスタのベースは前記第１のトラ
ンジスタのコレクタに接続され、第５のトランジスタの
エミッタは、前記第４のトランジスタのベースと前記第
１のカレントミラー回路の出力側端子に接続され、前記
第５のトランジスタのコレクタは、第２のカレントミラ
ー回路の基準電流側の端子に接続され、第２のカレント
ミラー回路の出力側端子は前記第４のトランジスタのコ
レクタに接続され、この接続点から出力電流を取り出す
ことを特徴とするカレントミラー回路。 - 【請求項３】 前記第３のトランジスタと第５のトラン
ジスタにそれぞれベースを共通としてトランジスタを複
数接続し、各出力端子に前記第２のカレントミラー回路
の出力電流がそれぞれ接続され、複数段の出力電流端子
をもつことを特徴とする請求項２に記載のカレントミラ
ー回路。 - 【請求項４】 前記第１の導電型のトランジスタは、Ｐ
ＮＰトランジスタであることを特徴とする請求項２に記
載のカレントミラー回路。 - 【請求項５】 前記第１の導電型のトランジスタは、Ｎ
ＰＮトランジスタであることを特徴とする請求項２に記
載のカレントミラー回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01176198A JP3382528B2 (ja) | 1998-01-23 | 1998-01-23 | カレントミラー回路 |
| US09/234,302 US6407620B1 (en) | 1998-01-23 | 1999-01-21 | Current mirror circuit with base current compensation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01176198A JP3382528B2 (ja) | 1998-01-23 | 1998-01-23 | カレントミラー回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11214933A JPH11214933A (ja) | 1999-08-06 |
| JP3382528B2 true JP3382528B2 (ja) | 2003-03-04 |
Family
ID=11786973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01176198A Expired - Fee Related JP3382528B2 (ja) | 1998-01-23 | 1998-01-23 | カレントミラー回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6407620B1 (ja) |
| JP (1) | JP3382528B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6677807B1 (en) | 1999-11-05 | 2004-01-13 | Analog Devices, Inc. | Current mirror replica biasing system |
| JP2003124757A (ja) * | 2001-10-16 | 2003-04-25 | Texas Instr Japan Ltd | アーリー効果の影響を低減する方法および装置 |
| US6914475B2 (en) * | 2002-06-03 | 2005-07-05 | Intersil Americas Inc. | Bandgap reference circuit for low supply voltage applications |
| US6812744B2 (en) * | 2002-09-28 | 2004-11-02 | Silicon Laboratories, Inc. | Integrated circuit beta compensator for external interface circuitry |
| US7352235B2 (en) * | 2003-03-10 | 2008-04-01 | Nxp B.V. | Current mirror |
| US6985028B2 (en) * | 2003-03-28 | 2006-01-10 | Texas Instruments Incorporated | Programmable linear-in-dB or linear bias current source and methods to implement current reduction in a PA driver with built-in current steering VGA |
| US6956428B1 (en) | 2004-03-02 | 2005-10-18 | Marvell International Ltd. | Base current compensation for a bipolar transistor current mirror circuit |
| JP2006129416A (ja) * | 2004-09-28 | 2006-05-18 | Sharp Corp | 電圧−電流変換回路、それを用いた増幅器、ミキサ回路および携帯機器 |
| JP4960216B2 (ja) * | 2007-12-28 | 2012-06-27 | ルネサスエレクトロニクス株式会社 | Ｄ／ａ変換回路 |
| JP6119674B2 (ja) * | 2014-06-06 | 2017-04-26 | トヨタ自動車株式会社 | 駆動回路及び半導体装置 |
| WO2017014336A1 (ko) | 2015-07-21 | 2017-01-26 | 주식회사 실리콘웍스 | 비선형 성분이 보상된 온도 센서 회로 및 온도 센서 회로의 보상 방법 |
| JP7403238B2 (ja) | 2019-05-31 | 2023-12-22 | 日立Astemo株式会社 | 電子回路およびセンサシステム |
| FR3124866B1 (fr) * | 2021-06-30 | 2024-02-02 | St Microelectronics Grenoble 2 | Circuit Miroir de courant |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4855618A (en) * | 1988-02-16 | 1989-08-08 | Analog Devices, Inc. | MOS current mirror with high output impedance and compliance |
| JP3110502B2 (ja) | 1991-07-31 | 2000-11-20 | キヤノン株式会社 | カレント・ミラー回路 |
| JP3322685B2 (ja) * | 1992-03-02 | 2002-09-09 | 日本テキサス・インスツルメンツ株式会社 | 定電圧回路および定電流回路 |
| JPH06175742A (ja) * | 1992-12-09 | 1994-06-24 | Nec Corp | 基準電圧発生回路 |
| US5537077A (en) * | 1994-12-23 | 1996-07-16 | Advanced Micro Devices, Inc. | Power supply dependent method of controlling a charge pump |
| US5594326A (en) * | 1995-06-07 | 1997-01-14 | Analog Devices, Inc. | Sub-rail voltage regulator with low stand-by current and high load current |
| US5936392A (en) * | 1997-05-06 | 1999-08-10 | Vlsi Technology, Inc. | Current source, reference voltage generator, method of defining a PTAT current source, and method of providing a temperature compensated reference voltage |
| US5982201A (en) * | 1998-01-13 | 1999-11-09 | Analog Devices, Inc. | Low voltage current mirror and CTAT current source and method |
| US6002243A (en) * | 1998-09-02 | 1999-12-14 | Texas Instruments Incorporated | MOS circuit stabilization of bipolar current mirror collector voltages |
-
1998
- 1998-01-23 JP JP01176198A patent/JP3382528B2/ja not_active Expired - Fee Related
-
1999
- 1999-01-21 US US09/234,302 patent/US6407620B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11214933A (ja) | 1999-08-06 |
| US6407620B1 (en) | 2002-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3382528B2 (ja) | カレントミラー回路 | |
| US5311146A (en) | Current mirror for low supply voltage operation | |
| JPH0618015B2 (ja) | 電 流 安 定 化 回 路 | |
| JP2669389B2 (ja) | 電圧電流変換回路 | |
| EP0124918A1 (en) | Current-source arrangement | |
| JP3335754B2 (ja) | 定電圧発生回路 | |
| US4590419A (en) | Circuit for generating a temperature-stabilized reference voltage | |
| US6194886B1 (en) | Early voltage and beta compensation circuit for a current mirror | |
| EP0530500A1 (en) | Current mirror circuit | |
| JP2542623B2 (ja) | カレントミラ−回路 | |
| JPH1124769A (ja) | 定電流回路 | |
| JP4413225B2 (ja) | 電流ミラー | |
| JPH0760352B2 (ja) | 温度補償された電流源およびこれを用いた電圧調整器 | |
| JP3105716B2 (ja) | カレントミラー回路 | |
| JP3089735B2 (ja) | 電流出力回路 | |
| JP2851754B2 (ja) | 安定化電源回路用半導体集積回路 | |
| JP2710473B2 (ja) | 定電流回路 | |
| JPH0851324A (ja) | バッファアンプ | |
| US6020731A (en) | Constant voltage output circuit which determines a common base electric potential for first and second bipolar transistors whose bases are connected | |
| JP3397655B2 (ja) | 定電圧発生装置 | |
| JP2743367B2 (ja) | 定電流回路 | |
| US6856188B2 (en) | Current source/sink with high output impedance using bipolar transistors | |
| JP3330004B2 (ja) | 直流安定化電源 | |
| JPH0379123A (ja) | 定電流源回路 | |
| JP2754824B2 (ja) | 定電圧回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021202 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081220 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081220 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091220 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |