JP4413225B2 - 電流ミラー - Google Patents

Description

本発明は一定の入力／出力電流比を発生する電流ミラーに関する。この電流ミラーは、ベース、エミッタ及びコレクタを有する出力トランジスタを具える。前記出力トランジスタのコレクタを流れる電流が前記電流ミラーの出力電流を構成する。前記出力トランジスタのコレクタが出力回路に接続可能である。

図１は従来の簡単な電流ミラーを示す。回路の入力導体に入力電流Ｉ_inを供給する入力電流源が図1に示されている。入力導体は出力トランジスタＴ_outのベースに接続されるとともに入力トランジスタＴ_inのベースとコレクタに接続される。従って、入力トランジスタは入力電流源に接続されたアノードを有するダイオードとみなせる。入力トランジスタＴ_inのベース−エミッタ間の順方向電圧降下は標準電流に対して一定とみなせる。入力トランジスタＴ_inのエミッタは入力抵抗Ｒ_inに接続され、次いで大地電位に接続される。出力トランジスタＴ_outのコレクタ電流は電流ミラーの出力電流Ｉ_outを構成する。出力トランジスタＴ_outのエミッタは出力抵抗Ｒ_outに接され、次いで大地電位に接続される。任意の出力回路(図示せず)が出力トランジスタＴ_outのコレクタに接続される。従って、出力トランジスタＴ_outのコレクタと大地電位との間の出力電圧Ｕ_outが供給される。この出力電圧Ｕ_outは任意の出力回路の電源電圧に依存する。この出力電圧は特に出力回路の入力インピーダンスに依存する。抵抗Ｒ_in及びＲ_outはオプションであり、即ち慣例の電流ミラーはこれらの抵抗なしで実現されている。抵抗を使用しない場合には、ミラー比Ｉ_out/Ｉ_inはトランジスタＴ_in及びＴ_outのサイズにのみ依存する。ノーマル動作状態の下では、慣例の電流ミラーのミラー比Ｋは次の等式により決定することができる。
Ｋ＝Ｉ_out/Ｉ_in＝ｎ/(1 + (n+1)/Ｂ)

Ｂは両トランジスタＴ_out及びＴ_inの電流利得である。両トランジスタの電流利得は等しく選択される。ｎは出力トランジスタＴ_out及び入力トランジスタＴ_inのエミッタ面積比を表す。入力及び出力抵抗Ｒ_in及びＲ_outを使用する場合には、商Ｒ_in/Ｒ_outをｎに等しく選択する。この場合には、上記の等式は入力及び出力抵抗を含む慣例の電流ミラーも表す。出力抵抗Ｒ_outは電流ミラーの出力インピーダンスを増大し、電流雑音を低減する。電流ミラーを適切に動作させるためには、出力トランジスタのコレクタ−エミッタ電圧Ｕ_ce(Ｔ_out)を出力トランジスタの飽和電圧Ｕ_ce,sat(Ｔ_out)より大きく且つ出力トランジスタのコレクタ−エミッタ降伏電圧Ｕ_brce(Ｔ_out)より低くする必要がある。出力トランジスタのコレクタ−エミッタ電圧Ｕ_ce(Ｔ_out)が出力電圧Ｕ_outの変動のために降伏電圧を超える場合、電流ミラーはもはや正確に動作せず、即ち電流比が変化する。出力電圧Ｕ_outはＵ_ce(Ｔ_out)＋Ｕ_routに等しいため（ここでＵ_routは抵抗Ｒ_outの電圧降下を示す）、出力抵抗Ｒ_outの電圧降下を増大させることにより電流ミラーの適正動作のための最大出力電圧Ｕ_outを増大させることができる。欠点としては、電流ミラーの適正動作のための最小出力電圧Ｕ_outも増大することである。出力電圧変動が生じても、電流ミラーに安定且つ精密な動作を与えるためには電流ミラーの出力電圧レンジを増大するのがよい。これは、大きなコレクタ−エミッタ降伏電圧Ｕ_brce(Ｔ_out)を有する出力トランジスタＴ_outを設けることにより達成することができる。しかし、集積回路に使用されている現代のシリコン及びシリコン−ゲルマニウムトランジスタは絶え間なく増加する高周波数で動作するように設計され、これがトランジスタの降伏電圧の低下を招いている。従って、たとえ出力トランジスタのコレクタ−エミッタ電圧Ｕ_ce(Ｔ_out)が出力トランジスタの降伏電圧を超えても正しく動作する電流ミラーの提供が望まれている。出力トランジスタＴ_outが降伏領域で動作するとき、トランジスタＴ_outのコレクタからベースへ追加の電流が流れる。これらのベース電流はトランジスタＴ_outのベース−コレクタ接合で生起するなだれ効果のために発生される。なだれ電流の大きさは：
Ｉ_av＝(Ｍ−１)Ｉ_s＊exp(Ｕ_be/Ｕ_T)
に等しい。

Ｕ_beは出力トランジスタＴ_outのベース−エミッタ電圧を表す。Ｕ_Tは出力トランジスタの温度電圧である。Ｉ_sは出力トランジスタの逆飽和電流である。Ｍは出力トランジスタのコレクタ−ベース電圧Ｕ_cb(Ｔ_out)に依存する係数である。出力トランジスタのコレクタ−ベース電圧がコレクタ−ベース降伏電圧より1桁低い場合には、係数Ｍはほぼ１に等しい。なだれ電流は無視できる。係数Ｍは：
Ｍ＝1/[1-(Ｕ_cb(Ｔ_out)/ＢＶＣＢＯ)^L]
から計算することができる。Ｌの標準値は３であり、ＢＶＣＢＯはエミッタ開放におけるコレクタ−ベース降伏電圧である。この式から明らかなように、係数Ｍはコレクタ−ベース降伏電圧ＢＶＣＢＯに近いＵ_cb(Ｔ_out)に対して無限大になる。なだれ電流を考慮に入れると、図1の電流ミラーのミラー比は次式で表せる。
Ｋ＝Ｉ_out/Ｉ_in＝ｎ*Ｍ/[1 + n/Ｂ - ｎ(Ｍ-1)]

Ｍは出力トランジスタのコレクタ−ベース電圧Ｕ_cb(Ｔ_out)に依存するため、ミラー比は出力電圧に依存する。出力トランジスタＴ_outのベースに流入するなだれ電流は出力トランジスタＴ_outのベース電流を低減する。図1の電流源は定電流を発生し、この定電流は出力トランジスタのベース電流と入力抵抗Ｒ_inを流れる電流に等しいため、出力トランジスタのベース電流の低減が入力抵抗Ｒ_inを流れる電流の増大により補償される。入力抵抗Ｒ_inを流れる電流の増大は、Ｕ＝Ｒ＊Ｉであるから、入力抵抗の電圧降下の増大を生ずる。ノーマル動作状態の下では入力トランジスタＴ_inのベース−エミッタ接合間の電圧降下は一定であるものとみなせる。従って、出力トランジスタＴ_outのベース電圧が増大する。結局、出力トランジスタのベース電圧の増大が出力トランジスタのコレクタ電流（＝出力電流）を増大する。出力電流の増大を阻止するためには、出力トランジスタのベース電圧を一定に維持しなければならない。

図２は従来の改良された電流ミラーを示す。図１及び図２において、同一の参照記号は同一の構成要素を示す。図２では、バッファトランジスタＴ_buff及びバッファ抵抗Ｒ_buffが図１の回路に付加されている。バッファトランジスタＴ_buffのベースは入力電流源Ｉ_inの入力導体に接続される。バッファトランジスタＴ_buffのコレクタは一定の入力電圧Ｕ_inを供給する入力電圧源に接続される。前記バッファトランジスタのエミッタは出力トランジスタＴ_outのベースとバッファ抵抗Ｒ_buffとに接続される。抵抗Ｒ_in，Ｒ_buff及びＲ_outはすべて接地される。バッファトランジスタＴ_buffのバイアス電流は、バッファトランジスタに流入するベース電流が入力トランジスタＴ_inを流れる電流に比較して無視できるように寸法決定する。従って、バッファトランジスタＴ_buffのベース電圧はＲ_in＊Ｉ_in＋入力トランジスタＴ_inの定電圧降下にほぼ等しい。バッファトランジスタＴ_buffのベース電圧は一定とみなせる。入力電圧源、バッファトランジスタＴ_buff及びバッファ抵抗Ｒ_buffは、最初に得られる近似結果として、バッファ抵抗Ｒ_buffにかなり一定の電流を供給する電流源を構成する。バッファ抵抗Ｒ_buffを流れる電流が一定に維持される限り、出力トランジスタのベース電圧は一定のままとなる。電流ミラーにバッファトランジスタ及びバッファ抵抗を挿入する主な目的は、たとえ負のなだれ電流が出力トランジスタのベースに流入しても、出力トランジスタＴ_outのベース電圧を一定に維持することにある。出力トランジスタＴ_outのベースにおける負電流が図２の回路に与える影響は次のように詳細に説明することができる。この負ベース電流はバッファ抵抗Ｒ_buffを流れる電流に加わる。その結果、バッファトランジスタのエミッタ電圧が上昇する。バッファトランジスタＴ_buffのベース電圧はほぼ一定であるため、トランジスタＴ_buffのエミッタ電圧の上昇はバッファトランジスタＴ_buffのベース−エミッタ電圧降下の減少を生ずる。その結果、バッファトランジスタＴ_buffのエミッタ電流が減少する。

図２の電流ミラーはいくつかの欠点を有する。バッファ抵抗Ｒ_buffを常時流れる電流が電流ミラーの電力消費の増大をまねく。回路の機能がバッファ抵抗Ｒ_buffを流れる電流の大きさにより制限される。出力トランジスタＴ_outのベースに流入する負ベース電流がノーマル動作状態の下でバッファ抵抗を流れる電流に等しいかそれより大きい場合には、バッファトランジスタＴ_buffから生ずるエミッタ電流の減少がバッファ電流の増大を補償できなくなる。

従って、本発明の目的は、大きな出力電圧レンジに対して正確に動作し、一定の電流ミラー比を発生する電流ミラーを提供することにある。

この問題は本発明による一定の電流ミラー比を発生する電流ミラーにより解消される。この電流ミラーは、ベース、エミッタ及びコレクタを有する出力トランジスタ（Ｔ_out）を具える。前記出力トランジスタ（Ｔ_out）のコレクタを流れる電流が前記電流ミラーの出力電流を構成する。前記出力トランジスタ（Ｔ_out）のコレクタが出力回路に接続可能である。前記電流ミラーは、更に、ベース、エミッタ及びコレクタを有するバッファトランジスタを具える。前記バッファトランジスタのエミッタは前記出力トランジスタのベースに接続される。前記電流ミラーは、更に、一定のバッファ電流を供給するバッファ電流源を具える。前記バッファ電流源は前記バッファトランジスタのコレクタに接続される。前記電流ミラーは、前記出力トランジスタのベースに接続された入力部及び前記バッファトランジスタのベースに接続された出力部を有するバッファベース電圧制御手段を具える。前記バッファベース電圧制御手段は、前記バッファトランジスタのベース電圧を前記バッファベース電圧制御手段の入力部の電流に応答して制御するよう構成する。出力トランジスタが出力トランジスタのベース−エミッタ降伏電圧を超える出力電圧で動作する場合には、出力トランジスタのベース−エミッタ接合におけるなだれ効果のために出力トランジスタのベースに負のベース電流が注入される。出力トランジスタのベース電流が減少する。バッファトランジスタがノーマル動作レンジで動作する場合には、バッファトランジスタのコレクタ及びエミッタ電流は互いにほぼ等しい。バッファトランジスタのコレクタはバッファ電流源に接続されるため、バッファトランジスタのエミッタ電流は、出力トランジスタのベース電流が減少しても一定である。それゆえ、出力トランジスタのベース電流の減少は前記ベース電圧制御手段の入力の電流の増大をもたらすはずである。前記ベース電圧制御手段はバッファトランジスタのベースの電圧を入力電流の増大に応答して減少することができる。バッファトランジスタのコレクタ電流はバッファ電流源により一定であるため、バッファトランジスタのベース−エミッタ電圧効果は一定であるものとみなせるはずである。従って、バッファトランジスタのベース電圧の減少はバッファトランジスタのエミッタの電圧に等価の減少を生ずる。バッファトランジスタのエミッタは出力トランジスタのベースに接続されているため、バッファトランジスタのエミッタの電圧及び出力トランジスタのベースの電圧は互いに等しい。従って、出力トランジスタのベースの電圧は減少する。よって、なだれ効果により負ベース電流が生ずるときはいつでも出力トランジスタのベース電圧が減少する。その結果、出力トランジスタのコレクタ−エミッタ降伏電圧を超える出力電圧による出力トランジスタのコレクタ電流の増大が補償される。

本発明の電流ミラーによれば、出力トランジスタの負ベース電流の補償がバッファ電流の大きさで制限されないため、従来の電流ミラーより大きな出力電圧レンジに対して正確に動作する。

本発明の電流ミラーは、好ましくは、入力導体を具える。この入力導体は前記バッファトランジスタのベースと入力抵抗に接続する。この入力導体は入力電流源に接続可能とする。前記バッファベース電圧制御手段は入力部及び出力部を有するバッファ電流ミラーを具える。このバッファ電流ミラーの入力部は前記バッファベース電圧制御手段の入力部を構成し、このバッファ電流ミラーの出力部は前記バッファベース電圧制御手段の出力部を構成する。

この実施例によれば、前記バッファトランジスタのベース電圧は、出力トランジスタの負ベース電流をバッファトランジスタのベースへ鏡影させることによって制御される。出力トランジスタの負ベース電流はバッファ電流ミラーの入力部に流入する電流を増大する。この入力電流の増大はこの電流ミラーの出力部に鏡影される。入力導体が入力電流源に接続されている場合には、入力抵抗、バッファ電流ミラーの出力及びバッファトランジスタのベースに供給される電流の和は一定である。バッファトランジスタのコレクタ電流はバッファ電流源により一定であるから、バッファトランジスタのベース電流は一定とみなせるはずである。バッファ電流ミラーの出力に供給される電流の増大は入力抵抗に供給される電流の減少を生ずるはずである。入力抵抗の電圧降下が減少する。その結果、バッファトランジスタのベースの電圧が減少する。

前記バッファ電流ミラーは、好ましくは、ベース、コレクタ及びエミッタを有するバッファ電流ミラー入力トランジスタを具える。このバッファ電流ミラー入力トランジスタのコレクタが前記バッファ電流ミラーの入力部を構成する。前記電流ミラーは、好ましくは、更にコレクタ及びエミッタを有するバッファ電流ミラー出力トランジスタを具える。このバッファ電流ミラー出力トランジスタのコレクタが前記バッファ電流ミラーの出力部を構成する。前記バッファ電流ミラー出力トランジスタのベースと前記バッファ電流ミラー入力トランジスタのベースが互いに接続される。前記バッファ電流ミラー入力トランジスタのベースの電圧は、一定のバッファ電流が主として該バッファ電流ミラー入力トランジスタのコレクタを流れるように選択することができる。バッファ電流ミラー出力トランジスタのベース−エミッタ電圧はバッファ電流ミラー入力トランジスタのベース−エミッタ電圧降下に等しいため、これらの２つのトランジスタはコレクタ電流比ｋを有するバッファ電流ミラーを構成する。バッファ電流ミラー入力トランジスタのエミッタ面積はバッファ電流ミラー出力トランジスタのエミッタ面積のｋ倍に等しい。正しい動作のためには、総合電流ミラー比をバッファ電流ミラー比の逆数値に選択する必要がある。このバッファ電流ミラー比はその入力端子の電圧を固定しないで一定の電流ミラー比を提供する。図１の電流ミラーはその入力端子の電圧を固定する。これは本発明の電流ミラーではあり得ない。その理由は、バッファ電流ミラーの入力端子の電圧はバッファトランジスタのエミッタ電圧として既に決定されているためである。従って、任意の入力電圧を受け入れる電流ミラーが必要とされる。

前記バッファ電流ミラーのバッファミラー比は当該電流ミラーのミラー比の逆数値に選択するのが好ましい。これは、バッファ電流ミラー出力トランジスタとバッファ電流ミラー入力トランジスタのエミッタ面積比を当該電流ミラーのミラー比の逆数値に等しく選択することにより達成することができる。このバッファミラー比は入力電流に正確な量の補償電流を供給するために必要とされる。入力電流は出力電流へｎ倍に鏡影される。この入力電流に対する補正率も出力電流においてｎ倍になる。(補正すべき)なだれ電流は出力電流に正確に１度出現する。このなだれ電流は入力電流において補正されるため、入力電流は1/n倍のスケール量で補正される。この電流ミラーはバッファ電流の(1+1/m)に等しい入力電流を必要とし、総合電流ミラー比はm/(1+1/m)に等しい。

前記バッファ電流ミラーは、好ましくは、ゲート、ソース及びドレインを有するＰＭＯＳトランジスタを具える。このＰＭＯＳトランジスタのソースは前記バッファトランジスタのコレクタに接続され、このＰＭＯＳトランジスタのドレインは前記バッファ電流ミラー入力トランジスタのベースに接続される。このＰＭＯＳトランジスタのドレインはバッファ電流ミラー入力トランジスタにベース電圧を供給する。このベース電圧はバッファ電流ミラー入力トランジスタのコレクタに対し十分高いはずであり、バッファトランジスタのエミッタから発生するバッファ電流の大部分を吸収する。同時に、ＰＭＯＳトランジスタのソースへ流れる電流はバッファ電流と比較して無視しうるはずである。ＰＭＯＳトランジスタの代わりにｐｎｐバイポーラトランジスタを用いて同様に実現してもよい。

本発明の上述した特徴、利点及び他の特徴、利点は図面を参照して以下に記載する模範的な実施例の説明から明らかになる。
図１−図４のすべてにおいて、出力電流Ｉ_outは任意の出力回路(図示せず)に供給される。出力トランジスタのコレクタＵ_outは出力回路に接続される。出力回路は電源電位とＵ_outとの間に接続される。従って、Ｕ_outは図１−図４に示す電流ミラーの出力電圧と任意の出力回路に供給される電圧の両方を構成する。出力電圧Ｕ_outの大きさは出力回路に依存し、特に出力回路の入力インピーダンスに依存する。

本発明の第１の実施例である代替の電流ミラー（図示せず）は、入力トランジスタＴ_in、出力トランジスタＴ_out、入力抵抗Ｒ_in及び出力抵抗Ｒ_outを具える。図１−図４における同一の参照記号は同一の構成要素を示す。図１及び図２に示す慣例の電流ミラーの詳細な説明を参照されたい。出力トランジスタのコレクタ電流が電流ミラーの出力電流を構成する。一定の入力電流Ｉ_inを供給するために入力電流源が設けられる。入力トランジスタＴ_inはそのコレクタとベースが入力電流源に接続される。従って、入力トランジスタＴ_inはダイオードとみなせる。入力抵抗Ｒ_inは入力トランジスタＴ_inのエミッタに接続され、次いで大地電位に接続される。バッファトランジスタＴ_buffはそのベースを介して入力電流源に接続される。バッファトランジスタＴ_buffのエミッタは出力トランジスタＴ_outのベースに接続される。出力トランジスタＴ_outのエミッタは出力抵抗Ｒ_outを介して大地に接続される。

代替の電流ミラー（図示せず）と図２の電流ミラーとの第１の差異は、バッファ電流Ｉ_buffを発生させるためにバッファ電流源を使用することにある。バッファ電流Ｉ_buffはバッファトランジスタＴ_buffのコレクタに供給される。バッファトランジスタＴ_buffがノーマル動作状態での下で動作する場合、即ちバッファトランジスタＴ_buffのコレクタ−エミッタ電圧がコレクタ−エミッタ飽和電圧より大きく且つコレクタ−エミッタ降伏電圧より低い場合には、バッファトランジスタＴ_buffのコレクタ電流は殆どバッファトランジスタＴ_buffのベース−エミッタ電圧にのみ依存する。バッファトランジスタＴ_buffの所定のコレクタ電流はバッファトランジスタＴ_buffの所定のベース−エミッタ電圧降下に関連し、この電圧降下はバッファトランジスタＴ_buffのコレクタ−エミッタ電圧と殆ど無関係である。従って、バッファトランジスタＴ_buffのベース−エミッタ電圧降下はバッファトランジスタＴ_buffのコレクタに供給されるバッファ電流Ｉ_buffにより決まる。バッファトランジスタＴ_buffのベース電流はノーマル動作状態ではもっぱらバッファトランジスタＴ_buffのベース−エミッタ電圧の関数である。バッファトランジスタＴ_buffの所定のベース−エミッタ電圧に対して、所定のベース電流が求められる。従って、バッファ電流源はバッファトランジスタＴ_buffのベース電流を決定する。バッファトランジスタＴ_buffのベースの電圧は入力抵抗Ｒ_inの電圧降下＋入力トランジスタＴ_inの電圧降下に等しい。入力トランジスタＴ_inはダイオードとして動作するため、入力トランジスタＴ_inの電圧降下は一定であるとみなせる。従って、バッファトランジスタのベース電圧は入力抵抗Ｒ_inを流れる電流に依存する。バッファトランジスタＴ_buffのベース−エミッタ電圧は所定のバッファ電流Ｉ_buffに対して一定であるため、バッファトランジスタＴ_buffのエミッタ電圧(出力トランジスタＴ_outのベース電圧に等しい)は入力抵抗Ｒ_inを流れる電流を変化させることにより制御することができる。この効果を出力トランジスタＴ_outのベース電圧を制御するために利用する。出力トランジスタＴ_outのベースに負のベース電流が注入される場合、入力抵抗Ｒ_inを流れる電流の低減がバッファ電流ミラー１０によって生ずる。バッファ電流ミラー１０は出力トランジスタＴ_outのベース及びバッファトランジスタＴ_buffのエミッタに接続された入力部を有する。バッファトランジスタＴ_buffのエミッタから生ずる電流はバッファ電流Ｉ_buffにほぼ一致し、一定である。従って、バッファ電流Ｉ_buffは出力トランジスタＴ_outのベース電流＋電流ミラー１０の入力電流に等しい。出力トランジスタＴ_outのベースに負のベース電流が注入される場合、出力トランジスタＴ_outのベース電流は減少する。バッファ電流ミラー１０の入力電流は同じ量だけ増大するはずである。さもなければ、バッファ電流ミラー１０の入力電流と出力トランジスタＴ_outのベース電流の和がバッファ電流Ｉ_buffに一致しなくなる。出力トランジスタＴ_outからの負ベース電流はバッファ電流ミラー１０の入力に完全に注入される。バッファ電流ミラー１０の出力はバッファトランジスタＴ_buffのベース及び入力電流源に接続される。バッファ電流ミラー１０の入力電流の増大は出力電流に鏡影され、即ち出力電流が比例増大する。バッファ電流ミラー１０の一定の入力電流は入力抵抗Ｒ_inを流れる電流とバッファトランジスタＴ_buffのベース電流とバッファ電流ミラー１０の出力へ流れる電流の和に等しい。バッファトランジスタＴ_buffのベース電流は一定である。従って、バッファ電流ミラー１０の出力電流の増大は入力抵抗電流の減少になるはずである。入力抵抗Ｒ_inを流れる電流の減少は次いで出力トランジスタＴ_outのベースの電圧の減少を生ずる。これにより、出力トランジスタＴ_outへの負ベース電流の影響を補償することができる。

図４に示す本発明の第２の実施例は、特にバッファ電流ミラーの諸要件に適合する特別の電流ミラー１０を具える。このバッファ電流ミラーはその入力端子の電圧を固定しないで正しい電流複写を行うことができる。更に、第２の実施例では２つの入力トランジスタＴ_in1及びＴ_in2を用いる。入力トランジスタＴ_in1及びＴ_in2はダイオードとして動作し、入力電流源及びバッファトランジスタＴ_buffのベースに直列に接続される。その他の点では図４に示す電流ミラーは代替の電流ミラー（図示せず）に一致する。入力トランジスタＴ_in1及びＴ_in2は電流ミラーの動作原理を変化しない。バッファトランジスタＴ_buffのベースの電圧は入力抵抗Ｒ_inを流れる電流を変化させることにより制御することができる。入力トランジスタＴ_in1及びＴ_in2はダイオードとして動作するため、それらのベース−エミッタ電圧降下は一定とみなせる。ＰＭＯＳトランジスタＴ₃のゲートはＴ_in1のエミッタ及びＴ_in2のコレクタに接続される。ＰＭＯＳトランジスタのゲート電流はノーマル動作状態ではほぼ零であるため、この接続は入力抵抗を流れる電流に何の影響も与えない。ＰＭＯＳトランジスタＴ₃のゲートを入力トランジスタＴ_in1及びＴ_in2と接続する目的は、Ｔ₃のゲート電圧を適切に決定するためである。トランジスタＴ₃のソースはバッファトランジスタＴ_buffのコレクタに接続する。ＰＭＯＳトランジスタＴ₃はトランジスタＴ₃のソースへ流れる電流がバッファ電流Ｉ_buffに比較して無視できるように設計され動作するため、この接続は電流ミラーの機能を変化させない。トランジスタＴ₃の主な目的はトランジスタＴ_Binの適正なベース電圧を供給するためである。図４に示すバッファ電流ミラー１０は、ＰＭＯＳトランジスタＴ₃とバッファ電流ミラー入力トランジスタＴ_Binとバッファ電流ミラー出力トランジスタＴ_Boutとからなる。入力トランジスタＴ_Binのベースと出力トランジスタＴ_Boutのベースは相互接続される。ＰＭＯＳトランジスタＴ₃は入力及び出力トランジスタＴ_Bin及びＴ_Boutのベース電圧を決定する。バッファ電流ミラー１０の入力端子は入力トランジスタＴ_Binのコレクタに対応する。入力トランジスタＴ_Binのベース−エミッタ電圧降下は、バッファ電流Ｉ_buffが主に入力トランジスタＴ_Binを経て流れるように選択される。バッファ電流ミラー１０の出力端子は出力トランジスタＴ_Boutのコレクタに対応する。バッファ電流ミラー入力及び出力トランジスタＴ_Bin及びＴ_Boutのエミッタは両方とも大地電位に接続する。バッファ電流ミラーの入力電流の増大はバッファ電流ミラー入力トランジスタＴ_Binのベース−エミッタ電圧降下の増大をもたらす。入力トランジスタＴ_Bin及び出力トランジスタＴ_Boutのベースは相互接続されているため、入力トランジスタＴ_Binのベース−エミッタ電圧の増大は出力トランジスタＴ_Boutのベース−エミッタ電圧に対応する増大を生ずる。入力トランジスタＴ_Binのコレクタ電流はほぼＩ_c(Ｔ_Bin)＝exp(Ｕ_be(Ｔ_Bin)/Ｕ_T)＊Ｉ_s(Ｔ_Bin)に一致する。出力トランジスタＴ_Boutのコレクタ電流はほぼＩ_c(Ｔ_Bout)＝exp(Ｕ_be(Ｔ_Bout)/Ｕ_T)＊Ｉ_s(Ｔ_Bout)に一致する。Ｕ_Tはバッファ電流ミラーの出力及び入力トランジスタの温度電圧である。出力トランジスタＴ_Bout及び入力トランジスタＴ_Binのベース−エミッタ電圧Ｕ_beは互いに等しいため、バッファ電流ミラー比はＩ_c(Ｔ_Bout)/Ｉ_c(Ｔ_Bin)＝Ｉ_s(Ｔ_Bout)/Ｉ_s(Ｔ_Bin)に一致する。Ｉ_sは出力トランジスタＴ_Bout及び入力トランジスタＴ_Binの逆飽和電流を表す。トランジスタの逆飽和電流はトランジスタの設計、特にトランジスタのエミッタ面積に依存する。従って、バッファ電流ミラー比はバッファ電流ミラーの入力及び出力トランジスタＴ_Bin及びＴ_Boutのエミッタ面積を適切に選択することによって決定することができる。

正しい動作のためには、代替の電流ミラーの回路（図示せず）及び図４の回路は、バッファ電流源により供給されるバッファ電流Ｉ_buffの(1+1/m)倍に等しい入力電流Ｉ_in、即ちＩ_in＝(1+1/m)*Ｉ_buffを必要とし、この回路では総合電流ミラー比はm/(1+m)に等しく選択される。バッファ電流ミラー比Ｉ_c(Ｔ_Bout)/Ｉ_c(Ｔ_Bin)は総合電流ミラー比Ｉ_out/Ｉ_inの逆数値に一致するように選択する必要がある。

当業者に明らかなように、本発明は本明細書に明示的に述べられていない他の種々の態様に実現することもできる。上述した種々の実施例は単なる例示であって、本発明の範囲を限定するものではない。本発明は特許請求の範囲に記載の請求項によって特定される。

従来の簡単な電流ミラーを示す図である。 従来のバッファを具えた電流ミラーを示す図である。 他の電流ミラーを示す図である。 本発明の電流ミラーの第２の実施例を示す図である。

Claims (5)

1. 一定のミラー比を発生する電流ミラーであって、
   ベース、エミッタ及びコレクタを有する出力トランジスタを具え、該出力トランジスタのコレクタを流れる電流が前記電流ミラーの出力電流を構成し、該出力トランジスタのコレクタが出力回路に接続可能である電流ミラーにおいて、
   ベース、エミッタ及びコレクタを有するバッファトランジスタであって、該トランジスタのエミッタが前記出力トランジスタのベースに接続されたバッファトランジスタと、
   前記バッファトランジスタのベース及び入力抵抗に接続され、且つ入力電流源に接続可能である入力導体と、
   前記バッファトランジスタのコレクタに接続された、固定のバッファ電流を供給するバッファ電流源と、
   前記出力トランジスタのベースに接続された入力部及び前記バッファトランジスタのベースに接続された出力部を有するバッファベース電圧制御手段であって、前記入力部の電流に応答して前記バッファトランジスタのベース電圧を制御するよう構成され、入力部及び出力部を有するバッファ電流ミラーを具え、該バッファ電流ミラーの入力部は前記バッファベース電圧制御手段の入力部を構成し、該バッファ電流ミラーの出力部は前記バッファベース電圧制御手段の出力部を構成するバッファベース電圧制御手段と、
   を具えることを特徴とする電流ミラー。
2. 前記バッファ電流ミラーはベース、コレクタ及びエミッタを有するバッファ電流ミラー入力トランジスタを具え、該入力トランジスタのコレクタが前記バッファ電流ミラーの入力部を構成するとともに、コレクタ及びエミッタを有するバッファ電流ミラー出力トランジスタを具え、該出力トランジスタのコレクタが前記バッファ電流ミラーの出力部を構成し、且つ前記バッファ電流ミラー出力トランジスタのベースと前記バッファ電流ミラー入力トランジスタのベースが互いに接続されていることを特徴とする請求項１記載の電流ミラー。
3. 前記バッファ電流ミラーのバッファミラー比は当該電流ミラーのミラー比の逆数値に選択されていることを特徴とする請求項１または２記載の電流ミラー。
4. 前記バッファ電流ミラーはゲート、ソース及びドレインを有するＰＭＯＳトランジスタを具え、該ＰＭＯＳトランジスタのソースが前記バッファトランジスタのコレクタに接続され、該ＰＭＯＳトランジスタのドレインが前記バッファ電流ミラー入力トランジスタのベースに接続されていることを特徴とする請求項２または３記載の電流ミラー。
5. 前記バッファ電流ミラーはベース、コレクタ及びエミッタを有するｐｎｐ型バイポーラトランジスタを具え、該ｐｎｐ型バイポーラトランジスタのエミッタが前記バッファトランジスタのコレクタに接続され、該ｐｎｐ型バイポーラトランジスタのコレクタが前記バッファ電流ミラー入力トランジスタのベースに接続されていることを特徴とする請求項２または３記載の電流ミラー。

Images