JPH09282040A - 半導体定電流供給回路 - Google Patents
半導体定電流供給回路Info
- Publication number
- JPH09282040A JPH09282040A JP8086370A JP8637096A JPH09282040A JP H09282040 A JPH09282040 A JP H09282040A JP 8086370 A JP8086370 A JP 8086370A JP 8637096 A JP8637096 A JP 8637096A JP H09282040 A JPH09282040 A JP H09282040A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- constant current
- transistor
- supply circuit
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【課題】 簡単な構成でありながら高温時のみＳ／Ｎ比
を向上させ高精度で高温動作させることができる半導体
定電流供給回路を提供すること。 【解決手段】 半導体基板上の接合分離型素子により構
成される差動対を有する半導体回路に電流を供給するも
のであり、前記半導体基板上に設けられた半導体定電流
供給回路において、前記半導体基板上に設けられ、前記
半導体基板の温度が所定の温度を越えると、前記差動対
を有する半導体回路への供給電流を増加するＭＯＳトラ
ンジスタＭ１を有する構成とした。
を向上させ高精度で高温動作させることができる半導体
定電流供給回路を提供すること。 【解決手段】 半導体基板上の接合分離型素子により構
成される差動対を有する半導体回路に電流を供給するも
のであり、前記半導体基板上に設けられた半導体定電流
供給回路において、前記半導体基板上に設けられ、前記
半導体基板の温度が所定の温度を越えると、前記差動対
を有する半導体回路への供給電流を増加するＭＯＳトラ
ンジスタＭ１を有する構成とした。
Description
【０００１】
【発明の属する技術分野】 この発明は、自動車のエン
ジンルーム内などの高温環境に搭載するのに好適な接合
分離型半導体装置の定電流供給回路に関するものであ
る。
ジンルーム内などの高温環境に搭載するのに好適な接合
分離型半導体装置の定電流供給回路に関するものであ
る。
【０００２】
【従来の技術】 従来の半導体基板上に形成された接合
分離型半導体装置としては、基板に形成された素子領域
と基板との接合部に対し、逆方向の電圧をかけることに
より接合部の電気的分離を行なっている。
分離型半導体装置としては、基板に形成された素子領域
と基板との接合部に対し、逆方向の電圧をかけることに
より接合部の電気的分離を行なっている。
【０００３】
【発明が解決しようとする課題】 しかしながら、上記
した接合分離型半導体装置の場合、基板と素子領域の接
合部分には、僅かではあるが素子領域から基板に流れる
漏れ電流が存在しており、その大きさは温度の対数と接
合面積との積に比例している。このため、室温では無視
できるほど小さい漏れ電流も、高温になるに従って大き
くなり、Ｓ／Ｎ比の悪化となり無視できなくなる。例え
ばラテラルＰＮＰトランジスタのＨｆｅ温度特性をみて
みると、図７の様になる。これはトランジスタのベース
に流れる信号電流以外にベース領域から基板に漏れ電流
が流れ、これらをあわせて信号増幅することになる。こ
のとき、漏れ電流が信号電流に比べ十分小さければ、ト
ランジスタの出力は信号電流により制御できるが、高温
になって漏れ電流が増加し、信号電流よりも大きくなっ
てしまうとトランジスタの出力は信号電流により制御不
可能となる。このため、接合分離型のデバイスを高温度
で動作させるためには、この漏れ電流を排除するか、信
号電流を漏れ電流より十分大きく設定する必要がある。
ただし、漏れ電流を排除するためには絶縁層分離のＳＯ
Ｉ技術を用いなければならず、高価なものとなってしま
う。また、信号電流を漏れ電流より十分大きく設定した
場合、温度の低い時でも大きな信号電流を流さなければ
ならず、回路全体としては、大きな消費電流を浪費する
ことになってしまう。
した接合分離型半導体装置の場合、基板と素子領域の接
合部分には、僅かではあるが素子領域から基板に流れる
漏れ電流が存在しており、その大きさは温度の対数と接
合面積との積に比例している。このため、室温では無視
できるほど小さい漏れ電流も、高温になるに従って大き
くなり、Ｓ／Ｎ比の悪化となり無視できなくなる。例え
ばラテラルＰＮＰトランジスタのＨｆｅ温度特性をみて
みると、図７の様になる。これはトランジスタのベース
に流れる信号電流以外にベース領域から基板に漏れ電流
が流れ、これらをあわせて信号増幅することになる。こ
のとき、漏れ電流が信号電流に比べ十分小さければ、ト
ランジスタの出力は信号電流により制御できるが、高温
になって漏れ電流が増加し、信号電流よりも大きくなっ
てしまうとトランジスタの出力は信号電流により制御不
可能となる。このため、接合分離型のデバイスを高温度
で動作させるためには、この漏れ電流を排除するか、信
号電流を漏れ電流より十分大きく設定する必要がある。
ただし、漏れ電流を排除するためには絶縁層分離のＳＯ
Ｉ技術を用いなければならず、高価なものとなってしま
う。また、信号電流を漏れ電流より十分大きく設定した
場合、温度の低い時でも大きな信号電流を流さなければ
ならず、回路全体としては、大きな消費電流を浪費する
ことになってしまう。
【０００４】この発明は、上記のような従来の問題点に
着目してなされたもので、その構成を半導体基板上の接
合分離型素子により構成される差動対を有する半導体回
路に電流を供給するものであり、前記半導体基板上に設
けられた半導体定電流供給回路において、前記半導体基
板上に設けられ、前記半導体基板の温度が所定の温度を
越えると、前記差動対を有する半導体回路への供給電流
を増加する手段を有することとすることにより、上記問
題点を解決することを目的とする。
着目してなされたもので、その構成を半導体基板上の接
合分離型素子により構成される差動対を有する半導体回
路に電流を供給するものであり、前記半導体基板上に設
けられた半導体定電流供給回路において、前記半導体基
板上に設けられ、前記半導体基板の温度が所定の温度を
越えると、前記差動対を有する半導体回路への供給電流
を増加する手段を有することとすることにより、上記問
題点を解決することを目的とする。
【０００５】
【課題を解決するための手段】 上述の目的を達成する
ため、請求項１記載の発明では、半導体基板上の接合分
離型素子により構成される差動対を有する半導体回路に
電流を供給するものであり、前記半導体基板上に設けら
れた半導体定電流供給回路において、前記半導体基板上
に設けられ、前記半導体基板の温度が所定の温度を越え
ると、前記差動対を有する半導体回路への供給電流を増
加する手段を有する構成とした。また、請求項２記載の
発明では、前記半導体定電流供給回路は、エミッタ面積
が１：ｎ（ｎはｌより大きい自然数）のバイポーラトラ
ンジスタのカレントミラーを並列接続としたものであ
り、前記差動対を有する半導体回路と定電流源の間に挿
入された構成とした。また、請求項３記載の発明では、
前記半導体基板の温度が所定の温度を越えたことを検出
してオン、オフするトランジスタを、前記エミッタ面積
がｎのトランジスタのエミッタまたはコレクタまたはベ
ース端子に直列に接続する構成とした。また、請求項４
記載の発明では、前記半導体定電流供給回路は、バイポ
ーラトランジスタのダーリントン接続とし、前記半導体
基板の温度が所定の温度を越えたことによりオン、オフ
するＭＯＳトランジスタを、前記バイポーラトランジス
タのエミッタ、ベース端子間に挿入した構成とした。ま
た、請求項５記載の発明では、前記差動対を有する半導
体回路と前記定電流源との間にカレントミラーを挿入し
た前記半導体定電流供給回路において、前記カレントミ
ラーと並列となるように、ＰＮＰトランジスタを前記差
動対を有する半導体回路に接続し、前記ＰＮＰトランジ
スタのベース端子には、前記ＰＮＰトランジスタのベー
ス面積より大きな接合面積を有して、且つ、ベース形成
工程と同時に形成されたダイオードを接続した構成とし
た。
ため、請求項１記載の発明では、半導体基板上の接合分
離型素子により構成される差動対を有する半導体回路に
電流を供給するものであり、前記半導体基板上に設けら
れた半導体定電流供給回路において、前記半導体基板上
に設けられ、前記半導体基板の温度が所定の温度を越え
ると、前記差動対を有する半導体回路への供給電流を増
加する手段を有する構成とした。また、請求項２記載の
発明では、前記半導体定電流供給回路は、エミッタ面積
が１：ｎ（ｎはｌより大きい自然数）のバイポーラトラ
ンジスタのカレントミラーを並列接続としたものであ
り、前記差動対を有する半導体回路と定電流源の間に挿
入された構成とした。また、請求項３記載の発明では、
前記半導体基板の温度が所定の温度を越えたことを検出
してオン、オフするトランジスタを、前記エミッタ面積
がｎのトランジスタのエミッタまたはコレクタまたはベ
ース端子に直列に接続する構成とした。また、請求項４
記載の発明では、前記半導体定電流供給回路は、バイポ
ーラトランジスタのダーリントン接続とし、前記半導体
基板の温度が所定の温度を越えたことによりオン、オフ
するＭＯＳトランジスタを、前記バイポーラトランジス
タのエミッタ、ベース端子間に挿入した構成とした。ま
た、請求項５記載の発明では、前記差動対を有する半導
体回路と前記定電流源との間にカレントミラーを挿入し
た前記半導体定電流供給回路において、前記カレントミ
ラーと並列となるように、ＰＮＰトランジスタを前記差
動対を有する半導体回路に接続し、前記ＰＮＰトランジ
スタのベース端子には、前記ＰＮＰトランジスタのベー
ス面積より大きな接合面積を有して、且つ、ベース形成
工程と同時に形成されたダイオードを接続した構成とし
た。
【０００６】
【発明の実施の形態】 以下、本発明を適用した半導体
定電流供給回路の実施の形態を図面により説明する。図
１、図２は本発明の実施の形態１を説明する図であり、
図１は実施の形態１の回路構成を示すものであり、図２
は実施の形態１の回路バイアス電流の温度特性である。
本実施の形態１以降、コンパレータ回路を差動対を有す
る半導体回路の例として述べる。図１において、（Ａ）
はコンパレータ回路であり、Ｑ１−ａ、Ｑ１−ｂ、Ｑ１
−ｃはコンパレータ回路（Ａ）のカレントミラートラン
ジスタである。トランジスタＱ１−ｂのコレクタ端子に
は差動増幅回路が接続されている。トランジスタＱ１−
ａはベース、コレクタ端子共通であり、その先はコレク
タ共通のトランジスタＱ２、Ｑ３が接続されている。ト
ランジスタＱ２、Ｑ３はエミッタ面積が１：ｎの比（ｎ
は１より人きい自然数）になっており、またそれぞれの
ベース端子は共通で、その先にはトランジスタＱ４のベ
ース端子に接続され、更にトランジスタＱ４のコレクタ
端子にも接続されたカレントミラーを構成している。ト
ランジスタＱ４のコレクタ端子の先には定電流源（１）
が接続されており、エミッタ端子はトランジスタＱ２の
エミッタ端子と共通にグランド電位に接続している。ト
ランジスタＱ３のエミッタ端子の先にはＭＯＳトランジ
スタＭ１のドレイン端子が接続され、ソース端子はグラ
ンド電位に接続している。Ｒ１、Ｒ２は温度係数の異な
る抵抗であり、２つの抵抗を接続した点にはＭＯＳトラ
ンジスタＭ１のゲート端子が接続されている。抵抗Ｒ１
の他端には温度依存性のない基準電圧源（２）が接続さ
れており、抵抗Ｒ２の他端はグランド電位に接続してい
る。このとき、ＭＯＳトランジスタＭ１をｎＭＯＳとす
れば、抵抗Ｒ３の温度係数は抵抗Ｒ４に比べて小さいも
のとする。
定電流供給回路の実施の形態を図面により説明する。図
１、図２は本発明の実施の形態１を説明する図であり、
図１は実施の形態１の回路構成を示すものであり、図２
は実施の形態１の回路バイアス電流の温度特性である。
本実施の形態１以降、コンパレータ回路を差動対を有す
る半導体回路の例として述べる。図１において、（Ａ）
はコンパレータ回路であり、Ｑ１−ａ、Ｑ１−ｂ、Ｑ１
−ｃはコンパレータ回路（Ａ）のカレントミラートラン
ジスタである。トランジスタＱ１−ｂのコレクタ端子に
は差動増幅回路が接続されている。トランジスタＱ１−
ａはベース、コレクタ端子共通であり、その先はコレク
タ共通のトランジスタＱ２、Ｑ３が接続されている。ト
ランジスタＱ２、Ｑ３はエミッタ面積が１：ｎの比（ｎ
は１より人きい自然数）になっており、またそれぞれの
ベース端子は共通で、その先にはトランジスタＱ４のベ
ース端子に接続され、更にトランジスタＱ４のコレクタ
端子にも接続されたカレントミラーを構成している。ト
ランジスタＱ４のコレクタ端子の先には定電流源（１）
が接続されており、エミッタ端子はトランジスタＱ２の
エミッタ端子と共通にグランド電位に接続している。ト
ランジスタＱ３のエミッタ端子の先にはＭＯＳトランジ
スタＭ１のドレイン端子が接続され、ソース端子はグラ
ンド電位に接続している。Ｒ１、Ｒ２は温度係数の異な
る抵抗であり、２つの抵抗を接続した点にはＭＯＳトラ
ンジスタＭ１のゲート端子が接続されている。抵抗Ｒ１
の他端には温度依存性のない基準電圧源（２）が接続さ
れており、抵抗Ｒ２の他端はグランド電位に接続してい
る。このとき、ＭＯＳトランジスタＭ１をｎＭＯＳとす
れば、抵抗Ｒ３の温度係数は抵抗Ｒ４に比べて小さいも
のとする。
【０００７】次に、実施の形態１の作用について説明す
る。図２において、通常の温度領域（Ｉ）においてはＭ
ＯＳトランジスタＭ１がＯＦＦ状態となるものとする。
このときは定電流源（１）の電流がトランジスタＱ４に
流れ、カレントミラートランジスタＱ２にもエミッタ面
積に比例した定電流が流れる。簡単のため、カレントミ
ラートランジスタＱ２、Ｑ４のエミッタ面積は等しいも
のとする。また、この定電流がトランジスタＱ１−ａに
流れるため、コンパレータ回路（Ａ）にも定電流源
（１）と等しい電流が供給される。抵抗Ｒ１、Ｒ２は分
圧抵抗であり、基準電圧源（２）の基準電圧Ｖａを分圧
してバイアス電圧Ｖｂを得る。バイアス電圧Ｖｂは正の
温度特性を持つため、ＭＯＳトランジスタＭ１のしきい
値に対して、抵抗Ｒ１、Ｒ２をある抵抗比に設定するこ
とにより、所定温度に上昇したときＭＯＳトランジスタ
Ｍ１がＯＮ状態となる（過渡状態は温度領域（II））。
トランジスタＱ２、Ｑ３はエミッタ面積が１：ｎの比に
なっているため、ＭＯＳトランジスタＭ１がＯＮ状態と
なることにより、トランジスタＱ１−ａには定電流源
（１）のｎ＋１倍の電流が流れる。これにより図２の様
に、所定温度に上昇したときコンパレータ回路（Ａ）に
は定電流源（１）のｎ＋１倍の電流が供給される。（温
度領域 （III)）（実際にはＭＯＳトランジスタＭ１の
ＯＮ抵抗があるため、ｎ＋１より小さな値となるが、漏
れ電流の影響が無視できる程度にｎの値を大きく設定し
ておけば、ＭＯＳトランジスタＭ１による電流減少分は
本特許の主旨から無視できるため、ｎ＋ｌと記述す
る。）コンパレータ回路（Ａ）はＱ１−ａ、Ｑ１−ｂ、
Ｑ１−がカレントミラーであるため、電流値が変化して
も、電流比は変化しない。このため、電流値が変化して
もオフセット電圧が変化することはない。以上説明して
きたように、この実施の形態１によれば、その構成を、
半導体基板上の接合分離型素子により構成される差動対
を有する半導体回路に電流を供給するものであり、前記
半導体基板上に設けられた半導体定電流供給回路におい
て、前記半導体基板上に設けられ、前記半導体基板の温
度が所定の温度を越えると、前記差動対を有する半導体
回路への供給電流を増加する手段を有することとするこ
とにより、通常温度領域ではコンパレータ回路（Ａ）の
バイアス電流を小さくおさえながら、コンパレータ回路
（Ａ）の消費電流を小さくできる。温度が上昇し、基板
への漏れ電流が大きくなった場合、コンパレータ回路
（Ａ）のバイアス電流を増加させることにより、Ｓ／Ｎ
比を向上させ、高精度で高温動作させることができる。
定電流源と温度依存性のない基準電圧とによって電流を
決定しているので、電圧変動による影響が小さいという
効果が得られる。なお、ＭＯＳトランジスタＭ１がｐＭ
ＯＳのときは、抵抗Ｒ３の温度係数が抵抗Ｒ４に比べて
大きいものとするとにより、同様の効果が得られること
は当然である。
る。図２において、通常の温度領域（Ｉ）においてはＭ
ＯＳトランジスタＭ１がＯＦＦ状態となるものとする。
このときは定電流源（１）の電流がトランジスタＱ４に
流れ、カレントミラートランジスタＱ２にもエミッタ面
積に比例した定電流が流れる。簡単のため、カレントミ
ラートランジスタＱ２、Ｑ４のエミッタ面積は等しいも
のとする。また、この定電流がトランジスタＱ１−ａに
流れるため、コンパレータ回路（Ａ）にも定電流源
（１）と等しい電流が供給される。抵抗Ｒ１、Ｒ２は分
圧抵抗であり、基準電圧源（２）の基準電圧Ｖａを分圧
してバイアス電圧Ｖｂを得る。バイアス電圧Ｖｂは正の
温度特性を持つため、ＭＯＳトランジスタＭ１のしきい
値に対して、抵抗Ｒ１、Ｒ２をある抵抗比に設定するこ
とにより、所定温度に上昇したときＭＯＳトランジスタ
Ｍ１がＯＮ状態となる（過渡状態は温度領域（II））。
トランジスタＱ２、Ｑ３はエミッタ面積が１：ｎの比に
なっているため、ＭＯＳトランジスタＭ１がＯＮ状態と
なることにより、トランジスタＱ１−ａには定電流源
（１）のｎ＋１倍の電流が流れる。これにより図２の様
に、所定温度に上昇したときコンパレータ回路（Ａ）に
は定電流源（１）のｎ＋１倍の電流が供給される。（温
度領域 （III)）（実際にはＭＯＳトランジスタＭ１の
ＯＮ抵抗があるため、ｎ＋１より小さな値となるが、漏
れ電流の影響が無視できる程度にｎの値を大きく設定し
ておけば、ＭＯＳトランジスタＭ１による電流減少分は
本特許の主旨から無視できるため、ｎ＋ｌと記述す
る。）コンパレータ回路（Ａ）はＱ１−ａ、Ｑ１−ｂ、
Ｑ１−がカレントミラーであるため、電流値が変化して
も、電流比は変化しない。このため、電流値が変化して
もオフセット電圧が変化することはない。以上説明して
きたように、この実施の形態１によれば、その構成を、
半導体基板上の接合分離型素子により構成される差動対
を有する半導体回路に電流を供給するものであり、前記
半導体基板上に設けられた半導体定電流供給回路におい
て、前記半導体基板上に設けられ、前記半導体基板の温
度が所定の温度を越えると、前記差動対を有する半導体
回路への供給電流を増加する手段を有することとするこ
とにより、通常温度領域ではコンパレータ回路（Ａ）の
バイアス電流を小さくおさえながら、コンパレータ回路
（Ａ）の消費電流を小さくできる。温度が上昇し、基板
への漏れ電流が大きくなった場合、コンパレータ回路
（Ａ）のバイアス電流を増加させることにより、Ｓ／Ｎ
比を向上させ、高精度で高温動作させることができる。
定電流源と温度依存性のない基準電圧とによって電流を
決定しているので、電圧変動による影響が小さいという
効果が得られる。なお、ＭＯＳトランジスタＭ１がｐＭ
ＯＳのときは、抵抗Ｒ３の温度係数が抵抗Ｒ４に比べて
大きいものとするとにより、同様の効果が得られること
は当然である。
【０００８】図３は本発明の実施の形態２の回路構成を
示すものである。本実施の形態２は、実施の形態１にお
いて、トランジスタＱ３のエミッタ端子の先のＭＯＳト
ランジスタＭ１をトランジスタＱ５とし、抵抗Ｒ１、Ｒ
２を温度係数の等しい抵抗Ｒ３、Ｒ４とし、２つの抵抗
を接続した点にトランジスタＱ５のベース端子を接続し
たものである。
示すものである。本実施の形態２は、実施の形態１にお
いて、トランジスタＱ３のエミッタ端子の先のＭＯＳト
ランジスタＭ１をトランジスタＱ５とし、抵抗Ｒ１、Ｒ
２を温度係数の等しい抵抗Ｒ３、Ｒ４とし、２つの抵抗
を接続した点にトランジスタＱ５のベース端子を接続し
たものである。
【０００９】次に実施の形態２の作用について説明す
る。実施の形態１の作用と通常の温度領域においては同
様である。抵抗Ｒ３、Ｒ４は分圧抵抗であり、基準電圧
源（２）の基準電圧Ｖａを分圧して、バイアス電圧Ｖｂ
を得る。トランジスタＱ５のベース、エミッタ間電圧Ｖ
ｂｅは、−２ｍＶ／℃の温度特性を有しているので、エ
ミッタ間電圧Ｖｂをある電位に設定することにより、所
定温度に上昇したときトランジスタＱ５がＯＮ状態とな
る。以降も実施の形態１の作用と同様である。
る。実施の形態１の作用と通常の温度領域においては同
様である。抵抗Ｒ３、Ｒ４は分圧抵抗であり、基準電圧
源（２）の基準電圧Ｖａを分圧して、バイアス電圧Ｖｂ
を得る。トランジスタＱ５のベース、エミッタ間電圧Ｖ
ｂｅは、−２ｍＶ／℃の温度特性を有しているので、エ
ミッタ間電圧Ｖｂをある電位に設定することにより、所
定温度に上昇したときトランジスタＱ５がＯＮ状態とな
る。以降も実施の形態１の作用と同様である。
【００１０】以上説明してきたように、この実施の形態
２によれば、実施の形態１の効果に加え、バイポーラト
ランジスタのみであり、基準電圧を作る分割抵抗が１種
類の抵抗でよいため、製造工程が簡単であるという効果
が得られる。基準電圧を作る分割抵抗が１種類の抵抗を
用いるため、抵抗値の相対ばらつきを小さくでき、精度
がよい。更に、抵抗として、ポリシリコンを用いること
により、基板への漏れ電流の影響を排除できるという効
果が得られる。なお、トランジスタＱ５はＮＰＮ、ＰＮ
Ｐのどちらでも同様の効果が得られることは当然であ
る。
２によれば、実施の形態１の効果に加え、バイポーラト
ランジスタのみであり、基準電圧を作る分割抵抗が１種
類の抵抗でよいため、製造工程が簡単であるという効果
が得られる。基準電圧を作る分割抵抗が１種類の抵抗を
用いるため、抵抗値の相対ばらつきを小さくでき、精度
がよい。更に、抵抗として、ポリシリコンを用いること
により、基板への漏れ電流の影響を排除できるという効
果が得られる。なお、トランジスタＱ５はＮＰＮ、ＰＮ
Ｐのどちらでも同様の効果が得られることは当然であ
る。
【００１１】図４は本発明の実施の形態３の回路構成を
示すものである。本実施の形態３は、実施の形態１にお
いて、トランジスタＱ３のエミッタ端子とグランド間の
ＭＯＳトランジスタＭｌを排除し、代わりとしてＭＯＳ
トランジスタＭ２をトランジスタＱ３のベース端子に直
列接続したものである。
示すものである。本実施の形態３は、実施の形態１にお
いて、トランジスタＱ３のエミッタ端子とグランド間の
ＭＯＳトランジスタＭｌを排除し、代わりとしてＭＯＳ
トランジスタＭ２をトランジスタＱ３のベース端子に直
列接続したものである。
【００１２】実施の形態３の作用は実施の形態１の作用
と同様である。以上説明してきたように、この実施の形
態３によれば、実施の形態１の効果に加え、ＭＯＳトラ
ンジスタＭ２は信号電流を制御するので、面積を小さく
できるという効果が得られる。
と同様である。以上説明してきたように、この実施の形
態３によれば、実施の形態１の効果に加え、ＭＯＳトラ
ンジスタＭ２は信号電流を制御するので、面積を小さく
できるという効果が得られる。
【００１３】図５は本発明の実施の形態４の回路構成を
示すものである。本実施の形態４は、実施の形態１にお
いて、トランジスタＱ１−ａのコレクタ端子の先の電流
切り換え回路において、コレクタ共通のトランジスタＱ
６、Ｑ７が接続されており、トランジスタＱ６のエミッ
タ端子はトランジスタＱ７のベース端子に接続ざれたダ
ーリントン接続を構成している。トランジスタＱ６のベ
ース端子はトランジスタＱ４のベース端子と共通のカレ
ントミラーを構成し、トランジスタＱ７のエミッタ端子
はグランド電位に接続している。Ｍ２はＭＯＳトランジ
スタであり、ドレイン端子をトランジスタＱ６のベース
端子に、ソース端子をトランジスタＱ６のエミッタ端子
に、ゲート端子を温度検出回路（３）の出力に接続して
いる。
示すものである。本実施の形態４は、実施の形態１にお
いて、トランジスタＱ１−ａのコレクタ端子の先の電流
切り換え回路において、コレクタ共通のトランジスタＱ
６、Ｑ７が接続されており、トランジスタＱ６のエミッ
タ端子はトランジスタＱ７のベース端子に接続ざれたダ
ーリントン接続を構成している。トランジスタＱ６のベ
ース端子はトランジスタＱ４のベース端子と共通のカレ
ントミラーを構成し、トランジスタＱ７のエミッタ端子
はグランド電位に接続している。Ｍ２はＭＯＳトランジ
スタであり、ドレイン端子をトランジスタＱ６のベース
端子に、ソース端子をトランジスタＱ６のエミッタ端子
に、ゲート端子を温度検出回路（３）の出力に接続して
いる。
【００１４】次に、実施の形態４の作用について説明す
る。図５において、トランジスタＱ６、Ｑ７のエミッタ
面積を等しいものとし、通常の温度領域（Ｉ）において
はＭＯＳトラジスタＭ２がＯＮ状態となるものとする。
このときはトランジスタＱ４とトランジスタＱ２がカレ
ントミラー構成となるため、定電流源（１）の電流と等
しい電流がトランジスタＱ４、トランジスタＱ２に流
れ、また、この定電流がトランジスタＱ１−ａに流れる
ため、コンパレータ回路（Ａ）にも定電流源（１）と等
しい電流が供給される。今、基板温度がある所定温度に
上昇したとき、温度検出回路（３）から得られる出力が
反転して、ＭＯＳトランジスタＭ２がＯＦＦ状態となる
とする。これによりトランジスタＱ６がＯＮ状態となる
ため、ダーリントン接続となり、トランジスタＱ７には
定電流源（１）のＨｆｅの電流が供給される。このため
トランジスタＱｌ−ａにも定電流源（１）のＨｆｅ倍の
電流が流れる。これにより図２の様に、所定温度に上昇
したときコンパレータ回路（Ａ）には定電流源（１）の
Ｈｆｅ倍の電流が供給される。(III)以上説明してきた
ように、この実施の形態４によれば、実施の形態１の効
果に加え、その構成を、ＭＯＳトランジスタＭ２がエミ
ッタ端子とベース端子に接続したダーリントン接続と
し、温度検出回路（３）の出力によりこのＭＯＳトラン
ジスタＭ２がＯＮ／ＯＦＦするとしたため、実施の形態
１では、高温時にｎ倍の電流を供給するために、カレン
トミラートランジスタの面積をｎ倍のものを用いるのに
対し、面積を大きくせずにＨｆｅ倍の電流を供給するこ
とができるという効果が得られる。なお、ＭＯＳトラン
ジスタＭ２は１１ＭＯＳ、ｐＭＯＳどちらでも同様の効
果が得られることは当然である。
る。図５において、トランジスタＱ６、Ｑ７のエミッタ
面積を等しいものとし、通常の温度領域（Ｉ）において
はＭＯＳトラジスタＭ２がＯＮ状態となるものとする。
このときはトランジスタＱ４とトランジスタＱ２がカレ
ントミラー構成となるため、定電流源（１）の電流と等
しい電流がトランジスタＱ４、トランジスタＱ２に流
れ、また、この定電流がトランジスタＱ１−ａに流れる
ため、コンパレータ回路（Ａ）にも定電流源（１）と等
しい電流が供給される。今、基板温度がある所定温度に
上昇したとき、温度検出回路（３）から得られる出力が
反転して、ＭＯＳトランジスタＭ２がＯＦＦ状態となる
とする。これによりトランジスタＱ６がＯＮ状態となる
ため、ダーリントン接続となり、トランジスタＱ７には
定電流源（１）のＨｆｅの電流が供給される。このため
トランジスタＱｌ−ａにも定電流源（１）のＨｆｅ倍の
電流が流れる。これにより図２の様に、所定温度に上昇
したときコンパレータ回路（Ａ）には定電流源（１）の
Ｈｆｅ倍の電流が供給される。(III)以上説明してきた
ように、この実施の形態４によれば、実施の形態１の効
果に加え、その構成を、ＭＯＳトランジスタＭ２がエミ
ッタ端子とベース端子に接続したダーリントン接続と
し、温度検出回路（３）の出力によりこのＭＯＳトラン
ジスタＭ２がＯＮ／ＯＦＦするとしたため、実施の形態
１では、高温時にｎ倍の電流を供給するために、カレン
トミラートランジスタの面積をｎ倍のものを用いるのに
対し、面積を大きくせずにＨｆｅ倍の電流を供給するこ
とができるという効果が得られる。なお、ＭＯＳトラン
ジスタＭ２は１１ＭＯＳ、ｐＭＯＳどちらでも同様の効
果が得られることは当然である。
【００１５】図６は本発明の実施の形態５の回路構成を
示すものである。本実施の形態５は、実施の形態１にお
いて、トランジスタＱ３をＰＮＰトランジスタＱ８と
し、ベース端子とグランドの間に接合ダイオードＤ１を
接続している。この接合ダイオードＤ１はトランジスタ
のベース形成工程と同時に基板に形成され、接合面積は
トランジスタＱ８のベース面積よりは大きいものとす
る。
示すものである。本実施の形態５は、実施の形態１にお
いて、トランジスタＱ３をＰＮＰトランジスタＱ８と
し、ベース端子とグランドの間に接合ダイオードＤ１を
接続している。この接合ダイオードＤ１はトランジスタ
のベース形成工程と同時に基板に形成され、接合面積は
トランジスタＱ８のベース面積よりは大きいものとす
る。
【００１６】次に、実施の形態５の作用について説明す
る。図２の通常の温度領域（Ｉ）においては、定電流源
（１）とカレントミラートランジスタによって、トラン
ジスタＱ１−ａに定電流が流れる。一方、素子の接合分
離部分には漏れ電流が存在し、ダイオードＤ１の接合部
及び、ＰＮＰトランジスタＱ８のベース部にも漏れ電流
があるが、接合面積が大きいダイオードＤ１の漏れ電流
のほうが大きい。このため、ダイオードＤ１とベース部
の漏れ電流の合計がＰＮＰトランジスタＱ８のベース電
流となり、ＰＮＰトランジスタＱ８にはそのＨｆｅ倍の
電流が流れるが、ダイオードＤ１の漏れ電流のほうが優
勢となる。基板の温度が上昇すると、この漏れ電流によ
る電流が次第に増加し、図２の（II）領域となる。この
領域の場合、トランジスタのＩｃは温度の変化によら
ず、必ずＨｆｅの動作可能領域にあるため、コンパレー
タ回路（Ａ）は安定動作することができる。更に温度が
上昇してＩｃがＨｆｅの右の肩まで来ると、Ｉｃが飽和
状態となって電流の増幅作用がなくなるため、コンパレ
ータ回路（Ａ）供給電流は頭打ちとなり、図２の (III)
領域となる。
る。図２の通常の温度領域（Ｉ）においては、定電流源
（１）とカレントミラートランジスタによって、トラン
ジスタＱ１−ａに定電流が流れる。一方、素子の接合分
離部分には漏れ電流が存在し、ダイオードＤ１の接合部
及び、ＰＮＰトランジスタＱ８のベース部にも漏れ電流
があるが、接合面積が大きいダイオードＤ１の漏れ電流
のほうが大きい。このため、ダイオードＤ１とベース部
の漏れ電流の合計がＰＮＰトランジスタＱ８のベース電
流となり、ＰＮＰトランジスタＱ８にはそのＨｆｅ倍の
電流が流れるが、ダイオードＤ１の漏れ電流のほうが優
勢となる。基板の温度が上昇すると、この漏れ電流によ
る電流が次第に増加し、図２の（II）領域となる。この
領域の場合、トランジスタのＩｃは温度の変化によら
ず、必ずＨｆｅの動作可能領域にあるため、コンパレー
タ回路（Ａ）は安定動作することができる。更に温度が
上昇してＩｃがＨｆｅの右の肩まで来ると、Ｉｃが飽和
状態となって電流の増幅作用がなくなるため、コンパレ
ータ回路（Ａ）供給電流は頭打ちとなり、図２の (III)
領域となる。
【００１７】以上説明してきたように、この実施の形態
５によれば、その構成を、ダイオードＤ１の漏れ電流を
ベース電流とするＰＮＰトランジスタＱ８とカレントミ
ラーの定電流源（１）との並列接続とすることにより、
実施の形態１の効果に加えＩｃがＨｆｅの範囲内である
温度範囲において、バイアス電流を供給できるため、広
い温度範囲における動作が可能である。また、この時、
必要以上に大きなＩｃを流さなくてよいため、消費電流
を抑制することができる。構成が非常に簡単で、厳密な
調整を必要としないため、安価である。また、構成が簡
単なため、小型であるという効果が得られる。
５によれば、その構成を、ダイオードＤ１の漏れ電流を
ベース電流とするＰＮＰトランジスタＱ８とカレントミ
ラーの定電流源（１）との並列接続とすることにより、
実施の形態１の効果に加えＩｃがＨｆｅの範囲内である
温度範囲において、バイアス電流を供給できるため、広
い温度範囲における動作が可能である。また、この時、
必要以上に大きなＩｃを流さなくてよいため、消費電流
を抑制することができる。構成が非常に簡単で、厳密な
調整を必要としないため、安価である。また、構成が簡
単なため、小型であるという効果が得られる。
【００１８】以上、本発明の実施の形態を図面により詳
述してきたが、具体的な構成はこの実施の形態に限られ
るものではなく、本発明の要旨を逸脱しない範囲におけ
る設計の変更等があっても、本発明に含まれる。
述してきたが、具体的な構成はこの実施の形態に限られ
るものではなく、本発明の要旨を逸脱しない範囲におけ
る設計の変更等があっても、本発明に含まれる。
【００１９】
【発明の効果】 以上説明してきたようにこの発明によ
れば、その構成を、半導体基板上の接合分離型素子によ
り構成される差動対を有する半導体回路に電流を供給す
るものであり、前記半導体基板上に設けられた半導体定
電流供給回路において、前記半導体基板上に設けられ、
前記半導体基板の温度が所定の温度を越えると、前記差
動対を有する半導体回路への供給電流を増加する手段を
有することとしたことにより、通常温度領域ではコンパ
レータ回路のバイアス電流を小さくおさえながら、回路
の消費電流を小さくでき、一方、温度が上昇し、基板へ
の漏れ電流が大きくなった場合には、回路のバイアス電
流を増加させることにより、Ｓ／Ｎ比を向上させ、高精
度で高温動作させることができるもので、すなわち、構
成が非常に簡単な手段により、高温時におけるＳ／Ｎ比
の悪化を防止できるという効果が得られる。また、定電
流源と温度依存性のない基準電圧とによって電流を決定
しているので、電圧変動による影響が小さいという効果
が得られる。
れば、その構成を、半導体基板上の接合分離型素子によ
り構成される差動対を有する半導体回路に電流を供給す
るものであり、前記半導体基板上に設けられた半導体定
電流供給回路において、前記半導体基板上に設けられ、
前記半導体基板の温度が所定の温度を越えると、前記差
動対を有する半導体回路への供給電流を増加する手段を
有することとしたことにより、通常温度領域ではコンパ
レータ回路のバイアス電流を小さくおさえながら、回路
の消費電流を小さくでき、一方、温度が上昇し、基板へ
の漏れ電流が大きくなった場合には、回路のバイアス電
流を増加させることにより、Ｓ／Ｎ比を向上させ、高精
度で高温動作させることができるもので、すなわち、構
成が非常に簡単な手段により、高温時におけるＳ／Ｎ比
の悪化を防止できるという効果が得られる。また、定電
流源と温度依存性のない基準電圧とによって電流を決定
しているので、電圧変動による影響が小さいという効果
が得られる。
【図１】本発明の実施の形態１の回路図である。
【図２】本発明の実施の形態１の動作を示す図である。
【図３】本発明の実施の形態２の回路図である。
【図４】本発明の実施の形態３の回路図である。
【図５】本発明の実施の形態４の回路図である。
【図６】本発明の実施の形態５の回路図である。
【図７】バイポーラトランジスタのＨｆｅ温度特性の図
である。
である。
（１） 定電流源 （２） 低電圧源 （３） 温度検出回路 Ａ コンパレータ回路 Ｑ１〜Ｑ８ バイポーラトランジスタ Ｍ１〜Ｍ３ ＭＯＳトランジスタ Ｒ１，Ｒ２ 抵抗（温度係数が異なる） Ｒ３，Ｒ４ 抵抗（温度係数が同一） Ｄ１ 接合ダイオード
Claims (5)
- 【請求項１】 半導体基板上の接合分離型素子により構
成される差動対を有する半導体回路に電流を供給するも
のであり、前記半導体基板上に設けられた半導体定電流
供給回路において、前記半導体基板上に設けられ、前記
半導体基板の温度が所定の温度を越えると、前記差動対
を有する半導体回路への供給電流を増加する手段を有す
ることを特徴とする半導体定電流供給回路。 - 【請求項２】 前記半導体定電流供給回路は、エミッタ
面積が１：ｎ（ｎは１より大きい自然数）のバイポーラ
トランジスタのカレントミラーを並列接続としたもので
あり、前記差動対を有する半導体回路と定電流源の間に
挿入された構成としたことを特徴とする請求項１記載の
半導体定電流供給回路。 - 【請求項３】 前記半導体基板の温度が所定の温度を越
えたことを検出してオン、オフするトランジスタを、前
記エミッタ面積がｎのトランジスタのエミッタまたはコ
レクタまたはベース端子に直列に接続する構成としたこ
とを特徴とする請求項２記載の半導体定電流供給回路。 - 【請求項４】 前記半導体定電流供給回路は、バイポー
ラトランジスタのダーリントン接続とし、前記半導体基
板の温度が所定の温度を越えたことによりオン、オフす
るＭＯＳトランジスタを、前記バイポーラトランジスタ
のエミッタ、ベース端子間に挿入した構成としたことを
特徴とする請求項１記載の半導体定電流供給回路。 - 【請求項５】 前記差動対を有する半導体回路と前記定
電流源との間にカレントミラーを挿入した前記半導体定
電流供給回路において、前記カレントミラーと並列とな
るように、ＰＮＰトランジスタを前記差動対を有する半
導体回路に接続し、前記ＰＮＰトランジスタのベース端
子には、前記ＰＮＰトランジスタのベース面積より大き
な接合面積を有して、且つ、ベース形成工程と同時に形
成されたダイオードを接続したことを特徴とする請求項
１記載の半導体定電流供給回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8086370A JPH09282040A (ja) | 1996-04-09 | 1996-04-09 | 半導体定電流供給回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8086370A JPH09282040A (ja) | 1996-04-09 | 1996-04-09 | 半導体定電流供給回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09282040A true JPH09282040A (ja) | 1997-10-31 |
Family
ID=13885002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8086370A Pending JPH09282040A (ja) | 1996-04-09 | 1996-04-09 | 半導体定電流供給回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09282040A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017117392A (ja) * | 2015-12-25 | 2017-06-29 | Ｓｉｍｐｌｅｘ Ｑｕａｎｔｕｍ株式会社 | 電流源回路 |
-
1996
- 1996-04-09 JP JP8086370A patent/JPH09282040A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017117392A (ja) * | 2015-12-25 | 2017-06-29 | Ｓｉｍｐｌｅｘ Ｑｕａｎｔｕｍ株式会社 | 電流源回路 |
| WO2017110555A1 (ja) * | 2015-12-25 | 2017-06-29 | Ｓｉｍｐｌｅｘ Ｑｕａｎｔｕｍ株式会社 | 電流源回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2760594B2 (ja) | 温度閾値検知回路 | |
| JPH01143510A (ja) | 二端子温度補償式電流源回路 | |
| JPH075225A (ja) | 金属・酸化物・半導体電界効果トランジスタのドレイン電流を監視する回路構造体 | |
| JPS6326895B2 (ja) | ||
| JP3166678B2 (ja) | 半導体集積回路 | |
| US5808507A (en) | Temperature compensated reference voltage source | |
| JP2581492B2 (ja) | 入力バッファ回路 | |
| US9972614B2 (en) | Overheat detection circuit and power supply apparatus | |
| JPH09282040A (ja) | 半導体定電流供給回路 | |
| JP4413225B2 (ja) | 電流ミラー | |
| US6396319B2 (en) | Semiconductor integrated circuit with quick charging/discharging circuit | |
| US20030030128A1 (en) | Transistor configuration for a bandgap circuit | |
| JP2729001B2 (ja) | 基準電圧発生回路 | |
| JPH103321A (ja) | 電流出力回路 | |
| JP2004072681A (ja) | コンパレータ回路およびこの回路を有する半導体集積回路 | |
| JP4163861B2 (ja) | 半導体装置 | |
| US6020731A (en) | Constant voltage output circuit which determines a common base electric potential for first and second bipolar transistors whose bases are connected | |
| JP3400354B2 (ja) | 電流源回路 | |
| JPH10200339A (ja) | 電界効果トランジスタ用バイアス回路 | |
| JP3255226B2 (ja) | 電圧制御増幅器 | |
| JP3664038B2 (ja) | リセット回路 | |
| JP2596151B2 (ja) | 電圧比較器 | |
| JPH0682309B2 (ja) | 基準電圧発生回路 | |
| JP2002351554A (ja) | シリーズレギュレータ回路 | |
| JPH06260925A (ja) | レベルシフト回路 |