JP2017117392A - 電流源回路 - Google Patents
電流源回路 Download PDFInfo
- Publication number
- JP2017117392A JP2017117392A JP2015255084A JP2015255084A JP2017117392A JP 2017117392 A JP2017117392 A JP 2017117392A JP 2015255084 A JP2015255084 A JP 2015255084A JP 2015255084 A JP2015255084 A JP 2015255084A JP 2017117392 A JP2017117392 A JP 2017117392A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- circuit
- collector
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
【解決手段】エミッタに電源電圧が供給される第1及び第2トランジスタと、ダイオード接続され、コレクタが第1トランジスタのコレクタに接続された第3トランジスタと、第3トランジスタとカレントミラー接続され、コレクタが第2トランジスタのコレクタに接続され、エミッタが接地された第4トランジスタと、第3トランジスタのエミッタと接地との間に設けられ、直列に接続された第1及び第2抵抗器と、ベースが第2トランジスタのコレクタに接続され、エミッタが第1及び第2抵抗器の間に接続された第5トランジスタと、を備える。
【選択図】図3
Description
(1−1.オペアンプ10Aの構成)
以下、図面を参照して本発明の一実施形態について説明する。図1は、本発明の一実施形態であるオペアンプ10Aの構成を示す図である。オペアンプ10Aは、例えば、携帯電話等の移動体通信機において、入力された信号を基地局への送信に必要なレベルまで増幅し、増幅信号を出力する。
第1電流源回路100Aは、NPNトランジスタ101(第4トランジスタの一例である。),102(第3トランジスタの一例である。),103(第5トランジスタの一例である。)、PNPトランジスタ104(第2トランジスタの一例である。),105(第6トランジスタの一例である。),106(第1トランジスタの一例である。)及び抵抗器131(第1抵抗器の一例である。)を備える。なお、本明細書では、NPNトランジスタ及びPNPトランジスタを区別せずに、単に「トランジスタ」ともいう。本実施形態におけるトランジスタは、例えば、シリコンバイポーラトランジスタ(BJT:Bipolar junction transistor)である。
次に、第1増幅回路300の構成について説明する。
第1増幅回路300は、PNPトランジスタ301,302、NPNトランジスタ303,304、及びPNPトランジスタ305,306を備える。
第1増幅回路300は、入力電圧(+VIN,−VIN)の差を増幅して、トランジスタ303のコレクタから出力する差動増幅回路である。
第2増幅回路500Aは、PNPトランジスタ501を備える。トランジスタ501は、ベースに出力電流IOUT1が入力され、エミッタに電源電圧VCCが供給され、コレクタが接地されている。
第2電流源回路200Aの構成について説明する。
第2電流源回路200Aは、PNPトランジスタ201,202,203,204、及びNPNトランジスタ205,206,207を備える。
トランジスタ202は、第1電流源回路100Aのトランジスタ105とカレントミラー接続され、コレクタが、第1増幅回路300におけるトランジスタ301のエミッタと接続される。トランジスタ105とトランジスタ202とのサイズ比を1:Nとすると、トランジスタ202には、トランジスタ105に流れる電流I105のN倍の電流I202が流れる。
同様に、トランジスタ203は、第1電流源回路100Aのトランジスタ105とカレントミラー接続され、コレクタが、第1増幅回路300におけるトランジスタ302のエミッタと接続される。トランジスタ105とトランジスタ203とのサイズ比を1:Nとすると、トランジスタ203には、トランジスタ105に流れる電流I105のN倍の電流I203が流れる。また、トランジスタ204は、第1電流源回路100Aのトランジスタ105とカレントミラー接続され、コレクタが、出力回路600Aと接続される。トランジスタ105とトランジスタ204とのサイズ比を1:Nとすると、トランジスタ204には、トランジスタ105に流れる電流I105のN倍の電流I204が流れる。
トランジスタ206は、第1増幅回路300の接地側に設けられており、トランジスタ205とカレントミラー接続され、コレクタが第1増幅回路300におけるトランジスタ303,304のエミッタに接続され、エミッタが接地されている。
トランジスタ207は、第2増幅回路500Aの接地側に設けられており、トランジスタ205とカレントミラー接続され、コレクタが第2増幅回路500Aにおけるトランジスタ501と接続され、エミッタが接地されている。
トランジスタ206,207はトランジスタ205とカレントミラー接続されている。従って、トランジスタ205とトランジスタ206とのサイズ比を1:Nとすると、トランジスタ206には、トランジスタ205に流れるバイアス電流IBIASのN倍の電流I206が流れる。同様に、トランジスタ205とトランジスタ207とのサイズ比を1:Nとすると、トランジスタ207には、トランジスタ205に流れるバイアス電流IBIASのN倍の電流I207が流れる。
これによって、トランジスタ206は、第1増幅回路300に対する電流源として機能し、トランジスタ207は、第2増幅回路500Aに対する電流源として機能する。
トランジスタ301,303のベース・エミッタ間電圧をVbe301,Vbe303、トランジスタ206のコレクタ電圧をVc206とすると、Vc206=VIN+Vbe301−Vbe303≒VINとなる。入力電圧VINが低下して(例えば、VIN=0V)、トランジスタ206のコレクタ電圧も低下し、トランジスタ206のコレクタ・エミッタ間電圧が飽和電圧よりも低くなると、トランジスタ206は飽和動作する。トランジスタ205は、トランジスタ206とベースを共有しているため、トランジスタ206が飽和動作した場合、トランジスタ205におけるベース・エミッタ間電圧が低下する。この結果、トランジスタ205におけるコレクタ電流IBIASが減少する。
出力回路600Aの構成について説明する。
出力回路600Aは、接地側に設けられたNPNトランジスタ601,602,603,604,605、電源電圧VCC側に設けられたPNPトランジスタ611,612,613,614及びキャパシタ651を備えている。出力回路600Aにおけるトランジスタは、シンク出力経路、又はソース出力経路を構成している。
トランジスタ601は、ベースに出力電流IOUT2Bが供給され、コレクタに第2電流源回路200Aにおけるトランジスタ204のコレクタから電流I204が供給され、エミッタが接地される。トランジスタ602は、ベースがトランジスタ601のコレクタと接続され、エミッタが接地される。トランジスタ611は、ダイオード接続され、エミッタに電源電圧VCCが供給され、コレクタがトランジスタ602のコレクタと接続される。トランジスタ612は、トランジスタ611とカレントミラー接続され、エミッタに電源電圧VCCが供給されている。トランジスタ603は、ダイオード接続され、コレクタがトランジスタ612のコレクタと接続され、エミッタが接地される。トランジスタ605は、トランジスタ603とカレントミラー接続され、エミッタが接地され、コレクタが出力端子VOUTに接続する。
トランジスタ604は、ベースに出力電流IOUT2Aが供給され、エミッタが接地される。トランジスタ613は、ダイオード接続され、エミッタに電源電圧VCCが供給され、コレクタがトランジスタ604のコレクタと接続される。トランジスタ614は、トランジスタ613とカレントミラー接続され、エミッタに電源電圧VCCが供給され、コレクタが出力端子VOUTに接続する。
図2は、本発明の他の実施形態であるオペアンプ10Bの構成を示す図である。なお、図1に示したオペアンプ10Aと同等の要素には、同等の符号を付して説明を省略する。
第2増幅回路500Bは、第2増幅回路500Aの構成に加えて、トランジスタ502を備える。トランジスタ502は、PNPトランジスタであり、出力電流IOUT1がベースに供給され、エミッタが電源電圧VCCに接続され、コレクタが第2電流源回路200Bに接続されている。第2増幅回路500Bにおいて、トランジスタ501は、コレクタから出力電流IOUT1を反転増幅した出力電流IOUT2Cを出力する。また、トランジスタ502は、コレクタから出力電流IOUT1を反転増幅した出力電流IOUT3を出力する。
第2電流源回路200Bは、第2電流源回路200Aの構成に加え、トランジスタ208を備えている。トランジスタ208は、トランジスタ205とカレントミラー接続され、コレクタが第2増幅回路500Bにおけるトランジスタ502のコレクタと接続され、エミッタが接地される。
出力回路600Bは、出力回路600Aの構成に加え、トランジスタ606を備えている。トランジスタ606は、ダイオード接続され、コレクタがトランジスタ601のコレクタと接続され、エミッタが接地される。また、出力回路600Bにおいてトランジスタ602はトランジスタ606とカレントミラー接続される。
図3は、本発明の他の実施形態であるオペアンプ10Cの構成を示す図である。なお、図1、2に示したオペアンプ10A、10Bと同等の要素には、同等の符号を付して説明を省略する。
第1電流源回路100Bは、第1電流源回路100Aの構成に加えて、トランジスタ107、抵抗器132(第2抵抗器の一例である。),133(第3抵抗器の一例である。),134を備える。トランジスタ107は、PNPトランジスタである。トランジスタ107は、トランジスタ105とカレントミラー接続され、エミッタが電源電圧に接続され、コレクタが基準電圧VREFに接続される。抵抗器133は、一端がトランジスタ102のコレクタと接続され、他端がトランジスタ102のエミッタと接続される。抵抗器132は、一端が抵抗器131の他端と接続され、他端がトランジスタ101のエミッタと接続され接地される。抵抗器134は、一端がトランジスタ107のコレクタに接続され、他端が接地される。
第2増幅回路500Cは、第2増幅回路500Bの構成に加えて、抵抗器531を備える。抵抗器531は、一端がトランジスタ501のコレクタに接続され、他端がトランジスタ502のコレクタに接続される。
出力回路600Cは、出力回路600Bの構成に加えて、抵抗器631、及びキャパシタ652,653を備える。抵抗器631は、一端がトランジスタ602のベースに接続され、他端がトランジスタ603のベースに接続される。キャパシタ652は、一端がトランジスタ614のベースに接続され、他端がキャパシタ651と出力端子VOUTととの間に接続される。また、キャパシタ653は、一端がトランジスタ605のベースに接続され、他端がキャパシタ651と出力端子VOUTととの間に接続される。
図4は、本発明の他の実施形態であるオペアンプ10Dの構成を示す図である。なお、図1、2、3に示したオペアンプ10A、10B、10Cと同等の要素には、同等の符号を付して説明を省略する。
(5−1.入力電圧低下時における動作特性に関するシミュレーション)
図5〜8は、本実施形態に係るオペアンプ10Cにおけるシミュレーション結果を示す図である。なお、図5〜8におけるシミュレーションを行った回路において用いられたトランジスタのベース・エミッタ間電圧は約0.6Vであり、コレクタ・エミッタ間の飽和電圧は約0.1Vである。また、回路における動作電流(静止時)は約60μAとした。
・電源電圧VCC 0.8V
・接地電圧VEE −0.2V
・入力電圧VIN 0〜0.1V (三角形状ランプ波 0.2Hz)
・出力端子VOUTに接続される負荷抵抗値 1MΩ
・閉回路における電圧ゲイン 1倍(0dB)
・電源電圧VCC 0.8V
・接地電圧VEE 0V
・入力電圧VIN 0〜80mV (三角形状ランプ波 0.2Hz)
・出力端子VOUTに接続する負荷抵抗値 1MΩ
・閉回路における電圧ゲイン 10倍(20dB)
出力振幅を、ほぼ電源電圧(約0.8V)まで増幅(RAIL-to-RAIL-output)させた時の入力信号対出力信号の直線性を比較している。
・電源電圧VCC 0.8V
・接地電圧VEE 0V
・入力電圧VIN 0〜8mV (三角形状ランプ波 0.2Hz)
・出力端子VOUTに接続する負荷抵抗値 1MΩ
・閉回路におけるゲイン 100倍(40dB)
・0.8V(DC)の電源電圧VCCによる単電源動作
・出力電圧Vout 0.4V(DC)
(変更した条件)
・一点鎖線のグラフにおいては、入力電圧を100mVとし、閉回路ゲインを4倍とした。
・実線のグラフにおいては、入力電圧を10mVとし、閉回路ゲインを40倍とした。
・点線のグラフにおいては、入力電圧を1mVとし、閉回路ゲインを400倍とした。
このように、図5〜図8のシミュレーションは、入力対出力の直線性の検証と、動作を補償する開回路ゲインの検証との両面を通じ、トランジスタ206の飽和動作発生時における、その低入力電圧動作が可能であることを証明する(裏付ける)ことを目的としている。
図9A〜図9Cを参照して、トランジスタ103のエミッタと抵抗器132との接続関係と、第1電流源回路100Bにおける負性抵抗特性との関係について説明する。図9A〜図9Cは、第1電流源回路100Bにおける、電圧と電流との関係を示すグラフである。各グラフにおいて、横軸は電圧値を縦軸は電流値を表している。なお、第1電流源回路100Bにおける、図9A〜図9Cの特性取得にあたっては、第1電流源回路100Bにおけるトランジスタ104,105,106、の各エミッタ電流を合計した電流値が100μA(後述する図9Bの特性)となるように、抵抗器131,132、の抵抗値を調整している。これは電流を100μAとすることにより、図9A〜図9Cの特性差をより解り易く示すためである。
図9Bは、トランジスタ103のエミッタが、抵抗器132と抵抗器131との接続箇所に接続された場合における、第1電流源回路100Bの電圧と電流との関係を示すグラフである。図9Bのグラフから、この場合、第1電流源回路100Bは負性抵抗特性を有しないことが分かる。
図9Cは、トランジスタ103のエミッタが、抵抗器131の電源電圧VCC側に接続された場合における、第1電流源回路100Bの電圧と電流との関係を示すグラフである。図9Cのグラフから、この場合、第1電流源回路100Bは正性抵抗特性を有することが分かる。
100 第1電流源回路
101,102,103,104,105,106,107 トランジスタ
131,132,133,134 抵抗器
200 第2電流源回路
201,202,203,204,205,206,207 トランジスタ
300 第1増幅回路
301,302,303,304,305,306, トランジスタ
500 第2増幅回路
501,502 トランジスタ
531、532 抵抗器
600 出力回路
601,602,603,604,605,606 トランジスタ
611,612,613,614 トランジスタ
631 抵抗器
651,652,653 キャパシタ
Claims (3)
- エミッタに電源電圧が供給される第1及び第2トランジスタと、
ダイオード接続され、コレクタが前記第1トランジスタのコレクタに接続された第3トランジスタと、
前記第3トランジスタとカレントミラー接続され、コレクタが前記第2トランジスタのコレクタに接続され、エミッタが接地された第4トランジスタと、
前記第3トランジスタのエミッタと接地との間に設けられ、直列に接続された第1及び第2抵抗器と、
ベースが前記第2トランジスタのコレクタに接続され、エミッタが前記第1及び第2抵抗器の間に接続された第5トランジスタと、
を備える、
電流源回路。 - 一端が前記第3トランジスタのコレクタに接続され、他端が前記第3トランジスタのエミッタに接続された第3抵抗器をさらに備える、
請求項1に記載の電流源回路。 - 前記電流源回路は、
ダイオード接続され、エミッタに前記電源電圧が供給され、コレクタが前記第5トランジスタのコレクタに接続された第6トランジスタを、さらに備え、
前記第1及び第2トランジスタは、前記第6トランジスタとカレントミラー接続された、
請求項1または2に記載の電流源回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015255084A JP6588820B2 (ja) | 2015-12-25 | 2015-12-25 | 電流源回路 |
PCT/JP2016/086909 WO2017110555A1 (ja) | 2015-12-25 | 2016-12-12 | 電流源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015255084A JP6588820B2 (ja) | 2015-12-25 | 2015-12-25 | 電流源回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017117392A true JP2017117392A (ja) | 2017-06-29 |
JP6588820B2 JP6588820B2 (ja) | 2019-10-09 |
Family
ID=59090247
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015255084A Active JP6588820B2 (ja) | 2015-12-25 | 2015-12-25 | 電流源回路 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6588820B2 (ja) |
WO (1) | WO2017110555A1 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09282040A (ja) * | 1996-04-09 | 1997-10-31 | Nissan Motor Co Ltd | 半導体定電流供給回路 |
JP2009093483A (ja) * | 2007-10-10 | 2009-04-30 | Kobe Univ | 温度補償バイアス回路 |
JP2012048709A (ja) * | 2010-07-30 | 2012-03-08 | Handotai Rikougaku Kenkyu Center:Kk | 基準電流源回路 |
-
2015
- 2015-12-25 JP JP2015255084A patent/JP6588820B2/ja active Active
-
2016
- 2016-12-12 WO PCT/JP2016/086909 patent/WO2017110555A1/ja active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09282040A (ja) * | 1996-04-09 | 1997-10-31 | Nissan Motor Co Ltd | 半導体定電流供給回路 |
JP2009093483A (ja) * | 2007-10-10 | 2009-04-30 | Kobe Univ | 温度補償バイアス回路 |
JP2012048709A (ja) * | 2010-07-30 | 2012-03-08 | Handotai Rikougaku Kenkyu Center:Kk | 基準電流源回路 |
Also Published As
Publication number | Publication date |
---|---|
JP6588820B2 (ja) | 2019-10-09 |
WO2017110555A1 (ja) | 2017-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110716602B (zh) | 用于电压调节器的极点-零点跟踪补偿网络 | |
TWI413881B (zh) | 線性穩壓器及其電流感測電路 | |
CN102375465B (zh) | 线性稳压器及其电流感测电路 | |
US8866554B2 (en) | Translinear slew boost circuit for operational amplifier | |
US7683715B2 (en) | Feedback biasing technique for a stage of an amplifier that uses a feedback control loop having low gain | |
JP6588820B2 (ja) | 電流源回路 | |
US7948319B2 (en) | Current-mirroring systems and methods | |
CN113452333B (zh) | 差分放大器和激光器驱动电路 | |
JP6660733B2 (ja) | 増幅器 | |
WO2014200027A1 (ja) | 電圧発生回路 | |
CN113411055B (zh) | 偏置电流控制装置、射频放大器、电子设备及芯片 | |
JP5799826B2 (ja) | ボルテージレギュレータ | |
CN110808718A (zh) | 一种高稳定性的射频功率放大器 | |
JP7282352B2 (ja) | 差動増幅回路 | |
WO2017110102A1 (ja) | 低電圧動作回路 | |
JP2017022685A (ja) | 電力増幅モジュール | |
JP6969884B2 (ja) | 電流検出アンプ | |
JP5925357B1 (ja) | 温度補償回路 | |
JP7192075B2 (ja) | 電流検出アンプ | |
JP5199222B2 (ja) | 演算増幅器および演算増幅装置 | |
JP5108559B2 (ja) | バッファ回路とそれを用いた受光回路 | |
JP7306218B2 (ja) | 利得可変差動増幅回路 | |
JP7081886B2 (ja) | 半導体装置 | |
EP1094598B1 (en) | Frequency compensation of an amplifier | |
JP5942175B1 (ja) | 電流源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190904 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190913 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6588820 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |