JP2009093483A - 温度補償バイアス回路 - Google Patents
温度補償バイアス回路 Download PDFInfo
- Publication number
- JP2009093483A JP2009093483A JP2007264523A JP2007264523A JP2009093483A JP 2009093483 A JP2009093483 A JP 2009093483A JP 2007264523 A JP2007264523 A JP 2007264523A JP 2007264523 A JP2007264523 A JP 2007264523A JP 2009093483 A JP2009093483 A JP 2009093483A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- nmos transistor
- nmos
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
【課題】センサノードにおける待機時の低消費電力化を図るべく、クロック生成回路に用いられるバイアス回路の低消費電力化及び温度・電圧変動特性の改善を目的とする。
【解決手段】本バイアス回路は、カレントミラー型構造の第1と第2のPMOSトランジスタと、カレントミラー型構造の第3と第4のNMOSトランジスタと、第4のNMOSトランジスタと接地電圧間に接続された抵抗Rsにより構成されるリファレンス回路において、ドレインが第4のNMOSトランジスタと抵抗Rsの間のノードと連結され、かつ、ソース及びゲートが電源電圧に連結された第5のPMOSトランジスタを備える。この第5のPMOSトランジスタのリーク電流を用いて第4のNMOSトランジスタのゲート・ソース間電圧を制御する。このバイアス回路を水晶発振回路などのクロック生成回路の電流源とすることで、精度の高いクロックを低電力で生成することができる。
【選択図】図2
【解決手段】本バイアス回路は、カレントミラー型構造の第1と第2のPMOSトランジスタと、カレントミラー型構造の第3と第4のNMOSトランジスタと、第4のNMOSトランジスタと接地電圧間に接続された抵抗Rsにより構成されるリファレンス回路において、ドレインが第4のNMOSトランジスタと抵抗Rsの間のノードと連結され、かつ、ソース及びゲートが電源電圧に連結された第5のPMOSトランジスタを備える。この第5のPMOSトランジスタのリーク電流を用いて第4のNMOSトランジスタのゲート・ソース間電圧を制御する。このバイアス回路を水晶発振回路などのクロック生成回路の電流源とすることで、精度の高いクロックを低電力で生成することができる。
【選択図】図2
Description
本発明は、センサノードにおける待機時の電力削減(ライフタイムの長期化)を図るべく、クロック生成回路等を温度・電圧変動に対して強い耐性を持たせる技術で、具体的には温度・電圧変動耐性を有するバイアス回路に関するものである。
近年注目されている無線センサネットワーク(Wireless sensor network;WSN)は、センシング機能を有するセンサノードを無線通信によってネットワーク化したものである。無線センサネットワークは、各センサノードで環境情報を取得し、マルチホップで基地局にデータを収集することが可能なため、河川や森林のリモートセンシング,防犯センシング,農場監視システム,工場生産管理システムなど様々なアプリケーションが考えられている。しかしながら、各センサノードは通常バッテリで動作することから、センサノードの数が膨大な数(数万から数百万個)に及ぶようなシステムや、広大な敷地や立ち入りの困難な場所にセンサノードを設置し使用するシステムでは、バッテリ交換作業が大きな課題となっている。このため、各センサノードのバッテリ交換の回数を削減し(バッテリ交換の極小化を図り)、システム全体の可用時間の長期化(ライフタイムの拡大)を図ることが、センサネットワークの実用化に向けての技術課題となっている。
各センサノードにおける消費電力は、無線データ通信に関わる部分が支配的となっている。センサノードにおいて無線データ通信に関わる部分は、RF(Radio Frequency)回路である。このRF回路の送信器および受信器の起動/停止を制御するのが、MAC(Media Access Control)層であり、低消費電力指向のMAC層の開発が要望されている。
このMAC層の低消費電力化のためには、パケットを受信しないにもかかわらず受信器を起動させるアイドルリスニングにより浪費されるエネルギーを削減することが有効である。
この低消費電力化のMAC層として、周期起動型MACが知られている。周期起動型MACでは、パケット受信のため各ノードはある起動周期(Wake-up Period)で一定の起動期間(Wake-up Duration) だけ受信モードに入ることとしており、起動周期に対する起動期間の割合であるデューティサイクル比を小さくすることで、周期起動型MACはアイドルリスニングに起因する消費電力を小さくしている。しかし、センサノードの電力量に制限があり、各センサノードが定期的に起動状態(アクティブ状態)と待機状態(スリープ状態)を繰り返す間欠動作を行っている状況で、センサノード間でのデータ送受信するために必要となる起動状態の時間と、コントロールパケット(プリアンブル)の送信時間を制御して、センサノードの消費電力量を低く抑える必要がある。
このMAC層の低消費電力化のためには、パケットを受信しないにもかかわらず受信器を起動させるアイドルリスニングにより浪費されるエネルギーを削減することが有効である。
この低消費電力化のMAC層として、周期起動型MACが知られている。周期起動型MACでは、パケット受信のため各ノードはある起動周期(Wake-up Period)で一定の起動期間(Wake-up Duration) だけ受信モードに入ることとしており、起動周期に対する起動期間の割合であるデューティサイクル比を小さくすることで、周期起動型MACはアイドルリスニングに起因する消費電力を小さくしている。しかし、センサノードの電力量に制限があり、各センサノードが定期的に起動状態(アクティブ状態)と待機状態(スリープ状態)を繰り返す間欠動作を行っている状況で、センサノード間でのデータ送受信するために必要となる起動状態の時間と、コントロールパケット(プリアンブル)の送信時間を制御して、センサノードの消費電力量を低く抑える必要がある。
上述の状況を鑑み、発明者らは、センサノード間でのデータ送受信するために必要となる起動時間と、プリアンブルの送信時間を制御して、センサノードの消費電力量を低く抑えるセンサノードを既に提案している(特許文献1)。これらのセンサノードでは、ノード間でのデータ送受信の同期は、長波帯標準電波信号を用いた時刻同期により実現し、また、起動時間とプリアンブルの送信時間のスケジューリングに水晶発振回路を用いた精度の高いクロック発生回路を利用している。図6にセンサノードの全体ブロック図を示す。
ここでクロック発生回路は、センサノードの休止状態でも常に動作していることから超低消費電力であることが要求される。このようなクロックの提供には通常、低周波数な水晶発振回路が用いられる。これは水晶発振回路が非常に高いQ値を持ち、10−6オーダーの安定な発振が可能であるためである。また同時に、低周波数なものほど発振に必要な電力を小さくできる利点もある。このような水晶発振回路は従来から時計メーカーなど各社がさまざまな形態で研究開発・販売しているが、センサノードからの要求を満たすような極低電圧・低消費電力で動作するものは少ない。
発明者らが既に提案しているセンサノード、すなわち、センサノード間でのデータ送受信するために必要となる起動時間とプリアンブルの送信時間を制御してセンサノードの消費電力量を低く抑えるセンサノードの場合、デューティサイクル比は約0.1%程度でありその殆どを待機時間が占めている。センサノードにおいて待機時に動作しているのは時間カウントのための水晶発振回路とカウンタ回路である。センサノードの消費電力量を低く抑えるためには、水晶発振回路は超低消費電力で動作しなければならない。そこで、水晶発振回路については、超低電圧で最適設計を行い、広い温度範囲で安定に動作させ、待機時に動作している水晶発振回路の低消費電力化を図る必要がある。
また、バッテリ残量の変化による供給電圧のバラツキや周囲温度の変化などに起因して、クロック周波数のバラツキが生じてしまうという問題がある。かかる環境変化によるクロック周波数のバラツキは、水晶振動子自体やバイアス回路自体が温度特性を持っていることから生じるものである。このクロック周波数のバラツキが要因となって、センサノード間の同期通信のエラーを誘発し、同期通信エラーによるデータ再送が増加し消費電力が増加してしまい、電力削減の妨げとなっている。
従って、環境変化によるクロック周波数のバラツキを無くしクロックの安定化を図るべく、クロック生成回路に温度・電源電圧変動に対して強い耐性を持たせる設計を行うことを目指し、バイアス回路自体の温度特性の改善を図ることが必要である。
従って、環境変化によるクロック周波数のバラツキを無くしクロックの安定化を図るべく、クロック生成回路に温度・電源電圧変動に対して強い耐性を持たせる設計を行うことを目指し、バイアス回路自体の温度特性の改善を図ることが必要である。
ここで、バッテリ残量の変化による供給電圧のバラツキや周囲温度の変化などに起因するクロック周波数のバラツキが無く、一定電流を負荷に供給するCMOS定電流リファレンス回路が知られている(特許文献2)。
図7に、CMOS定電流リファレンス回路図を示す(特許文献2における図2)。この回路では、定電流発生部110において、電源電圧Vddの変化に対して一定のバイアス電流を出力するが温度変化には補償されないといった点を、自己補償回路部MP9を設けることにより温度変化に対しても一定電流を発生されるようにしたものである。しかし、この温度補償を行うMP9のCMOSトランジスタが線形領域であるため、MP9のパスに大きな電流が流れてしまい低消費電力化を図ることができないといった問題がある。
図7に、CMOS定電流リファレンス回路図を示す(特許文献2における図2)。この回路では、定電流発生部110において、電源電圧Vddの変化に対して一定のバイアス電流を出力するが温度変化には補償されないといった点を、自己補償回路部MP9を設けることにより温度変化に対しても一定電流を発生されるようにしたものである。しかし、この温度補償を行うMP9のCMOSトランジスタが線形領域であるため、MP9のパスに大きな電流が流れてしまい低消費電力化を図ることができないといった問題がある。
本発明は、上記問題点に鑑みなされたもので、センサノードにおける待機時の低消費電力化を図るべく、クロック生成回路に用いられるバイアス回路の低消費電力化・温度・電圧変動特性の改善を目的とする。
上記課題を解決すべく、本発明の温度補償バイアス回路は、カレントミラー型構造の第1と第2のPMOSトランジスタと、カレントミラー型構造の第3と第4のNMOSトランジスタと、第4のNMOSトランジスタと接地電圧間に接続された抵抗Rsにより構成されるリファレンス回路において、カットオフ領域のトランジスタを用いて第4のNMOSトランジスタのゲート・ソース間電圧を制御することを特徴とする。
かかる構成により、従来の水晶発振回路に使われる温度補償型バイアス回路と比較し,バイアス回路の低消費電力化が可能となり、待機時に動作している水晶発振回路の低消費電力化を図ることができる。
カレントミラー型構造の第1と第2のPMOSトランジスタと、カレントミラー型構造の第3と第4のNMOSトランジスタと、第4のNMOSトランジスタと接地電圧間に接続された抵抗Rsにより構成されるリファレンス回路において、ドレインが第4のNMOSトランジスタと抵抗Rsの間のノードと連結され、かつ、ソース及びゲートが電源電圧に連結された第5のPMOSトランジスタを備え、第5のPMOSトランジスタのリーク電流を用いて第4のNMOSトランジスタのゲート・ソース間電圧を制御することを特徴とする。
かかる構成により、水晶発振回路に使われるバイアス回路の低消費電力化が可能となり、待機時に動作している水晶発振回路の低消費電力化を図ることができる。また、温度・電圧変動特性が改善される。
本発明の温度補償バイアス回路では、ソース及びゲートが電源電圧に連結された第5のPMOSトランジスタは、常にOFFしている。この遮断領域のトランジスタを用いて、上述したCMOS定電流リファレンス回路における自己補償回路部MP9よりも、更に低消費電力な温度補償回路を実現しているのである。
すなわち、自己補償回路部MP9では、補償を行うトランジスタが線形領域でありMP9のパスに大きな電流が流れるのに対し、本発明における第5のPMOSトランジスタは遮断領域のトランジスタであり、低消費電力化と温度補償を両立しているのである。
ここで、第5のPMOSトランジスタは、上述の如く、常にOFFしており、自身のリーク電流で温度補償を行っている。これは、OFFしているトランジスタのリーク電流は温度と共に増加するといった特性を利用している。
すなわち、温度が上昇すれば、第5のPMOSトランジスタのリーク電流も増加する。このリーク電流は第5のPMOSトランジスタのドレインから抵抗Rsに流れる。これによって、第4のNMOSトランジスタと抵抗Rsの間のノードの電位が上昇し、その結果第2のPMOSトランジスタと第4のNMOSトランジスタとの間のノードの電位も上昇する。温度の上昇と共に、電源電圧から第2のPMOSトランジスタに流れる電流も増加するのであるが、上述の如く第2のPMOSトランジスタと第4のNMOSトランジスタとの間のノードの電位が上昇するため、電源電圧から第2のPMOSトランジスタに流れる電流は抑えられる方向に働くことになる。
上記の如く、本発明の温度補償バイアス回路は、第5のPMOSトランジスタにより、低消費電力化と温度補償を両立することができる。
すなわち、温度が上昇すれば、第5のPMOSトランジスタのリーク電流も増加する。このリーク電流は第5のPMOSトランジスタのドレインから抵抗Rsに流れる。これによって、第4のNMOSトランジスタと抵抗Rsの間のノードの電位が上昇し、その結果第2のPMOSトランジスタと第4のNMOSトランジスタとの間のノードの電位も上昇する。温度の上昇と共に、電源電圧から第2のPMOSトランジスタに流れる電流も増加するのであるが、上述の如く第2のPMOSトランジスタと第4のNMOSトランジスタとの間のノードの電位が上昇するため、電源電圧から第2のPMOSトランジスタに流れる電流は抑えられる方向に働くことになる。
上記の如く、本発明の温度補償バイアス回路は、第5のPMOSトランジスタにより、低消費電力化と温度補償を両立することができる。
また好適には、上記の本発明の温度補償バイアス回路において、第1と第2のPMOSトランジスタのゲートと第3と第4のNMOSトランジスタのゲートの間にNMOS若しくはPMOSトランジスタを配設させたスタートアップ回路を備える。
スタートアップ回路を設ける理由は、カレントミラー型構造の第1と第2のPMOSトランジスタと、カレントミラー型構造の第3と第4のNMOSトランジスタと、第4のNMOSトランジスタと接地電圧間に接続された抵抗Rsにより構成されるリファレンス回路においては、正常なバイアス点以外にも安定なバイアス点が存在する(双安定である)からである。
本発明の温度補償バイアス回路によれば、低消費電力と温度・電圧補償を両立することができ、常時動作しているクロック生成回路の低消費電力化と温度・電圧変動耐性を実現し、特に、センサノードにおける待機時の低消費電力化を図ることができるといった効果がある。
以下、本発明の実施例について、図面を参照しながら詳細に説明していく。ただし、本発明の範囲は、以下の実施例や図示例に限定されるものではなく、幾多の変更及び変形が可能である。
実施例1の温度補償バイアス回路図を図1に示す。実施例1の温度補償バイアス回路は、カレントミラー型構造の第1と第2のPMOSトランジスタ(1,2)と、カレントミラー型構造の第3と第4のNMOSトランジスタ(3,4)と、第4のNMOSトランジスタ4と接地電圧間に接続された抵抗Rs6により構成されるリファレンス回路10において、ドレインが第4のNMOSトランジスタ4と抵抗Rs6の間のノードNr7と連結され、かつ、ソース及びゲートが電源電圧に連結された第5のPMOSトランジスタ5を備え、第5のPMOSトランジスタ5のリーク電流を用いて第4のNMOSトランジスタ4のゲート・ソース間電圧を制御するものである。
ここで、リファレンス回路10は、第1のPMOSトランジスタ1及び第2のPMOSトランジスタ2と、第3のNMOSトランジスタ3及び第4のNMOSトランジスタ4と、抵抗Rs6より構成される。第2のPMOSトランジスタ2と第4のNMOSトランジスタ4のドレインを接続し、第4のNMOSトランジスタ4のソースに抵抗Rs6を接続した直列回路と、第1のPMOSトランジスタ1と第3のNMOSトランジスタ3のドレインを接続した直列回路を、電源電圧Vddと接地電圧の間に並列に接続している。第1のPMOSトランジスタ1と第2のPMOSトランジスタ2のゲートは互いに接続され、さらに第2のPMOSトランジスタ2のゲートとドレインが接続される。第3のNMOSトランジスタ3と第4のNMOSトランジスタ4のゲートも互いに接続され、さらに第3のNMOSトランジスタ3のゲートとドレインが接続される。
上記のリファレンス回路10の電源電圧変動耐性の原理について説明する。
先ず、電源電圧Vddに対する感度をなくすためには、すべてのMOSトランジスタを飽和領域で動作させ、MOSトランジスタのドレイン−ソース間の電圧変化に対する感度をなくせばよい。これにはセルフバイアスすることが効果的である。つまり、電流Ioutが電源電圧Vddに依存しないのであれば、電流Irefは電流Ioutのコピーと成り得るという考えである。
図1のリファレンス回路10は、第3のNMOSトランジスタ3の電流を第4のNMOSトランジスタ4がコピーし、第2のPMOSトランジスタ2の電流を第1のPMOSトランジスタ1がコピーする構造になっている。このためすべてのMOSトランジスタが飽和領域で動作しており、電流Ioutは電流Irefに追従することになる。
先ず、電源電圧Vddに対する感度をなくすためには、すべてのMOSトランジスタを飽和領域で動作させ、MOSトランジスタのドレイン−ソース間の電圧変化に対する感度をなくせばよい。これにはセルフバイアスすることが効果的である。つまり、電流Ioutが電源電圧Vddに依存しないのであれば、電流Irefは電流Ioutのコピーと成り得るという考えである。
図1のリファレンス回路10は、第3のNMOSトランジスタ3の電流を第4のNMOSトランジスタ4がコピーし、第2のPMOSトランジスタ2の電流を第1のPMOSトランジスタ1がコピーする構造になっている。このためすべてのMOSトランジスタが飽和領域で動作しており、電流Ioutは電流Irefに追従することになる。
特に、チャネル長変調係数λが0であれば、このリファレンス回路10は下記式で支配され、任意の電流を設定できる。なお、一義的に電流を決めるために、抵抗Rs6を付加し制約を回路に加えている。
(数1)
Iout=K・Iref(Kは定数)
Iout=K・Iref(Kは定数)
リファレンス回路10に流れる電流Ioutは、下記式で表され、温度上昇と共に移動度μは減少することから、電流Ioutは温度と共に増加するのである。ここで、μは移動度、Coxは単位面積あたりのゲートの容量、Wはゲート幅、Lはゲート長を表している。
上述のように、図1のリファレンス回路10は、電源電圧Vddが変化しても一定の電流Ioutを発生する。しかしながら、上述したようにリファレンス回路10に流れる電流Ioutは温度変化には補償されない。
図1に示すように、本発明におけるバイアス回路では、リファレンス回路10に、温度補償用の第5のPMOSトランジスタ5を設けている。この第5のPMOSトランジスタ5は、ドレインが第4のNMOSトランジスタ4と抵抗Rs6の間のノードNr7と連結され、ソース及びゲートが電源電圧に連結されている。そして、第5のPMOSトランジスタ5のリーク電流を用いて第4のNMOSトランジスタ4のゲート・ソース間電圧を制御するのである。
この第5のPMOSトランジスタ5について、その動作とそれに伴う影響を説明する。第5のPMOSランジスタ5は常にOFFしており、自身のリーク電流で温度補償を行っている。これはOFFしている第5のPMOSトランジスタ5のリーク電流は温度とともに増加するという特性を利用している。
図1に示すように、本発明におけるバイアス回路では、リファレンス回路10に、温度補償用の第5のPMOSトランジスタ5を設けている。この第5のPMOSトランジスタ5は、ドレインが第4のNMOSトランジスタ4と抵抗Rs6の間のノードNr7と連結され、ソース及びゲートが電源電圧に連結されている。そして、第5のPMOSトランジスタ5のリーク電流を用いて第4のNMOSトランジスタ4のゲート・ソース間電圧を制御するのである。
この第5のPMOSトランジスタ5について、その動作とそれに伴う影響を説明する。第5のPMOSランジスタ5は常にOFFしており、自身のリーク電流で温度補償を行っている。これはOFFしている第5のPMOSトランジスタ5のリーク電流は温度とともに増加するという特性を利用している。
先ず、温度上昇の場合の回路動作について図2を用いて説明する。
1)温度上昇と共に、第2のPMOSトランジスタ2のソース電流Iref_pが増加する。
2)温度上昇と共に、第5のPMOSトランジスタ5のリーク電流が増加する。(後述の数式3を参照。)
3)リーク電流が抵抗Rs6に流れる。
4)リーク電流が抵抗Rs6に流れることによってノードNr7の電位Vrが上昇する。
5)電位Vrが上昇するに伴い、電位Vref_pも上昇する。
6)電位Vref_pが上昇するため、Iref_pは抑えられる方向に働く。
7)なお、第4のNMOSトランジスタ4は飽和領域で動作しており、ドレイン−ソース間の電圧変化に鈍感であるため、Vref_pの増加は第2のPMOSトランジスタ2に直接の効果を及ぼすことになる。
1)温度上昇と共に、第2のPMOSトランジスタ2のソース電流Iref_pが増加する。
2)温度上昇と共に、第5のPMOSトランジスタ5のリーク電流が増加する。(後述の数式3を参照。)
3)リーク電流が抵抗Rs6に流れる。
4)リーク電流が抵抗Rs6に流れることによってノードNr7の電位Vrが上昇する。
5)電位Vrが上昇するに伴い、電位Vref_pも上昇する。
6)電位Vref_pが上昇するため、Iref_pは抑えられる方向に働く。
7)なお、第4のNMOSトランジスタ4は飽和領域で動作しており、ドレイン−ソース間の電圧変化に鈍感であるため、Vref_pの増加は第2のPMOSトランジスタ2に直接の効果を及ぼすことになる。
次に、温度が下降した場合の回路動作について図3を用いて説明する。
1)温度下降と共に、第2のPMOSトランジスタ2のソース電流Iref_pが減少する。
2)温度下降と共に、第5のPMOSトランジスタ5のリーク電流が減少する。(後述の数式3を参照。)
3)抵抗Rs6に流れるリーク電流が減少する。
4)抵抗Rs6に流れるリーク電流が減少することによってノードNr7の電位Vrが下降する。
5)電位Vrが下降するに伴い、電位Vref_pも下降する。
6)電位Vref_pが下降するため、Iref_pは増加する方向に働く。
7)なお、第4のNMOSトランジスタ4は飽和領域で動作しており、ドレイン−ソース間の電圧変化に鈍感であるため、Vref_pの増加は第2のPMOSトランジスタ2に直接の効果を及ぼすことになる。
1)温度下降と共に、第2のPMOSトランジスタ2のソース電流Iref_pが減少する。
2)温度下降と共に、第5のPMOSトランジスタ5のリーク電流が減少する。(後述の数式3を参照。)
3)抵抗Rs6に流れるリーク電流が減少する。
4)抵抗Rs6に流れるリーク電流が減少することによってノードNr7の電位Vrが下降する。
5)電位Vrが下降するに伴い、電位Vref_pも下降する。
6)電位Vref_pが下降するため、Iref_pは増加する方向に働く。
7)なお、第4のNMOSトランジスタ4は飽和領域で動作しており、ドレイン−ソース間の電圧変化に鈍感であるため、Vref_pの増加は第2のPMOSトランジスタ2に直接の効果を及ぼすことになる。
ここで、リーク電流Ileakは下記式で表され、温度上昇と共に増加することがわかる。ここで、Kleakは定数、Vthはトランジスタの閾値電圧、Sはサブスレッショルドスウィング、T0は常温を表している。
以上説明したように、実施例1の温度補償バイアス回路は、リファレンス回路10に第5のPMOSトランジスタ5を設け、そのリーク電流を用いて第4のNMOSトランジスタ4のゲート・ソース間電圧を制御することで温度補償を行うのである。
図4に、実施例1の温度補償バイアス回路における温度・電圧変動に対するバイアス特性を示す。電源電圧Vddは0.4〜1.6(V)、温度−40〜+80(℃)の範囲の特性を示している。図4はDC特性についての温度補償の有無比較したものである。図4(b)から温度補償の有る場合(第5のPMOSトランジスタ5を設けている場合)は、温度補償が無い場合(第5のPMOSトランジスタ5を設けていない場合)と比べて、電流のバラツキが約57%削減されている。
なお、実施例1の温度補償バイアス回路における各MOSトランジスタのパラメータは、次の通りである。第5のPMOSトランジスタのW/Lは、他のトランジスタと比べて大きくしている。これは、温度によるリーク電流の増加によってバイアス電流を補償することを考慮してパラメータの設計したものである。
1)第1のPMOSトランジスタ;W/L=2u/4u
2)第2のPMOSトランジスタ;W/L=2u/4u
3)第3のNMOSトランジスタ;W/L=2u/4u
4)第4のNMOSトランジスタ;W/L=3u/4u
5)第5のPMOSトランジスタ;W/L=5u/0.25u
6)抵抗Rs;127.5KΩ
1)第1のPMOSトランジスタ;W/L=2u/4u
2)第2のPMOSトランジスタ;W/L=2u/4u
3)第3のNMOSトランジスタ;W/L=2u/4u
4)第4のNMOSトランジスタ;W/L=3u/4u
5)第5のPMOSトランジスタ;W/L=5u/0.25u
6)抵抗Rs;127.5KΩ
次に、スタートアップ回路を設けた温度補償バイアス回路図を図5に示す。
実施例1の温度補償バイアス回路図に、第6のNMOSトランジスタ8が更に設けられている。具体的には、第1と第2のPMOSトランジスタのゲートと第3と第4のNMOSトランジスタのゲートの間に第6のNMOSトランジスタ8を配設させる。
ここで、第6のNMOSトランジスタ8のゲート電圧に与える入力電圧は、パルス入力とすることが好適である。パルス入力とすることで、電源電圧変動に伴う第6のNMOSトランジスタ8のゲート−ソース間電圧の変動による飽和電流の変化を少なくすることができる。
実施例1の温度補償バイアス回路図に、第6のNMOSトランジスタ8が更に設けられている。具体的には、第1と第2のPMOSトランジスタのゲートと第3と第4のNMOSトランジスタのゲートの間に第6のNMOSトランジスタ8を配設させる。
ここで、第6のNMOSトランジスタ8のゲート電圧に与える入力電圧は、パルス入力とすることが好適である。パルス入力とすることで、電源電圧変動に伴う第6のNMOSトランジスタ8のゲート−ソース間電圧の変動による飽和電流の変化を少なくすることができる。
本発明の温度補償バイアス回路は、nAオーダーが必要とされる電流源に有用であり、特にセンサノードにおいて常時動作しているクロック生成回路のバイアス回路に好適に利用可能である。
1 第1のPMOSトランジスタ
2 第2のPMOSトランジスタ
3 第3のNMOSトランジスタ
4 第4のNMOSトランジスタ
5 第5のPMOSトランジスタ
6 抵抗Rs
7 ノードNr
8 第6のNMOSトランジスタ
10 リファレンス回路
20 スタートアップ回路
61 センサノード基板
62 温度補償バイアス回路
63 水晶発振回路部
64 電波時計IC
65 長波帯標準電波信号受信アンテナ
66 電源電圧
67 DC−DCコンバータ
110 定電流発生部
120 定電流出力部
Vdd、VDD 電源電圧
MN5 スターティング回路部
MN6、MN7 NMOSトランジスタ
MP6、MP7、MP8 PMOSトランジスタ
MP9 自己補償回路部
Nd5、Nd6、Nd7 ノード
2 第2のPMOSトランジスタ
3 第3のNMOSトランジスタ
4 第4のNMOSトランジスタ
5 第5のPMOSトランジスタ
6 抵抗Rs
7 ノードNr
8 第6のNMOSトランジスタ
10 リファレンス回路
20 スタートアップ回路
61 センサノード基板
62 温度補償バイアス回路
63 水晶発振回路部
64 電波時計IC
65 長波帯標準電波信号受信アンテナ
66 電源電圧
67 DC−DCコンバータ
110 定電流発生部
120 定電流出力部
Vdd、VDD 電源電圧
MN5 スターティング回路部
MN6、MN7 NMOSトランジスタ
MP6、MP7、MP8 PMOSトランジスタ
MP9 自己補償回路部
Nd5、Nd6、Nd7 ノード
Claims (4)
- カレントミラー型構造の第1と第2のPMOSトランジスタと、カレントミラー型構造の第3と第4のNMOSトランジスタと、前記第4のNMOSトランジスタと接地電圧間に接続された抵抗Rsにより構成されるリファレンス回路において、カットオフ領域のトランジスタを用いて前記第4のNMOSトランジスタのゲート・ソース間電圧を制御することを特徴とする温度補償バイアス回路。
- カレントミラー型構造の第1と第2のPMOSトランジスタと、カレントミラー型構造の第3と第4のNMOSトランジスタと、前記第4のNMOSトランジスタと接地電圧間に接続された抵抗Rsにより構成されるリファレンス回路において、ドレインが前記第4のNMOSトランジスタと前記抵抗Rsの間のノードと連結され、かつ、ソース及びゲートが電源電圧に連結された第5のPMOSトランジスタを備え、前記第5のPMOSトランジスタのリーク電流を用いて前記第4のNMOSトランジスタのゲート・ソース間電圧を制御することを特徴とする温度補償バイアス回路。
- 前記第1と第2のPMOSトランジスタのゲートと前記第3と第4のNMOSトランジスタのゲートの間にNMOS若しくはPMOSトランジスタを配設させたスタートアップ回路を備えたことを特徴とする請求項1又は2に記載の温度補償バイアス回路。
- 請求項1乃至3のいずれかに記載の温度補償バイアス回路における前記第4のNMOSトランジスタのドレイン電位出力が、水晶発振回路のPMOS電流源であることを特徴とするセンサノード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007264523A JP2009093483A (ja) | 2007-10-10 | 2007-10-10 | 温度補償バイアス回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007264523A JP2009093483A (ja) | 2007-10-10 | 2007-10-10 | 温度補償バイアス回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009093483A true JP2009093483A (ja) | 2009-04-30 |
Family
ID=40665402
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007264523A Pending JP2009093483A (ja) | 2007-10-10 | 2007-10-10 | 温度補償バイアス回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009093483A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015216536A (ja) * | 2014-05-12 | 2015-12-03 | ラピスセミコンダクタ株式会社 | 発振回路、電流生成回路および発振方法 |
CN105786081A (zh) * | 2016-03-30 | 2016-07-20 | 上海华虹宏力半导体制造有限公司 | 基准电压源电路 |
JP2016146050A (ja) * | 2015-02-06 | 2016-08-12 | エスアイアイ・セミコンダクタ株式会社 | 定電圧回路及び発振装置 |
WO2017110555A1 (ja) * | 2015-12-25 | 2017-06-29 | Simplex Quantum株式会社 | 電流源回路 |
CN108594921A (zh) * | 2018-03-07 | 2018-09-28 | 上海集成电路研发中心有限公司 | 一种红外图像传感器读出电路 |
CN111324169A (zh) * | 2018-12-17 | 2020-06-23 | 美光科技公司 | 基于高电压供应的低电压偏压产生器 |
WO2021192040A1 (ja) * | 2020-03-24 | 2021-09-30 | 三菱電機株式会社 | バイアス回路、並びに、センサ機器及びワイヤレスセンサ機器 |
-
2007
- 2007-10-10 JP JP2007264523A patent/JP2009093483A/ja active Pending
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015216536A (ja) * | 2014-05-12 | 2015-12-03 | ラピスセミコンダクタ株式会社 | 発振回路、電流生成回路および発振方法 |
JP2016146050A (ja) * | 2015-02-06 | 2016-08-12 | エスアイアイ・セミコンダクタ株式会社 | 定電圧回路及び発振装置 |
WO2017110555A1 (ja) * | 2015-12-25 | 2017-06-29 | Simplex Quantum株式会社 | 電流源回路 |
JP2017117392A (ja) * | 2015-12-25 | 2017-06-29 | Simplex Quantum株式会社 | 電流源回路 |
CN105786081A (zh) * | 2016-03-30 | 2016-07-20 | 上海华虹宏力半导体制造有限公司 | 基准电压源电路 |
CN108594921A (zh) * | 2018-03-07 | 2018-09-28 | 上海集成电路研发中心有限公司 | 一种红外图像传感器读出电路 |
CN111324169A (zh) * | 2018-12-17 | 2020-06-23 | 美光科技公司 | 基于高电压供应的低电压偏压产生器 |
CN111324169B (zh) * | 2018-12-17 | 2021-05-25 | 美光科技公司 | 基于高电压供应的低电压偏压产生器 |
US11209853B2 (en) | 2018-12-17 | 2021-12-28 | Micron Technology, Inc. | Low-voltage bias generator based on high-voltage supply |
US11573588B2 (en) | 2018-12-17 | 2023-02-07 | Micron Technology, Inc. | Low-voltage bias generator based on high-voltage supply |
WO2021192040A1 (ja) * | 2020-03-24 | 2021-09-30 | 三菱電機株式会社 | バイアス回路、並びに、センサ機器及びワイヤレスセンサ機器 |
CN115298634A (zh) * | 2020-03-24 | 2022-11-04 | 三菱电机株式会社 | 偏置电路、传感器设备以及无线传感器设备 |
CN115298634B (zh) * | 2020-03-24 | 2023-10-31 | 三菱电机株式会社 | 偏置电路、传感器设备以及无线传感器设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009093483A (ja) | 温度補償バイアス回路 | |
US9998124B2 (en) | Low power clock source | |
Kim et al. | CMOS temperature sensor with ring oscillator for mobile DRAM self-refresh control | |
TWI254312B (en) | Semiconductor memory device with optimum refresh cycle according to temperature variation | |
CN105099445B (zh) | 一种环形振荡器的频率控制方法及电路 | |
TW565842B (en) | Semiconductor memory device | |
US8369170B2 (en) | Temperature detector in an integrated circuit | |
US8896349B2 (en) | Low voltage detector | |
US20220294426A1 (en) | Ultra-low energy per cycle oscillator topology | |
Shrivastava et al. | A 150nW, 5ppm/o C, 100kHz On-Chip clock source for ultra low power SoCs | |
KR20100061900A (ko) | 링 오실레이터의 주파수 변동 개선을 위한 저잡음 기준전압발생회로 | |
US20170160763A1 (en) | Low-power pulsed bandgap reference | |
KR102542290B1 (ko) | 영의 온도 계수를 가지는 nA급 기준전류 생성 회로 | |
US10903822B2 (en) | Integrated oscillator | |
JP2011090364A (ja) | 定電圧発生回路及びそれを内蔵した半導体集積回路 | |
US8054087B2 (en) | Low-power direct current detector | |
JP2008203098A (ja) | タイマー回路 | |
JP6056976B2 (ja) | 電子装置 | |
Popov et al. | A 65-nm CMOS battery-less temperature sensor node for RF-powered wireless sensor networks | |
Arshad et al. | Comparison and design of VCOs for ultra-low power CMOS temperature sensors | |
JP4902648B2 (ja) | 統合化された緩和型電圧制御発振器及び電圧制御発振方法 | |
EP2482455A2 (en) | Oscillation-stop detection circuit, semiconductor device, timepiece, and electronic device | |
Sha et al. | 1.81 khz relaxation oscillator with forward bias comparator and leakage current compensation based techniques | |
CN115298634A (zh) | 偏置电路、传感器设备以及无线传感器设备 | |
Azcona et al. | A novel rail-to-rail differential voltage-to-frequency converter for portable sensing systems |