CN111324169A - 基于高电压供应的低电压偏压产生器 - Google Patents

基于高电压供应的低电压偏压产生器 Download PDF

Info

Publication number
CN111324169A
CN111324169A CN201911284183.3A CN201911284183A CN111324169A CN 111324169 A CN111324169 A CN 111324169A CN 201911284183 A CN201911284183 A CN 201911284183A CN 111324169 A CN111324169 A CN 111324169A
Authority
CN
China
Prior art keywords
line
voltage
terminal
current mirror
regulated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911284183.3A
Other languages
English (en)
Other versions
CN111324169B (zh
Inventor
M·皮卡尔迪
郭晓江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Priority to CN202110528412.2A priority Critical patent/CN113110695A/zh
Publication of CN111324169A publication Critical patent/CN111324169A/zh
Application granted granted Critical
Publication of CN111324169B publication Critical patent/CN111324169B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Abstract

本申请案涉及基于高电压供应的低电压偏压产生器。本发明公开用于提供偏压的设备和方法。主二极管具有分别连接到高电压HV线和HV经调节线的第一端子和第二端子。所述主二极管在所述HV经调节线上提供低于所述HV线的电压的电压。第一电流镜提供第一电流。所述电流镜连接到所述主二极管的所述第一端子和所述HV经调节线。第二电流镜提供第二电流。所述第二电流镜连接到所述HV线、所述第一电流镜和低电压LV线。阻抗在所述LV线和所述HV经调节线之间。提供所述HV经调节线和所述LV线之间的低于低电压阈值的电压差，以及所述HV经调节线和所述HV线之间的高于所述低电压阈值的电压差。

Description

基于高电压供应的低电压偏压产生器
技术领域
本申请案涉及用于提供偏压的设备和方法。
背景技术
存储器装置通常在源栅内使用高电压(HV)装置以连接NAND串中的位线和源极线，从而允许在NAND串(柱或阵列)上执行操作。举例来说，源栅可连接位线和源极线以擦除NAND串。一些存储器装置需要相对高电压进行特定存储器操作。举例来说，闪存存储器装置可需要大于12伏特(例如，高达30伏特或更大)的电压进行特定存储器操作，如存储器单元的编程或擦除。例如擦除操作的一些操作需要高电压应用于源极线和位线以向所述选择的NAND串加偏压。在擦除操作中，栅极引发的漏极泄漏可用以通过量子隧穿使NAND单元的电荷耗减，从而致使单元被擦除。为处置高电压，可使用HV装置。
低电压(LV)和高电压装置两者(例如，晶体管、其它半导体组件等)通常包含一或多个介电层，例如二氧化硅层或一或多个其它介电层或氧化层。装置通常额定为可跨介电层安全应用的有限电压，其中估计的失效时间以指数方式随跨介电层应用的电压增加。因此，应管理跨介电层应用的电压以避免损坏装置并且确保行业标准可靠性规范。
低电压装置额定为相对小电压。现有低电压装置通常具有4伏特或更小的电压阈值。在某些实例中，术语“低电压”是相对于类似的较高电压装置的电压阈值。现有高电压装置通常具有显著大于4伏特，例如30伏特或更大的电压阈值。随着技术进步，这类术语将不断演变。
低电压装置中的介电层(例如，二氧化硅层)比类似的高电压装置中的对应层薄。低电压装置的相对较薄的介电层具有可跨介电层安全应用的较小电压阈值。跨介电层应用高于此阈值的电压可损坏这类层或装置并且可缩短装置的失效时间。因此，为了安全操作，跨介电层的电压应小于低电压装置的阈值。
与低电压装置相反，高电压装置具有较厚介电层，这允许高电压装置在跨介电层应用的较高电压下操作。举例来说，高电压装置可在30伏特下安全操作。高电压装置往往会比低电压装置更大，具有更小导电性，且更慢。因此，对于模拟、数字和混合信号应用的性能可优选低电压装置。然而，归因于为确保安全操作对低电压装置的介电层上的电压的严格控制要求，通常不在例如电荷泵或高电压偏压电路的高电压装置内使用低电压装置。将低电压装置用于例如电荷泵或偏压电路的模拟和/或混合信号应用中的一些组件将在这类应用中提供性能和/或效率益处。
在NAND设计中，电路可位于NAND串下方，通常称为阵列下方CMOS(CuA)。位线电路的模拟、数字和感测/复用可位于此区域中。减小感测/复用电路的大小会增加可用于其它电路的区域。与类似跨导的LV装置相比，HV装置可具有5倍到10倍的大小。因此，在NAND串下方用LV装置替换HV装置可产生可用于额外电路的额外区域。然而，操作所需的高电压对安全使用LV装置带来各种挑战。
发明内容
在一个方面中，本申请案涉及一种装置，其包括：主二极管，其具有第一端子和第二端子，所述第一端子耦合到高电压(HV)线且所述第二端子耦合到HV经调节线，其中所述主二极管被配置成在所述HV经调节线上提供低于所述HV线的电压的电压；第一电流镜，其被配置成提供第一电流，所述第一电流镜具有栅极以及第一端子和第二端子，所述栅极耦合到所述主二极管的所述第一端子且所述第二端子耦合到所述HV经调节线；第二电流镜，其被配置成提供第二电流，所述第二电流镜具有第一端子、第二端子和第三端子，所述第一端子耦合到所述HV线，所述第二端子耦合到所述第一电流镜的所述第一端子，且所述第三端子耦合到低电压(LV)线；阻抗，其耦合于所述LV线与所述HV经调节线之间，其中所述阻抗、所述第一电流镜和所述第二电流镜的电流以及所述主二极管被配置成提供所述HV经调节线和所述LV线之间的低于低电压阈值的电压差，提供所述HV经调节线和所述HV线之间的高于所述低电压阈值的电压差，且其中所述LV线上的电压取决于所述阻抗。
在另一方面中，本申请案涉及一种方法，其包括：使用主二极管从HV线接收高电压(HV)并且在HV经调节线上提供低于所述HV线的电压的电压；使用第一电流镜提供第一电流，所述第一电流镜具有栅极以及第一端子和第二端子，所述栅极耦合到所述主二极管的第一端子且所述第二端子耦合到所述HV经调节线；使用第二电流镜提供第二电流，所述第二电流镜具有第一端子、第二端子和第三端子，所述第一端子耦合到所述HV线，所述第二端子耦合到所述第一电流镜的所述第一端子，且所述第三端子耦合到低电压(LV)线；使用所述阻抗、所述第一电流镜和所述第二电流镜的电流以及所述主二极管提供所述HV经调节线和所述LV线之间的低于LV阈值的电压差；和提供所述HV经调节线和所述HV线之间的高于所述LV阈值的电压差。
在另一方面中，本申请案涉及一种用于存储数据的系统，所述系统包括：主二极管，其具有第一端子和第二端子，所述第一端子耦合到高电压(HV)线且所述第二端子耦合到HV经调节线，其中所述主二极管被配置成在所述HV经调节线上提供低于所述HV线的电压的电压；第一电流镜，其被配置成提供第一电流，所述第一电流镜具有栅极以及第一端子和第二端子，所述栅极耦合到所述主二极管的所述第一端子且所述第二端子耦合到所述HV经调节线；第二电流镜，其被配置成提供第二电流，所述第二电流镜具有第一端子、第二端子和第三端子，所述第一端子耦合到所述HV线，所述第二端子耦合到所述第一电流镜的所述第一端子，且所述第三端子耦合到低电压(LV)线；阻抗，其耦合于所述LV线与所述HV经调节线之间，其中所述阻抗、所述第一电流镜和所述第二电流镜的电流以及所述主二极管被配置成提供所述HV经调节线和所述LV线之间的低于低电压阈值的电压差，提供所述HV经调节线和所述HV线之间的高于所述低电压阈值的电压差，且其中所述LV线上的电压取决于所述阻抗；源栅，其连接到位线、源极线和所述LV线，所述位线连接到NAND堆叠；所述NAND堆叠，其存储数据；和所述源极线，其连接到所述HV经调节线和所述NAND堆叠。
附图说明
在不一定按比例绘制的附图中，相似标号可以在不同视图中描述类似组件。具有不同字母后缀的相似标号可表示类似组件的不同例子。图式借助于实例而非限制性地总体上说明本文件中所论述的各种实施例。
图1说明实例NAND阵列。
图2说明包含用以连接位线和源极线的低电压源栅的实例单元。
图3说明基于高电压供应产生低电压差的实例偏压产生器。
图4说明基于具有额外保护电路的高电压供应产生低电压差的实例偏压产生器。
图5说明连接到低电压源栅的实例偏压产生器。
图6说明偏压产生器的电流和电压的图表。
图7说明偏压产生器的电压和电压差的图表。
图8说明对NAND串执行高电压操作的实例方法。
图9说明根据本公开的实施方案的实例计算机系统，在所述实例计算机系统内可执行指令集以用于致使机器执行本文中所论述的方法中的任何一或多种。
具体实施方式
本发明人已认识到使用高电压源产生低电压偏压和高电压偏压的技术和方法等。在一实例中，偏压产生器可用于在例如NAND存储器装置的某些存储器装置中提供低电压偏压和高电压偏压。举例来说，偏压产生器可在连接NAND串的位线和源极线的源栅中对低电压装置加偏压。连接位线和源极线允许跨NAND串应用电压以执行例如擦除NAND串的操作。在一实例中，源栅包含LV装置。因此，跨LV装置的介电层应用的电压需要小于低电压阈值以避免损坏LV装置。在所描述的存储器装置(例如，NAND存储器装置等)中，使用低电压操作装置中的大部分逻辑。在当前商业技术中，NAND存储器装置中的低电压为4伏特或更小。出于本发明描述的目的，“低电压”将指代4伏特或更小的电压，且“高电压”将指代8伏特或更大的电压。“高电压”不指代存储器装置上的最高电压，这是因为可出于各种目的使用高于8伏特的多个电压。类似地，存储器装置可使用低于逻辑操作电压(例如，4伏特等)的多个电压。
与类似跨导的HV装置相比，LV装置要小得多。给定NAND串上的一些操作所需的高电压，源栅先前使用HV装置。本发明人已认识到，使用LV装置，而非HV装置，可提供用于电路的额外区域。另外，本发明人已认识到，可在具有一些额外电路的源栅中安全使用LV装置以确保跨介电层应用的电压低于低电压阈值。此外，本发明人已认识到，LV源栅可被设计成在需要时，例如当期望大电容负载时，传送额外电流。
图1说明实例NAND阵列100，具体地，3D NAND阵列，其中多个选择栅极SGS 170、多个字线110、多个选择栅极SGD 160、多个源极线150和多个位线120竖直堆叠。NAND阵列100的实例实施方案是阵列下方互补型金属氧化物半导体(CMOS)(CuA)，其中NAND堆叠构建在CuA平面104的顶部上。可通过连接对应位线和对应字线选择串140进行操作。一旦经选择，电压可应用于串140。CuA平面104包含电路区域130，其可包含位线电路的模拟、数字和感测/复用。电路区域130越大，可放置在CuA平面内的NAND阵列100下方的电路越多。
每一NAND串可包含连接位线(例如，位线120中的一个)和源极线150的源栅。源栅可位于区域130中。在一实例中，源栅使用LV装置而非HV装置。由于对于相同跨导，LV装置比HV装置小5倍到10倍，因此专用于位线复用的区域可较小；因此，增加区域130内的用于额外电路的自由空间。基于NAND阵列的平面的数目、块的数目和页大小复杂化使用较小LV装置的影响。装置的数目可为大约106个装置。在一实例中，这对应于当使用LV装置时添加到区域130的介于1-10平方毫米(mm2)之间的额外空间。
图2说明包含用以连接位线230和源极线220的低电压源栅210的单元200的实例。在一实例中，位线230可为位线120中的一个且源极线220可为源极线150。
源栅210控制可流过NAND串240的电流的量。在一实例中，NAND串240对应于NAND串140。源极线220可提供受源栅210控制的电压。另外，第一栅250和第二栅260可连接到NAND串240。第一栅250和第二栅260用以选择/启用NAND串240。举例来说，第一栅250的栅极可连接到选择栅极160且第二栅260的栅极可连接到选择栅极170以启用NAND串240。
一旦启用，NAND串240可接收受源栅210控制的电压。例如擦除操作的一些存储器操作使用跨NAND串240的端子应用的高电压。所述高电压可为25伏特。源栅210可连接位线230和源极线220以提供跨NAND串240的高电压。NAND串240可包含多个位，其中每一位连接到其自身的字线使得可经由位线和字线选择位。
由于源栅210包含LV装置，因此控制跨LV装置中的介电层的电压以使得所述电压不超过低电压阈值。所述低电压阈值可为3.0V、3.6V、4.0V等。LV装置的源极和漏极处的电压为高电压(例如，25伏特)。偏压产生器可在绝对HV电压的顶部提供LV增量电压。另外，也可产生HV增量并且提供给需要应用HV增量电压的其它电路。
产生HV增量和LV增量两者对于NAND装置是有利的。举例来说，某些NAND操作需要HV进行操作。擦除操作是需要HV完成操作的一个操作。因此低电压不足以用于NAND装置的完整操作。然而，为安全使用具有LV组件的源栅可要求LV偏压。因此，在各种实例中，可使用HV和LV差分。
图3说明基于高电压供应产生低电压差的实例偏压产生器300。高电压(HV)线310基于经调节HV线314提供高电压。低电压线312也提供高电压。然而，LV线312和经调节HV线314之间的电压差可低于低电压阈值。低电压阈值或或LV线312和经调节HV线314之间的差分可包含逻辑操作电压，而高电压可包含比低电压阈值大的升高电压(在某些实例中，至少大2倍或更大)。因此，LV装置可基于LV线312和经调节HV线314安全地操作。
偏压产生器300包含主二极管302。主二极管302的栅极和源极之间的电压影响提供于HV线310上的电压。在一实例中，栅极/源极电压Vgs是
Figure BDA0002317557190000061
其中Vth是阈值电压，uN是电子迁移率，I是电流，Cox是每单位长度的氧化物电容，且
Figure BDA0002317557190000062
是主二极管302的宽度/长度。在一实例中，在HV线310处提供的电压是经调节HV线314处的电压+Vgs+IR，其中R是电阻器320的电阻。电阻器320可用以增加HV增量的拐角稳健性。主二极管302可改变以提供低电压差；然而，在此类配置中，可能并不提供高电压差。因此，此配置不如在NAND装置中有用。
由于LV线312和经调节HV线314之间的电压差保持在低电压阈值以下，因此第一电流镜304、第二电流镜306和阻抗308可用以控制LV线312的电压。在一实例中，通过以下得出LV线312处的电压：HV经调节线处的电压+Z*I，其中Z是阻抗308的电阻。基于此，可基于阻抗308控制电压。
第一电流镜304可包含N个装置且第二电流镜306可包含M个装置。因此，可基于第一电流镜304和第二电流镜306控制流过阻抗308的电流。一般来说，流过阻抗308的电流可被计算为N*M*I，其中I是流过电流镜的电流。在一实例中，第一电流镜304和第二电流镜306两者包含单个装置，使得流过阻抗308的电流是I，即其中N和M是1。第二电流镜306可包含HV装置或LV装置。当第二电流镜306包含LV装置时，可添加额外电路以提供关于跨第二电流镜306中的LV装置的介电层施加低电压的额外保护。关于图4更详细地描述此额外电路。
图4说明基于具有额外保护电路的高电压供应产生低电压差的实例偏压产生器400。偏压产生器400与图3的偏压产生器300包含相同的电路。在一些实例中，偏压产生器400包含用以耗减跨第二电流镜306中的LV装置的源极和漏极的电荷的装置422A和422B。装置422A和422B不用以产生跨LV线312和经调节HV线314的低电压。确切地说，装置422A和422B为LV装置的安全操作提供额外保护。在一实例中，装置422A和422B始终接通并且用以经由短线420短接第二电流镜306内的装置的源极和漏极。举例来说，第二电流镜306可包含LV装置，例如PMOS装置。装置422A和422B可用以当例如源栅的对应装置不在使用中时短接PMOS装置的源极和漏极。短接源极和漏极确保跨各个LV装置存在低于低电压阈值的低电压；因此，装置422A和422B可用以确保LV装置的安全使用。
装置410A和410B也不促进产生低电压差。虽然装置422A和422B当例如源栅的经连接装置停用时提供保护，但装置410A和410B当经连接装置启用时提供额外保护。装置410A和410B可调节电流和电压以避免第二电流镜306内的装置上出现应激状况。举例来说，第二电流镜306可包含低电压装置。在这些实例中，装置410A和410B可调节电压以确保LV装置的安全操作。
出于完整性示出了偏压产生器400的其它部分。提供增益的电阻性阶梯430连接到主二极管302、地和比较器440。比较器440耦合到来自电阻性阶梯430的电压和Vref电压。比较器440的结果提供给AND门450。AND门450提供用以基于来自比较器440的电压和时钟启用电荷泵460的信号。当来自比较器的输出为高时，AND门450将启用电荷泵460的时钟提供到电荷泵460。当时钟不提供给电荷泵460时，停用电荷泵460。电荷泵460可在HV线310上提供电压。
在一实例中，仅流过电阻性阶梯的电流转到地。就从NAND外部电源引脚(例如，icc)请求电流来说，HV电荷泵产生的电流是昂贵的。偏压产生器将用以产生LV差分的电流注入到HV经调节线中。因此，此电流贡献给经连接负载(例如，NAND串)的电荷而非使电流废弃到地。流过主二极管302的电流等于电阻性阶梯电流和穿过经调节HV线314的电流(例如，高电压负载电流)。因此，流过阻抗308的电流与高电压负载电流成比例。这会产生自跟踪性质，其中LV线312和HV线310之间的低电压差当需要驱动大电容负载时较大。自跟踪性质允许基于所要擦除斜变速度和电容负载的动态过驱动。另外，栅极/源极和栅极/漏极端子的低电压阈值限制内的充电基于偏压产生器的自跟踪性质加速。在图6和图7中说明此自跟踪性质。
图5说明连接到低电压源栅210的偏压产生器300的实例配置500。偏压产生器300将其LV线312连接到NAND单元的源栅210的栅极，并且将经调节HV线314连接到NAND单元的源极线220。偏压产生器300确保LV线312和经调节HV线314之间的电压差小于LV阈值。因此，源栅210可包含LV装置。源栅210可将源极线220连接到位线230，使得可跨NAND串240应用高电压。举例来说，可使用高电压擦除NAND串240的内容。
图6说明偏压产生器的电流和电压的图表600。跨时间绘制高电压经调节线的电压610并且示出经启用电荷泵的电压步长。电压602和604说明基于两个不同实例的低电压线的电压。电压602示出其中偏压产生器使用HV二极管的电压。电压604示出其中偏压产生器使用LV二极管的电压。在不考虑使用二极管的情况下，电压610与电压602和604之间的电压差低于低电压阈值(例如，4伏特)。
图表600的下半部说明穿过电流镜306的电流，其部分地对应于穿过偏压产生器的阻抗(例如，阻抗308)的电流且部分地对应于递送到HV线312的电流。当电荷泵处于瞬变状态(例如，其中泵级中的电压或电压输出改变)时，电荷泵使用电流。区域606说明其中HV调节线的电压改变的一个此类瞬态转变。在此时间期间，穿过阻抗的电流达到峰值。此电流产生自跟踪性质，其中当电荷泵的电容负载经驱动时，HV经调节线和LV线之间的电压差达到最大。区域608示出在电荷泵的稳定状态期间(例如，当电荷泵的电压不增加时)穿过阻抗的电流。
图7说明偏压产生器的电压和电压差的图表700。图表700的顶部部分示出HV线710、HV经调节线712和LV线714的电压。图表700的底部部分示出HV线710和HV经调节线712之间的电压差702以及LV线714和HV经调节线712之间的电压差704。差分702可高于低电压阈值并且用以驱动HV装置。然而，差分704始终低于低电压阈值(例如，3伏特)。因此，差分704可用以安全驱动LV装置。
图8说明对NAND串执行高电压操作的实例方法。在802处，例如图3中的偏压产生器300或图4中的偏压产生器400的偏压产生器在与NAND串相关联的源极线上产生第一高电压。高电压可为来自偏压产生器的经调节高电压。举例来说，高电压经调节线可连接到源极线。在804处，使用偏压产生器产生第二高电压。第二高电压和第一高电压之间的差低于低电压阈值。在实例中，低电压阈值可为4.0V、3.6V、3V等。在806处，跨源栅应用基于第二高电压和第一高电压的电压差。源栅是低电压装置，使得跨LV装置的介电层应用高于低电压阈值的电压可损坏LV装置。可跨栅极端子和源极或漏极端子应用电压差。
在808处，源栅基于所应用的电压差连接源极线和位线。源极线可处于高电压，使得连接源极线和位线会引起高电压也应用于位线上。在一实例中，高电压是25伏特。在810处，跨NAND串应用高电压。NAND串可连接于源极线和位线之间。在812处，基于应用的高电压对NAND串执行操作。在一实例中，所述操作是擦除操作，使得擦除存储于NAND串中的数据。
偏压产生器还可产生第三高电压，其可以与经调节高电压一起用以产生用于额外电路的高电压差。
偏压产生器可包含在HV线上产生高电压的电荷泵。当电压高于低电压阈值时，将所述电压视为高。主二极管可连接于HV线与HV经调节线之间。电阻器可连接于HV线与主二极管之间。电阻器控制HV线上的电压。第一电流镜连接到HV经调节线。另外，主二极管的栅极连接到第一电流镜的栅极。在第一电流镜内可存在N数目个电流镜。
第二电流镜连接到第一电流镜并且连接到HV线。第二电流镜的输出连接到低电压(LV)线。在第二电流镜内可存在M数目个电流镜。第一电流镜和第二电流镜中的电流镜的数目可用以控制LV线上的电压输出的量。举例来说，流过阻抗的电流可为M*N*流过主二极管的电流。另外，流过主二极管的电流与流过阻抗的电流成比例。
偏压产生器还可包含连接到LV线和HV经调节线的阻抗。HV经调节线和LV线之间的电压差低于低电压阈值。HV经调节线和HV线之间的电压差高于低电压阈值。因此，偏压产生器可用以将电压提供到LV装置和HV装置两者。LV线上的电压是基于阻抗。
在实例中，第二电流镜可包含HV装置在其它实例中，第二电流镜可包含LV装置，例如p型金属氧化物半导体(PMOS)装置。当使用LV装置时，偏压产生器可包含提供LV安全措施的额外电路。在其它实例中，不使用或需要此额外电路。额外电路可包含连接到HV线并且连接到第二电流镜的输入的第一晶体管。第二晶体管连接到HV线和LV线。第一晶体管和第二晶体管调节LV PMOS装置上的条件。举例来说，这些晶体管确保在偏压产生器正在操作时，跨PMOS装置上的介电层应用的电压低于低电压阈值。
当第二电流镜包含LV装置时，可包含额外电路以当停用经连接装置时保护LV装置。举例来说，第一晶体管可连接到短接线和第二电流镜的输入。第二晶体管可连接到短接线和LV线。当经连接装置停用时，第一晶体管和第二晶体管可短接第二电流镜中的LV装置的源极和漏极。短接源极和漏极确保跨源极、漏极和栅极的任何电压小于低电压阈值。
图9说明上面可执行本文中所论述的技术(例如，方法)中的任一或多种的实例机器(例如，主机系统)900的框图。在替代性实施例中，机器900可操作为独立装置或可连接(例如，网路连接)到其它机器。在联网部署中，机器900可在服务器-客户端网络环境中作为服务器机器、客户端机器或两者操作。在实例中，机器900可以充当对等(P2P)(或其它分布式)网络环境中的对等机器。机器900可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、移动电话、网络器具、IoT装置、汽车系统，或能够(依序或以其它方式)执行指定将由所述机器采取的动作的指令的任何机器。此外，虽然仅说明单一机器，但术语“机器”还应被视为包含个别地或共同地执行指令集(或多个集)以执行本文中所论述的方法中的任一或多种(例如，云计算、软体即服务(SaaS)、其它计算机集群配置)的任何机器的总集。
如本文中所描述，实例可以包含逻辑、组件、装置、封装或机构，或者可以通过逻辑、组件、装置、封装或机构操作。电路是在包含硬件(例如，简单电路、门、逻辑等)的有形实体中实施的电路的总集(例如，集合)。电路系统成员可以随时间推移和基础硬件变化而为灵活的。电路包含当操作时可单独或组合地执行特定任务的部件。在实例中，可以不可改变地设计电路系统的硬件以进行特定操作(例如，硬连线)。在实例中，电路的硬件可以包含可变连接的物理组件(例如，执行单元、晶体管、简单电路等)。，包含物理上经修改(例如，以磁性方式、以电学方式、恒定集结粒子的可移动放置等)以编码特定操作的指令的计算机可读媒体。在连接物理组件时，硬件构成的基础电性质例如从绝缘体改变成导体或反之亦然。指令使得参与的硬件(例如，执行单元或加载机构)能够经由可变连接产生硬件中的电路系统部件以当在操作中时进行特定任务的部分。因此，当装置正在操作时，计算机可读媒体以通信方式耦合到电路系统的其它组件。在实例中，物理组件中的任一个可以用于多于一个电路中的多于一个部件中。举例来说，在操作下，执行单元可在一个时间点下用于第一电路系统的第一电路，并且由第一电路系统中的第二电路再使用，或在不同时间下由第二电路系统中的第三电路再使用。
机器(例如，计算机系统、主机系统等)900可以包含处理装置902(例如，硬件处理器、中央处理单元(CPU)、图形处理单元(GPU)，硬件处理器核心或其任何组合等)、主存储器904(例如，只读存储器(ROM)、动态随机存取存储器(DRAM)，例如同步DRAM(SDRAM)或RambusDRAM(RDRAM)等)、静态存储器906(例如，静态随机存取存储器(SRAM)等)，以及存储系统918，其中的一些或全部可以经由通信接口(例如，总线)930彼此通信。
处理装置902可表示一或多个通用处理装置，例如微处理器、中央处理单元等。更特定来说，处理装置可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器，或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置902也可为一或多个专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等。处理装置902可被配置成执行指令926以用于执行本文中所论述的操作和步骤。计算机系统900可另外包含网络接口装置908以在网络920上通信。
存储系统918可包含机器可读存储媒体(也称为计算机可读媒体)，其上存储有一或多个指令集926或体现本文中所描述的方法或功能中的任一或多种的软件。指令926还可在由计算机系统900执行期间完全或至少部分地驻存在主存储器904内和/或处理装置902内，主存储器904和处理装置902也构成机器可读存储媒体。
术语“机器可读存储媒体”应被认为包含存储一或多个指令集的单个媒体或多个媒体，或能够存储或编码指令集以供机器执行并且使机器执行本公开的任一或多种方法的任何媒体。术语“机器可读存储媒体”因此应被视为包含但不限于固态存储器、光学媒体和磁性媒体。在实例中，大容量机器可读媒体包括具有多个粒子的机器可读媒体，所述粒子具有不变(例如，静止)质量。因此，大容量机器可读媒体不是暂时性传播信号。大容量机器可读媒体的具体实例可以包含：非易失性存储器，例如半导体存储器装置(例如，电可编程只读存储器(EPROM)或电可擦除可编程只读存储器(EEPROM))和闪存存储器装置；磁盘，例如内部硬盘和可拆卸式盘；磁光碟；以及CD-ROM和DVD-ROM盘。
机器900可另外包含显示单元、字母数字输入装置(例如，键盘)和用户接口(UI)导航装置(例如，鼠标)。在实例中，显示单元、输入装置或UI导航装置中的一或多者个可以是触摸屏显示器。机器是信号产生装置(例如，扬声器)，或一或多个传感器，例如全球定位系统(GPS)传感器、指南针、加速度计或一或多个其它传感器。机器900可以包含输出控制器，例如串行(例如，通用串行总线(USB)、并行或其它有线或无线(例如，红外(IR)、近场通信(NFC)等)连接，以与一或多个外围装置(例如，打印机、读卡器等)通信或控制所述一或多个外围装置。
指令926(例如，软件、程序、操作系统(OS)等)或存储在存储系统918上的其它数据可以由主存储器904存取以供处理装置902使用。主存储器904(例如，DRAM)通常是快速但易失的，且因此属于不同于存储系统918(例如，SSD)的存储类型，所述存储系统918适用于长期存储，包含当处于“关闭”条件下时的长期存储。供用户或机器900使用的指令926或数据通常加载在主存储器904中以供处理器902使用。当主存储器904已满时，可分配来自存储系统918的虚拟空间以补充主存储器904；然而，因为存储系统918通常比主存储器904慢且写入速度通常比读取速度慢至少两倍，所以虚拟存储器的使用由于存储系统等待时间(相比于主存储器904，例如DRAM)可能极大地降低用户体验。此外，将存储系统918用于虚拟存储器可能极大地缩短存储系统918的可用寿命。
指令924可以进一步利用多个传送协议中的任一个(例如，帧中继、因特网协议(IP)、传输控制协议(TCP)、用户数据报协议(UDP)、超文本传送协议(HTTP)等)经由网络接口装置908使用传输媒体在网络920上发射或接收。实例通信网络可以包含局域网(LAN)、广域网(WAN)、分组数据网络(例如，因特网)、移动电话网络(例如，蜂窝网络)、简易老式电话(POTS)网络和无线数据网络(例如，称为
Figure BDA0002317557190000111
的电气电子工程师学会(IEEE)802.11系列标准、称为
Figure BDA0002317557190000112
的IEEE 802.16系列标准)、IEEE 802.15.4系列标准、对等(P2P)网络，以及其它网络。在一实例中，网络接口装置908可以包含一或多个物理插口(例如，以太网、同轴或电话插口)或一或多个天线以连接到网络920。在一实例中，网络接口装置908可以包含多个天线以使用单输入多输出(SIMO)、多输入多输出(MIMO)或多输入单输出(MISO)技术中的至少一种进行无线通信。术语“传输媒体”应被认为包含能够存储、编码或携载指令以供机器900执行的任何无形媒体，且包含数字或模拟通信信号或其它无形媒体以促进此类软件的通信。
以上详细描述包含对附图的参考，所述附图形成所述详细描述的一部分。所述图式借助于说明展示可实践本发明的特定实施例。这些实施例在本文中也称为“实例”。此类实例可包含除了所示出或所描述的那些元件之外的元件。然而，本发明人还预期其中仅提供所示出或所描述的那些元件的实例。此外，本发明人还预期使用相对于特定实例(或其一或多个方面)或相对于本文展示或描述的其它实例(或其一或多个方面)展示或描述的那些元件的任何组合或排列的实例(或其一或多个方面)。
在此文献中参考的所有公开案、专利和专利文献以全文引用的方式并入本文中，就如同以引用的方式分别地并入一般。在本文与以引用方式并入的那些文献之间发生用法不一致的情况下，所并入的参考文献中的用法应被视为补充本文的用法；对于不可调和的不一致，本文中的用法起主导作用。
在本文件中，术语如专利文件中所常见地使用术语“一”包含一个或多于一个，其独立于“至少一个”或“一或多个”的任何其它例子或使用。在本文件中，术语“或”用于指代非排它性或，使得除非另有指示，否则“A或B”包含“A而非B”、“B而非A”以及“A和B”。在所附权利要求书中，术语“包含”和“在其中”用作相应术语“包括”和“其中”的简明等效用语。而且，在所附权利要求书中，术语“包含”和“包括”为开放式的，也就是说，包含除权利要求书中在此术语之后列出的那些元件之外的元件的系统、装置、制品或过程仍被视为在权利要求书的范围内。此外，在所附权利要求书中，术语“第一”、“第二”和“第三”等仅用作标记，且并不意图对其对象施加数字要求。
在不同实例中，本文中所描述的组件、控制器、处理器、单元、引擎或表可包含存储于物理装置上的物理电路系统或固件等。如本文中所使用，“处理器”意指任何类型的计算电路，例如但不限于微处理器、微控制器、图形处理器、数字信号处理器(DSP)，或任何其它类型的处理器或处理电路，包含处理器或多核心装置群组。
如在本文档中所使用的术语“水平”被定义为平行于衬底的常规平面或表面的平面，例如下伏于晶片或裸片的常规平面或表面，而无论在任一时间点所述衬底的实际定向如何。术语“竖直”指代垂直于如上定义的水平的方向。例如“上”、“上方”和“下方”等介词是相对于常规平面或表面在衬底的顶部或暴露表面上定义，而无论衬底的定向如何；且同时“上”既定表明一个结构相对于其位于其“上”的另一结构的直接接触(无做出相反指示的表达的存在下)；术语“上方”和“下方”明确地既定识别结构(或层、特征等)的相对放置，其明确地包含但不限于所识别结构之间的直接接触，除非具体来说如此指示。类似地，术语“上方”和“下方”不限于水平定向，因为如果一结构在某个时间点是所讨论的构造的最外部分，那么即使所述结构相对于参考结构竖直延伸而不是在水平定向上延伸，此结构也可在参考结构“上方”。
本文使用术语“晶片”和“衬底”来大体上指代集成电路形成于其上的任何结构，并且还指代在集成电路制造的各个阶段期间的这类结构。因此，以下详细描述不应以限制性意义来理解，并且各种实施例的范围仅由所附权利要求书连同此权利要求书授权的等效物的完整范围定义。
根据本发明且在本文中所描述的各种实施例包含使用存储器单元的竖直结构(例如，存储器单元NAND串)的存储器。如本文中所使用，将采用相对有存储器单元形成在上面的衬底的表面的方向性形容词(即，竖直结构将被视为远离衬底表面而延伸，竖直结构的底端将被视为最接近衬底表面的端部，并且竖直结构的顶端将被视为最远离衬底表面的端部)。
如本文中所使用，方向性形容词(例如水平、竖直、正交、平行、垂直等)可指相对定向，并且除非另外指出，否则并不意图需要严格遵守具体几何性质。举例来说，如本文中所使用，竖直结构无需精确地垂直于衬底的表面，而是可替代地大体上垂直于衬底的表面，并且可形成与衬底的表面的锐角(例如，在60度与120度之间，等)。
在本文所描述的一些实施例中，可将不同掺杂配置应用于选择栅源(SGS)、控制栅极(CG)和选择栅漏(SGD)，其中的每一个在此实例中可以由多晶硅形成或至少包含多晶硅，结果使得这些层次(例如，多晶硅等)当暴露于蚀刻溶液时可具有不同蚀刻速率。举例来说，在3D半导体装置中形成单片支柱的过程中，SGS和CG可形成凹部，而SGD可保持较少凹入或甚至不凹入。这些掺杂配置因此可通过使用蚀刻溶液(例如，四甲基铵氢氧化物(TMCH))实现进入3D半导体装置中的相异层次(例如，SGS、CG和SGD)中的选择性蚀刻。
如本文所使用，操作存储器单元包含从存储器单元读取、对存储器单元写入或擦除存储器单元。使存储器单元置于既定状态中的操作在本文中被称作“编程”，且可包含对存储器单元写入或从存储器单元擦除(例如，存储器单元可经编程为擦除状态)。
根据本公开的一或多个实施例，位于存储器装置内部或外部的存储器控制器(例如，处理器、控制器、固件等)能够确定(例如，选择、设置、调整、计算、改变、清除、传达、调适、导出、限定、利用、修改、应用等)一定数量的磨损循环或磨损状态(例如，记录磨损循环、当其发生时对存储器装置的操作计数、跟踪其起始的存储器装置的操作、评估对应于磨损状态的存储器装置特性等)。
根据本公开的一或多个实施例，存储器存取装置可被配置成关于每一存储器操作将磨损循环信息提供到存储器装置。存储器装置控制电路(例如，控制逻辑)可经编程以补偿对应于磨损循环信息的存储器装置性能改变。存储器装置可接收磨损循环信息且响应于磨损循环信息而确定一或多个操作参数(例如，值、特性)。
将理解，当一元件被称作“在另一元件上”、“连接到另一元件”或“与另一元件耦合”时，其可直接在另一元件上、与另一元件直接连接或耦合，或可存在中间元件。相比之下，当一元件被称作“直接在另一元件上”、“直接连接到另一元件”或“与另一元件直接耦合”时，不存在中间元件或层。如果两个元件在图式中展示为被线连接，那么除非另外指明，否则所述两个元件可耦合或直接耦合。
本文所描述的方法实例可至少部分地由机器或计算机实施。一些实例可包含编码有指令的计算机可读媒体或机器可读媒体，所述指令可用于配置电子装置以执行如在以上实例中所描述的方法。这类方法的实施方案可包含代码，如微码、汇编语言代码、高级语言代码等。这类代码可包含用于执行各种方法的计算机可读指令。代码可以形成计算机程序产品的部分。此外，代码可例如在执行期间或在其它时间有形地存储于一或多个易失性或非易失性有形计算机可读媒体上。这些有形计算机可读媒体的实例可包含但不限于硬盘、可拆卸式磁盘、可拆卸式光盘(例如，光盘和数字视频磁盘)、盒式磁带、存储卡或棒、随机存取存储器(RAM)、只读存储器(ROM)等等。
实例1是一种设备，其包括：主二极管，其具有第一端子和第二端子，所述第一端子耦合到高电压(HV)线且所述第二端子耦合到HV经调节线，其中所述主二极管被配置成在所述HV经调节线上提供低于所述HV线的电压的电压；第一电流镜，其被配置成提供第一电流，所述第一电流镜具有栅极以及第一端子和第二端子，所述栅极耦合到所述主二极管的所述第一端子且所述第二端子耦合到所述HV经调节线；第二电流镜，其被配置成提供第二电流，所述第二电流镜具有第一端子、第二端子和第三端子，所述第一端子耦合到所述HV线，所述第二端子耦合到所述第一电流镜的所述第一端子，且所述第三端子耦合到低电压(LV)线；阻抗，其耦合于所述LV线与所述HV经调节线之间，其中所述阻抗、所述第一电流镜和所述第二电流镜的电流以及所述主二极管被配置成提供所述HV经调节线和所述LV线之间的低于低电压阈值的电压差，提供所述HV经调节线和所述HV线之间的高于所述低电压阈值的电压差，且其中所述LV线上的电压取决于所述阻抗。
在实例2中，根据实例1所述的标的物包含，其中所述第二电流镜包括LV p型金属氧化物半导体(PMOS)装置。
在实例3中，根据实例2所述的标的物包含，第一晶体管，其连接到所述HV线和所述第二电流镜的输入；和第二晶体管，其连接到所述HV线和所述LV线，其中所述第一晶体管和所述第二晶体管调节所述LV PMOS装置上的条件。
在实例4中，根据实例2-3所述的标的物包含，短接线；第一晶体管，其连接到所述短接线和所述第二电流镜的输入；和第二晶体管，其连接到所述短接线和所述LV线，其中当所述装置停用时，所述短接线短接所述LV PMOS装置的源极和漏极。
在实例5中，根据实例1-4所述的标的物包含，其中所述第二电流镜包括HV装置。
在实例6中，根据实例1-5所述的标的物包含，其中所述低电压阈值是4伏特。
在实例7中，根据实例1-6所述的标的物包含，其中所述HV经调节线和所述HV线之间的所述电压差是25伏特或更小。
在实例8中，根据实例7所述的标的物包含，其中所述HV经调节线和所述LV线之间的所述电压差是3.6伏特。
在实例9中，根据实例1-8所述的标的物包含，其中流过所述HV线的电流与流过所述阻抗的电流成比例。
在实例10中，根据实例1-9所述的标的物包含，其中所述第一电流镜包括N个装置
在实例11中，根据实例10所述的标的物包含，其中所述第二电流镜包括M个装置。
在实例12中，根据实例11所述的标的物包含，其中在所述阻抗中流动的电流是基于N和M。
实例13是一种方法，包括：使用主二极管从HV线接收高电压(HV)并且在HV经调节线上提供低于所述HV线的电压的电压；使用第一电流镜提供第一电流，所述第一电流镜具有栅极以及第一端子和第二端子，所述栅极耦合到所述主二极管的第一端子且所述第二端子耦合到所述HV经调节线；使用第二电流镜提供第二电流，所述第二电流镜具有第一端子、第二端子和第三端子，所述第一端子耦合到所述HV线，所述第二端子耦合到所述第一电流镜的所述第一端子，且所述第三端子耦合到低电压(LV)线；使用所述阻抗、所述第一电流镜和所述第二电流镜的电流以及所述主二极管提供所述HV经调节线和所述LV线之间的低于LV阈值的电压差；和提供所述HV经调节线和所述HV线之间的高于所述LV阈值的电压差。
在实例14中，根据实例13所述的标的物包含，其中所述第二电流镜包括LV p型金属氧化物半导体(PMOS)装置。
在实例15中，根据实例13-14所述的标的物包含，其中所述第二电流镜包括HV装置。
实例16是一种用于存储数据的系统，所述系统包括：主二极管，其具有第一端子和第二端子，所述第一端子耦合到高电压(HV)线且所述第二端子耦合到HV经调节线，其中所述主二极管被配置成在所述HV经调节线上提供低于所述HV线的电压的电压；第一电流镜，其被配置成提供第一电流，所述第一电流镜具有栅极以及第一端子和第二端子，所述栅极耦合到所述主二极管的所述第一端子且所述第二端子耦合到所述HV经调节线；第二电流镜，其被配置成提供第二电流，所述第二电流镜具有第一端子、第二端子和第三端子，所述第一端子耦合到所述HV线，所述第二端子耦合到所述第一电流镜的所述第一端子，且所述第三端子耦合到低电压(LV)线；阻抗，其耦合于所述LV线与所述HV经调节线之间，其中所述阻抗、所述第一电流镜和所述第二电流镜的电流以及所述主二极管被配置成提供所述HV经调节线和所述LV线之间的低于低电压阈值的电压差，提供所述HV经调节线和所述HV线之间的高于所述低电压阈值的电压差，且其中所述LV线上的电压取决于所述阻抗；源栅，其连接到位线、源极线和所述LV线，所述位线连接到NAND堆叠；所述NAND堆叠，其存储数据；和所述源极线，其连接到所述HV经调节线和所述NAND堆叠。
在实例17中，根据实例16所述的标的物包含，其中所述源栅基于所述LV线和所述HV经调节线之间的电压差连接所述位线和所述源极线。
在实例18中，根据实例17所述的标的物包含，其中当所述位线和所述源极线经连接时，将高电压应用于所述NAND堆叠。
在实例19中，根据实例18所述的标的物包含，其中基于所述应用的高电压擦除所述数据。
在实例20中，根据实例16-19所述的标的物包含，其中所述第二电流镜包括LV p型金属氧化物半导体(PMOS)装置，且所述系统另外包括：第一晶体管，其连接到所述HV线和所述第二电流镜的输入；和第二晶体管，其连接到所述HV线和所述LV线，其中所述第一晶体管和所述第二晶体管调节所述LV PMOS装置上的条件。
实例21是一种用于对NAND串执行操作的方法，所述方法包括：使用偏压产生器在源极线上产生第一高电压；使用偏压产生器在高电压(HV)线上产生第二高电压，其中第二高电压和第一高电压之间的差分低于低电压(LV)阈值；基于所述第一高电压和所述第二高电压跨源栅应用电压差，其中所述源栅是低电压装置；使用所述源栅基于跨所述源栅的所述电压差连接源极线和位线；基于连接所述源极线和所述位线将高电压差应用于NAND串；和基于所述应用的高电压对NAND串执行操作。
在实例22中，根据实例21所述的标的物包含，其中执行操作包括擦除NAND串中的数据。
在实例23中，根据实例21-22所述的标的物包含，使用偏压产生器在第三HV线上产生第三高电压，其中第一高电压和第三高电压之间的差分高于LV阈值。
实例24是包含指令的至少一个机器可读媒体，所述指令当由处理电路执行时致使所述处理电路执行操作以实施实例1-23中的任一个。
实例25是一种包括实施实例1-23中的任一个的构件的设备。
实例26是一种实施实例1-23中的任一个的系统。
实例27是一种实施实例1-23中的任一个的方法。
以上描述意在是说明性的，而不是限定性的。举例来说，上述实例(或其一或多个方面)可以彼此组合使用。例如所属领域的普通技术人员在查阅以上描述后可使用其它实施例。提供摘要以符合37C.F.R.§1.72(b)，以允许读者迅速确定技术公开内容的性质。在理解以下的情况下进行提交：摘要将不会用于解释或限制权利要求书的范围或含义。另外，在以上具体实施方式中，可将各种特征分组在一起以简化本公开。不应将此情况解释为希望未主张的公开特征对任何权利要求来说是必需的。而是，本发明标的物可在于比特定所公开实施例的所有特征要少。因此，特此将所附权利要求书并入到具体实施方式中，其中每一权利要求作为一单独实施例而独立存在，且预期这类实施例可以各种组合或排列形式彼此组合。本发明的范围应由参考所附的权利要求书以及所述权利要求书所授予的等效物的完整范围来确定。

Claims (20)

1.一种装置，其包括：
主二极管，其具有第一端子和第二端子，所述第一端子耦合到高电压HV线且所述第二端子耦合到HV经调节线，其中所述主二极管被配置成在所述HV经调节线上提供低于所述HV线的电压的电压；
第一电流镜，其被配置成提供第一电流，所述第一电流镜具有栅极以及第一端子和第二端子，所述栅极耦合到所述主二极管的所述第一端子且所述第二端子耦合到所述HV经调节线；
第二电流镜，其被配置成提供第二电流，所述第二电流镜具有第一端子、第二端子和第三端子，所述第一端子耦合到所述HV线，所述第二端子耦合到所述第一电流镜的所述第一端子，且所述第三端子耦合到低电压LV线；
阻抗，其耦合于所述LV线与所述HV经调节线之间，
其中所述阻抗、所述第一电流镜和所述第二电流镜的电流以及所述主二极管被配置成提供所述HV经调节线和所述LV线之间的低于低电压阈值的电压差，提供所述HV经调节线和所述HV线之间的高于所述低电压阈值的电压差，且其中所述LV线上的电压取决于所述阻抗。
2.根据权利要求1所述的装置，其中所述第二电流镜包括LV p型金属氧化物半导体PMOS装置。
3.根据权利要求2所述的装置，其另外包括：
第一晶体管，其连接到所述HV线和所述第二电流镜的输入；和
第二晶体管，其连接到所述HV线和所述LV线，其中所述第一晶体管和所述第二晶体管调节所述LV PMOS装置的条件。
4.根据权利要求2所述的装置，其另外包括：
短接线；
第一晶体管，其连接到所述短接线和所述第二电流镜的输入；和
第二晶体管，其连接到所述短接线和所述LV线，其中当所述装置停用时，所述短接线短接所述LV PMOS装置的源极和漏极。
5.根据权利要求1所述的装置，其中所述第二电流镜包括HV装置。
6.根据权利要求1所述的装置，其中所述低电压阈值是4伏特。
7.根据权利要求1所述的装置，其中所述HV经调节线和所述HV线之间的所述电压差是25伏特或更小。
8.根据权利要求7所述的装置，其中所述HV经调节线和所述LV线之间的所述电压差是3.6伏特。
9.根据权利要求1所述的装置，其中流过所述HV线的电流与流过所述阻抗的电流成比例。
10.根据权利要求1所述的装置，其中所述第一电流镜包括N个装置。
11.根据权利要求10所述的装置，其中所述第二电流镜包括M个装置。
12.根据权利要求11所述的装置，其中在所述阻抗中流动的电流是基于N和M。
13.一种方法，其包括：
使用主二极管从HV线接收高电压HV并且在HV经调节线上提供低于所述HV线的电压的电压；
使用第一电流镜提供第一电流，所述第一电流镜具有栅极以及第一端子和第二端子，所述栅极耦合到所述主二极管的第一端子且所述第二端子耦合到所述HV经调节线；
使用第二电流镜提供第二电流，所述第二电流镜具有第一端子、第二端子和第三端子，所述第一端子耦合到所述HV线，所述第二端子耦合到所述第一电流镜的所述第一端子，且所述第三端子耦合到低电压LV线；
使用所述阻抗、所述第一电流镜和所述第二电流镜的电流以及所述主二极管提供所述HV经调节线和所述LV线之间的低于LV阈值的电压差；和
提供所述HV经调节线和所述HV线之间的高于所述LV阈值的电压差。
14.根据权利要求13所述的方法，其中所述第二电流镜包括LV p型金属氧化物半导体PMOS装置。
15.根据权利要求13所述的方法，其中所述第二电流镜包括HV装置。
16.一种用于存储数据的系统，所述系统包括：
主二极管，其具有第一端子和第二端子，所述第一端子耦合到高电压HV线且所述第二端子耦合到HV经调节线，其中所述主二极管被配置成在所述HV经调节线上提供低于所述HV线的电压的电压；
第一电流镜，其被配置成提供第一电流，所述第一电流镜具有栅极以及第一端子和第二端子，所述栅极耦合到所述主二极管的所述第一端子且所述第二端子耦合到所述HV经调节线；
第二电流镜，其被配置成提供第二电流，所述第二电流镜具有第一端子、第二端子和第三端子，所述第一端子耦合到所述HV线，所述第二端子耦合到所述第一电流镜的所述第一端子，且所述第三端子耦合到低电压LV线；
阻抗，其耦合于所述LV线与所述HV经调节线之间，其中所述阻抗、所述第一电流镜和所述第二电流镜的电流以及所述主二极管被配置成提供所述HV经调节线和所述LV线之间的低于低电压阈值的电压差，提供所述HV经调节线和所述HV线之间的高于所述低电压阈值的电压差，且其中所述LV线上的电压取决于所述阻抗；
源栅，其连接到位线、源极线和所述LV线，所述位线连接到NAND堆叠；
所述NAND堆叠，其存储数据；和
所述源极线，其连接到所述HV经调节线和所述NAND堆叠。
17.根据权利要求16所述的系统，其中所述源栅基于所述LV线和所述HV经调节线之间的电压差连接所述位线和所述源极线。
18.根据权利要求17所述的系统，其中当所述位线和所述源极线经连接时，将高电压施加到所述NAND堆叠。
19.根据权利要求18所述的系统，其中基于所述施加的高电压擦除所述数据。
20.根据权利要求16所述的系统，其中所述第二电流镜包括LV p型金属氧化物半导体PMOS装置，且所述系统另外包括：
第一晶体管，其连接到所述HV线和所述第二电流镜的输入；和
第二晶体管，其连接到所述HV线和所述LV线，其中所述第一晶体管和所述第二晶体管调节所述LV PMOS装置的条件。
CN201911284183.3A 2018-12-17 2019-12-13 基于高电压供应的低电压偏压产生器 Active CN111324169B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110528412.2A CN113110695A (zh) 2018-12-17 2019-12-13 基于高电压供应的低电压偏压产生器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/221,987 US10539973B1 (en) 2018-12-17 2018-12-17 Low-voltage bias generator based on high-voltage supply
US16/221,987 2018-12-17

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202110528412.2A Division CN113110695A (zh) 2018-12-17 2019-12-13 基于高电压供应的低电压偏压产生器

Publications (2)

Publication Number Publication Date
CN111324169A true CN111324169A (zh) 2020-06-23
CN111324169B CN111324169B (zh) 2021-05-25

Family

ID=69167108

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201911284183.3A Active CN111324169B (zh) 2018-12-17 2019-12-13 基于高电压供应的低电压偏压产生器
CN202110528412.2A Pending CN113110695A (zh) 2018-12-17 2019-12-13 基于高电压供应的低电压偏压产生器

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202110528412.2A Pending CN113110695A (zh) 2018-12-17 2019-12-13 基于高电压供应的低电压偏压产生器

Country Status (2)

Country Link
US (4) US10539973B1 (zh)
CN (2) CN111324169B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113672025A (zh) * 2021-08-12 2021-11-19 深圳市中科蓝讯科技股份有限公司 一种供电电路、芯片及耳机
US11209853B2 (en) 2018-12-17 2021-12-28 Micron Technology, Inc. Low-voltage bias generator based on high-voltage supply

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11049576B1 (en) * 2019-12-20 2021-06-29 Micron Technology, Inc. Power-on-reset for memory
US11662942B2 (en) * 2021-03-16 2023-05-30 Kioxia Corporation Explicit buffer control

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09266419A (ja) * 1996-03-28 1997-10-07 Nec Corp ソースフォロア回路
US5986507A (en) * 1995-09-12 1999-11-16 Kabushiki Kaisha Toshiba Current mirror circuit
US20050156636A1 (en) * 2004-01-15 2005-07-21 Mitsubishi Denki Kabushiki Kaisha Output circuit
US20060186950A1 (en) * 2004-05-07 2006-08-24 Jung Chul M Low supply voltage bias circuit, semiconductor device, wafer and system including same, and method of generating a bias reference
CN101207950A (zh) * 2006-12-20 2008-06-25 钰瀚科技股份有限公司 发光二极管的驱动方法、系统以及冗余电路
CN101276227A (zh) * 2007-03-26 2008-10-01 松下电器产业株式会社 基准电流电路
JP2009093483A (ja) * 2007-10-10 2009-04-30 Kobe Univ 温度補償バイアス回路
CN103616924A (zh) * 2013-11-28 2014-03-05 瑞声声学科技(深圳)有限公司 传感器电路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5587951A (en) * 1995-08-04 1996-12-24 Atmel Corporation High speed, low voltage non-volatile memory
US5808506A (en) * 1996-10-01 1998-09-15 Information Storage Devices, Inc. MOS charge pump generation and regulation method and apparatus
JP4425727B2 (ja) * 2004-02-27 2010-03-03 Ｎｅｃエレクトロニクス株式会社 電源回路
KR100560822B1 (ko) * 2004-09-02 2006-03-13 삼성전자주식회사 리플-프리 내부 전압을 발생하는 반도체 장치
US7020020B1 (en) * 2004-09-21 2006-03-28 Atmel Corporation Low voltage non-volatile memory cells using twin bit line current sensing
ITRM20070167A1 (it) * 2007-03-27 2008-09-29 Micron Technology Inc Non-volatile multilevel memory cell programming
TW200947454A (en) * 2008-05-02 2009-11-16 Powerchip Semiconductor Corp Regulator and flash comprising the same
US8729874B2 (en) * 2011-06-10 2014-05-20 Cypress Semiconductor Corporation Generation of voltage supply for low power digital circuit operation
ITTO20120479A1 (it) * 2012-05-31 2013-12-01 St Microelectronics Srl Circuito di generazione di una corrente elettrica di valore configurabile
JP2016162216A (ja) * 2015-03-02 2016-09-05 エスアイアイ・セミコンダクタ株式会社 基準電圧回路
US9401213B1 (en) * 2015-11-15 2016-07-26 Winbond Electronics Corp. Non-volatile memory apparatus and operation method thereof
US9722489B1 (en) * 2016-05-02 2017-08-01 Micron Technology, Inc. Apparatuses and methods for mixed charge pumps with voltage regulator circuits
US10539973B1 (en) * 2018-12-17 2020-01-21 Micron Technology, Inc. Low-voltage bias generator based on high-voltage supply

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5986507A (en) * 1995-09-12 1999-11-16 Kabushiki Kaisha Toshiba Current mirror circuit
JPH09266419A (ja) * 1996-03-28 1997-10-07 Nec Corp ソースフォロア回路
US20050156636A1 (en) * 2004-01-15 2005-07-21 Mitsubishi Denki Kabushiki Kaisha Output circuit
US20060186950A1 (en) * 2004-05-07 2006-08-24 Jung Chul M Low supply voltage bias circuit, semiconductor device, wafer and system including same, and method of generating a bias reference
CN101207950A (zh) * 2006-12-20 2008-06-25 钰瀚科技股份有限公司 发光二极管的驱动方法、系统以及冗余电路
CN101276227A (zh) * 2007-03-26 2008-10-01 松下电器产业株式会社 基准电流电路
JP2009093483A (ja) * 2007-10-10 2009-04-30 Kobe Univ 温度補償バイアス回路
CN103616924A (zh) * 2013-11-28 2014-03-05 瑞声声学科技(深圳)有限公司 传感器电路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11209853B2 (en) 2018-12-17 2021-12-28 Micron Technology, Inc. Low-voltage bias generator based on high-voltage supply
US11573588B2 (en) 2018-12-17 2023-02-07 Micron Technology, Inc. Low-voltage bias generator based on high-voltage supply
CN113672025A (zh) * 2021-08-12 2021-11-19 深圳市中科蓝讯科技股份有限公司 一种供电电路、芯片及耳机
CN113672025B (zh) * 2021-08-12 2022-06-24 深圳市中科蓝讯科技股份有限公司 一种供电电路、芯片及耳机

Also Published As

Publication number Publication date
US20210018949A1 (en) 2021-01-21
CN111324169B (zh) 2021-05-25
US10539973B1 (en) 2020-01-21
CN113110695A (zh) 2021-07-13
US20220197323A1 (en) 2022-06-23
US11209853B2 (en) 2021-12-28
US11573588B2 (en) 2023-02-07
US20200192411A1 (en) 2020-06-18
US10802525B2 (en) 2020-10-13

Similar Documents

Publication Publication Date Title
CN111324169B (zh) 基于高电压供应的低电压偏压产生器
US9047960B2 (en) Flash memory cell with capacitive coupling between a metal floating gate and a metal control gate
US9543036B2 (en) System and method of programming a memory cell
US11742380B2 (en) Select gate gate-induced-drain-leakage enhancement
KR101377155B1 (ko) 내부 전원전압 발생장치 및 그것의 제어 방법, 그리고그것을 포함하는 반도체 메모리 장치 및 시스템
US10770149B2 (en) Non-volatile memory device
US11652409B2 (en) Stage protection in multi-stage charge pumps
US20170373015A1 (en) Semiconductor device, method of manufacturing the same and generation method of unique information
TWI646531B (zh) 電阻式記憶體系統、其驅動電路及其阻抗設置方法
CN108109645A (zh) 一种存储单元的读取方法及装置
US11243554B1 (en) Temperature interpolation techniques for multiple integrated circuit references
US20240079059A1 (en) High voltage device and method
US20230361203A1 (en) Finfet isolation device and method
US11942151B2 (en) Current references for memory cells
US20230320090A1 (en) Nand pillar memory device and method
US20230395672A1 (en) Dielectric engineered tunnel region in memory cells
US8873295B2 (en) Memory and operation method thereof
WO2018150803A1 (ja) 不揮発性半導体記憶装置のデータ消去装置および不揮発性半導体記憶装置の製造方法
US20230335642A1 (en) Dislocation enhanced transistor device and method
US20240079474A1 (en) Recess gate transistor and method
US20230352566A1 (en) Gate oxide formation for fin field-effect transistor
US20230335582A1 (en) Memory device isolation structure and method
US20240071972A1 (en) Semiconductor conductive pillar device and method
US20240055523A1 (en) Thick gate oxide transistor device and method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant