JP2011090364A - 定電圧発生回路及びそれを内蔵した半導体集積回路 - Google Patents

Abstract

【課題】サンプリング信号に同期して間欠動作を行う定電圧発生回路において、バックアップ用の二次電池や大容量キャパシタ等から供給される電源電圧が低下して回路が不定状態に陥っても、電源電圧が回復すれば確実に動作を再開できるようにする。
【解決手段】この定電圧発生回路は、第１及び第２の電源電位からスイッチ回路を介して電源電圧が供給されて出力信号を出力する差動増幅回路と、差動増幅回路の出力端子と第１の電源電位との間に接続されたコンデンサと、差動増幅回路の出力端子の電位を反転増幅して第１のノードに供給する増幅回路と、差動増幅回路の出力端子と第２の電源電位との間に接続され、スイッチ回路が継続的にオフしているときに、差動増幅回路の出力端子の電位を第２の電源電位に近付けるインピーダンス素子とを具備する。
【選択図】図２

Description

本発明は、ディジタルカメラや携帯電話等の携帯機器において、計時情報を管理するリアルタイムクロックの発振回路等に定電圧を供給する定電圧発生回路に関し、さらに、そのような定電圧発生回路を内蔵した半導体集積回路に関する。

ディジタルカメラや携帯電話等の携帯機器においては、メインスイッチを切ったときに、計時情報を管理するリアルタイムクロック用ＩＣが、バックアップ用の充電池（二次電池）又は大容量キャパシタから供給される電力によって動作する。二次電池等からの電力供給時間を長く確保するために、近年において、リアルタイムクロック用ＩＣは、２００ｎＡ以下の低消費電流で動作している。

このような低消費電流動作を実現するために、リアルタイムクロック用ＩＣ内部の発振回路や分周回路等を、定電圧発生回路によって生成される定電圧で動作させることが行われている。例えば、二次電池等からＩＣに供給される電源電圧が３Ｖ若しくは５Ｖであっても、ＩＣ内部の定電圧発生回路によって、０．９Ｖ、１．０Ｖ、又は、１．６Ｖ等の低い電源電圧を生成し、この電源電圧で発振回路等を動作させることにより、低消費電流動作が実現される。

さらに低消費電流化を図るために、定電圧発生回路をサンプリング駆動（間欠駆動）することも行われている。定電圧発生回路をサンプリング駆動するためには、定電圧発生回路の動作を制御するためのサンプリング信号を生成する間欠動作制御回路を設けることが必要となる。その場合に、第１の定電圧発生回路を用いて、比較的低い第１の電源電圧（例えば、０．９Ｖ）を生成して発振回路等に供給し、第２の定電圧発生回路を用いて、比較的高い第２の電源電圧（例えば、１．６Ｖ）を生成して間欠動作制御回路等に供給することが行われている。第１及び第２の定電圧発生回路は、間欠動作制御回路によって生成されるサンプリング信号が活性化されているときに動作し、サンプリング信号が非活性化されているときに動作を停止する。

ところで、バックアップ用の二次電池又は大容量キャパシタは、ＩＣへの電力供給と充電とを繰り返している。従って、二次電池等に充電を十分に行うことができない場合には、二次電池等から供給される電源電圧が徐々に低下してしまう。二次電池等から供給される電源電圧が、例えば、０．８Ｖ程度以下に低下すると、ＩＣの内部回路が不定状態となる。その後、再び充電が開始されて、二次電池等から供給される電源電圧が、ＩＣが動作可能な電圧、例えば、１．６Ｖ程度以上に上昇したときに、サンプリング信号が非活性状態になっていると、第１及び第２の定電圧発生回路は動作を停止したままであり、第１の定電圧発生回路から第１の電源電圧が供給される発振回路等や、第２の定電圧発生回路から第２の電源電圧が供給される間欠動作制御回路等が動作を再開することはできない。

関連する技術として、特許文献１には、内部電源電圧回復時に内部電源電圧に関連する内部電圧を高速で安定化させることのできる内部電圧発生回路を備えた半導体装置が開示されている。この半導体装置は、第１の電源電圧を動作電源電圧として受け、動作モード指示に従って、第１の電源制御信号を生成する制御回路と、この第１の電源制御信号を第２の電源電圧レベルの振幅の第２の電源制御信号に変換して出力するためのレベル変換回路と、このレベル変換回路の出力信号を第２の電源電圧投入時に非活性状態に設定するための初期化回路と、第２の電源制御信号に従って選択的に活性化され、活性化時に第２の電源電圧から第１の電源電圧を生成する電源回路とを含む。

特許文献１の図１に示されているように、上記の初期化回路は、レベル変換回路の出力ノードに接続され、電源投入時にこの出力ノードの電圧をプルアップする容量素子と、この出力ノードの電圧レベルをラッチするラッチ回路とによって構成される。電源投入時に、この初期化回路が、強制的に第２の電源制御信号（パワーカットイネーブル信号）を非活性化して、周辺電源電圧を生成し、制御回路の出力信号に従ってレベル変換回路の内部ノードを初期設定する。このように、特許文献１の半導体装置においては、電源投入時に出力ノードの電圧をプルアップするために容量素子が用いられるが、このような構成によれば、電源電圧がゆっくり変動する場合に対応することはできない。

特開２００３−１３３９３５号公報（第１、９頁、図１）

そこで、上記の点に鑑み、本発明は、サンプリング信号に同期して間欠動作を行う定電圧発生回路において、バックアップ用の二次電池や大容量キャパシタ等から供給される電源電圧が低下して回路が不定状態に陥っても、電源電圧が回復すれば確実に動作を再開できるようにすることを目的とする。さらに、本発明は、そのような定電圧発生回路を内蔵した半導体集積回路を提供することを目的とする。

以上の課題を解決するため、本発明の１つの観点に係る定電圧発生回路は、第１の電源電位及び第２の電源電位に基づいて定電圧を発生し、該定電圧を第１のノードから負荷に出力する定電圧発生回路であって、第１の電源電位及び第２のノードから電源電圧が供給され、第１の入力端子の電位と第２の入力端子の電位との差を増幅して出力端子から出力信号を出力する差動増幅回路と、第２のノードと第２の電源電位との間に接続され、間欠的に活性化されるサンプリング信号に同期してオン／オフするスイッチ回路と、差動増幅回路の第１の入力端子と第２のノードとの間に第１のバイアス電圧を発生する第１のバイアス電圧発生回路と、第１のノードと差動増幅回路の第２の入力端子との間に第２のバイアス電圧を発生する第２のバイアス電圧発生回路と、差動増幅回路の出力端子と第１の電源電位との間に接続されたコンデンサと、差動増幅回路の出力端子の電位を反転増幅して第１のノードに供給する増幅回路と、差動増幅回路の出力端子と第２の電源電位との間に接続され、スイッチ回路が継続的にオフしているときに、差動増幅回路の出力端子の電位を第２の電源電位に近付けるインピーダンス素子とを具備する。

ここで、インピーダンス素子は、差動増幅回路の出力端子に接続されたドレインと、第２の電源電位に接続されたソース及びゲートとを有するトランジスタを含むようにしても良いし、あるいは、差動増幅回路の出力端子と第２の電源電位との間に接続された抵抗を含むようにしても良い。

また、増幅回路が、差動増幅回路の出力端子に接続されたゲートと、第１の電源電位に接続されたソースと、第１のノードに接続されたドレインとを有するトランジスタを含み、スイッチ回路が、サンプリング信号が印加されるゲートと、第２のノードに接続されたドレインと、第２の電源電位に接続されたソースとを有するトランジスタを含むようにしても良い。

さらに、第１のバイアス電圧発生回路が、差動増幅回路の第１の入力端子と第２のノードとの間に接続され、ゲートとドレインとが接続された少なくとも１つのトランジスタを含み、第２のバイアス電圧発生回路が、第１のノードと差動増幅回路の第２の入力端子との間に接続され、ゲートとドレインとが接続された少なくとも１つのトランジスタを含むようにしても良い。

また、本発明の１つの観点に係る半導体集積回路は、上記いずれかの定電圧発生回路と、定電圧発生回路によって発生される定電圧が供給されて動作し、サンプリング信号を生成して定電圧発生回路の間欠動作を制御する間欠動作制御回路とを具備する。

本発明の１つの観点によれば、差動増幅回路の出力端子と第２の電源電位との間に接続され、スイッチ回路が継続的にオフしているときに差動増幅回路の出力端子の電位を第２の電源電位に近付けるインピーダンス素子を設けたことにより、バックアップ用の二次電池や大容量キャパシタ等から供給される電源電圧が低下して回路が不定状態に陥っても、電源電圧が回復すれば、増幅回路が差動増幅回路の出力端子の電位を反転増幅して第１のノードに供給するので、確実に動作を再開することができる。

本発明の一実施形態に係る半導体集積回路の構成を示すブロック図。 本発明の第１の実施形態に係る定電圧発生回路の構成を示す回路図。 間欠動作制御回路によって生成されるサンプリング信号の波形を示す波形図。 二次電池等から供給される電源電圧の変動を示す波形図。 本発明の第２の実施形態に係る定電圧発生回路の構成を示す回路図。

以下、本発明の実施形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照符号を付して、説明を省略する。
図１は、本発明の一実施形態に係る半導体集積回路の構成を示すブロック図である。本実施形態においては、計時情報を管理するリアルタイムクロック用ＩＣに本発明を適用した場合について説明する。

図１に示すように、この半導体集積回路は、電源電位Ｖ_ＤＤ（本実施形態においては、３Ｖとする）及び電源電位Ｖ_ＳＳ（本実施形態においては、接地電位とする）が供給され、サンプリング信号に従って間欠動作を行うことにより定電圧を発生する定電圧発生回路１及び２を含んでいる。例えば、定電圧発生回路１は、０．９Ｖの定電圧を発生し、定電圧発生回路２は、１．６Ｖの定電圧を発生する。

さらに、半導体集積回路は、定電圧発生回路１によって発生される０．９Ｖの定電圧が供給される発振回路３及び分周回路４と、定電圧発生回路２によって発生される１．６Ｖの定電圧が供給されるレベルシフタ（Ｌ／Ｓ）５、間欠動作制御回路６、及び、制御回路７とを含んでいる。

発振回路３は、発振動作を行うことにより、所定の周波数を有するマスタークロック信号を生成する。分周回路４は、発振回路３によって生成されるマスタークロック信号を分周することにより、分周クロック信号を生成する。

レベルシフタ（Ｌ／Ｓ）５は、０．９Ｖの定電圧が供給されて動作する分周回路４から出力される分周クロック信号のレベルを、１．６Ｖの定電圧が供給されて動作する回路に適合するようにシフトする。間欠動作制御回路６は、分周クロック信号に基づいてサンプリング信号ＳＰを生成することにより、定電圧発生回路１の間欠動作を制御する。制御回路７は、分周クロック信号に基づいて計時情報を管理する。

図２は、図１に示す半導体集積回路において用いられる、本発明の第１の実施形態に係る定電圧発生回路の構成を示す回路図である。この定電圧発生回路は、電源電位Ｖ_ＤＤ及び電源電位Ｖ_ＳＳに基づいて、定電圧である出力電圧Ｖ_ＲＥＧを発生し、出力電圧Ｖ_ＲＥＧを出力ノードＮ１から負荷に出力する。

この定電圧発生回路において、電源電位Ｖ_ＤＤとノードＮ２との間に、ＰチャネルＭＯＳトランジスタＱＰ１及びＱＰ２と、ＮチャネルＭＯＳトランジスタＱＮ１及びＱＮ２と、定電流源Ａ１とによって、差動増幅回路が構成されている。定電流源Ａ１の一端は、差動ペアを構成するトランジスタＱＮ１及びＱＮ２のソースに接続され、定電流源Ａ１の他端は、ノードＮ２に接続されている。

トランジスタＱＮ１のゲートは、差動増幅回路の第１の入力端子（ノードＮ３）に接続されており、トランジスタＱＮ１のドレイン及びトランジスタＱＰ１のドレインは、差動増幅回路の出力端子（ノードＮ５）に接続されている。また、トランジスタＱＮ２のゲートは、差動増幅回路の第２の入力端子（ノードＮ４）に接続されており、トランジスタＱＮ２のドレインは、トランジスタＱＰ２のドレイン及びゲートと、トランジスタＱＰ１のゲートとに接続されている。トランジスタＱＰ１及びＱＰ２のソースは、電源電位Ｖ_ＤＤに接続されている。

ノードＮ２と電源電位Ｖ_ＳＳとの間には、スイッチ回路としてＮチャネルＭＯＳトランジスタＱＮ３が接続されている。トランジスタＱＮ３のゲートには、サンプリング信号ＳＰが印加される。トランジスタＱＮ３は、印加されるサンプリング信号に同期してオン／オフする。サンプリング期間において、サンプリング信号ＳＰがハイレベルに活性化されるので、トランジスタＱＮ３がオン状態となる。一方、非サンプリング期間においては、サンプリング信号ＳＰがローレベルに非活性化されるので、トランジスタＱＮ３がオフ状態となる。

サンプリング期間において、トランジスタＱＮ３がオン状態となったときに、差動増幅回路は、電源電圧（Ｖ_ＤＤ−Ｖ_ＳＳ）が供給され、第１の入力端子（ノードＮ３）の電位と第２の入力端子（ノードＮ４）の電位との差を増幅して、出力端子（ノードＮ５）から出力信号を出力する。

電源電位Ｖ_ＤＤと差動増幅回路の第１の入力端子（ノードＮ３）との間には、定電流源Ａ２が接続されており、差動増幅回路の第１の入力端子（ノードＮ３）とノードＮ２との間には、ゲートとドレインとが接続された少なくとも１つのトランジスタ（図１においては、ＮチャネルＭＯＳトランジスタＱＮ４を示す）が接続されている。これらは、差動増幅回路の第１の入力端子（ノードＮ３）とノードＮ２との間に第１のバイアス電圧を発生する第１のバイアス電圧発生回路を構成する。

また、定電圧発生回路の出力ノードＮ１と差動増幅回路の第２の入力端子（ノードＮ４）との間には、ゲートとドレインとが接続された少なくとも１つのトランジスタ（図１においては、ＰチャネルＭＯＳトランジスタＱＰ３を示す）が接続されており、差動増幅回路の第２の入力端子（ノードＮ４）とノードＮ２との間には、定電流源Ａ３が接続されている。これらは、定電圧発生回路の出力ノードＮ１と差動増幅回路の第２の入力端子（ノードＮ４）との間に第２のバイアス電圧を発生する第２のバイアス電圧発生回路を構成する。

さらに、電源電位Ｖ_ＤＤと定電圧発生回路の出力ノードＮ１との間には、出力段の増幅回路を構成するＰチャネルＭＯＳトランジスタＱＰ４が接続されている。トランジスタＱＰ４のゲートは、差動増幅回路の出力端子（ノードＮ５）に接続されており、トランジスタＱＰ４のソースは、電源電位Ｖ_ＤＤに接続されており、トランジスタＱＰ４のドレインは、定電圧発生回路の出力ノードＮ１に接続されている。

差動増幅回路の出力端子（ノードＮ５）と電源電位Ｖ_ＤＤとの間には、非サンプリング期間においてトランジスタＱＰ４のゲートバイアス電位を保持するためのコンデンサＣ１が接続されている。また、定電圧発生回路の出力ノードＮ１と差動増幅回路の出力端子（ノードＮ５）との間には、トランジスタＱＰ４の発振を防止するための位相補償用のコンデンサＣ２が接続されている。

トランジスタＱＰ４は、差動増幅回路の出力端子（ノードＮ５）の電位を増幅して定電圧発生回路の出力ノードＮ１に供給する。ここで、トランジスタＱＮ５の増幅動作は、ゲートに入力される信号とドレインから出力される信号とが逆相関係となる反転増幅動作であるので、位相補償用のコンデンサＣ２をゲート・ドレイン間に接続することにより、トランジスタＱＮ５の高域発振を防止することができる。

図３は、図１に示す間欠動作制御回路によって生成されるサンプリング信号の波形を示す波形図である。サンプリング期間Ｔ１においては、サンプリング信号ＳＰがハイレベルに活性化され、非サンプリング期間Ｔ２においては、サンプリング信号ＳＰがローレベルに非活性化される。この例において、定電圧発生回路の間欠動作の周期は１ｍｓ程度であり、サンプリング信号ＳＰがハイレベルである期間の割合（デューティ）Ｔ１／（Ｔ１＋Ｔ２）は、１／８〜１／１６程度が適当である。これにより、間欠動作における定電圧発生回路の動作電流は、連続動作における定電圧発生回路の動作電流の１／８〜１／１６程度となり、さらなる低消費電流化を実現することができる。

再び図２を参照すると、サンプリング期間においては、差動増幅回路が動作して、出力段の増幅回路を構成するトランジスタＱＰ４のゲートバイアス電位を制御する。トランジスタＱＮ４のしきい値電圧をＶＴＮ４とし、トランジスタＱＰ３のしきい値電圧をＶＴＰ３とすると、定電圧発生回路の出力ノードＮ１には、電圧（ＶＴＮ４＋ＶＴＰ３）に依存した定電圧である出力電圧Ｖ_ＲＥＧが得られる。この出力電圧Ｖ_ＲＥＧは、電源電位Ｖ_ＤＤ及びＶ_ＳＳには依存しない。第１及び第２のバイアス電圧発生回路に含まれているトランジスタの数又はしきい値電圧を変更することにより、図１に示す定電圧発生回路１が０．９Ｖの定電圧を発生し、図１に示す定電圧発生回路２が１．６Ｖの定電圧を発生するように設定することができる。

一方、非サンプリング期間においては、差動増幅回路は動作を停止するが、コンデンサＣ１がトランジスタＱＰ４のゲートバイアス電位を保持するので、定電圧発生回路の出力ノードＮ１において出力電圧Ｖ_ＲＥＧが維持される。しかしながら、メインスイッチを切ったときに、バックアップ用の二次電池又は大容量キャパシタに充電を十分に行うことができない場合には、二次電池等から供給される電源電圧（Ｖ_ＤＤ−Ｖ_ＳＳ）が徐々に低下してしまう。

図４は、二次電池等から供給される電源電圧の変動を示す波形図である。図４に示すように、電源電位Ｖ_ＤＤが、例えば、０．８Ｖ程度以下に低下すると、ＩＣの内部回路が不定状態となる。その後、再び充電が開始されて、二次電池等から供給される電源電圧が、ＩＣが動作可能な電圧、例えば、１．６Ｖ程度以上に上昇したときに、サンプリング信号が非活性状態になっていると、図１に示す定電圧発生回路１及び２は動作を停止したままであり、定電圧発生回路１から０．９Ｖの電源電圧が供給される発振回路３等や、定電圧発生回路２から１．６Ｖの電源電圧が供給される間欠動作制御回路６等が動作を再開することはできない。

そこで、本実施形態においては、図２に示す差動増幅回路の出力端子（ノードＮ５）と電源電位Ｖ_ＳＳとの間に、ＮチャネルＭＯＳトランジスタＱＮ５が接続されている。トランジスタＱＮ５のドレインは、差動増幅回路の出力端子（ノードＮ５）に接続されており、トランジスタＱＮ５のソース及びゲートは、電源電位Ｖ_ＳＳに接続されている。従って、トランジスタＱＮ５は常にオフ状態であるが、トランジスタＱＮ５のドレイン・ソース間には、例えば、１０^−１２Ａオーダーの微小なチャネルリーク電流が流れる。従って、トランジスタＱＮ５は、スイッチ回路を構成するトランジスタＱＮ３が継続的にオフして差動増幅回路が継続的に停止しているときに、差動増幅回路の出力端子（ノードＮ５）の電位を電源電位Ｖ_ＳＳに近付ける。

これにより、二次電池等から供給される電源電圧が回復したときにサンプリング信号が非活性状態になっていたとしても、コンデンサＣ１に保持されているゲートバイアス電位を電源電位Ｖ_ＳＳに近付けることができるので、出力段の増幅回路を構成するトランジスタＱＰ４が所定の時間後に動作を再開して、定電圧発生回路の出力ノードＮ１における出力電圧Ｖ_ＲＥＧをハイレベルに変化させる。その結果、図１に示す間欠動作制御回路６も動作を再開して、周期的に活性化されるサンプリング信号ＳＰを再び出力するようになる。なお、トランジスタＱＮ５のチャネルリーク電流は微小であるので、間欠動作制御回路６が動作している際には定電圧生成回路の動作にほとんど影響を与えず、消費電流もほとんど増加することがない。

ただし、トランジスタＱＮ５のチャネルリーク電流は、トランジスタＱＰ１のチャネルリーク電流よりも大きいことが必要である。そのために、トランジスタＱＮ５のチャネル幅Ｗ１とチャネル長Ｌ１との比の値Ｗ１／Ｌ１を、トランジスタＱＰ１のチャネル幅Ｗ２とチャネル長Ｌ２との比の値Ｗ２／Ｌ２よりも十分大きくすることが望ましい。例えば、比の値Ｗ１／Ｌ１を比の値Ｗ２／Ｌ２の１０倍とすれば、差動増幅回路が継続的に停止しているときに、コンデンサＣ１に保持されているゲートバイアス電位を電源電位Ｖ_ＳＳに確実に近付けることができる。

あるいは、図２において、トランジスタＱＮ５の替わりに、Ｐチャネルトランジスタを用いることも可能である。その場合には、Ｐチャネルトランジスタのソース及びゲートが、差動増幅回路の出力端子（ノードＮ５）に接続され、Ｐチャネルトランジスタのドレインが、電源電位Ｖ_ＳＳに接続される。

次に、本発明の第２の実施形態について説明する。
図５は、図１に示す半導体集積回路において用いられる、本発明の第２の実施形態に係る定電圧発生回路の構成を示す回路図である。第２の実施形態においては、図２に示す第１の実施形態におけるトランジスタＱＮ５の替わりに、抵抗Ｒ１が用いられる。その他の点に関しては、第１の実施形態と同様である。

抵抗Ｒ１は、半導体基板上に絶縁膜を介して形成されたポリシリコンのパターンによって構成されるが、ポリシリコンに不純物をドープしないことにより、非常に高い抵抗値を有している。抵抗Ｒ１は、スイッチ回路を構成するトランジスタＱＮ３が継続的にオフして差動増幅回路が継続的に停止しているときに、差動増幅回路の出力端子（ノードＮ５）の電位を電源電位Ｖ_ＳＳに近付ける。

これにより、二次電池等から供給される電源電圧が回復したときにサンプリング信号が非活性状態になっていたとしても、コンデンサＣ１に保持されているゲートバイアス電位を電源電位Ｖ_ＳＳに近付けることができるので、出力段の増幅回路を構成するトランジスタＱＰ４が所定の時間後に動作を再開して、定電圧発生回路の出力ノードＮ１における出力電圧Ｖ_ＲＥＧをハイレベルに変化させる。その結果、図１に示す間欠動作制御回路６も動作を再開して、周期的に活性化されるサンプリング信号ＳＰを再び出力するようになる。

ここで、定電圧発生回路の定常動作電流を５０ｎＡ〜１００ｎＡとすると、定常動作電流にほとんど影響を与えないためには、抵抗Ｒ１の抵抗値を１０ＧΩ以上として、抵抗Ｒ１に流れる電流を０．１ｎＡ程度以下にすることが望ましい。上記の製法によれば、３０ＧΩ程度の高い抵抗値を有する抵抗を製造することが可能である。そのような高抵抗は、定電圧生成回路の動作にほとんど影響を与えず、消費電流もほとんど増加させることがない。

１、２ 定電圧発生回路、 ３ 発振回路、 ４ 分周回路、 ５ レベルシフタ、 ６ 間欠動作制御回路、 ７ 制御回路、 ＱＰ１〜ＱＰ４ ＰチャネルＭＯＳトランジスタ、 ＱＮ１〜ＱＮ５ ＮチャネルＭＯＳトランジスタ、 Ａ１〜Ａ３ 定電流源、 Ｒ１ 抵抗

Claims (7)

1. 第１の電源電位及び第２の電源電位に基づいて定電圧を発生し、該定電圧を第１のノードから負荷に出力する定電圧発生回路であって、
   前記第１の電源電位及び第２のノードから電源電圧が供給され、第１の入力端子の電位と第２の入力端子の電位との差を増幅して出力端子から出力信号を出力する差動増幅回路と、
   前記第２のノードと前記第２の電源電位との間に接続され、間欠的に活性化されるサンプリング信号に同期してオン／オフするスイッチ回路と、
   前記差動増幅回路の第１の入力端子と前記第２のノードとの間に第１のバイアス電圧を発生する第１のバイアス電圧発生回路と、
   前記第１のノードと前記差動増幅回路の第２の入力端子との間に第２のバイアス電圧を発生する第２のバイアス電圧発生回路と、
   前記差動増幅回路の出力端子と前記第１の電源電位との間に接続されたコンデンサと、
   前記差動増幅回路の出力端子の電位を反転増幅して前記第１のノードに供給する増幅回路と、
   前記差動増幅回路の出力端子と前記第２の電源電位との間に接続され、前記スイッチ回路が継続的にオフしているときに、前記差動増幅回路の出力端子の電位を前記第２の電源電位に近付けるインピーダンス素子と、
   を具備する定電圧発生回路。
2. 前記インピーダンス素子が、前記差動増幅回路の出力端子に接続されたドレインと、前記第２の電源電位に接続されたソース及びゲートとを有するトランジスタを含む、請求項１記載の定電圧発生回路。
3. 前記インピーダンス素子が、前記差動増幅回路の出力端子と前記第２の電源電位との間に接続された抵抗を含む、請求項１記載の定電圧発生回路。
4. 前記増幅回路が、前記差動増幅回路の出力端子に接続されたゲートと、前記第１の電源電位に接続されたソースと、前記第１のノードに接続されたドレインとを有するトランジスタを含む、請求項１〜３のいずれか１項記載の定電圧発生回路。
5. 前記スイッチ回路が、前記サンプリング信号が印加されるゲートと、前記第２のノードに接続されたドレインと、前記第２の電源電位に接続されたソースとを有するトランジスタを含む、請求項１〜４のいずれか１項記載の定電圧発生回路。
6. 前記第１のバイアス電圧発生回路が、前記差動増幅回路の第１の入力端子と前記第２のノードとの間に接続され、ゲートとドレインとが接続された少なくとも１つのトランジスタを含み、前記第２のバイアス電圧発生回路が、前記第１のノードと前記差動増幅回路の第２の入力端子との間に接続され、ゲートとドレインとが接続された少なくとも１つのトランジスタを含む、請求項１〜５のいずれか１項記載の定電圧発生回路。
7. 請求項１〜６のいずれか１項記載の定電圧発生回路と、
   前記定電圧発生回路によって発生される定電圧が供給されて動作し、前記サンプリング信号を生成して前記定電圧発生回路の間欠動作を制御する間欠動作制御回路と、
   を具備する半導体集積回路。

Images