JP4163861B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4163861B2 JP4163861B2 JP2001039390A JP2001039390A JP4163861B2 JP 4163861 B2 JP4163861 B2 JP 4163861B2 JP 2001039390 A JP2001039390 A JP 2001039390A JP 2001039390 A JP2001039390 A JP 2001039390A JP 4163861 B2 JP4163861 B2 JP 4163861B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- reference voltage
- transistor
- voltage signal
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Protection Of Static Devices (AREA)
Description
【発明の属する技術分野】
本発明は半導体装置の内部、具体的にはレギュレータの内部に設けられる基準電圧源回路と過熱保護回路に関するものである。
【0002】
【従来の技術】
半導体装置は、その温度が高温になると、最悪の場合には装置を構成する半導体素子が破壊されることも有り得る。具体的に半導体装置としてシリーズレギュレータを想定すると、シリーズレギュレータでは特に、レギュレータ中を流れる電流によって高温になり易いという特徴がある。このためシリーズレギュレータでは高温に対する安全対策のために過熱保護回路が設けられることがある。
過熱保護回路が設けられた従来のシリーズレギュレータの回路構成の一例を図2に示した。
【0003】
Pチャネル型MOSFETからなるトランジスタQ1のソース、ドレインをそれぞれ入力端子1と出力端子2に接続し、トランジスタQ1のゲートをNチャネル型MOSFETからなるトランジスタQ2のドレインに接続する。トランジスタQ2のソースはグランドに接続し、ゲートは差動アンプOP1の出力端子に接続する。出力端子2とグランドとの間に抵抗R1と抵抗R2の直列回路を接続し、差動アンプOP1の反転入力端子(−)を抵抗R1と抵抗R2の共通接続点に接続する。一方、差動アンプOP1の非反転入力端子(+)は基準電圧源回路5bの基準電圧発生ポイントに接続する。
【0004】
さらにトランジスタQ2のゲートはNチャネル型MOSFETからなるトランジスタQ3のドレインに接続する。トランジスタQ3のソースはグランドに接続し、ゲートは比較器OP2の出力端子に接続する。比較器OP2の反転入力端子(−)は温度検出回路6に接続し、非反転入力端子(+)は抵抗R3の一端と抵抗R4の一端の共通接続点に接続する。なお、抵抗R3の他端は基準電圧回路5bに接続し、抵抗R4の他端はグランドに接続する。ここで、トランジスタQ1、Q2、差動アンプOP1、抵抗R1およびR2がレギュレータの基幹部分としての出力回路3を構成し、トランジスタQ3、比較器OP2、抵抗R3およびR4がレギュレータの安全装置としての過熱保護回路4bを構成している。
【0005】
以上のような構成とした図2の回路では、基準電圧源回路5bが温度変化に対して安定度の高い基準電圧信号Vrefを生成し、温度検出回路6が所定の温度特性を有する電圧信号VJを生成する。ちなみに近年の温度検出回路では、この所定の温度特性を有する電圧信号VJを負の温度特性を有するバイポーラトランジスタのベース、エミッタ間電圧に基づいて生成するものが主流となっている。
ここで、図2の回路の温度がレギュレータが安全に動作を継続できるとされる所定の温度を越え、これにより電圧信号VJの電圧値が分圧基準電圧信号Vdrの電圧値よりも低くなったと仮定する。なお、分圧基準電圧信号Vdrは基準電圧信号Vrefを抵抗R3とR4の直列回路において分圧して得たものであり、基準電圧信号Vrefと同様に安定度の高い電圧信号である。
【0006】
すると比較器OP2は、2つの入力端子にそれぞれ供給される分圧基準電圧信号Vdrと電圧信号VJの相対的な大きさ(Vdr>VJ)に応じて出力端子の電圧を高くする。トランジスタQ3は比較器OP2の出力端子の電圧が高くなることでオン状態となり、トランジスタQ2のゲート、ソース間を短絡する。その結果、トランジスタQ2およびトランジスタQ1はオフ状態となり、電圧信号VJの電圧値が分圧基準電圧信号Vdrの電圧値よりも低い状態が続く間、そのオフ状態を維持する。トランジスタQ1がオフ状態となることで出力電圧をほぼ一定になるように制御する出力回路3の動作は停止する。
【0007】
通常、レギュレータの温度上昇は、電流がトランジスタQ1のドレイン、ソース間の電流路を通過する時にトランジスタQ1が発熱することよって引き起こされる。このため、トランジスタQ1の電流の流通を停止させれば、レギュレータ内での発熱を抑え、レギュレータの温度を上昇から下降へ転じさせることができる。なお、レギュレータの温度が低下し、電圧信号VJの電圧値が分圧基準電圧信号Vdrの電圧値よりも高くなるとトランジスタQ3はオフ状態となり、出力回路3は動作を再開する。
図2に示すような過熱保護回路を有したレギュレータでは、回路が高温状態になった時、以上のような動作によって半導体装置を高温から保護していた。
【0008】
【発明が解決しようとする課題】
過熱保護を行うには、通常、基準となる信号と温度に応じて変化する信号の2つの信号が必要になる。
図2の回路構成によるレギュレータでは、基準となる信号として分圧基準電圧信号Vdrを使用し、温度に応じて変化する信号として電圧信号VJを使用している。ここで図2の回路は、これら2つの信号をそれぞれ個別に構成された2つの回路、すなわち、基準電圧源回路5b、温度検出回路6より得る構成となっている。このため、図2の構成のレギュレータでは、装置の構成に必要な回路素子の数が増加するという問題があった。
そこで本発明は、回路素子の数を少なくすることができる半導体装置を提供することを目的とする。
【0009】
【課題を解決するための手段】
上記課題を解決するための本発明は、差動アンプと差動アンプの各入力端子にそれぞれ接続された2つのダイオード機能素子とを有し、基準電圧信号が差動アンプの出力端子より得られ、所定の温度特性を有する電圧信号がダイオード機能素子より得られる基準電圧源回路と、基準電圧源回路から基準電圧信号の供給を受ける制御機能を有する被保護回路と、基準電圧源回路から基準電圧信号と所定の温度特性を有する電圧信号の供給を受け、その2つの電圧信号の相対的な大きさに応じて該被保護回路の動作を停止させる過熱保護回路と、を具備することを特徴とする。
【0010】
【発明の実施の形態】
基準電圧源回路の内部に2つのダイオード機能素子を設け、各ダイオード機能素子において得られる所定の温度特性を有する信号を差動アンプに供給し、安定度の高い基準電圧信号を得る。この基準電圧信号は被保護回路等の各回路に供給する。過熱保護回路には、この基準電圧信号、あるいは基準電圧信号に準じた安定度の高い電圧信号を供給すると同時に、一方のダイオードの機能素子において得られる所定の温度特性を有する信号を供給する。
【0011】
【実施例】
図1には回路素子数を少なくすることができる本発明による半導体装置の実施例の回路を示した。
Pチャネル型MOSFETからなるトランジスタQ1のソース、ドレインを、それぞれ入力端子1と出力端子2に接続し、トランジスタQ1のゲートをNチャネル型MOSFETからなるトランジスタQ2のドレインに接続する。トランジスタQ2のソースはグランドに接続し、ゲートは差動アンプOP1の出力端子に接続する。出力端子2とグランドとの間に抵抗R1と抵抗R2の直列回路を接続し、差動アンプOP1の反転入力端子(−)を抵抗R1と抵抗R2の共通接続点に接続する。このトランジスタQ1、Q2、差動アンプOP1、抵抗R1およびR2によりレギュレータの基幹部分としての出力回路3を構成する。
【0012】
コレクタ、ベース間が短絡されたPNP型バイポーラトランジスタからなる2つのトランジスタQ4とQ5を設け、各トランジスタQ4、Q5の各コレクタをグランドに接続する。トランジスタQ4のエミッタは抵抗R5を介して電流源CSの出力側端子に接続し、トランジスタQ5のエミッタは抵抗R6とR7の直列回路を介して電流源CSの出力側端子に接続する。抵抗R5とトランジスタQ4のエミッタの接続点を差動アンプOP3の非反転入力端子(+)に接続し、抵抗R6とR7の共通接続点を差動アンプOP3の反転入力端子(−)に接続する。差動アンプOP3の出力端子は基準電圧の出力ポイントとしての出力回路3の差動アンプOP1の非反転入力端子(+)に接続する。差動アンプOP3の出力端子はさらに電流源CSの出力側端子に接続し、電流源CSの入力側端子は入力端子1に接続する。このトランジスタQ4、Q5、抵抗R5、R6、R7、電流源CSおよび差動アンプOP3により基準電圧源回路5aを構成する。
【0013】
基準電圧源回路5aの差動アンプOP3の出力端子とグランドとの間に抵抗R3と抵抗R4の直列回路を接続し、抵抗R3とR4の共通接続点を比較器OP2の非反転入力端子(+)に接続する。比較器OP2の反転入力端子(−)は基準電圧源回路5aのトランジスタQ5のエミッタに接続し、比較器OP2の出力端子はNチャネル型MOSFETからなるトランジスタQ3のゲートに接続する。トランジスタQ3のドレインは出力回路3のトランジスタQ2のゲートに接続し、トランジスタQ3のソースはグランドに接続する。このトランジスタQ3、比較器OP2、抵抗R3およびR4が過熱保護回路4aを構成する。
【0014】
以上のような構成とした図1の回路では、その過熱保護動作が基準電圧源回路5a内の所定位置に現れる2つの電圧信号を利用して行われる。
すなわち、過熱保護回路4aの比較器OP2の各入力端子には、分圧基準電圧信号Vdrと温度に応じて変化する電圧信号VJが入力される。ここで、分圧基準電圧信号Vdrは基準電圧Vrefを抵抗R3、R4の直列回路で分圧して得た電圧であり、基準電圧Vrefと同様に高い安定度を有する。一方、電圧信号VJはトランジスタQ5のベース、エミッタ間電圧VBE5より得た電圧である。周知のようにバイポーラトランジスタのベース、エミッタ間電圧は温度に応じて変化し、その温度特性は負性となる。従って、トランジスタQ5のベース、エミッタ間電圧VBE5より得た電圧信号VJは電圧VBE5と同様に負の温度特性を有することになる。
【0015】
図1の回路の温度が上昇するにつれ、分圧基準電圧信号Vdrの電圧値はほぼ一定であるのに対し、電圧信号VJの電圧値は低下する。レギュレータが安全に動作を継続できるとされる所定の温度を越えた時、電圧信号VJの電圧値が分圧基準電圧信号Vdrの電圧値よりも低くなる。すると比較器OP2は、供給された各信号の相対的な大きさ(Vdr>VJ)に応じて出力端子の電圧を高くする。トランジスタQ3は比較器OP2の出力端子の電圧が高くなることでオン状態となり、トランジスタQ2のゲート、ソース間を短絡する。その結果、トランジスタQ2およびトランジスタQ1はオフ状態となり、出力回路3の動作は停止する。そして、回路のこれ以上の温度上昇が防止される。
【0016】
なお、図1に示す構成とした基準電圧源回路5aより得られる基準電圧Vrefの特性については以下に説明するとおりである。
基準電圧源回路5a中のトランジスタQ4とトランジスタQ5は、コレクタ、ベース間が短絡されることによって回路の稼動中は常にオン状態となり、実質的にはダイオードとして機能する。ここで、トランジスタQ4とトランジスタQ5の各エミッタサイズが1:Nの関係になっているとすると、各トランジスタQ4、Q5のコレクタ電流I4、I5は以下の式のように表わされる。
【0017】
【数1】
【0018】
【数2】
【0019】
ここで、ISは飽和電流、VBE4はトランジスタQ4のベース、エミッタ間電圧、VBE5はトランジスタQ5のベース、エミッタ間電圧を表わしている。また、VTは(kT/q)で求められる定数であり、kはボルツマン定数、Tは絶対温度、qは電子の電荷量を表わしている。
【0020】
抵抗R5とトランジスタQ4の接続点(A)と抵抗R6とR7の接続点(B)の電圧は差動アンプOP3のイマジナリショートによってほぼ同電位となるため、次の(3)式が成り立つ。
【0021】
【数3】
【0022】
また、差動アンプOP3のイマジナリショートによって抵抗R5と抵抗R6の端子間電圧がほぼ同じになることから、次の(4)式も成り立つ。
【0023】
【数4】
【0024】
ここで、R5、R6、R7は、それぞれ抵抗R5、抵抗R6、抵抗R7の抵抗値を表わしている。
【0025】
(1)式、(2)式、(3)式、(4)式の結果をそれぞれに代入し、展開することで次の(5)式が得られる。
【0026】
【数5】
【0027】
差動アンプOP3の出力端子の位置に現れる基準電圧Vrefは、図1の基準電圧源回路5aの構成上、トランジスタQ4のベース、エミッタ間電圧VBE4と抵抗R5の端子間電圧(I4・R5)の和に等しい。従って基準電圧Vrefは(6)式のように表わされる。
【0028】
【数6】
【0029】
ここで、温度を変数として(6)式の両辺を微分すると(7)式のようになる。
【0030】
【数7】
【0031】
図2の回路の抵抗R5と抵抗R6の抵抗値を同じにすると(7)式の右辺第2項が簡略化され、(8)式のようになる。
【0032】
【数8】
【0033】
前にも述べたように、トランジスタ素子のベース、エミッタ間電圧は温度に応じて変化し、その温度特性は負性を示す。このため(8)式の右辺第1項の極性は負となる。一方、(8)式の右辺第2項の極性は正になるため、抵抗R6と抵抗R7の各抵抗値R6、R7と、トランジスタQ4とトランジスタQ5のエミッタサイズの比率Nを適切な値に設定することにより、(8)式の右辺の値を零にすることができる。すなわち、回路素子の条件の設定次第で、基準電圧Vrefを温度変化に対して高い安定度を有する電圧信号とすることが可能となる。
【0034】
ところで、従来の基準電圧源回路としては、図3に示すような回路構成を有し、半導体のバンドギャップを利用して安定度の高い基準電圧を得るバンドギャップリファレンス回路(以下、BGR回路とする)が知られている。特開平5−244718号公報には、このBGR回路の応用回路から基準電圧と温度に応じて変化する電圧の2つの電圧信号を同時に得る技術が開示されている。この特開平5−244718号公報に開示された回路によれば、温度検出回路が不要であるため、レギュレータの回路素子の数を少なくすることができる。しかし、このBGR回路を構成するにはPNP型とNPN型の双方のバイポーラトランジスタを形成しなければならず、そのBGR回路を含む半導体装置の製造はバイポーラプロセスによって行わなければならない。
【0035】
回路の主要部分がCMOSトランジスタで構成される半導体装置を製造する場合には、当然、CMOSプロセスが使用される。ところが、このCMOSプロセスではバイポーラプロセスにおけるベース拡散処理工程のような工程が存在しない。このためCMOSプロセスでは、半導体基板をコレクタとし、半導体基板中のウェル層をベースとしたPNP型、あるいは半導体基板をエミッタとし、半導体基板中のウェル層をベースとしたNPN型のどちらか一方のサブストレート型バイポーラトランジスタしか、主たるCMOSトランジスタと一緒に形成できない。このことから、PNP型とNPN型の双方のバイポーラトランジスタの同時形成が必要である特開平5−244718号公報に開示された回路はCMOSプロセスで製造される半導体装置に対しては適用できない。
【0036】
本発明を適用した図1の回路では、一つの基準電圧源回路5aから安定度の高い基準電圧Vrefと温度に応じて変化する電圧信号VJの2つの電圧信号が同時に得られる。独立した温度検出回路を設ける必要が無いため、レギュレータを構成するための回路素子の数を少なくすることができる。
さらに、本発明を適用した図1の回路では、その回路構成を見て分かるように基準電圧源回路5aはPNP型とNPN型のバイポーラトランジスタを同時に必要としない。このため、本発明を適用すればレギュレータをCMOSプロセスで製造することができるという付帯的な効果を得ることもできる。
【0037】
なお、以上の説明では本発明を適用する半導体装置としてシリーズレギュレータを想定した。しかし本発明は、シリーズレギュレータのみならず、被保護回路と基準電圧源回路と過熱保護回路とを有する半導体装置に広く適用することができる。
また、図1の基準電圧源回路5aでは、トランジスタQ4、Q5はコレクタ、ベース間を短絡したPNP型バイポーラトランジスタとなっている。このトランジスタQ4、Q5はコレクタ、ベース間を短絡したNPN型バイポーラトランジスタでも良く、一つ以上のPN接合を有するダイオード機能素子であれば様々な形態の素子がトランジスタQ4、Q5に代えて使用することができる。
【0038】
【発明の効果】
以上に説明したように本発明による半導体装置は、被保護回路に対して基準電圧を供給するための基準電圧源回路から、安定度の高い基準電圧信号と温度に応じて変化する電圧信号を同時に得て、その2つの電圧信号を過熱保護回路に供給する。ここで基準電圧源回路の構成を、2つのダイオード機能素子が有する所定の温度特性を利用して安定度の高い基準電圧信号を得る一方で、ダイオード機能素子が有する所定の温度特性を利用して温度に応じて変化する電圧信号も得る構成にすることを特徴としている。
【0039】
このような構成とすると、一つの基準電圧源回路から2つの電圧信号が得られることから、独立した温度検出回路を設ける必要が無くなる。また、PNP型とNPN型のバイポーラトランジスタを同時に必要としないため、CMOSプロセスで製造することが可能となる。
従って、本発明によれば、装置を構成するのに必要な回路素子の数が少なく、CMOSプロセスによって製造する場合に有利な半導体装置を提供することができる。
【図面の簡単な説明】
【図1】 本発明による半導体装置(シリーズレギュレータ)の実施例の回路図。
【図2】 過熱保護回路を有した従来のシリーズレギュレータの一例の回路図。
【図3】 半導体のバンドギャップ電圧を利用した従来の基準電圧源回路の一例の回路図
【符号の説明】
1:入力端子 2:出力端子 3:出力回路 4a、4b:過熱保護回路 5a、5b:基準電圧源回路 6:温度検出回路 CS:電流源 OP1、OP3:差動アンプ OP2:比較器 Q1〜Q3:トランジスタ Q4、Q5:ダイオード機能素子としてのトランジスタR1〜R7:抵抗 Vdr:分圧基準電圧信号 VJ:温度に応じて変化する電圧信号 Vref:基準電圧
Claims (3)
- 差動アンプと、該差動アンプの各入力端子にそれぞれ接続された2つのダイオード機能素子とを有し、基準電圧信号が該差動アンプの出力端子より得られ、所定の温度特性を有する電圧信号が該ダイオード機能素子より得られる基準電圧源回路と、
該基準電圧源回路から該基準電圧信号の供給を受ける、制御機能を有する被保護回路と、
該基準電圧源回路から該基準電圧信号と該所定の温度特性を有する電圧信号の供給を受け、その2つの電圧信号の相対的な大きさに応じて該被保護回路の動作を停止させる過熱保護回路と、
を具備することを特徴とする半導体装置。 - 前記ダイオード機能素子がサブストレート型バイポーラトランジスタにより形成されることを特徴とする、請求項1に記載した半導体装置。
- 前記半導体装置がCMOSプロセスによって製造されるレギュレータであることを特徴とする、請求項1あるいは請求項2に記載した半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001039390A JP4163861B2 (ja) | 2001-02-16 | 2001-02-16 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001039390A JP4163861B2 (ja) | 2001-02-16 | 2001-02-16 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002244745A JP2002244745A (ja) | 2002-08-30 |
JP4163861B2 true JP4163861B2 (ja) | 2008-10-08 |
Family
ID=18902187
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001039390A Expired - Fee Related JP4163861B2 (ja) | 2001-02-16 | 2001-02-16 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4163861B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6793586B2 (ja) * | 2017-03-30 | 2020-12-02 | エイブリック株式会社 | ボルテージレギュレータ |
-
2001
- 2001-02-16 JP JP2001039390A patent/JP4163861B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002244745A (ja) | 2002-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4322024B2 (ja) | 温度センサ | |
US5229711A (en) | Reference voltage generating circuit | |
JP2540753B2 (ja) | 過熱検出回路 | |
JPS6326895B2 (ja) | ||
JP4163861B2 (ja) | 半導体装置 | |
JPH11258065A (ja) | 温度検出回路 | |
US20120153997A1 (en) | Circuit for Generating a Reference Voltage Under a Low Power Supply Voltage | |
JPH0334026B2 (ja) | ||
JPH08185236A (ja) | 基準電圧生成回路 | |
JP3092062B2 (ja) | 半導体装置 | |
JP2729001B2 (ja) | 基準電圧発生回路 | |
JP4008674B2 (ja) | 半導体装置 | |
JP2000065872A (ja) | 電圧検出回路 | |
JP2650390B2 (ja) | 比較装置 | |
JPS62182819A (ja) | 電源回路 | |
JPH04172508A (ja) | 半導体集積回路装置 | |
JPH0546096Y2 (ja) | ||
JPH04106606A (ja) | 基準電圧源回路 | |
JP2520898B2 (ja) | 温度検出回路 | |
JPH08289463A (ja) | 半導体集積回路装置 | |
JP3082247B2 (ja) | 定電圧回路 | |
SU1711135A1 (ru) | Стабилизатор напр жени посто нного тока | |
JPH066607Y2 (ja) | 利得制御回路 | |
JP3437274B2 (ja) | 基準電圧回路 | |
KR950003117Y1 (ko) | 밴드-갭 테프런스 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050126 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20050126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080701 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080725 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4163861 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130801 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |