JPS6326895B2 - - Google Patents
Info
- Publication number
- JPS6326895B2 JPS6326895B2 JP54080099A JP8009979A JPS6326895B2 JP S6326895 B2 JPS6326895 B2 JP S6326895B2 JP 54080099 A JP54080099 A JP 54080099A JP 8009979 A JP8009979 A JP 8009979A JP S6326895 B2 JPS6326895 B2 JP S6326895B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- reference voltage
- emitter
- base
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
- G05F3/222—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage
- G05F3/225—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage producing a current or voltage as a predetermined function of the temperature
Description
【発明の詳細な説明】
本発明は基準電圧回路に関し、特に低い電圧の
基準電圧を得ることができ、しかも極めて簡単な
構成により構成される基準電圧回路に関する。
基準電圧を得ることができ、しかも極めて簡単な
構成により構成される基準電圧回路に関する。
現在、半導体の分野においては、多くの半導体
素子をひとつのチツプに形成する集積回路Ｉ・
Ｃ、大規模集積回路Ｌ・Ｓ・Ｉ、さらに超Ｌ・
Ｓ・Ｉと高集積化が進んでいる。さて、この様に
高集積化された各半導体素子をバイアスするため
の基準電圧回路として低電圧かつ特性の優れた出
力電圧を供給できる様構成された回路を提供する
ることは、集積回路の消費電力を低く抑えるこ
とができる。集積回路の温度上昇を抑えること
ができるため、温度上昇による半導体素子の特性
劣化を抑えることができ、信頼性が向上する。等
の利点がある。
素子をひとつのチツプに形成する集積回路Ｉ・
Ｃ、大規模集積回路Ｌ・Ｓ・Ｉ、さらに超Ｌ・
Ｓ・Ｉと高集積化が進んでいる。さて、この様に
高集積化された各半導体素子をバイアスするため
の基準電圧回路として低電圧かつ特性の優れた出
力電圧を供給できる様構成された回路を提供する
ることは、集積回路の消費電力を低く抑えるこ
とができる。集積回路の温度上昇を抑えること
ができるため、温度上昇による半導体素子の特性
劣化を抑えることができ、信頼性が向上する。等
の利点がある。
本発明は、このような事情に鑑みなされたもの
で、低電圧、かつ温度特性の優れた基準電圧回路
を提供することを目的としている。
で、低電圧、かつ温度特性の優れた基準電圧回路
を提供することを目的としている。
以下、本発明の一実施例を示す図面を参照しな
がら、本発明について説明する。
がら、本発明について説明する。
第１図において、１は電源電圧VCCが供給され
る第１端子、２は接地される第２端子である。端
子１，２間には定電流源４、第１、第２の抵抗
５，６の直列回路が接続されている。抵抗５，６
の接続部には第１、第２のNPN型トランジスタ
７，８のベースが接続され、トランジスタ７のエ
ミツタは直接トランジスタ８のエミツタは抵抗１
０を介して端子２に接続されている。定電流源４
と抵抗５の接続部には第３のNPN型トランジス
タ９のベースが接続され、コレクタは端子１に接
続され、エミツタはトランジスタ８のコレクタに
接続されている。また、トランジスタ９のベース
にはトランジスタ７のコレクタが接続され、エミ
ツタには出力端子３が接続されている。
る第１端子、２は接地される第２端子である。端
子１，２間には定電流源４、第１、第２の抵抗
５，６の直列回路が接続されている。抵抗５，６
の接続部には第１、第２のNPN型トランジスタ
７，８のベースが接続され、トランジスタ７のエ
ミツタは直接トランジスタ８のエミツタは抵抗１
０を介して端子２に接続されている。定電流源４
と抵抗５の接続部には第３のNPN型トランジス
タ９のベースが接続され、コレクタは端子１に接
続され、エミツタはトランジスタ８のコレクタに
接続されている。また、トランジスタ９のベース
にはトランジスタ７のコレクタが接続され、エミ
ツタには出力端子３が接続されている。
次に、かかる構成における温度特性、および出
力電圧の特性について解析する。
力電圧の特性について解析する。
通常、バイポーラ・トランジスタのベース・エ
ミツタ間電圧VBEは VBE＝Vgp・（１−Ｔ／T0）＋VBE0・（Ｔ／T0）＋nk
T／ｑ・ln（T0／Ｔ）＋kT／ｑ・lnIc／Ico………(1) で示される。ここで各記号の意味は次の通りであ
る。
ミツタ間電圧VBEは VBE＝Vgp・（１−Ｔ／T0）＋VBE0・（Ｔ／T0）＋nk
T／ｑ・ln（T0／Ｔ）＋kT／ｑ・lnIc／Ico………(1) で示される。ここで各記号の意味は次の通りであ
る。
Vgp：シリコンの０〓におけるエネルギ・ギヤ
ツプ電圧 Ｔ：絶対温度の0゜ Ic：コレクタ電流 ｎ：トランジスタに依る定数、例えば1.5 ｋ：ボルツマン定数 ｑ：電子１個の電荷 Ico：絶対温度T0におけるコレクタ電流 VBE0：絶対温度T0におけるベース・エミツタ
間電圧 さて、第１図におけるトランジスタ７，９のベ
ース・エミツタ間電圧をVBE7、VBE9、コレクタ電
流をIC7、IC9とすると、(1)式より VBE7＝Vgp・（１−Ｔ／To）＋VBE0・（Ｔ／T
o）＋kT／ｑ・lnIc7／Ico(2) VBE9＝Vgp・（１−Ｔ／To）＋VBE0・（Ｔ／T
o）＋kT／ｑ・lnIc9／Ico(3) と書ける。なお(1)式における右辺第３項は小さい
ので省略している。
ツプ電圧 Ｔ：絶対温度の0゜ Ic：コレクタ電流 ｎ：トランジスタに依る定数、例えば1.5 ｋ：ボルツマン定数 ｑ：電子１個の電荷 Ico：絶対温度T0におけるコレクタ電流 VBE0：絶対温度T0におけるベース・エミツタ
間電圧 さて、第１図におけるトランジスタ７，９のベ
ース・エミツタ間電圧をVBE7、VBE9、コレクタ電
流をIC7、IC9とすると、(1)式より VBE7＝Vgp・（１−Ｔ／To）＋VBE0・（Ｔ／T
o）＋kT／ｑ・lnIc7／Ico(2) VBE9＝Vgp・（１−Ｔ／To）＋VBE0・（Ｔ／T
o）＋kT／ｑ・lnIc9／Ico(3) と書ける。なお(1)式における右辺第３項は小さい
ので省略している。
また基準電圧Vrefは
Vref＝（１＋α）・VBE7−VBE9 (4)
と示すことができる。ここでα＝R5／R6（R5：抵
抗５の値、R6：抵抗６の値） 次に(4)式に(2)(3)式を代入すると Vref＝α・VBE7＋△VBE (5) ここで△VBE＝kT／ｑ・lnIc7／Ic9 (6) ベース・エミツタ間電圧VBEは負の温度特性を
持ち、△VBEは正の温度係数を持つため、(5)式
は、係数αを適当に選ぶことにより、基準電圧
Vrefの温度係数を零にすることができることを示
している。
抗５の値、R6：抵抗６の値） 次に(4)式に(2)(3)式を代入すると Vref＝α・VBE7＋△VBE (5) ここで△VBE＝kT／ｑ・lnIc7／Ic9 (6) ベース・エミツタ間電圧VBEは負の温度特性を
持ち、△VBEは正の温度係数を持つため、(5)式
は、係数αを適当に選ぶことにより、基準電圧
Vrefの温度係数を零にすることができることを示
している。
以下、基準電圧Vrefの温度係数が零になる条件
について解析する。
について解析する。
まず(5)式を温度Ｔで微分すると、
∂Vref／∂T＝α・（−Vgp／To＋VBE0／To＋
ｋ／ｑ・lnIc7／Ico）＋ｋ／ｑ・lnIc7／Ic9(7) ここでIc7Icoになるように定数を取れば ｋ／ｑ・lnIc7／Icoが零となり、 ∂Vref／∂T＝α・（−Vgp／To＋VBE0／To）＋ｋ／
ｑ・lnIc7／Ic9 (8) とすることができる。
ｋ／ｑ・lnIc7／Ico）＋ｋ／ｑ・lnIc7／Ic9(7) ここでIc7Icoになるように定数を取れば ｋ／ｑ・lnIc7／Icoが零となり、 ∂Vref／∂T＝α・（−Vgp／To＋VBE0／To）＋ｋ／
ｑ・lnIc7／Ic9 (8) とすることができる。
従つて基準電圧Vrefの温度係数を零にする条件
は α・（−Vgo／To＋VBE0／To）＋ｋ／ｑ・lnIc7／Io
9＝０(9) となる。この条件式を(5)式に代入すると Vref＝α・｛Vgo・（１−Ｔ／To）＋VBE0・（Ｔ
／To）｝−α・Ｔ・（−Vgo／To＋VBE0／To＝α・Vgo(1
0) となり、これは基準電圧をVgoのα倍に設定すれ
ば温度係数が零になることを示している。
は α・（−Vgo／To＋VBE0／To）＋ｋ／ｑ・lnIc7／Io
9＝０(9) となる。この条件式を(5)式に代入すると Vref＝α・｛Vgo・（１−Ｔ／To）＋VBE0・（Ｔ
／To）｝−α・Ｔ・（−Vgo／To＋VBE0／To＝α・Vgo(1
0) となり、これは基準電圧をVgoのα倍に設定すれ
ば温度係数が零になることを示している。
以下、基準電圧Vrefとして200（ｍＶ）を得る
ための基準電圧回路の具体的な設計例および実験
例を示す。第２図は設計及び実験に用いたNPN
型トランジスタの特性を示す図であり、〇印が実
測値を示し、・印は(1)式に基づいて求めた計算値
である。第２図より常温（25℃）、298〓における
トランジスタ７のVBE7を求めると、 VBE7＝682ｍＶ（Ic7＝50μA、Ｔ＝298〓） となる。以下、この点の値を出発点として各値の
計算を行なう。(5)(8)式より、温度係数が零となる
時の基準電圧Vrefは Vref＝α・VBE7＋△VBE＝α.Vgo (11) と示すことができる。ここで、Vgo＝1.205（Ｖ）、
αとして0.166、よつてα・Vgo＝0.2Vの値を用
いて(11)式に代入すると、△VBE＝86.8（ｍＶ）が求
まる。また(6)式に△VBE＝86.8（ｍＶ）を代入し
て、Ic9の値を求めると、 Ic9＝Ic7・ｅ−△VBE／VT＝1.71（μA）(12) ∴VT＝kT／ｑ＝25.7（ｍＡ）（298〓） となる。
ための基準電圧回路の具体的な設計例および実験
例を示す。第２図は設計及び実験に用いたNPN
型トランジスタの特性を示す図であり、〇印が実
測値を示し、・印は(1)式に基づいて求めた計算値
である。第２図より常温（25℃）、298〓における
トランジスタ７のVBE7を求めると、 VBE7＝682ｍＶ（Ic7＝50μA、Ｔ＝298〓） となる。以下、この点の値を出発点として各値の
計算を行なう。(5)(8)式より、温度係数が零となる
時の基準電圧Vrefは Vref＝α・VBE7＋△VBE＝α.Vgo (11) と示すことができる。ここで、Vgo＝1.205（Ｖ）、
αとして0.166、よつてα・Vgo＝0.2Vの値を用
いて(11)式に代入すると、△VBE＝86.8（ｍＶ）が求
まる。また(6)式に△VBE＝86.8（ｍＶ）を代入し
て、Ic9の値を求めると、 Ic9＝Ic7・ｅ−△VBE／VT＝1.71（μA）(12) ∴VT＝kT／ｑ＝25.7（ｍＡ）（298〓） となる。
さて、トランジスタ７，８はカレントミラー回
路を構成している。またトランジスタ８のコレク
タ電流はトランジスタ９のコレクタ電流に等し
く、トランジスタ７とトランジスタ８のベース電
圧も等しいため、次式が成り立つ。
路を構成している。またトランジスタ８のコレク
タ電流はトランジスタ９のコレクタ電流に等し
く、トランジスタ７とトランジスタ８のベース電
圧も等しいため、次式が成り立つ。
VBE7＝VBE8＋Ic9・R10 （13）
∴R10は抵抗１０の値
またVBE8はトランジスタ８のベース・エミツタ
電圧である。
電圧である。
(1)式および（13）式より
R10＝１／Ic9・（VBE7−VBE8）＝１／Ic9・kT／
ｑ・lnIc7／Ic8 ＝１／Ic9・kT／ｑ・lnIc7／Ic9＝１／Ic9・△VBE（1
4） となる。ここで、この△VBEに(11)式より求めた
86.8（ｍＶ）、およびIc9＝1.71（μA）を代入すれば R10＝50.8（KΩ）が求まる。
ｑ・lnIc7／Ic8 ＝１／Ic9・kT／ｑ・lnIc7／Ic9＝１／Ic9・△VBE（1
4） となる。ここで、この△VBEに(11)式より求めた
86.8（ｍＶ）、およびIc9＝1.71（μA）を代入すれば R10＝50.8（KΩ）が求まる。
さて、抵抗５，６の値の比はα＝R5／R6とし
て定めているが、定電流源の値I0を100（μA）と
してR5、R6の値を求めると、 （１＋α）・VBE7／R5＋R6＝I0−Ic7 （15） α＝R5／R6＝0.166 より、R5＝2.26（KΩ）R6＝13.6（KΩ）が求まる。
て定めているが、定電流源の値I0を100（μA）と
してR5、R6の値を求めると、 （１＋α）・VBE7／R5＋R6＝I0−Ic7 （15） α＝R5／R6＝0.166 より、R5＝2.26（KΩ）R6＝13.6（KΩ）が求まる。
この様にして求めた各値をまとめると第３図の
様になる。尚、第１図と同一箇所には第１図と同
一の符号を記した。基準電圧200（ｍＶ）という低
電圧、かつ温度特性に優れた基準電圧回路が提供
できる。
様になる。尚、第１図と同一箇所には第１図と同
一の符号を記した。基準電圧200（ｍＶ）という低
電圧、かつ温度特性に優れた基準電圧回路が提供
できる。
ちなみに、当回路による実験結果を示すと次の
様になる。第４図ａ乃至ｃはそれぞれ素子により
トランジスタ９、トランジスタ７のベース・エミ
ツタ電圧VBE、トランジスタ７とトランジスタ８
のベース・エミツタ間電圧の差、すなわち抵抗１
０における電圧降下分にどれだけのバラツキがあ
るかを常温298〓において測定したものである。
ベース・エミツタ間電圧は素子によりかなりバラ
ツキがあるが、△VBEはほぼ一点に集中している
ことが注目される。
様になる。第４図ａ乃至ｃはそれぞれ素子により
トランジスタ９、トランジスタ７のベース・エミ
ツタ電圧VBE、トランジスタ７とトランジスタ８
のベース・エミツタ間電圧の差、すなわち抵抗１
０における電圧降下分にどれだけのバラツキがあ
るかを常温298〓において測定したものである。
ベース・エミツタ間電圧は素子によりかなりバラ
ツキがあるが、△VBEはほぼ一点に集中している
ことが注目される。
第５図は基準電圧Vrefの温度特性の実験結果
を示しており、ａはそれぞれ温度Ｔ＝358〓（85
℃）、298〓（25℃）、233〓（−40℃）における
Vrefのバラツキを示しており、ｂは常温298〓
（25℃）からそれぞれ233〓（−40℃）、358〓（85
℃）への温度変化によるVrefの変化率を示した
ものである。
を示しており、ａはそれぞれ温度Ｔ＝358〓（85
℃）、298〓（25℃）、233〓（−40℃）における
Vrefのバラツキを示しており、ｂは常温298〓
（25℃）からそれぞれ233〓（−40℃）、358〓（85
℃）への温度変化によるVrefの変化率を示した
ものである。
なお、同図ｂに示す変化率は例えば298〓（25
℃）から233〓（−40℃）への変化の場合には Vref（233〓）−Vref（298〓）／Vref（298〓）×1
00（％） （16） により求めたものである。
℃）から233〓（−40℃）への変化の場合には Vref（233〓）−Vref（298〓）／Vref（298〓）×1
00（％） （16） により求めたものである。
これらの実験結果から明らかな様に本発明によ
る基準電圧回路は温度特性に優れ、、かつまた例
ば200ｍＶといつた低い電圧の基準電圧を供給で
き、さらにトランジスタ３個、抵抗３個、定電流
源といつた極めて簡単な構成であり、集積回路に
好適するものである。
る基準電圧回路は温度特性に優れ、、かつまた例
ば200ｍＶといつた低い電圧の基準電圧を供給で
き、さらにトランジスタ３個、抵抗３個、定電流
源といつた極めて簡単な構成であり、集積回路に
好適するものである。
なお、本実施例の説明においてはNPN型トラ
ンジスタを使用したが、PNP型トランジスタを
使用することも可能である。この場には供給させ
る電圧源の極性が反転することは言うまでもな
い。
ンジスタを使用したが、PNP型トランジスタを
使用することも可能である。この場には供給させ
る電圧源の極性が反転することは言うまでもな
い。
第１図は本発明の一実施例を示す回路図、第２
図は設計および実験に使用したトランジスタの特
性図、第３図は基準電圧Vrefとして200ｍＶを得
るための設計例を示す回路図、第４図、第５図は
本発明による基準回路の実験結果を示す図であ
る。 １……第１端子、２……第２端子、３……出力
端子、４……定電流源、５，６，１０……抵抗、
７，８，９……MPN型トランジスタ。
図は設計および実験に使用したトランジスタの特
性図、第３図は基準電圧Vrefとして200ｍＶを得
るための設計例を示す回路図、第４図、第５図は
本発明による基準回路の実験結果を示す図であ
る。 １……第１端子、２……第２端子、３……出力
端子、４……定電流源、５，６，１０……抵抗、
７，８，９……MPN型トランジスタ。
Claims (1)
- １ 第１、第２端子と、この第１、第２端子間に
接続される定電流源、第１の抵抗手段、第２の抵
抗手段から成る直列回路と、前記第１、第２の抵
抗手段の接合部にベースが接続され、エミツタが
前記第２端子に接続される第１のトランジスタ
と、前記第１、第２の抵抗手段の接合部にベース
が接続され、エミツタが第３の抵抗手段を介して
前記第２端子に接続される第２のトランジスタ
と、この第２のトランジスタのコレクタにエミツ
タが接続され、前記第１端子にコレクタが接続さ
れ、前記定電流源と前記第１抵抗との接合部にベ
ースが接続される第３のトランジスタとを有し、
前記第１のトランジスタのコレクタは、前記第３
のトランジスタのベースに接続され、前記第３の
トランジスタのエミツタに出力端子が接続されて
いることを特徴とする基準電圧回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8009979A JPS564818A (en) | 1979-06-27 | 1979-06-27 | Reference voltage circuit |
| US06/159,449 US4319180A (en) | 1979-06-27 | 1980-06-13 | Reference voltage-generating circuit |
| DE3023119A DE3023119C2 (de) | 1979-06-27 | 1980-06-20 | Bezugsspannungsgenerator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8009979A JPS564818A (en) | 1979-06-27 | 1979-06-27 | Reference voltage circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS564818A JPS564818A (en) | 1981-01-19 |
| JPS6326895B2 true JPS6326895B2 (ja) | 1988-06-01 |
Family
ID=13708731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8009979A Granted JPS564818A (en) | 1979-06-27 | 1979-06-27 | Reference voltage circuit |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4319180A (ja) |
| JP (1) | JPS564818A (ja) |
| DE (1) | DE3023119C2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57172422A (en) * | 1981-04-15 | 1982-10-23 | Hitachi Ltd | Current supply source circuit |
| JPS58172721A (ja) * | 1982-04-05 | 1983-10-11 | Toshiba Corp | トランジスタ回路 |
| JPS5995621A (ja) * | 1982-11-22 | 1984-06-01 | Toshiba Corp | 基準電圧回路 |
| JPS59103118A (ja) * | 1982-12-03 | 1984-06-14 | Matsushita Electric Ind Co Ltd | 定電圧装置 |
| US4588940A (en) * | 1983-12-23 | 1986-05-13 | At&T Bell Laboratories | Temperature compensated semiconductor integrated circuit |
| JPS6120111A (ja) * | 1984-07-06 | 1986-01-28 | Matsushita Electric Ind Co Ltd | 定電流源 |
| DE3577952D1 (de) * | 1984-11-12 | 1990-06-28 | Matsushita Electric Ind Co Ltd | Geschwindigkeitsregelgeraet fuer einen gleichstrommotor. |
| JPS63267870A (ja) * | 1987-04-24 | 1988-11-04 | ホシザキ電機株式会社 | 冷凍装置の運転方法 |
| US5027016A (en) * | 1988-12-29 | 1991-06-25 | Motorola, Inc. | Low power transient suppressor circuit |
| DE69126904T2 (de) * | 1990-03-30 | 1998-01-22 | Texas Instruments Inc | Positiv-nach-negativ-Spannungsumsetzerschaltung und Betriebsverfahren |
| US5519308A (en) * | 1993-05-03 | 1996-05-21 | Analog Devices, Inc. | Zero-curvature band gap reference cell |
| EP0658835B1 (en) * | 1993-12-17 | 1999-10-06 | STMicroelectronics S.r.l. | Low supply voltage, band-gap voltage reference |
| US5420499A (en) * | 1994-03-02 | 1995-05-30 | Deshazo; Thomas R. | Current rise and fall time limited voltage follower |
| JP3461276B2 (ja) * | 1998-01-09 | 2003-10-27 | 日本プレシジョン・サーキッツ株式会社 | 電流供給回路およびバイアス電圧回路 |
| JP2009251877A (ja) * | 2008-04-04 | 2009-10-29 | Nec Electronics Corp | 基準電圧回路 |
| CN103389766B (zh) * | 2013-07-08 | 2014-12-03 | 电子科技大学 | 一种亚阈值非带隙基准电压源 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3781648A (en) * | 1973-01-10 | 1973-12-25 | Fairchild Camera Instr Co | Temperature compensated voltage regulator having beta compensating means |
| US3875430A (en) * | 1973-07-16 | 1975-04-01 | Intersil Inc | Current source biasing circuit |
| JPS5221642A (en) * | 1975-08-12 | 1977-02-18 | Toshiba Corp | Constant-voltage circuit |
| JPS6028414B2 (ja) * | 1977-09-09 | 1985-07-04 | 株式会社日立製作所 | 半導体論理回路 |
| US4221979A (en) * | 1977-12-08 | 1980-09-09 | Rca Corporation | Non-inverting buffer circuits |
-
1979
- 1979-06-27 JP JP8009979A patent/JPS564818A/ja active Granted
-
1980
- 1980-06-13 US US06/159,449 patent/US4319180A/en not_active Expired - Lifetime
- 1980-06-20 DE DE3023119A patent/DE3023119C2/de not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS564818A (en) | 1981-01-19 |
| DE3023119A1 (de) | 1981-01-08 |
| DE3023119C2 (de) | 1984-08-30 |
| US4319180A (en) | 1982-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0147368B1 (ko) | 온도 임계 감지 회로 및 그를 포함한 집적 회로 | |
| US7253599B2 (en) | Bandgap reference circuit | |
| JPS61187020A (ja) | 電圧基準回路 | |
| JPS6326895B2 (ja) | ||
| JPH0153807B2 (ja) | ||
| JPH08321732A (ja) | カレントミラー回路および基準電流回路 | |
| US6288525B1 (en) | Merged NPN and PNP transistor stack for low noise and low supply voltage bandgap | |
| JPH0784659A (ja) | 電圧基準のための曲率補正回路 | |
| JP2734964B2 (ja) | 基準電流回路および基準電圧回路 | |
| CN112000162A (zh) | 一种带隙基准电压源 | |
| CN112433556A (zh) | 一种改进的带隙基准电压电路 | |
| US4571536A (en) | Semiconductor voltage supply circuit having constant output voltage characteristic | |
| CN112306142A (zh) | 一种负电压基准电路 | |
| JPH02191012A (ja) | 電圧発生回路 | |
| JP3593858B2 (ja) | 基準電圧源回路 | |
| EP4180900A1 (en) | Current reference circuit | |
| JPH0527139B2 (ja) | ||
| JPH0682309B2 (ja) | 基準電圧発生回路 | |
| JP2638771B2 (ja) | 基準電圧発生装置 | |
| TW202217499A (zh) | 參考電壓電路 | |
| JP4163861B2 (ja) | 半導体装置 | |
| JPH09146648A (ja) | 基準電圧発生回路 | |
| JPS6297363A (ja) | 基準電圧発生回路 | |
| JPS60250417A (ja) | 基準電圧回路 | |
| JP2000065872A (ja) | 電圧検出回路 |