JP2002351554A - シリーズレギュレータ回路 - Google Patents
シリーズレギュレータ回路Info
- Publication number
- JP2002351554A JP2002351554A JP2001156213A JP2001156213A JP2002351554A JP 2002351554 A JP2002351554 A JP 2002351554A JP 2001156213 A JP2001156213 A JP 2001156213A JP 2001156213 A JP2001156213 A JP 2001156213A JP 2002351554 A JP2002351554 A JP 2002351554A
- Authority
- JP
- Japan
- Prior art keywords
- pnp transistor
- transistor
- base
- current
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 負荷変動によるレギュレータ電圧の変動を適
切な回路構成で的確に阻止できるシリーズレギュレータ
回路を得る。 【解決手段】 コレクタが電源に接続されたパワーＰＮ
ＰトランジスタＱ１を備えたシリーズレギュレータ回路
において、第１のＰＮＰトランジスタＱ２のコレクタ電
流を検出するＮＰＮトランジスタＱ３，Ｑ４およびＰＮ
ＰトランジスタＱ５，Ｑ６からなるカレントミラー回路
を設け、カレントミラー回路の検出電流を受け、第１の
ＰＮＰトランジスタＱ２と同一形状であって、エミッタ
接地特性が第１のＰＮＰトランジスタＱ２と同一である
補償用ＰＮＰトランジスタＱ７のベース電流により、差
動アンプＤＡの他方側ＮＰＮトランジスタＱ９のコレク
タに、第１のＰＮＰトランジスタＱ２のベース電流と同
一の電流を流すようにした。
切な回路構成で的確に阻止できるシリーズレギュレータ
回路を得る。 【解決手段】 コレクタが電源に接続されたパワーＰＮ
ＰトランジスタＱ１を備えたシリーズレギュレータ回路
において、第１のＰＮＰトランジスタＱ２のコレクタ電
流を検出するＮＰＮトランジスタＱ３，Ｑ４およびＰＮ
ＰトランジスタＱ５，Ｑ６からなるカレントミラー回路
を設け、カレントミラー回路の検出電流を受け、第１の
ＰＮＰトランジスタＱ２と同一形状であって、エミッタ
接地特性が第１のＰＮＰトランジスタＱ２と同一である
補償用ＰＮＰトランジスタＱ７のベース電流により、差
動アンプＤＡの他方側ＮＰＮトランジスタＱ９のコレク
タに、第１のＰＮＰトランジスタＱ２のベース電流と同
一の電流を流すようにした。
Description
【０００１】
【発明の属する技術分野】この発明は、シリーズレギュ
レータ回路、特に、負荷電流変動に対し、レギュレータ
電圧変動がないような回路構成にしたシリーズレギュレ
ータ回路に関するものである。
レータ回路、特に、負荷電流変動に対し、レギュレータ
電圧変動がないような回路構成にしたシリーズレギュレ
ータ回路に関するものである。
【０００２】
【従来の技術】従来のシリーズレギュレータは、図３の
ような構成にしていたために、負荷電流ｉが増加する
と、パワートランジスタＱ１のベース電流も増え、その
結果トランジスタＱ１０のベース電流、トランジスタＱ
２のベース電流が増え、レギュレータのアンプのＮＰＮ
トランジスタＱ８のコレクタ側に電流が流れるものであ
った。
ような構成にしていたために、負荷電流ｉが増加する
と、パワートランジスタＱ１のベース電流も増え、その
結果トランジスタＱ１０のベース電流、トランジスタＱ
２のベース電流が増え、レギュレータのアンプのＮＰＮ
トランジスタＱ８のコレクタ側に電流が流れるものであ
った。
【０００３】トランジスタＱ９とＱ８はカレントミラー
構成になっているために、トランジスタＱ８，Ｑ９のコ
レクタには各々同等の電流が流れようとする。トランジ
スタＱ８のコレクタにはトランジスタＱ２のベースから
電流が供給されるため、その分、トランジスタＱ１２の
コレクタ（エミッタ）電流が減り、トランジスタＱ１３
のコレクタ（エミッタ）電流は増えることになる。トラ
ンジスタＱ１２とＱ１３のエミッタ電流に差が生じるこ
とにより、トランジスタＱ１２とＱ１３のエミッタベー
ス間電圧にも差が生じることになる。
構成になっているために、トランジスタＱ８，Ｑ９のコ
レクタには各々同等の電流が流れようとする。トランジ
スタＱ８のコレクタにはトランジスタＱ２のベースから
電流が供給されるため、その分、トランジスタＱ１２の
コレクタ（エミッタ）電流が減り、トランジスタＱ１３
のコレクタ（エミッタ）電流は増えることになる。トラ
ンジスタＱ１２とＱ１３のエミッタ電流に差が生じるこ
とにより、トランジスタＱ１２とＱ１３のエミッタベー
ス間電圧にも差が生じることになる。
【０００４】このトランジスタＱ１２とＱ１３のエミッ
タベース間電圧の差がレギュレータアンプのオフセット
となり、このオフセット電圧変動により、レギュレータ
電圧も変動し、規格を満足できないことがあった。
タベース間電圧の差がレギュレータアンプのオフセット
となり、このオフセット電圧変動により、レギュレータ
電圧も変動し、規格を満足できないことがあった。
【０００５】
【発明が解決しようとする課題】この発明は、負荷変動
によるレギュレータ電圧の変動を適切な回路構成で的確
に阻止できるシリーズレギュレータ回路を得ようとする
ものである。
によるレギュレータ電圧の変動を適切な回路構成で的確
に阻止できるシリーズレギュレータ回路を得ようとする
ものである。
【０００６】
【課題を解決するための手段】第１の発明に係るシリー
ズレギュレータ回路では、互いにコレクタを接続された
一方側ＰＮＰトランジスタおよび一方側ＮＰＮトランジ
スタと、互いにコレクタを接続された他方側ＰＮＰトラ
ンジスタおよび他方側ＮＰＮトランジスタとにより構成
され、一方の入力を基準電圧源から受け、他方の入力を
電源と接地部位間に接続された帰還抵抗の抵抗分割点か
ら受ける差動アンプ、前記差動アンプの出力をベースに
受ける第１のＰＮＰトランジスタ、ベースを前記第１の
ＰＮＰトランジスタのエミッタに接続された第２のＰＮ
Ｐトランジスタ、エミッタを前記第２のＰＮＰトランジ
スタのエミッタに接続され、ベースが所定の基準電圧に
バイアスされたＮＰＮトランジスタ、ベースを前記ＮＰ
Ｎトランジスタのコレクタに接続され、コレクタが電源
に接続されたパワーＰＮＰトランジスタを備えたシリー
ズレギュレータ回路において、前記第１のＰＮＰトラン
ジスタのコレクタ電流を検出するカレントミラー回路を
設け、前記カレントミラー回路の検出電流を受けエミッ
タ接地特性が前記第１のＰＮＰトランジスタと同一の補
償用ＰＮＰトランジスタのベース電流により、前記差動
アンプの他方側ＮＰＮトランジスタのコレクタに、前記
第１のＰＮＰトランジスタのベース電流と同一の電流を
流すようにしたものである。
ズレギュレータ回路では、互いにコレクタを接続された
一方側ＰＮＰトランジスタおよび一方側ＮＰＮトランジ
スタと、互いにコレクタを接続された他方側ＰＮＰトラ
ンジスタおよび他方側ＮＰＮトランジスタとにより構成
され、一方の入力を基準電圧源から受け、他方の入力を
電源と接地部位間に接続された帰還抵抗の抵抗分割点か
ら受ける差動アンプ、前記差動アンプの出力をベースに
受ける第１のＰＮＰトランジスタ、ベースを前記第１の
ＰＮＰトランジスタのエミッタに接続された第２のＰＮ
Ｐトランジスタ、エミッタを前記第２のＰＮＰトランジ
スタのエミッタに接続され、ベースが所定の基準電圧に
バイアスされたＮＰＮトランジスタ、ベースを前記ＮＰ
Ｎトランジスタのコレクタに接続され、コレクタが電源
に接続されたパワーＰＮＰトランジスタを備えたシリー
ズレギュレータ回路において、前記第１のＰＮＰトラン
ジスタのコレクタ電流を検出するカレントミラー回路を
設け、前記カレントミラー回路の検出電流を受けエミッ
タ接地特性が前記第１のＰＮＰトランジスタと同一の補
償用ＰＮＰトランジスタのベース電流により、前記差動
アンプの他方側ＮＰＮトランジスタのコレクタに、前記
第１のＰＮＰトランジスタのベース電流と同一の電流を
流すようにしたものである。
【０００７】第２の発明に係るシリーズレギュレータ回
路では、一方の入力を基準電圧源からベースに受ける一
方側ＰＮＰトランジスタと、前記一方側ＰＮＰトランジ
スタと互いにコレクタを接続された一方側ＮＰＮトラン
ジスタと、他方の入力を電源と接地部位間に接続された
帰還抵抗の抵抗分割点からベースに受ける他方側ＰＮＰ
トランジスタと、前記他方側ＰＮＰトランジスタと互い
にコレクタを接続された他方側ＮＰＮトランジスタとに
より構成される差動アンプ、前記差動アンプの出力をベ
ースに受ける第１のＰＮＰトランジスタ、ベースを前記
第１のＰＮＰトランジスタのエミッタに接続された第２
のＰＮＰトランジスタ、エミッタを前記第２のＰＮＰト
ランジスタのエミッタに接続され、ベースが所定の基準
電圧にバイアスされたＮＰＮトランジスタ、ベースを前
記ＮＰＮトランジスタのコレクタに接続され、コレクタ
が電源に接続されたパワーＰＮＰトランジスタを備えた
シリーズレギュレータ回路において、前記第１のＰＮＰ
トランジスタのコレクタ電流を検出するカレントミラー
回路を設け、前記カレントミラー回路の検出電流を受け
エミッタ接地特性が前記第１のＰＮＰトランジスタと同
一の補償用ＰＮＰトランジスタのベース電流により、前
記差動アンプの他方側ＮＰＮトランジスタのコレクタ
に、前記第１のＰＮＰトランジスタのベース電流と同一
の電流を流すようにしたものである。
路では、一方の入力を基準電圧源からベースに受ける一
方側ＰＮＰトランジスタと、前記一方側ＰＮＰトランジ
スタと互いにコレクタを接続された一方側ＮＰＮトラン
ジスタと、他方の入力を電源と接地部位間に接続された
帰還抵抗の抵抗分割点からベースに受ける他方側ＰＮＰ
トランジスタと、前記他方側ＰＮＰトランジスタと互い
にコレクタを接続された他方側ＮＰＮトランジスタとに
より構成される差動アンプ、前記差動アンプの出力をベ
ースに受ける第１のＰＮＰトランジスタ、ベースを前記
第１のＰＮＰトランジスタのエミッタに接続された第２
のＰＮＰトランジスタ、エミッタを前記第２のＰＮＰト
ランジスタのエミッタに接続され、ベースが所定の基準
電圧にバイアスされたＮＰＮトランジスタ、ベースを前
記ＮＰＮトランジスタのコレクタに接続され、コレクタ
が電源に接続されたパワーＰＮＰトランジスタを備えた
シリーズレギュレータ回路において、前記第１のＰＮＰ
トランジスタのコレクタ電流を検出するカレントミラー
回路を設け、前記カレントミラー回路の検出電流を受け
エミッタ接地特性が前記第１のＰＮＰトランジスタと同
一の補償用ＰＮＰトランジスタのベース電流により、前
記差動アンプの他方側ＮＰＮトランジスタのコレクタ
に、前記第１のＰＮＰトランジスタのベース電流と同一
の電流を流すようにしたものである。
【０００８】第３の発明に係るシリーズレギュレータ回
路では、第１または第２の発明において、前記補償用Ｐ
ＮＰトランジスタとして前記第１のＰＮＰトランジスタ
と同一形状のものを用いるようにしたものである。
路では、第１または第２の発明において、前記補償用Ｐ
ＮＰトランジスタとして前記第１のＰＮＰトランジスタ
と同一形状のものを用いるようにしたものである。
【０００９】第４の発明に係るシリーズレギュレータ回
路では、互いにコレクタを接続された一方側ＰＮＰトラ
ンジスタおよび一方側ＮＰＮトランジスタと、互いにコ
レクタを接続された他方側ＰＮＰトランジスタおよび他
方側ＮＰＮトランジスタとにより構成され、一方の入力
を基準電圧源から受け、他方の入力を電源と接地部位間
に接続された帰還抵抗の抵抗分割点から受ける差動アン
プ、前記差動アンプの出力をベースに受ける第１のＰＮ
Ｐトランジスタ、ベースを前記第１のＰＮＰトランジス
タのエミッタに接続された第２のＰＮＰトランジスタ、
エミッタを前記第２のＰＮＰトランジスタのエミッタに
接続され、ベースが所定の基準電圧にバイアスされたＮ
ＰＮトランジスタ、ベースを前記ＮＰＮトランジスタの
コレクタに接続され、コレクタが電源に接続されたパワ
ーＰＮＰトランジスタを備えたシリーズレギュレータ回
路において、前記第１のＰＮＰトランジスタのコレクタ
電流を検出するカレントミラー回路と、前記カレントミ
ラー回路の検出電流を受ける第１の補償用ＰＮＰトラン
ジスタと、前記第１の補償用ＰＮＰトランジスタとダー
リントン構成にした第２の補償用ＰＮＰトランジスタと
を設け、前記第２の補償用ＰＮＰトランジスタのベース
電流により、前記差動アンプの他方側ＮＰＮトランジス
タのコレクタに、前記第１のＰＮＰトランジスタのベー
ス電流と同一の電流を流すようにしたものである。
路では、互いにコレクタを接続された一方側ＰＮＰトラ
ンジスタおよび一方側ＮＰＮトランジスタと、互いにコ
レクタを接続された他方側ＰＮＰトランジスタおよび他
方側ＮＰＮトランジスタとにより構成され、一方の入力
を基準電圧源から受け、他方の入力を電源と接地部位間
に接続された帰還抵抗の抵抗分割点から受ける差動アン
プ、前記差動アンプの出力をベースに受ける第１のＰＮ
Ｐトランジスタ、ベースを前記第１のＰＮＰトランジス
タのエミッタに接続された第２のＰＮＰトランジスタ、
エミッタを前記第２のＰＮＰトランジスタのエミッタに
接続され、ベースが所定の基準電圧にバイアスされたＮ
ＰＮトランジスタ、ベースを前記ＮＰＮトランジスタの
コレクタに接続され、コレクタが電源に接続されたパワ
ーＰＮＰトランジスタを備えたシリーズレギュレータ回
路において、前記第１のＰＮＰトランジスタのコレクタ
電流を検出するカレントミラー回路と、前記カレントミ
ラー回路の検出電流を受ける第１の補償用ＰＮＰトラン
ジスタと、前記第１の補償用ＰＮＰトランジスタとダー
リントン構成にした第２の補償用ＰＮＰトランジスタと
を設け、前記第２の補償用ＰＮＰトランジスタのベース
電流により、前記差動アンプの他方側ＮＰＮトランジス
タのコレクタに、前記第１のＰＮＰトランジスタのベー
ス電流と同一の電流を流すようにしたものである。
【００１０】第５の発明に係るシリーズレギュレータ回
路では、一方の入力を基準電圧源からベースに受ける一
方側ＰＮＰトランジスタと、前記一方側ＰＮＰトランジ
スタと互いにコレクタを接続された一方側一方側ＮＰＮ
トランジスタと、他方の入力を電源と接地部位間に接続
された帰還抵抗の抵抗分割点からベースに受ける他方側
ＰＮＰトランジスタと、前記他方側ＰＮＰトランジスタ
と互いにコレクタを接続された他方側ＮＰＮトランジス
タとにより構成される差動アンプ、前記差動アンプの出
力をベースに受ける第１のＰＮＰトランジスタ、ベース
を前記第１のＰＮＰトランジスタのエミッタに接続され
た第２のＰＮＰトランジスタ、エミッタを前記第２のＰ
ＮＰトランジスタのエミッタに接続され、ベースが所定
の基準電圧にバイアスされたＮＰＮトランジスタ、ベー
スを前記ＮＰＮトランジスタのコレクタに接続され、コ
レクタが電源に接続されたパワーＰＮＰトランジスタを
備えたシリーズレギュレータ回路において、前記第１の
ＰＮＰトランジスタのコレクタ電流を検出するカレント
ミラー回路と、前記カレントミラー回路の検出電流を受
ける第１の補償用ＰＮＰトランジスタと、前記第１の補
償用ＰＮＰトランジスタとダーリントン構成にした第２
の補償用ＰＮＰトランジスタとを設け、前記第２の補償
用ＰＮＰトランジスタのベース電流により、前記差動ア
ンプの他方側ＮＰＮトランジスタのコレクタに、前記第
１のＰＮＰトランジスタのベース電流と同一の電流を流
すようにしたものである。
路では、一方の入力を基準電圧源からベースに受ける一
方側ＰＮＰトランジスタと、前記一方側ＰＮＰトランジ
スタと互いにコレクタを接続された一方側一方側ＮＰＮ
トランジスタと、他方の入力を電源と接地部位間に接続
された帰還抵抗の抵抗分割点からベースに受ける他方側
ＰＮＰトランジスタと、前記他方側ＰＮＰトランジスタ
と互いにコレクタを接続された他方側ＮＰＮトランジス
タとにより構成される差動アンプ、前記差動アンプの出
力をベースに受ける第１のＰＮＰトランジスタ、ベース
を前記第１のＰＮＰトランジスタのエミッタに接続され
た第２のＰＮＰトランジスタ、エミッタを前記第２のＰ
ＮＰトランジスタのエミッタに接続され、ベースが所定
の基準電圧にバイアスされたＮＰＮトランジスタ、ベー
スを前記ＮＰＮトランジスタのコレクタに接続され、コ
レクタが電源に接続されたパワーＰＮＰトランジスタを
備えたシリーズレギュレータ回路において、前記第１の
ＰＮＰトランジスタのコレクタ電流を検出するカレント
ミラー回路と、前記カレントミラー回路の検出電流を受
ける第１の補償用ＰＮＰトランジスタと、前記第１の補
償用ＰＮＰトランジスタとダーリントン構成にした第２
の補償用ＰＮＰトランジスタとを設け、前記第２の補償
用ＰＮＰトランジスタのベース電流により、前記差動ア
ンプの他方側ＮＰＮトランジスタのコレクタに、前記第
１のＰＮＰトランジスタのベース電流と同一の電流を流
すようにしたものである。
【００１１】第６の発明に係るシリーズレギュレータ回
路では、第４または第５の発明において、前記第２の補
償用ＰＮＰトランジスタとして前記第１のＰＮＰトラン
ジスタとエミッタ接地特性が同一のものを用いるように
したものである。
路では、第４または第５の発明において、前記第２の補
償用ＰＮＰトランジスタとして前記第１のＰＮＰトラン
ジスタとエミッタ接地特性が同一のものを用いるように
したものである。
【００１２】第７の発明に係るシリーズレギュレータ回
路では、第４または第５の発明において、前記第２の補
償用ＰＮＰトランジスタとして前記第１のＰＮＰトラン
ジスタと同一形状のものを用いるようにしたものであ
る。
路では、第４または第５の発明において、前記第２の補
償用ＰＮＰトランジスタとして前記第１のＰＮＰトラン
ジスタと同一形状のものを用いるようにしたものであ
る。
【００１３】
【発明の実施の形態】実施の形態１．この発明による実
施の形態１を図１について説明する。図１は実施の形態
１における回路構成を示す接続図である。図１におい
て、Ｑ１はパワーＰＮＰトランジスタ、Ｑ２はＰＮＰト
ランジスタ、Ｑ３はＮＰＮトランジスタ、Ｑ４はＮＰＮ
トランジスタ、Ｑ５，Ｑ６はカレントミラー回路を構成
するＰＮＰトランジスタ、Ｑ７は補償用ＰＮＰトランジ
スタ、ＤＡは差動アンプ、Ｑ８は差動アンプＤＡを構成
する一方側ＮＰＮトランジスタ、Ｑ９は差動アンプＤＡ
を構成する他方側ＮＰＮトランジスタ、Ｑ１０はＰＮＰ
トランジスタ、Ｑ１２は差動アンプＤＡを構成する一方
側ＰＮＰトランジスタ、Ｑ１３は差動アンプＤＡを構成
する他方側ＰＮＰトランジスタ、Ｑ１４はＮＰＮトラン
ジスタである。
施の形態１を図１について説明する。図１は実施の形態
１における回路構成を示す接続図である。図１におい
て、Ｑ１はパワーＰＮＰトランジスタ、Ｑ２はＰＮＰト
ランジスタ、Ｑ３はＮＰＮトランジスタ、Ｑ４はＮＰＮ
トランジスタ、Ｑ５，Ｑ６はカレントミラー回路を構成
するＰＮＰトランジスタ、Ｑ７は補償用ＰＮＰトランジ
スタ、ＤＡは差動アンプ、Ｑ８は差動アンプＤＡを構成
する一方側ＮＰＮトランジスタ、Ｑ９は差動アンプＤＡ
を構成する他方側ＮＰＮトランジスタ、Ｑ１０はＰＮＰ
トランジスタ、Ｑ１２は差動アンプＤＡを構成する一方
側ＰＮＰトランジスタ、Ｑ１３は差動アンプＤＡを構成
する他方側ＰＮＰトランジスタ、Ｑ１４はＮＰＮトラン
ジスタである。
【００１４】図１のように、シリーズレギュレータ回路
内部のＰＮＰトランジスタＱ２のコレクタ電流を、トラ
ンジスタＱ３，Ｑ４から構成されるカレントミラーで検
出する。さらに、ＮＰＮトランジスタＱ４のコレクタ電
流をＰＮＰトランジスタＱ５，Ｑ６から構成されるカレ
ントミラーで検出する。これにより、ＰＮＰトランジス
タＱ７のエミッタ電流とＰＮＰトランジスタＱ２のエミ
ッタ電流はほぼ等しい値になっている。ＰＮＰトランジ
スタＱ２とＱ７を、互いに同一形状であり、エミッタ接
地特性が同一のトランジスタを用いることにより、ＰＮ
ＰトランジスタＱ２とＱ７のベース電流をほぼ等しい値
にすることができる。
内部のＰＮＰトランジスタＱ２のコレクタ電流を、トラ
ンジスタＱ３，Ｑ４から構成されるカレントミラーで検
出する。さらに、ＮＰＮトランジスタＱ４のコレクタ電
流をＰＮＰトランジスタＱ５，Ｑ６から構成されるカレ
ントミラーで検出する。これにより、ＰＮＰトランジス
タＱ７のエミッタ電流とＰＮＰトランジスタＱ２のエミ
ッタ電流はほぼ等しい値になっている。ＰＮＰトランジ
スタＱ２とＱ７を、互いに同一形状であり、エミッタ接
地特性が同一のトランジスタを用いることにより、ＰＮ
ＰトランジスタＱ２とＱ７のベース電流をほぼ等しい値
にすることができる。
【００１５】従って、ＰＮＰトランジスタＱ７のベース
を差動アンプＤＡのＮＰＮトランジスタＱ９側に接続す
ることにより、たとえレギュレータの負荷電流が変動し
ても、差動のバイアス電流以外でＮＰＮトランジスタＱ
８とＱ９のコレクタに与えられる電流は、ほぼ等しくな
り、レギュレータの負荷電流変動による影響は小さくな
る。
を差動アンプＤＡのＮＰＮトランジスタＱ９側に接続す
ることにより、たとえレギュレータの負荷電流が変動し
ても、差動のバイアス電流以外でＮＰＮトランジスタＱ
８とＱ９のコレクタに与えられる電流は、ほぼ等しくな
り、レギュレータの負荷電流変動による影響は小さくな
る。
【００１６】この発明による実施の形態１によれば、一
方の入力を基準電圧源からベースに受ける一方側ＰＮＰ
トランジスタＱ１２と、前記一方側ＰＮＰトランジスタ
Ｑ１２と互いにコレクタを接続された一方側ＮＰＮトラ
ンジスタＱ８と、他方の入力を電源と接地部位間に接続
された帰還抵抗Ｒ１，Ｒ２の抵抗分割点からベースに受
ける他方側ＰＮＰトランジスタＱ１３と、前記他方側Ｐ
ＮＰトランジスタＱ１３と互いにコレクタを接続された
他方側ＮＰＮトランジスタＱ９とにより構成される差動
アンプＤＡ、前記差動アンプＤＡの出力をベースに受け
る第１のＰＮＰトランジスタＱ２、ベースを前記第１の
ＰＮＰトランジスタＱ２のエミッタに接続された第２の
ＰＮＰトランジスタＱ１０、エミッタを前記第２のＰＮ
ＰトランジスタＱ１０のエミッタに接続され、ベースが
所定の基準電圧にバイアスされたＮＰＮトランジスタＱ
１４、ベースを前記ＮＰＮトランジスタＱ１４のコレク
タに接続され、コレクタが電源に接続されたパワーＰＮ
ＰトランジスタＱ１を備えたシリーズレギュレータ回路
において、前記第１のＰＮＰトランジスタＱ２のコレク
タ電流を検出するＮＰＮトランジスタＱ３，Ｑ４および
ＰＮＰトランジスタＱ５，Ｑ６からなるカレントミラー
回路を設け、前記カレントミラー回路の検出電流を受
け、前記第１のＰＮＰトランジスタＱ２と同一形状であ
って、エミッタ接地特性が前記第１のＰＮＰトランジス
タＱ２と同一である補償用ＰＮＰトランジスタＱ７のベ
ース電流により、前記差動アンプＤＡの他方側ＮＰＮト
ランジスタＱ９のコレクタに、前記第１のＰＮＰトラン
ジスタＱ２のベース電流と同一の電流を流すようにした
ので、負荷変動によるレギュレータ電圧の変動を適切な
回路構成で的確に阻止できるシリーズレギュレータ回路
を得ることができる。
方の入力を基準電圧源からベースに受ける一方側ＰＮＰ
トランジスタＱ１２と、前記一方側ＰＮＰトランジスタ
Ｑ１２と互いにコレクタを接続された一方側ＮＰＮトラ
ンジスタＱ８と、他方の入力を電源と接地部位間に接続
された帰還抵抗Ｒ１，Ｒ２の抵抗分割点からベースに受
ける他方側ＰＮＰトランジスタＱ１３と、前記他方側Ｐ
ＮＰトランジスタＱ１３と互いにコレクタを接続された
他方側ＮＰＮトランジスタＱ９とにより構成される差動
アンプＤＡ、前記差動アンプＤＡの出力をベースに受け
る第１のＰＮＰトランジスタＱ２、ベースを前記第１の
ＰＮＰトランジスタＱ２のエミッタに接続された第２の
ＰＮＰトランジスタＱ１０、エミッタを前記第２のＰＮ
ＰトランジスタＱ１０のエミッタに接続され、ベースが
所定の基準電圧にバイアスされたＮＰＮトランジスタＱ
１４、ベースを前記ＮＰＮトランジスタＱ１４のコレク
タに接続され、コレクタが電源に接続されたパワーＰＮ
ＰトランジスタＱ１を備えたシリーズレギュレータ回路
において、前記第１のＰＮＰトランジスタＱ２のコレク
タ電流を検出するＮＰＮトランジスタＱ３，Ｑ４および
ＰＮＰトランジスタＱ５，Ｑ６からなるカレントミラー
回路を設け、前記カレントミラー回路の検出電流を受
け、前記第１のＰＮＰトランジスタＱ２と同一形状であ
って、エミッタ接地特性が前記第１のＰＮＰトランジス
タＱ２と同一である補償用ＰＮＰトランジスタＱ７のベ
ース電流により、前記差動アンプＤＡの他方側ＮＰＮト
ランジスタＱ９のコレクタに、前記第１のＰＮＰトラン
ジスタＱ２のベース電流と同一の電流を流すようにした
ので、負荷変動によるレギュレータ電圧の変動を適切な
回路構成で的確に阻止できるシリーズレギュレータ回路
を得ることができる。
【００１７】実施の形態２．この発明による実施の形態
２を図２について説明する。図２は実施の形態２におけ
る回路構成を示す接続図である。この実施の形態２にお
いて、ここで説明する特有の構成以外の構成について
は、先に説明した実施の形態１と同様の構成を有し、同
様の作用を奏するものである。図中、同一または相当部
分については、同一の符号を付けている。
２を図２について説明する。図２は実施の形態２におけ
る回路構成を示す接続図である。この実施の形態２にお
いて、ここで説明する特有の構成以外の構成について
は、先に説明した実施の形態１と同様の構成を有し、同
様の作用を奏するものである。図中、同一または相当部
分については、同一の符号を付けている。
【００１８】図２のように、シリーズレギュレータ回路
内部のＰＮＰトランジスタＱ１０のコレクタ電流を、ト
ランジスタＱ３，Ｑ４から構成されるカレントミラーで
検出する。これにより、ＰＮＰトランジスタＱ７のベー
ス電流とＰＮＰトランジスタＱ１０のベース電流はほぼ
等しい値になっており、ＰＮＰトランジスタＱ１１のエ
ミッタ電流とＰＮＰトランジスタＱ２のエミッタ電流は
ほぼ等しい値になっている。ＰＮＰトランジスタＱ２と
Ｑ１１を同一形状のトランジスタを用いることにより、
ＰＮＰトランジスタＱ２とＱ１１は同一のエミッタ接地
特性を有するものであって、ＰＮＰトランジスタＱ２と
Ｑ１１のベース電流をほぼ等しい値にすることができ
る。
内部のＰＮＰトランジスタＱ１０のコレクタ電流を、ト
ランジスタＱ３，Ｑ４から構成されるカレントミラーで
検出する。これにより、ＰＮＰトランジスタＱ７のベー
ス電流とＰＮＰトランジスタＱ１０のベース電流はほぼ
等しい値になっており、ＰＮＰトランジスタＱ１１のエ
ミッタ電流とＰＮＰトランジスタＱ２のエミッタ電流は
ほぼ等しい値になっている。ＰＮＰトランジスタＱ２と
Ｑ１１を同一形状のトランジスタを用いることにより、
ＰＮＰトランジスタＱ２とＱ１１は同一のエミッタ接地
特性を有するものであって、ＰＮＰトランジスタＱ２と
Ｑ１１のベース電流をほぼ等しい値にすることができ
る。
【００１９】従って、ＰＮＰトランジスタＱ１１のベー
スを差動アンプのＮＰＮトランジスタＱ９側に接続する
ことにより、たとえレギュレータの負荷電流が変動して
も差動のバイアス電流以外でＮＰＮトランジスタＱ８と
Ｑ９のコレクタに与えられる電流は、ほぼ等しくなり、
レギュレータの負荷電流変動による影響は小さくなる。
スを差動アンプのＮＰＮトランジスタＱ９側に接続する
ことにより、たとえレギュレータの負荷電流が変動して
も差動のバイアス電流以外でＮＰＮトランジスタＱ８と
Ｑ９のコレクタに与えられる電流は、ほぼ等しくなり、
レギュレータの負荷電流変動による影響は小さくなる。
【００２０】この発明による実施の形態２によれば、一
方の入力を基準電圧源からベースに受ける一方側ＰＮＰ
トランジスタＱ１２と、前記一方側ＰＮＰトランジスタ
Ｑ１２と互いにコレクタを接続された一方側ＮＰＮトラ
ンジスタＱ８と、他方の入力を電源と接地部位間に接続
された帰還抵抗Ｒ１，Ｒ２の抵抗分割点からベースに受
ける他方側ＰＮＰトランジスタＱ１３と、前記他方側Ｐ
ＮＰトランジスタＱ１３と互いにコレクタを接続された
他方側ＮＰＮトランジスタＱ９とにより構成される差動
アンプＤＡ、前記差動アンプＤＡの出力をベースに受け
る第１のＰＮＰトランジスタＱ２、ベースを前記第１の
ＰＮＰトランジスタＱ２のエミッタに接続された第２の
ＰＮＰトランジスタＱ１０、エミッタを前記第２のＰＮ
ＰトランジスタＱ１０のエミッタに接続され、ベースが
所定の基準電圧にバイアスされたＮＰＮトランジスタＱ
１４、ベースを前記ＮＰＮトランジスタＱ１４のコレク
タに接続され、コレクタが電源に接続されたパワーＰＮ
ＰトランジスタＱ１を備えたシリーズレギュレータ回路
において、前記第１のＰＮＰトランジスタＱ２のコレク
タ電流を検出するＮＰＮトランジスタＱ３，Ｑ４および
ＰＮＰトランジスタＱ５，Ｑ６からなるカレントミラー
回路を設け、前記カレントミラー回路の検出電流を受け
る第１の補償用ＰＮＰトランジスタＱ７と、前記第１の
補償用ＰＮＰトランジスタＱ７とダーリントン構成にし
た第２の補償用ＰＮＰトランジスタＱ１１とを設け、前
記第２の補償用ＰＮＰトランジスタＱ１１のベース電流
により、前記差動アンプＤＡの他方側ＮＰＮトランジス
タＱ９のコレクタに、前記第１のＰＮＰトランジスタＱ
２のベース電流と同一の電流を流すようにしたので、負
荷変動によるレギュレータ電圧の変動を適切な回路構成
で的確に阻止できるシリーズレギュレータ回路を得るこ
とができる。
方の入力を基準電圧源からベースに受ける一方側ＰＮＰ
トランジスタＱ１２と、前記一方側ＰＮＰトランジスタ
Ｑ１２と互いにコレクタを接続された一方側ＮＰＮトラ
ンジスタＱ８と、他方の入力を電源と接地部位間に接続
された帰還抵抗Ｒ１，Ｒ２の抵抗分割点からベースに受
ける他方側ＰＮＰトランジスタＱ１３と、前記他方側Ｐ
ＮＰトランジスタＱ１３と互いにコレクタを接続された
他方側ＮＰＮトランジスタＱ９とにより構成される差動
アンプＤＡ、前記差動アンプＤＡの出力をベースに受け
る第１のＰＮＰトランジスタＱ２、ベースを前記第１の
ＰＮＰトランジスタＱ２のエミッタに接続された第２の
ＰＮＰトランジスタＱ１０、エミッタを前記第２のＰＮ
ＰトランジスタＱ１０のエミッタに接続され、ベースが
所定の基準電圧にバイアスされたＮＰＮトランジスタＱ
１４、ベースを前記ＮＰＮトランジスタＱ１４のコレク
タに接続され、コレクタが電源に接続されたパワーＰＮ
ＰトランジスタＱ１を備えたシリーズレギュレータ回路
において、前記第１のＰＮＰトランジスタＱ２のコレク
タ電流を検出するＮＰＮトランジスタＱ３，Ｑ４および
ＰＮＰトランジスタＱ５，Ｑ６からなるカレントミラー
回路を設け、前記カレントミラー回路の検出電流を受け
る第１の補償用ＰＮＰトランジスタＱ７と、前記第１の
補償用ＰＮＰトランジスタＱ７とダーリントン構成にし
た第２の補償用ＰＮＰトランジスタＱ１１とを設け、前
記第２の補償用ＰＮＰトランジスタＱ１１のベース電流
により、前記差動アンプＤＡの他方側ＮＰＮトランジス
タＱ９のコレクタに、前記第１のＰＮＰトランジスタＱ
２のベース電流と同一の電流を流すようにしたので、負
荷変動によるレギュレータ電圧の変動を適切な回路構成
で的確に阻止できるシリーズレギュレータ回路を得るこ
とができる。
【００２１】
【発明の効果】第１の発明によれば、互いにコレクタを
接続された一方側ＰＮＰトランジスタおよび一方側ＮＰ
Ｎトランジスタと、互いにコレクタを接続された他方側
ＰＮＰトランジスタおよび他方側ＮＰＮトランジスタと
により構成され、一方の入力を基準電圧源から受け、他
方の入力を電源と接地部位間に接続された帰還抵抗の抵
抗分割点から受ける差動アンプ、前記差動アンプの出力
をベースに受ける第１のＰＮＰトランジスタ、ベースを
前記第１のＰＮＰトランジスタのエミッタに接続された
第２のＰＮＰトランジスタ、エミッタを前記第２のＰＮ
Ｐトランジスタのエミッタに接続され、ベースが所定の
基準電圧にバイアスされたＮＰＮトランジスタ、ベース
を前記ＮＰＮトランジスタのコレクタに接続され、コレ
クタが電源に接続されたパワーＰＮＰトランジスタを備
えたシリーズレギュレータ回路において、前記第１のＰ
ＮＰトランジスタのコレクタ電流を検出するカレントミ
ラー回路を設け、前記カレントミラー回路の検出電流を
受けエミッタ接地特性が前記第１のＰＮＰトランジスタ
と同一の補償用ＰＮＰトランジスタのベース電流によ
り、前記差動アンプの他方側ＮＰＮトランジスタのコレ
クタに、前記第１のＰＮＰトランジスタのベース電流と
同一の電流を流すようにしたので、負荷変動によるレギ
ュレータ電圧の変動を適切な回路構成で的確に阻止でき
るシリーズレギュレータ回路を得ることができる。
接続された一方側ＰＮＰトランジスタおよび一方側ＮＰ
Ｎトランジスタと、互いにコレクタを接続された他方側
ＰＮＰトランジスタおよび他方側ＮＰＮトランジスタと
により構成され、一方の入力を基準電圧源から受け、他
方の入力を電源と接地部位間に接続された帰還抵抗の抵
抗分割点から受ける差動アンプ、前記差動アンプの出力
をベースに受ける第１のＰＮＰトランジスタ、ベースを
前記第１のＰＮＰトランジスタのエミッタに接続された
第２のＰＮＰトランジスタ、エミッタを前記第２のＰＮ
Ｐトランジスタのエミッタに接続され、ベースが所定の
基準電圧にバイアスされたＮＰＮトランジスタ、ベース
を前記ＮＰＮトランジスタのコレクタに接続され、コレ
クタが電源に接続されたパワーＰＮＰトランジスタを備
えたシリーズレギュレータ回路において、前記第１のＰ
ＮＰトランジスタのコレクタ電流を検出するカレントミ
ラー回路を設け、前記カレントミラー回路の検出電流を
受けエミッタ接地特性が前記第１のＰＮＰトランジスタ
と同一の補償用ＰＮＰトランジスタのベース電流によ
り、前記差動アンプの他方側ＮＰＮトランジスタのコレ
クタに、前記第１のＰＮＰトランジスタのベース電流と
同一の電流を流すようにしたので、負荷変動によるレギ
ュレータ電圧の変動を適切な回路構成で的確に阻止でき
るシリーズレギュレータ回路を得ることができる。
【００２２】第２の発明によれば、一方の入力を基準電
圧源からベースに受ける一方側ＰＮＰトランジスタと、
前記一方側ＰＮＰトランジスタと互いにコレクタを接続
された一方側ＮＰＮトランジスタと、他方の入力を電源
と接地部位間に接続された帰還抵抗の抵抗分割点からベ
ースに受ける他方側ＰＮＰトランジスタと、前記他方側
ＰＮＰトランジスタと互いにコレクタを接続された他方
側ＮＰＮトランジスタとにより構成される差動アンプ、
前記差動アンプの出力をベースに受ける第１のＰＮＰト
ランジスタ、ベースを前記第１のＰＮＰトランジスタの
エミッタに接続された第２のＰＮＰトランジスタ、エミ
ッタを前記第２のＰＮＰトランジスタのエミッタに接続
され、ベースが所定の基準電圧にバイアスされたＮＰＮ
トランジスタ、ベースを前記ＮＰＮトランジスタのコレ
クタに接続され、コレクタが電源に接続されたパワーＰ
ＮＰトランジスタを備えたシリーズレギュレータ回路に
おいて、前記第１のＰＮＰトランジスタのコレクタ電流
を検出するカレントミラー回路を設け、前記カレントミ
ラー回路の検出電流を受けエミッタ接地特性が前記第１
のＰＮＰトランジスタと同一の補償用ＰＮＰトランジス
タのベース電流により、前記差動アンプの他方側ＮＰＮ
トランジスタのコレクタに、前記第１のＰＮＰトランジ
スタのベース電流と同一の電流を流すようにしたので、
負荷変動によるレギュレータ電圧の変動を適切な回路構
成で的確に阻止できるシリーズレギュレータ回路を得る
ことができる。
圧源からベースに受ける一方側ＰＮＰトランジスタと、
前記一方側ＰＮＰトランジスタと互いにコレクタを接続
された一方側ＮＰＮトランジスタと、他方の入力を電源
と接地部位間に接続された帰還抵抗の抵抗分割点からベ
ースに受ける他方側ＰＮＰトランジスタと、前記他方側
ＰＮＰトランジスタと互いにコレクタを接続された他方
側ＮＰＮトランジスタとにより構成される差動アンプ、
前記差動アンプの出力をベースに受ける第１のＰＮＰト
ランジスタ、ベースを前記第１のＰＮＰトランジスタの
エミッタに接続された第２のＰＮＰトランジスタ、エミ
ッタを前記第２のＰＮＰトランジスタのエミッタに接続
され、ベースが所定の基準電圧にバイアスされたＮＰＮ
トランジスタ、ベースを前記ＮＰＮトランジスタのコレ
クタに接続され、コレクタが電源に接続されたパワーＰ
ＮＰトランジスタを備えたシリーズレギュレータ回路に
おいて、前記第１のＰＮＰトランジスタのコレクタ電流
を検出するカレントミラー回路を設け、前記カレントミ
ラー回路の検出電流を受けエミッタ接地特性が前記第１
のＰＮＰトランジスタと同一の補償用ＰＮＰトランジス
タのベース電流により、前記差動アンプの他方側ＮＰＮ
トランジスタのコレクタに、前記第１のＰＮＰトランジ
スタのベース電流と同一の電流を流すようにしたので、
負荷変動によるレギュレータ電圧の変動を適切な回路構
成で的確に阻止できるシリーズレギュレータ回路を得る
ことができる。
【００２３】第３の発明によれば、第１または第２の発
明において、前記補償用ＰＮＰトランジスタとして前記
第１のＰＮＰトランジスタと同一形状のものを用いるよ
うにしたので、負荷変動によるレギュレータ電圧の変動
を適切な回路構成で的確に阻止できるシリーズレギュレ
ータ回路を得ることができる。
明において、前記補償用ＰＮＰトランジスタとして前記
第１のＰＮＰトランジスタと同一形状のものを用いるよ
うにしたので、負荷変動によるレギュレータ電圧の変動
を適切な回路構成で的確に阻止できるシリーズレギュレ
ータ回路を得ることができる。
【００２４】第４の発明によれば、互いにコレクタを接
続された一方側ＰＮＰトランジスタおよび一方側ＮＰＮ
トランジスタと、互いにコレクタを接続された他方側Ｐ
ＮＰトランジスタおよび他方側ＮＰＮトランジスタとに
より構成され、一方の入力を基準電圧源から受け、他方
の入力を電源と接地部位間に接続された帰還抵抗の抵抗
分割点から受ける差動アンプ、前記差動アンプの出力を
ベースに受ける第１のＰＮＰトランジスタ、ベースを前
記第１のＰＮＰトランジスタのエミッタに接続された第
２のＰＮＰトランジスタ、エミッタを前記第２のＰＮＰ
トランジスタのエミッタに接続され、ベースが所定の基
準電圧にバイアスされたＮＰＮトランジスタ、ベースを
前記ＮＰＮトランジスタのコレクタに接続され、コレク
タが電源に接続されたパワーＰＮＰトランジスタを備え
たシリーズレギュレータ回路において、前記第１のＰＮ
Ｐトランジスタのコレクタ電流を検出するカレントミラ
ー回路と、前記カレントミラー回路の検出電流を受ける
第１の補償用ＰＮＰトランジスタと、前記第１の補償用
ＰＮＰトランジスタとダーリントン構成にした第２の補
償用ＰＮＰトランジスタとを設け、前記第２の補償用Ｐ
ＮＰトランジスタのベース電流により、前記差動アンプ
の他方側ＮＰＮトランジスタのコレクタに、前記第１の
ＰＮＰトランジスタのベース電流と同一の電流を流すよ
うにしたので、負荷変動によるレギュレータ電圧の変動
を適切な回路構成で的確に阻止できるシリーズレギュレ
ータ回路を得ることができる。
続された一方側ＰＮＰトランジスタおよび一方側ＮＰＮ
トランジスタと、互いにコレクタを接続された他方側Ｐ
ＮＰトランジスタおよび他方側ＮＰＮトランジスタとに
より構成され、一方の入力を基準電圧源から受け、他方
の入力を電源と接地部位間に接続された帰還抵抗の抵抗
分割点から受ける差動アンプ、前記差動アンプの出力を
ベースに受ける第１のＰＮＰトランジスタ、ベースを前
記第１のＰＮＰトランジスタのエミッタに接続された第
２のＰＮＰトランジスタ、エミッタを前記第２のＰＮＰ
トランジスタのエミッタに接続され、ベースが所定の基
準電圧にバイアスされたＮＰＮトランジスタ、ベースを
前記ＮＰＮトランジスタのコレクタに接続され、コレク
タが電源に接続されたパワーＰＮＰトランジスタを備え
たシリーズレギュレータ回路において、前記第１のＰＮ
Ｐトランジスタのコレクタ電流を検出するカレントミラ
ー回路と、前記カレントミラー回路の検出電流を受ける
第１の補償用ＰＮＰトランジスタと、前記第１の補償用
ＰＮＰトランジスタとダーリントン構成にした第２の補
償用ＰＮＰトランジスタとを設け、前記第２の補償用Ｐ
ＮＰトランジスタのベース電流により、前記差動アンプ
の他方側ＮＰＮトランジスタのコレクタに、前記第１の
ＰＮＰトランジスタのベース電流と同一の電流を流すよ
うにしたので、負荷変動によるレギュレータ電圧の変動
を適切な回路構成で的確に阻止できるシリーズレギュレ
ータ回路を得ることができる。
【００２５】第５の発明によれば、一方の入力を基準電
圧源からベースに受ける一方側ＰＮＰトランジスタと、
前記一方側ＰＮＰトランジスタと互いにコレクタを接続
された一方側一方側ＮＰＮトランジスタと、他方の入力
を電源と接地部位間に接続された帰還抵抗の抵抗分割点
からベースに受ける他方側ＰＮＰトランジスタと、前記
他方側ＰＮＰトランジスタと互いにコレクタを接続され
た他方側ＮＰＮトランジスタとにより構成される差動ア
ンプ、前記差動アンプの出力をベースに受ける第１のＰ
ＮＰトランジスタ、ベースを前記第１のＰＮＰトランジ
スタのエミッタに接続された第２のＰＮＰトランジス
タ、エミッタを前記第２のＰＮＰトランジスタのエミッ
タに接続され、ベースが所定の基準電圧にバイアスされ
たＮＰＮトランジスタ、ベースを前記ＮＰＮトランジス
タのコレクタに接続され、コレクタが電源に接続された
パワーＰＮＰトランジスタを備えたシリーズレギュレー
タ回路において、前記第１のＰＮＰトランジスタのコレ
クタ電流を検出するカレントミラー回路と、前記カレン
トミラー回路の検出電流を受ける第１の補償用ＰＮＰト
ランジスタと、前記第１の補償用ＰＮＰトランジスタと
ダーリントン構成にした第２の補償用ＰＮＰトランジス
タとを設け、前記第２の補償用ＰＮＰトランジスタのベ
ース電流により、前記差動アンプの他方側ＮＰＮトラン
ジスタのコレクタに、前記第１のＰＮＰトランジスタの
ベース電流と同一の電流を流すようにしたので、負荷変
動によるレギュレータ電圧の変動を適切な回路構成で的
確に阻止できるシリーズレギュレータ回路を得ることが
できる。
圧源からベースに受ける一方側ＰＮＰトランジスタと、
前記一方側ＰＮＰトランジスタと互いにコレクタを接続
された一方側一方側ＮＰＮトランジスタと、他方の入力
を電源と接地部位間に接続された帰還抵抗の抵抗分割点
からベースに受ける他方側ＰＮＰトランジスタと、前記
他方側ＰＮＰトランジスタと互いにコレクタを接続され
た他方側ＮＰＮトランジスタとにより構成される差動ア
ンプ、前記差動アンプの出力をベースに受ける第１のＰ
ＮＰトランジスタ、ベースを前記第１のＰＮＰトランジ
スタのエミッタに接続された第２のＰＮＰトランジス
タ、エミッタを前記第２のＰＮＰトランジスタのエミッ
タに接続され、ベースが所定の基準電圧にバイアスされ
たＮＰＮトランジスタ、ベースを前記ＮＰＮトランジス
タのコレクタに接続され、コレクタが電源に接続された
パワーＰＮＰトランジスタを備えたシリーズレギュレー
タ回路において、前記第１のＰＮＰトランジスタのコレ
クタ電流を検出するカレントミラー回路と、前記カレン
トミラー回路の検出電流を受ける第１の補償用ＰＮＰト
ランジスタと、前記第１の補償用ＰＮＰトランジスタと
ダーリントン構成にした第２の補償用ＰＮＰトランジス
タとを設け、前記第２の補償用ＰＮＰトランジスタのベ
ース電流により、前記差動アンプの他方側ＮＰＮトラン
ジスタのコレクタに、前記第１のＰＮＰトランジスタの
ベース電流と同一の電流を流すようにしたので、負荷変
動によるレギュレータ電圧の変動を適切な回路構成で的
確に阻止できるシリーズレギュレータ回路を得ることが
できる。
【００２６】第６の発明によれば、第４または第５の発
明において、前記第２の補償用ＰＮＰトランジスタとし
て、前記第１のＰＮＰトランジスタとエミッタ接地特性
が同一のものを用いるようにしたので、負荷変動による
レギュレータ電圧の変動を適切な回路構成で的確に阻止
できるシリーズレギュレータ回路を得ることができる。
明において、前記第２の補償用ＰＮＰトランジスタとし
て、前記第１のＰＮＰトランジスタとエミッタ接地特性
が同一のものを用いるようにしたので、負荷変動による
レギュレータ電圧の変動を適切な回路構成で的確に阻止
できるシリーズレギュレータ回路を得ることができる。
【００２７】第７の発明によれば、第４または第５の発
明において、前記第２の補償用ＰＮＰトランジスタとし
て、前記第１のＰＮＰトランジスタと同一形状のものを
用いるようにしたので、負荷変動によるレギュレータ電
圧の変動を適切な回路構成で的確に阻止できるシリーズ
レギュレータ回路を得ることができる。
明において、前記第２の補償用ＰＮＰトランジスタとし
て、前記第１のＰＮＰトランジスタと同一形状のものを
用いるようにしたので、負荷変動によるレギュレータ電
圧の変動を適切な回路構成で的確に阻止できるシリーズ
レギュレータ回路を得ることができる。
【図１】 この発明による実施の形態１における回路構
成を示す接続図である。
成を示す接続図である。
【図２】 この発明による実施の形態２における回路構
成を示す接続図である。
成を示す接続図である。
【図３】 従来技術における回路構成を示す接続図であ
る。
る。
Ｑ１ パワーＰＮＰトランジスタ、Ｑ２ ＰＮＰトラン
ジスタ、Ｑ３ ＮＰＮトランジスタ、Ｑ４ ＮＰＮトラ
ンジスタ、Ｑ５，Ｑ６ カレントミラー回路を構成する
ＰＮＰトランジスタ、Ｑ７ 補償用ＰＮＰトランジス
タ、ＤＡ 差動アンプ、Ｑ８ 差動アンプＤＡを構成す
る一方側ＮＰＮトランジスタ、Ｑ９ 差動アンプＤＡを
構成する他方側ＮＰＮトランジスタ、Ｑ１０ ＰＮＰト
ランジスタ、Ｑ１１ 補償用ＰＮＰトランジスタ、Ｑ１
２ 差動アンプＤＡを構成する一方側ＰＮＰトランジス
タ、Ｑ１３ 差動アンプＤＡを構成する他方側ＰＮＰト
ランジスタ、Ｑ１４ ＮＰＮトランジスタ。
ジスタ、Ｑ３ ＮＰＮトランジスタ、Ｑ４ ＮＰＮトラ
ンジスタ、Ｑ５，Ｑ６ カレントミラー回路を構成する
ＰＮＰトランジスタ、Ｑ７ 補償用ＰＮＰトランジス
タ、ＤＡ 差動アンプ、Ｑ８ 差動アンプＤＡを構成す
る一方側ＮＰＮトランジスタ、Ｑ９ 差動アンプＤＡを
構成する他方側ＮＰＮトランジスタ、Ｑ１０ ＰＮＰト
ランジスタ、Ｑ１１ 補償用ＰＮＰトランジスタ、Ｑ１
２ 差動アンプＤＡを構成する一方側ＰＮＰトランジス
タ、Ｑ１３ 差動アンプＤＡを構成する他方側ＰＮＰト
ランジスタ、Ｑ１４ ＮＰＮトランジスタ。
Claims (7)
- 【請求項１】 互いにコレクタを接続された一方側ＰＮ
Ｐトランジスタおよび一方側ＮＰＮトランジスタと、互
いにコレクタを接続された他方側ＰＮＰトランジスタお
よび他方側ＮＰＮトランジスタとにより構成され、一方
の入力を基準電圧源から受け、他方の入力を電源と接地
部位間に接続された帰還抵抗の抵抗分割点から受ける差
動アンプ、前記差動アンプの出力をベースに受ける第１
のＰＮＰトランジスタ、ベースを前記第１のＰＮＰトラ
ンジスタのエミッタに接続された第２のＰＮＰトランジ
スタ、エミッタを前記第２のＰＮＰトランジスタのエミ
ッタに接続され、ベースが所定の基準電圧にバイアスさ
れたＮＰＮトランジスタ、ベースを前記ＮＰＮトランジ
スタのコレクタに接続され、コレクタが電源に接続され
たパワーＰＮＰトランジスタを備えたシリーズレギュレ
ータ回路において、前記第１のＰＮＰトランジスタのコ
レクタ電流を検出するカレントミラー回路を設け、前記
カレントミラー回路の検出電流を受けエミッタ接地特性
が前記第１のＰＮＰトランジスタと同一の補償用ＰＮＰ
トランジスタのベース電流により、前記差動アンプの他
方側ＮＰＮトランジスタのコレクタに、前記第１のＰＮ
Ｐトランジスタのベース電流と同一の電流を流すように
したことを特徴とするシリーズレギュレータ回路。 - 【請求項２】 一方の入力を基準電圧源からベースに受
ける一方側ＰＮＰトランジスタと、前記一方側ＰＮＰト
ランジスタと互いにコレクタを接続された一方側ＮＰＮ
トランジスタと、他方の入力を電源と接地部位間に接続
された帰還抵抗の抵抗分割点からベースに受ける他方側
ＰＮＰトランジスタと、前記他方側ＰＮＰトランジスタ
と互いにコレクタを接続された他方側ＮＰＮトランジス
タとにより構成される差動アンプ、前記差動アンプの出
力をベースに受ける第１のＰＮＰトランジスタ、ベース
を前記第１のＰＮＰトランジスタのエミッタに接続され
た第２のＰＮＰトランジスタ、エミッタを前記第２のＰ
ＮＰトランジスタのエミッタに接続され、ベースが所定
の基準電圧にバイアスされたＮＰＮトランジスタ、ベー
スを前記ＮＰＮトランジスタのコレクタに接続され、コ
レクタが電源に接続されたパワーＰＮＰトランジスタを
備えたシリーズレギュレータ回路において、前記第１の
ＰＮＰトランジスタのコレクタ電流を検出するカレント
ミラー回路を設け、前記カレントミラー回路の検出電流
を受けエミッタ接地特性が前記第１のＰＮＰトランジス
タと同一の補償用ＰＮＰトランジスタのベース電流によ
り、前記差動アンプの他方側ＮＰＮトランジスタのコレ
クタに、前記第１のＰＮＰトランジスタのベース電流と
同一の電流を流すようにしたことを特徴とするシリーズ
レギュレータ回路。 - 【請求項３】 前記補償用ＰＮＰトランジスタとして前
記第１のＰＮＰトランジスタと同一形状のものを用いる
ことを特徴とする請求項１または請求項２に記載のシリ
ーズレギュレータ回路。 - 【請求項４】 互いにコレクタを接続された一方側ＰＮ
Ｐトランジスタおよび一方側ＮＰＮトランジスタと、互
いにコレクタを接続された他方側ＰＮＰトランジスタお
よび他方側ＮＰＮトランジスタとにより構成され、一方
の入力を基準電圧源から受け、他方の入力を電源と接地
部位間に接続された帰還抵抗の抵抗分割点から受ける差
動アンプ、前記差動アンプの出力をベースに受ける第１
のＰＮＰトランジスタ、ベースを前記第１のＰＮＰトラ
ンジスタのエミッタに接続された第２のＰＮＰトランジ
スタ、エミッタを前記第２のＰＮＰトランジスタのエミ
ッタに接続され、ベースが所定の基準電圧にバイアスさ
れたＮＰＮトランジスタ、ベースを前記ＮＰＮトランジ
スタのコレクタに接続され、コレクタが電源に接続され
たパワーＰＮＰトランジスタを備えたシリーズレギュレ
ータ回路において、前記第１のＰＮＰトランジスタのコ
レクタ電流を検出するカレントミラー回路と、前記カレ
ントミラー回路の検出電流を受ける第１の補償用ＰＮＰ
トランジスタと、前記第１の補償用ＰＮＰトランジスタ
とダーリントン構成にした第２の補償用ＰＮＰトランジ
スタとを設け、前記第２の補償用ＰＮＰトランジスタの
ベース電流により、前記差動アンプの他方側ＮＰＮトラ
ンジスタのコレクタに、前記第１のＰＮＰトランジスタ
のベース電流と同一の電流を流すようにしたことを特徴
とするシリーズレギュレータ回路。 - 【請求項５】 一方の入力を基準電圧源からベースに受
ける一方側ＰＮＰトランジスタと、前記一方側ＰＮＰト
ランジスタと互いにコレクタを接続された一方側一方側
ＮＰＮトランジスタと、他方の入力を電源と接地部位間
に接続された帰還抵抗の抵抗分割点からベースに受ける
他方側ＰＮＰトランジスタと、前記他方側ＰＮＰトラン
ジスタと互いにコレクタを接続された他方側ＮＰＮトラ
ンジスタとにより構成される差動アンプ、前記差動アン
プの出力をベースに受ける第１のＰＮＰトランジスタ、
ベースを前記第１のＰＮＰトランジスタのエミッタに接
続された第２のＰＮＰトランジスタ、エミッタを前記第
２のＰＮＰトランジスタのエミッタに接続され、ベース
が所定の基準電圧にバイアスされたＮＰＮトランジス
タ、ベースを前記ＮＰＮトランジスタのコレクタに接続
され、コレクタが電源に接続されたパワーＰＮＰトラン
ジスタを備えたシリーズレギュレータ回路において、前
記第１のＰＮＰトランジスタのコレクタ電流を検出する
カレントミラー回路と、前記カレントミラー回路の検出
電流を受ける第１の補償用ＰＮＰトランジスタと、前記
第１の補償用ＰＮＰトランジスタとダーリントン構成に
した第２の補償用ＰＮＰトランジスタとを設け、前記第
２の補償用ＰＮＰトランジスタのベース電流により、前
記差動アンプの他方側ＮＰＮトランジスタのコレクタ
に、前記第１のＰＮＰトランジスタのベース電流と同一
の電流を流すようにしたことを特徴とするシリーズレギ
ュレータ回路。 - 【請求項６】 前記第２の補償用ＰＮＰトランジスタと
して前記第１のＰＮＰトランジスタとエミッタ接地特性
が同一のものを用いることを特徴とする請求項４または
請求項５に記載のシリーズレギュレータ回路。 - 【請求項７】 前記第２の補償用ＰＮＰトランジスタと
して前記第１のＰＮＰトランジスタと同一形状のものを
用いることを特徴とする請求項４または請求項５に記載
のシリーズレギュレータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001156213A JP2002351554A (ja) | 2001-05-25 | 2001-05-25 | シリーズレギュレータ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001156213A JP2002351554A (ja) | 2001-05-25 | 2001-05-25 | シリーズレギュレータ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002351554A true JP2002351554A (ja) | 2002-12-06 |
Family
ID=19000251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001156213A Withdrawn JP2002351554A (ja) | 2001-05-25 | 2001-05-25 | シリーズレギュレータ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002351554A (ja) |
-
2001
- 2001-05-25 JP JP2001156213A patent/JP2002351554A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5963092A (en) | High dynamic range low noise transconductance amplifier | |
| US5140181A (en) | Reference voltage source circuit for a Darlington circuit | |
| US6104232A (en) | DC output level compensation circuit | |
| JP2644191B2 (ja) | バッファアンプ | |
| US5376900A (en) | Push-pull output stage for amplifier in integrated circuit form | |
| JP2002351554A (ja) | シリーズレギュレータ回路 | |
| JPH11205045A (ja) | 電流供給回路およびバイアス電圧回路 | |
| JP4272335B2 (ja) | 半導体集積回路 | |
| JP3400354B2 (ja) | 電流源回路 | |
| JP2002108464A (ja) | 定電流回路 | |
| JP2002064337A (ja) | 増幅回路 | |
| JP3255226B2 (ja) | 電圧制御増幅器 | |
| US5877655A (en) | Device for limiting the output current of an operational amplifier | |
| JPH06260925A (ja) | レベルシフト回路 | |
| JP3349334B2 (ja) | 差動増幅器 | |
| JP3406468B2 (ja) | 定電圧発生回路 | |
| JP2002208854A (ja) | 半導体装置の出力回路 | |
| JPH11136105A (ja) | 電圧比較回路 | |
| JPH11202004A (ja) | コンパレータ回路 | |
| JPH0212049B2 (ja) | ||
| JPH0786843A (ja) | 増幅回路 | |
| JP2000056841A (ja) | 電圧リミッタ回路 | |
| JP5224588B2 (ja) | 出力回路 | |
| JPH09282040A (ja) | 半導体定電流供給回路 | |
| JP2001195141A (ja) | バンドギャップリファレンス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071101 |
|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080805 |