CN1759361A - 电流反射镜 - Google Patents

电流反射镜 Download PDF

Info

Publication number
CN1759361A
CN1759361A CNA2004800064332A CN200480006433A CN1759361A CN 1759361 A CN1759361 A CN 1759361A CN A2004800064332 A CNA2004800064332 A CN A2004800064332A CN 200480006433 A CN200480006433 A CN 200480006433A CN 1759361 A CN1759361 A CN 1759361A
Authority
CN
China
Prior art keywords
buffer
transistor
current
current mirror
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004800064332A
Other languages
English (en)
Inventor
H·维恩斯特拉
G·A·M·胡克西
J·H·A·布雷克曼斯
D·W·范戈尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1759361A publication Critical patent/CN1759361A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26Current mirrors
    • G05F3/265Current mirrors using bipolar transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明涉及能够产生恒定反射镜比值的电流反射镜,包括:具有基极、发射极和集电极的输出晶体管(Tout),其中流经所述输出晶体管(Tout)的集电极的电流构成所述电流反射镜的输出电流(Iout),所述输出晶体管(Tout)的集电极与输出电路相连接;具有基极、发射极和集电极的缓冲晶体管,其中缓冲晶体管的发射极与输出晶体管的基极相连接;提供固定缓冲电流的缓冲电流源,其中所述缓冲电流源与缓冲晶体管的集电极相连接;缓冲基极电压控制装置,它的输入端与输出晶体管的基极相连接,它的输出端与缓冲晶体管的基极相连接,其中基极电压控制装置响应于缓冲基极电压控制装置的输入电流来控制缓冲晶体管的基极电压。

Description

电流反射镜
技术领域
本发明涉及能够生成恒定的输入电流/输出电流比值的电流反射镜。该电流反射镜包括具有基极、发射极和集电极的输出晶体管。流经所述输出晶体管的集电极的电流构成所述电流反射镜的输出电流。所述输出晶体管的集电极可连接到输出电路上。
背景技术
图1示出了根据现有技术的一个简单电流反射镜。图1示出了将输入电流Iin提供给此电路的输入导体的输入电流源。此输入导体与输出晶体管Tout的基极相连,与输入晶体管Tin的基极和集电极相连接。因此,输入晶体管可当作一个二极管,这个二极管的阳极与输入电流源相连接。经过输入晶体管Tin的基极和集电极的正向电压降相对于典型电流是恒定的。输入晶体管Tin的发射极与输入电阻Rin相连接,Rin再与大地电位相连接。输出晶体管Tout的集电极电流构成电流反射镜的输出电流Iout。输出晶体管Tout的发射极与输出电阻Rout相连接,Rout再与大地电位相连接。任意一个输出电路(未示出)可连接到输出晶体管Tout的集电极。因此,在输出晶体管Tout的集电极和大地电位之间产生输出电压Uout。此输出电压Uout取决于任意输出电路的电源电压。该输出电压特别取决于输出电路的输入阻抗。电阻Rin和Rout是可选的,也就是说不用这些电阻也可以实现传统的电流反射镜。在没有使用电阻的情况下,反射镜比值(mirror ratio)Iout/Iin只取决于晶体管Tin和Tout的大小。在正常工作条件下,传统的电流反射镜的反射镜比值K由下式确定:
K=Iout/Iin=n/(1+(n+I)/B)
B是晶体管Tout和Tin的电流增益。这两个晶体管的电流增益选择成相同数值。n代表输出晶体管Tout和输入晶体管Tin的发射极区域之间的比值。如果使用了输入和输出电阻Rin和Rout,系数Rin/Rout应选择等于n。在这种情况下,上述公式也可用来描述带有输入和输出电阻的传统电流反射镜。输出电阻Rout提高了电流反射镜的输出阻抗,并且降低了电流噪声。为了使电流反射镜正常工作,输出晶体管的集电极和发射极之间的电压Uce(Tout)必须大于输出晶体管的饱和电压Uce, sat(Tout),且必须小于输出晶体管的集电极与发射极之间的击穿电压Ubrce(Tout)。如果由于输出电压Uout的波动,输出晶体管的集电极和发射极之间的电压Uce(Tout)超出了击穿电压,电流反射镜将不再精确地工作,即反射镜比值被改变。通过提高经过输出电阻Rout的电压降,可以提高能够使电流反射镜正常工作的最大输出电压Uout,因为Uout等于Uce(Tout)与Urout之和,而其中的Urout反映了经过输出电阻Rout的电压降。其缺点在于,使电流反射镜正常工作的最小输出电压Uout也增大。为了使电流反射镜能够稳定而精确地工作,即使输出电压发生波动,提高电流反射镜输出电压的范围仍是一个好办法。这可通过提供一个具有较大集电极和发射极击穿电压Ubrce(Tout)的输出晶体管Tout来实现。但是,在集成电路中使用的现代硅和硅锗晶体管被设计成只能在恒定增加的频率上工作,从而导致降低了这些晶体管的击穿电压。因此,所希望的是提供一个电流反射镜,即使输出晶体管的集电极和发射极之间的电压Uce(Tout)超过了输出晶体管的击穿电压,这个电流反射镜仍能够正确地工作。当输出晶体管Tout在击穿区域工作时,另外一个电流从晶体管Tout的集电极流入到该晶体管Tout的基极。这些基极电流的生成是由于在晶体管Tout的基极和集电极结点处发生雪崩效应。雪崩电流的大小等于:
Iav=(M-1)Is*exp(Ube/UT)。
Ube代表输出晶体管Tout的基极/发射极的电压。UT是输出晶体管的温度电压。Is是输出晶体管的反向饱和电流。M是由输出晶体管的集电极和基极之间的电压Ucb(Tout)决定的一个系数。如果输出晶体管的集电极和基极之间的电压的数量级小于集电极与基极之间的击穿电压,那么系数M大约等于1。雪崩电流可以忽略不计。系数M可以由以下公式得出:
M=1/[1-(Ucb(Tout)/BVCBO)L]。L的典型值为3,BVCBO是开放发射极的集电极与基极击穿电压。从这个公式中可以看出,当Ucb(Tout)接近集电极与基极击穿电压BVCBO时,系数M接近无穷大。如果考虑雪崩电流,根据图1的电流反射镜的反射镜比值可以由以下公式表达:
K=Iout/Iin=n*M/[1+n/B-n(M-1)]
由于M取决于输出晶体管的集电极与基极之间的电压Ucb(Tout),所以反射镜比值也取决于输出电压。流入输出晶体管Tout的基极的雪崩电流会减小输出晶体管Tout的基极电流。因为图1所示的电流源生成一个恒定的、与输出晶体管的基极电流和流经输入电阻Rin的电流相等的电流,输出晶体管的基极电流的减小量可由流经输入电阻Rin的电流增加量来补偿。由于U=R*I,增加流经输入电阻Rin的电流值又会导致经过输入电阻的电压降的增加。输入晶体管Tin的基极-发射极结点处的压降稳定被认为是工作正常。因此,输出晶体管Tout的基极电压增大。最终,输出晶体管的基极电压的增大将会使输出晶体管Tout的集电极电流(等于输出电流)增大。为了防止输出电流的增大,输出晶体管的基极电压必须保持在恒定电平上。
图2示出了根据现有技术改进的电流反射镜。在图1与图2中,同样的参考符号代表同样的部件。与图1中电路相比,在图2中增加了缓冲晶体管Tbuff和缓冲电阻Rbuff。缓冲晶体管Tbuff的基极连接到输入电流源Iin的输入导体。缓冲晶体管Tbuff的集电极与提供恒定的输入电压Uin的输入电压源连接。所述缓冲晶体管的发射极与输出晶体管Tout的基极和缓冲电阻Rbuff相连接。电阻Rin、Rbuff和Rout都要连接大地电位。缓冲晶体管Tbuff的偏置电流的大小被如此确定以使流入缓冲晶体管的基极电流与流经输入晶体管Tin的电流相比可以忽略不计。因此,缓冲晶体管Tbuff的基极电压就约等于Rin*Iin与输入晶体管Tin两端恒定的电压降之和。缓冲晶体管Tbuff的基极电压通常可以认为是恒定的。输入电压源、缓冲晶体管Tbuff和缓冲电阻Rbuff作为第一近似组成了一个电流源,它能够提供非常恒定的流经缓冲电阻Rbuff的电流。只要流经缓冲电阻Rbuff的电流保持恒定,输出晶体管的基极电压就不会发生变化。在电流反射镜中插入缓冲晶体管和缓冲电阻的基本目的是,即使有反向雪崩电流流入到输出晶体管的缓冲区,输出晶体管Tout的基极电压也能保持恒定。下面详细说明图2电路中输出晶体管Tout的基极中反向电流的效果。反向基极电流加入到流经缓冲电阻Rbuff的电流中。因而缓冲晶体管的发射极电压升高。由于缓冲晶体管Tbuff的基极电压几乎是恒定的,晶体管Tbuff的发射极电压升高导致缓冲晶体管Tbuff的基极与发射极之间的电压降减少。结果缓冲晶体管Tbuff的发射极电流减小。
图2所示的电流反射镜有诸多缺陷。稳定地流经缓冲电阻Rbuff的电流导致增加了电流反射镜的功率损耗。电路的功能受到流经缓冲晶体管Rbuff的电流大小的限制。如果在正常工作情况下流入输出晶体管Tout的基极的反向基极电流等于或大于流经缓冲电阻的电流,那么减小来自缓冲晶体管Tbuff发射极的电流将不能够补偿缓冲电流的增加。
因此,本发明的目的在于提供一种生成恒定的反射镜比值、而且在很大输出电压范围内精确工作的电流反射镜。
根据本发明,上述问题通过能够生成恒定反射镜比值的电流反射镜来解决。电流反射镜包括具有基极、发射极和集电极的输出晶体管(Tout)。流经所述输出晶体管(Tout)的集电极的电流构成所述电流反射镜的输出电流(Iout)。所述输出晶体管(Tout)的集电极可与输出电路相连接。电流反射镜还包括具有基极、发射极和集电极的缓冲晶体管。缓冲晶体管的发射极与输出晶体管的基极相连接。电流反射镜还包括能够提供固定缓冲电流的缓冲电流源。缓冲电流源与缓冲晶体管的集电极相连接。电流反射镜包括缓冲基极电压控制装置,这个缓冲基极电压控制装置的输入端与输出晶体管的基极连接、输出端与缓冲晶体管的基极相连。基极电压控制装置用于响应缓冲基极电压控制装置输入端的电流,控制缓冲晶体管的基极电压。如果输出晶体管在输出电压超过输出晶体管的基极与发射极击穿电压的条件下工作,由于输出晶体管的基极-发射极结点处的雪崩效应,反向基极电流便流入到输出晶体管的基极。输出晶体管的基极电流便会降低。如果缓冲晶体管在正常工作范围下工作,缓冲晶体管的集电极和发射极电流彼此接近相等。由于缓冲晶体管的集电极与缓冲电流源相连接,即使输出晶体管的基极电流降低,缓冲晶体管的发射极电流也是恒定的。因此,输出晶体管基极电流的减小必将导致基极电压控制装置输入端的电流增加。基极电压控制装置响应输入电流的增大,可以降低缓冲晶体管的基极电压。由于缓冲晶体管的集电极电流被缓冲电流源固定,缓冲晶体管的基极和发射极之间的电压降可以认为是恒定的。因此,缓冲晶体管的基极的电压减少会导致在缓冲晶体管的发射极上出现同样的下降。由于缓冲晶体管的发射极与输出晶体管的基极连接,缓冲晶体管的发射极电压和输出晶体管的基极电压是彼此相同的。因此,输出晶体管的基极电压下降。只要由于雪崩效应出现反向基极电流,输出晶体管的基极电压都会下降。从而,因输出电压超过了输出晶体管的集电极和发射极之间的击穿电压而产生的输出晶体管的集电极电流的增加可以得到补偿。
由于对输出晶体管的反向基极电流的补偿不受到缓冲电流大小的限制,与根据现有技术的电流反射镜相比,根据本发明的电流反射镜能够在更大输出电压范围内精确地工作。
优选地,根据本发明的电流反射镜包括一个输入导体。输入导体与缓冲晶体管的基极以及一个输入电阻相连接。输入导体可与一个输入电流源相连接。缓冲基极电压控制装置包括具有输入端和输出端的缓冲电流反射镜。缓冲电流反射镜的输入端构成缓冲基极电压控制装置的输入端,缓冲电流反射镜的输出端构成缓冲基极电压控制装置的输出端。
根据此实施例,通过将输出晶体管的反向基极电流镜象到缓冲晶体管的基极,从而使缓冲晶体管的基极电压得到控制。输出晶体管的反向基极电流使流入到电流反射镜输入端的电流增大。此增大的输入电流被镜象到电流反射镜的输出端。如果输入导体连接到输入电流源上,那么提供到输入电阻、缓冲电流反射镜的输出端和缓冲晶体管的基极的电流总和是固定的。由于缓冲晶体管的集电极电流被缓冲电流源固定,缓冲晶体管的基极电流可认为是恒定的。供应到缓冲电流反射镜输出端的电流增大必将导致供应到输入电阻的电流减小。经过输入电阻的电压降被降低。结果,缓冲晶体管的基极电压被减小。
缓冲电流反射镜优选地包括具有基极、集电极和发射极的缓冲电流反射镜输入晶体管。缓冲电流反射镜输入晶体管的集电极构成电流反射镜的输入端。缓冲电流反射镜优选地还包括具有基极、集电极和发射极的缓冲电流反射镜的输出晶体管。缓冲电流反射镜的输出晶体管的集电极构成缓冲电流反射镜的输出端。缓冲电流反射镜的输出晶体管的基极与缓冲电流反射镜输入晶体管的基极彼此互相连接。缓冲电流反射镜输入晶体管的基极电压通过以下方式选择:固定缓冲电流主要流经缓冲电流反射镜输入晶体管的集电极。由于缓冲电流反射镜输出晶体管的基极和发射极之间的电压等于缓冲电流反射镜输入晶体管的基极与发射极之间的电压降,这两个晶体管构成了一个具有集电极电流比值为k的电流反射镜。缓冲电流反射镜输入晶体管的发射极区域等于缓冲电流反射镜输出晶体管的发射极区域的k倍。为了在整个过程中都能够正确地操作,电流反射镜的电流反射镜比值被选定为缓冲电流反射镜比值的倒数值。这个缓冲电流反射镜提供了一个恒定的电流反射镜比值,而无须固定其输入终端的电压。图1所示的电流反射镜的输入端电压固定。根据本发明,这在电流反射镜中是不可能做到的,因为缓冲电流反射镜的输入端电压已经被定义为缓冲晶体管的发射极电压。因此,需要能够接受任何输入电压的电流反射镜。
优选地,可以将缓冲电流反射镜的缓冲反射镜比值选择为电流反射镜的反射镜比值的倒数值。这可通过以下方法来实现:选择缓冲电流反射镜输出晶体管和缓冲电流反射镜输入晶体管的发射极区域比值都等于电流反射镜的反射镜比值的倒数值。需要这个缓冲反射镜比值为输入电流提供准确的电流补偿量。输入电流被镜象到输出电流n次。到此输入电流的任何校正系数将在输出电流中被n次放大。(需要校正的)雪崩电流在输出电流中只出现一次。由于这个雪崩电流在输入电流中被校正,输入电流必须成比例地被校正,如1/n倍。这个电流反射镜要求输入电流等于缓冲电流的(1+1/m)倍,其中总的电流反射镜比值等于m/(1+1/m)。
缓冲电流反射镜优选地还包括具有栅极、源极和漏极的PMOS晶体管。PMOS晶体管的源极与缓冲晶体管的集电极相连接,PMOS晶体管的漏极与缓冲电流反射镜输入晶体管的基极相连接。PMOS晶体管的漏极用于为缓冲电流反射镜输入晶体管提供一个基极电压。这个基极电压要足够大,以便使集电极缓冲电流反射镜输入晶体管能够吸收来自缓冲晶体管发射极的缓冲电流的绝大部分电流。同时,流入PMOS晶体管源极的电流与缓冲电流相比,可以忽略不计。因此,可以执行一个PnP晶体管而不是PMOS晶体管。
从参照附图的本发明实施例的下面描述中,本发明上述的以及其它特征和优点将显而易见,其中
图1示出了根据现有技术的简单电流反射镜;
图2示出了根据现有技术的带有一个缓冲器的电流反射镜;
图3示出了根据本发明的电流反射镜的第一实施例,和
图4示出了根据本发明的电流反射镜的第二实施例。
具体实施方式
在图1-4中,输出电流Iout被提供给任意一个输出电路(未示出)。输出晶体管Uout的集电极与输出电路相连接。输出电路连接在电源电势端(SUPPLY potential)和Uout之间。因此,Uout构成图1-4中所示的电流反射镜的输出电压和供给到任意输出电路的电压。输出电压Uout的大小取决于输出电路并且特别取决于输出电路的输入阻抗。
图3所示的本发明的第一个实施例包括输入晶体管Tin,输出晶体管Tout,输入电阻Rin和输出电阻Rout。图1-4中相同的参考符号代表相同的部件。请参考图1和图2所示的传统电流反射镜的详细说明。输出晶体管的集电极电流构成电流反射镜的输出电流。提供输入电流源以便提供恒定的输入电流Iin。输入晶体管Tin的集电极和基极与输入电流源相连接。因此输入晶体管Tin可当作一个二极管。输入电阻Rin与输入晶体管Tin的发射极相连接,并且与大地电位相连接。缓冲晶体管TBuff通过其基极与输入电流源相连接。缓冲晶体管TBuff的发射极与输出晶体管Tout的基极相连接。输出晶体管Tout的发射极通过输出电阻Rout与地相连接。
图3所示的电流反射镜和图2所示的电流反射镜的第一个区别是使用了缓冲电流源以生成缓冲电流IBuff。缓冲电流IBuff被提供给缓冲晶体管TBuff的集电极。如果缓冲晶体管TBuff在正常工作情况下工作,也就是说,缓冲晶体管TBuff的集电极和发射极之间的电压比集电极和发射极之间的饱和电压大,且低于集电极和发射极之间的击穿电压,则缓冲晶体管TBuff的集电极电流几乎完全取决于缓冲晶体管TBuff的基极与发射极之间的电压。缓冲晶体管TBuff的给定的集电极电流暗示着在缓冲晶体管TBuff的基极与发射极之间具有给定的电压降,这个给定的电压降几乎与缓冲晶体管TBuff的集电极与发射极之间的电压无关。所以,缓冲晶体管TBuff的基极与发射极之间的电压降由供给到缓冲晶体管TBuff的集电极的缓冲电流IBuff来限定。在正常工作情况下,缓冲晶体管TBuff的基极电流几乎完全是缓冲晶体管TBuff的基极与发射极之间的电压的函数。对于缓冲晶体管TBuff的一个给定的基极与发射极之间的电压而言,可发现预先确定的基极电流。因此,缓冲电流源定义了缓冲晶体管TBuff的基极电流。缓冲晶体管TBuff的基极的电压等于输入电阻Rin两端的电压降与输入晶体管Tin两端的电压降之和。输入晶体管Tin两端的电压降可以认为是恒定的,因为输入晶体管Tin被当作一个二极管在使用。因此,缓冲晶体管的基极电压取决于流经输入电阻Rin的电流。由于缓冲晶体管TBuff的基极与发射极之间的电压被固定以提供一个给定的缓冲电流IBuff,缓冲晶体管TBuff的发射极电压(等于输出晶体管Tout的基极电压)可以通过改变流经输入电阻Rin的电流来控制。这个效应被用来控制输出晶体管Tout的基极电压。如果一个反向的基极电流流入到输出晶体管Tout的基极,流经输入电阻Rin的电流减小量会受到缓冲电流反射镜10的影响。缓冲电流反射镜10有一个输入端,其输入端连接到输出晶体管Tout的基极和缓冲晶体管TBuff的发射极。来自缓冲晶体管TBuff的发射极的电流几乎与缓冲电流IBuff一致,并且被固定。因此,缓冲电流IBuff等于输出晶体管Tout的基极电流与电流反射镜10的输入电流之和。如果反向基极电流流入到输出晶体管Tout的基极,输出晶体管Tout的基极电流会减小。缓冲电流反射镜10的输入电流必须增加相同的量。否则,缓冲电流反射镜10的输入电流与输出晶体管Tout的基极电流之和将不再保持与缓冲电流IBuff一致。来自输出晶体管Tout的反向基极电流将全部流入缓冲电流反射镜10的输入端。缓冲电流反射镜10的输出端与缓冲晶体管TBuff的基极和输入电流源相连接。在缓冲电流反射镜10的输入端的电流增量被镜象到输出电流上,也就是说,输出电流成比例地增加。输入缓冲电流反射镜10的固定输入电流等于流经输入电阻Rin的电流、缓冲晶体管TBuff的基极的电流和流入到缓冲电流反射镜10输出端的电流之和。缓冲晶体管TBuff的基极电流是固定的。因此缓冲电流反射镜10输出电流的增加必将导致输入电阻电流的减少。流经输入电阻Rin的电流的减小反过来使输出晶体管Tout的基极电压减少。因此,在输出晶体管Tout中的反向基极电流的影响可以得到补偿。
图4所示本发明的第二实施例包含特定的电流反射镜10,这个电流反射镜尤其适合缓冲电流反射镜的要求。这个缓冲电流反射镜允许一个校正电流拷贝而不要求在输入终端固定电压。而且,在第二实施例中使用了两个输入晶体管Tin1和Tin2。这两个输入晶体管Tin1和Tin2作为二极管使用,与输入电流源和缓冲晶体管TBuff的基极并行连接。另外,图4中所示的电流反射镜与图3中所示的电流反射镜对应。输入晶体管Tin1和Tin2不改变电流反射镜的工作原理。缓冲晶体管TBuff的基极电压仍通过改变流经输入电流Rin的电流来控制。输入晶体管Tin1和Tin2上的基极与发射极之间的电压降可以认为是恒定的,因为这两个晶体管作为二极管使用。PMOS晶体管T3的栅极与输入晶体管Tin1的发射极和输入晶体管Tin2的集电极相连接。由于在正常工作情况下,PMOS晶体管的栅极电流几乎为零,这种连接不会对流经输入电阻的电流产生影响。把一个PMOS晶体管T3的栅极与输入晶体管Tin1和Tin2相连接的目的是为了使用一种合适的方法来限定T3的栅极电压。晶体管T3的源极与缓冲晶体管TBuff的集电极相连接。这种连接不改变电流反射镜的功能,因为PMOS晶体管被设计并以以下方式工作:流入到晶体管T3源极的电流与缓冲电流IBuff相比可以忽略不计。晶体管T3的主要功能是向晶体管TBin提供一个合适的基极电压。图4中所示的缓冲电流反射镜10由PMOS晶体管T3、缓冲电流镜输入晶体管TBin和缓冲电流反射镜输出晶体管TBout组成。输入晶体管TBin的基极和输出晶体管TBout的基极彼此互相连接。PMOS晶体管T3分别限定输入和输出晶体管TBin和TBout的基极电压。缓冲电流反射镜10的输入与输入晶体管TBin的集电极一致。输入晶体管TBin的基极和发射极之间电压降被如此选择:缓冲电流IBuff主要由输入晶体管TBin来传导。缓冲电流反射镜10的输出与输出晶体管TBout的集电极一致。缓冲电流反射镜的输入和输出晶体管TBin和TBout的发射极都与大地电位相连接。缓冲电流反射镜输入电流的一个增量导致在缓冲电流反射镜输入晶体管TBin的基极和发射极之间的电压降增大。因为输入晶体管TBin和输出晶体管TBout的基极彼此互相连接,输入晶体管TBin的基极和发射极之间电压增大将导致输出晶体管TBout的基极和发射极之间电压相应的增大。输入晶体管TBin的集电极电流近似等于:
Ic(TBin)=exp(Ube(Tin)/UT)*Is(TBin)
输出晶体管TBout的集电极电流近似等于:
Ic(Tout)=exp(Ube(TBout)/UT)*Is(TBout)。
UT是缓冲电流反射镜输出晶体管和输入晶体管的温度电压。由于输出晶体管TBout的基极与发射极之间电压Ube和输入晶体管TBin的基极与发射极之间电压彼此相等,缓冲电流反射镜比值等于:
Ic(TBout)/Ic(TBin)=Is(TBout)/Is(TBin)
Is分别表示输出晶体管TBout和输入晶体管TBin的反向饱和电流。晶体管的反向饱和电流取决于晶体管的设计,特别是取决于晶体管的发射极区域。因此,缓冲电流反射镜比值可通过以合适的方式选择缓冲电流反射镜的输入晶体管TBin和输出晶体管TBout的发射极区域来确定。
为了准确地工作,图3和4中电路要求输入电流Iin等于由缓冲电流源提供的缓冲电流IBuff的(1+1/m)倍,即Iin=(1+1/m)*IBuff,其中整个电流反射镜比值要选择等于m/(1+1/m)。缓冲电流反射镜比值Ic(TBout)/Ic(TBin)必须选择与整个电流反射镜比值Iout/Iin的倒数值保持一致。
很显然,对于本领域普通技术人员而言,本发明可通过在这个申请中没有明确提及的各种方法来实现。前面的实施例只是实例,并不构成对本发明范围的限制。本发明由以下权利要求来限定。

Claims (6)

1.产生恒定反射镜比值的电流反射镜,包括:
-具有基极、发射极和集电极的输出晶体管Tout,其中流经所述输出晶体管(Tout)的集电极的一个电流构成所述电流反射镜的输出电流(Iout),并且所述输出晶体管(Tout)的集电极可与输出电路相连接;
-具有基极、发射极和集电极的缓冲晶体管,其中缓冲晶体管的发射极与输出晶体管的基极相连接;
-提供固定缓冲电流的缓冲电流源,其中所述缓冲电流源与缓冲晶体管的集电极相连接;而且,
-缓冲基极电压控制装置,它的输入端与输出晶体管的基极相连接,它的输出端与缓冲晶体管的基极相连接,其中基极电压控制装置响应缓冲基极电压控制装置的输入电流来控制缓冲晶体管的基极电压。
2、根据权利要求1的电流反射镜,还包括:
-输入导体,其中输入导体与缓冲晶体管的基极和输入电阻相连接,并且输入导体可与输入电流源相连接,和
-缓冲基极电压控制装置,包括具有输入和输出的缓冲电流反射镜,其中缓冲电流反射镜的输入构成缓冲基极电压控制装置的输入,以及缓冲电流反射镜的输出构成缓冲基极电压控制装置的输出。
3、根据权利要求2的电流反射镜,其中缓冲电流反射镜包括具有基极、发射极和集电极的缓冲电流反射镜的输入晶体管和具有基极、发射极和集电极的缓冲电流反射镜的输出晶体管,其中缓冲电流反射镜的输入晶体管的集电极构成电流反射镜的输入,缓冲电流反射镜的输出晶体管的集电极构成缓冲电流反射镜的输出,而且缓冲电流反射镜的输出晶体管的基极和缓冲电流反射镜的输入晶体管的基极相互连接。
4、根据权利要求2或3的电流反射镜,缓冲电流反射镜的一个缓冲反射镜比值被选择为电流反射镜的反射镜比值的倒数值。
5、根据权利要求3到4的其中一项权利要求的电流反射镜,其中缓冲电流反射镜包括具有栅极、源极和漏极的PMOS晶体管,其中PMOS晶体管的源极与缓冲晶体管的集电极相连接,以及PMOS晶体管的漏极与缓冲电流反射镜的输入晶体管的基极相连接。
6、根据权利要求3或4的其中一项权利要求的电流反射镜,其中缓冲电流反射镜包括具有基极、集电极和发射极的pnp型的双极晶体管,其中pnp型双极晶体管的发射极与缓冲晶体管的集电极相连接,以及pnp型双极晶体管的集电极与缓冲电流反射镜的输入晶体管的基极相连接。
CNA2004800064332A 2003-03-10 2004-03-01 电流反射镜 Pending CN1759361A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03100594 2003-03-10
EP03100594.5 2003-03-10

Publications (1)

Publication Number Publication Date
CN1759361A true CN1759361A (zh) 2006-04-12

Family

ID=32981900

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004800064332A Pending CN1759361A (zh) 2003-03-10 2004-03-01 电流反射镜

Country Status (5)

Country Link
US (1) US7352235B2 (zh)
EP (1) EP1604255A1 (zh)
JP (1) JP4413225B2 (zh)
CN (1) CN1759361A (zh)
WO (1) WO2004081687A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113009958A (zh) * 2019-12-21 2021-06-22 美国亚德诺半导体公司 具有降低的对缓冲器偏移的灵敏度的电流镜布置
CN113190077A (zh) * 2021-04-30 2021-07-30 华润微集成电路(无锡)有限公司 一种稳压电路

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4712398B2 (ja) * 2005-01-17 2011-06-29 ローム株式会社 半導体装置
CN108771240A (zh) 2011-07-21 2018-11-09 帝斯曼知识产权资产管理有限公司 脂肪酸组合物
US11188112B2 (en) 2020-03-27 2021-11-30 Analog Devices, Inc. Current mirror arrangements with adjustable offset buffers
US11262782B2 (en) 2020-04-29 2022-03-01 Analog Devices, Inc. Current mirror arrangements with semi-cascoding

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3382528B2 (ja) * 1998-01-23 2003-03-04 キヤノン株式会社 カレントミラー回路
US6677807B1 (en) * 1999-11-05 2004-01-13 Analog Devices, Inc. Current mirror replica biasing system
FR2821443B1 (fr) * 2001-02-26 2003-06-20 St Microelectronics Sa Source de courant apte a fonctionner sous faible tension d'alimentation et a variation de courant avec la tension d'alimentation quasi nulle
US6954058B2 (en) * 2003-03-18 2005-10-11 Denso Corporation Constant current supply device
US6956428B1 (en) * 2004-03-02 2005-10-18 Marvell International Ltd. Base current compensation for a bipolar transistor current mirror circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113009958A (zh) * 2019-12-21 2021-06-22 美国亚德诺半导体公司 具有降低的对缓冲器偏移的灵敏度的电流镜布置
CN113190077A (zh) * 2021-04-30 2021-07-30 华润微集成电路(无锡)有限公司 一种稳压电路

Also Published As

Publication number Publication date
WO2004081687A1 (en) 2004-09-23
US7352235B2 (en) 2008-04-01
JP4413225B2 (ja) 2010-02-10
US20060181257A1 (en) 2006-08-17
EP1604255A1 (en) 2005-12-14
JP2006520046A (ja) 2006-08-31

Similar Documents

Publication Publication Date Title
CN1227808C (zh) 降低mos共发共基电路热电子恶化效应的电压限制偏置电路
CN1790217A (zh) 具有漏电流补偿电路的半导体器件
WO2018227998A1 (zh) 射频功率放大器的温度补偿电路和射频功率放大电路
CN102893525B (zh) 对电压驱动型元件进行驱动的驱动装置
US7994858B2 (en) Operational trans-conductance amplifier with output clamp circuit
US7888987B2 (en) Temperature compensation circuit
US7339430B2 (en) Rail-to-rail operational amplifier with an enhanced slew rate
TWI780282B (zh) 過電流限制電路、過電流限制方法及電源電路
TWI407288B (zh) 電源電路
US7525359B2 (en) Duty cycle correction amplification circuit
US20020090034A1 (en) High-voltage differential driver using stacked low-breakdown transistors and nested-miller compensation
US20230236615A1 (en) Low-dropout regulator having bidirectional current adjustment
EP2034381A1 (en) Temperature sensitive circuit
CN1759361A (zh) 电流反射镜
CN111309089A (zh) 一种线性稳压电源
US7583138B1 (en) System and method for controlling an error amplifier between control mode changes
JP2020190792A (ja) 電源制御用半導体装置および出力電圧可変電源装置並びに設計方法
CN214752879U (zh) 一种led显示屏驱动芯片的恒流源选段检测模组
US11190137B2 (en) Amplifier, circuit for trimming a bias voltage, method for amplifying an input signal and method for trimming a bias voltage
US7215187B2 (en) Symmetrically matched voltage mirror and applications therefor
US8207784B2 (en) Method and apparatus for MOSFET drain-source leakage reduction
US7436224B2 (en) Low variation voltage output differential for differential drivers
KR20000028799A (ko) 제어가능한 전류 제한 회로를 사용하여 광범위의 온도범위에 걸쳐서 출력 전류를 제어하기 위한 시스템
US6538487B2 (en) Electrical circuit having inverters being serially connected together in a cascade
CN108170195B (zh) 源极跟随器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20071012

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20071012

Address after: Holland Ian Deho Finn

Applicant after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication