CN113009958A - 具有降低的对缓冲器偏移的灵敏度的电流镜布置 - Google Patents

具有降低的对缓冲器偏移的灵敏度的电流镜布置 Download PDF

Info

Publication number
CN113009958A
CN113009958A CN202011514256.6A CN202011514256A CN113009958A CN 113009958 A CN113009958 A CN 113009958A CN 202011514256 A CN202011514256 A CN 202011514256A CN 113009958 A CN113009958 A CN 113009958A
Authority
CN
China
Prior art keywords
terminal
resistor
transistor
current mirror
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011514256.6A
Other languages
English (en)
Other versions
CN113009958B (zh
Inventor
D·阿克司因
O·弗罗迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN113009958A publication Critical patent/CN113009958A/zh
Application granted granted Critical
Publication of CN113009958B publication Critical patent/CN113009958B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/265—Current mirrors using bipolar transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本公开涉及具有降低的对缓冲器偏移的灵敏度的电流镜布置。例子电流镜布置包括第一部分和第二部分，每个部分包括：具有晶体管Q1和Q2的电流镜；输入端耦合到Q1的基极/栅极端子并且输出端耦合到Q2的基极/栅极端子的缓冲放大器；耦合到Q1的发射极/源极端子的主电阻器；和耦合到Q2的发射极/源极端子的从电阻器。另外，第一部分的从电阻器耦合到第二部分的从电阻器。在电流镜装置的主侧和从动侧上提供额外的电阻器可以有利地允许受益于在电流镜的反馈回路之外使用缓冲器，同时降低电流镜装置对缓冲器偏移的灵敏度。

Description

具有降低的对缓冲器偏移的灵敏度的电流镜布置
技术领域
本公开总体上涉及电子设备，并且更具体地，涉及电流镜电路。
背景技术
电流镜是为一般电路设计所必需的为数不多的组成部分之一。特别地，宽带线性电流镜是开环宽带线性放大器的主要基础模块之一，广泛应用于通信、军事、汽车、工业等市场。
设计能够在宽工作带宽内以线性方式且在不断增加的基本输入信号频率的情况下以恒定电流增益将其输入电流镜像到其输出的电流镜并非易事。在给定的工作频率下，电流镜的线性度和信号带宽最终为放大器或使用电流镜的任何其他电路的动态范围设置上限。传统上，线性度需要权衡带宽和功率。因此，具有高线性度和宽信号带宽的电流镜将在各自市场的差异化产品中提供明显的竞争优势。
附图说明
为了提供对本公开及其特征和优点的更完整的理解，结合附图参考以下描述，其中，相同的附图标记表示相同的部分，其中：
图1提供了具有电流增益K的常规电流镜的NPN实现的电路图。
图2提供了图1的电流镜的NPN实施方式的电路图，另外示出了高工作频率的相关寄生元件。
图3提供了在反馈路径中具有缓冲器的常规电流镜的NPN实现的电路图。
图4提供了在晶体管Q1和Q2的基极端子之间具有缓冲器的常规电流镜的NPN实现的电路图。
图5提供了根据本公开的一些实施例的在主侧和从侧上具有缓冲器和附加电阻器的单端电流镜布置的NPN实现的电路图；
图6提供了根据本公开的一些实施例的在主侧和从侧上具有缓冲器和附加电阻器的差分电流镜布置的NPN实施方式的电路图；
图7提供了根据本公开的一些实施例的在主侧和从侧上具有缓冲器和附加电阻器的差分电流镜布置的N型金属氧化物半导体(NMOS)实施方式的电路图；
图8提供了根据本公开的一些实施例的在主侧和从侧上具有缓冲器和附加电阻器的差分电流镜布置的PNP实现的电路图；
图9提供了根据本公开的一些实施例的差分电流镜布置的P型金属氧化物半导体(PMOS)实现的电路图，该差分电流镜布置在主侧和从侧上具有缓冲器和附加电阻器；
图10提供了根据本公开的一些实施例的实现电流镜布置的系统的示意图，该电流镜装置在主侧和从侧上具有一个或多个缓冲器以及附加电阻。
具体实施方式
综述
本公开的系统、方法和设备每个都具有几个创新方面，没有任何一个单独地负责本文公开的所有期望属性。在以下描述和附图中阐述了本说明书中描述的主题的一种或多种实施方式的细节。
一方面，公开了在主侧和从侧上具有缓冲器和附加电阻器的电流镜布置。示例布置包括第一部分和第二部分，第一部分和第二部分中的每个部分均包括电流镜，该电流镜被配置为在输入端接收相应的(即，不同的)输入信号(例如，电流)，并在输出端提供相应的输出信号(例如，电流)。每个部分的电流镜包括晶体管Q1和Q2，每个晶体管都包括第一、第二和第三端子。在每个部分中，Q1的第二端子耦合到该部分的电流镜的输入(即，耦合到该部分的输入信号)，并且还耦合到它自己的第一端子(即，耦合到Q1的第一端子)，并且Q2的第二端子耦合到该部分的电流镜输出(即，耦合到该部分的输出信号)。每个部分还包括一个缓冲放大器(或简称为“缓冲器”，也称为单位增益放大器，缓冲放大器，电压跟随器或隔离放大器)，它的输入耦合到Q1的第一端子，输出耦合到Q2的第一端子，主电阻器，其第一端子耦合到Q1的第三端子，从电阻器，其第一端子耦合到Q2的第三端子。另外，所述第一部分的从电阻器的第一端子耦合到所述第二部分的从电阻器的第一端子。电阻在本文中被称为“主”和“从”电阻，因为对于每个部分，它们分别设置在该部分的电流镜的主侧和从侧上，通常，电流镜的“主侧”可以指接收输入信号的电流镜电路的分支，电流镜的“从侧”可以指提供输出信号的电流镜电路的分支。在电流镜布置的主侧和从侧上提供额外的电阻器可以有利地允许受益于在电流镜的反馈回路之外使用缓冲器(这可以帮助解决与包括在电流镜的反馈回路中的缓冲器相关的稳定性问题，并提供带宽和线性度的改善)，同时降低由于主侧和从侧之间的不匹配而导致的电流镜对缓冲器偏移的灵敏度(否则可能会大大降低线性度)。换句话说，通过在电流镜布置的主侧和从侧上包括附加电阻器，如本文所述，可以实现改进的稳定性缓冲器的优点，因为附加电阻器可以降低电路对可能由缓冲器引入的缓冲器偏移的灵敏度。
在多种实施方案中，使用双极技术(例如，其中各种晶体管可以是NPN或PNP晶体管)、互补金属氧化物半导体(CMOS)技术(例如，其中各种晶体管可以是NMOS或PMOS晶体管)、或这些技术的任意组合来实现本文所述电流镜布置。鉴于此，在本说明书中，如果晶体管是双极晶体管，则术语晶体管的“第一端子”用于指基极端子；如果晶体管是金属氧化物半导体(MOS)晶体管，则术语“第一端子”用于指栅极端子，如果晶体管是双极型晶体管，则晶体管的“第二端子”是指集电极端子；如果晶体管是MOS晶体管，则“第二端子”是指漏极端子，如果晶体管是双极型晶体管，则晶体管的“第三端子”是指发射极端子，如果晶体管是MOS晶体管，则“第三端子”是指源极。无论给定技术的晶体管是N型晶体管(例如，如果晶体管是双极晶体管，则是NPN晶体管；如果晶体管是MOS晶体管，则是NMOS晶体管)或P型晶体管(例如，如果晶体管是双极晶体管，则为PNP晶体管；如果晶体管是MOS晶体管，则为PMOS晶体管)，这些术语都保持不变。
对于每个部分，输出信号与输入信号的比值可以基本上等于K，其中K是电流增益，该电流增益可以是大于0的任何正数，该值可以但不必是整数。对于双极实现实施例，K的值可以指示(例如，等于或基于)晶体管Q2的发射极的面积与晶体管Q1的发射极的面积的比率。对于MOS实现实施例，K的值可以指示晶体管Q2的纵横比与晶体管Q1的纵横比之比，其中MOS晶体管的纵横比可以定义为该晶体管的沟道宽度除以其沟道长度。在K大于0但小于1的实施例中，乘以系数K意味着衰减输入信号以生成输出信号。在K大于1的实施例中，乘以系数K意味着增加或增加输入信号以生成输出信号。在一些实施例中，第一部分可以接收第一输入电流IINP形式的输入信号，该第一输入电流IINP基于用于电流镜布置的偏置电流IB和信号电流IIN之和(例如，IINP＝IB+IIN)，而第二部分可以接收第二输入电流IINM形式的输入信号，该输入信号基于偏置电流IB和信号电流IIN(例如，IINM＝IB-IIN)之差。因此，第一和第二部分可以是差分电流镜布置的部分。在这样的实施例中，第一部分的输出电流可以是IOP＝K*IINP，而第二部分的输出电流可以是IOM＝K*IINM。在其他实施例中，在主侧和从侧上具有缓冲器和附加电阻器的电流镜布置可以被实现为单端布置。
如本领域的技术人员将理解的，如本文所述，本公开的方面，特别是在主侧和从侧上具有缓冲器和附加电阻器的电流镜布置的各个方面，可以以各种方式例如作为方法或系统来体现。以下详细描述给出了特定某些实施例的各种描述。但是，本文所述的创新可以以多种不同的方式体现，例如，如权利要求书或所选示例所定义和涵盖的那样。举例来说，虽然本文中关于双极(例如，NPN或PNP实施方案)或MOS(例如，NMOS或PMOS实施方案)晶体管提供一些描述，但本文所述电流镜布置的其他实施方案可以包括双极和MOS晶体管的任何组合。
在以下描述中，参考附图，其中相似的附图标记可以指示相同或功能相似的元件。将理解的是，附图中示出的元件不必按比例绘制。此外，将理解的是，某些实施例可以包括比图中示出的更多的元件和/或图中示出的元件的子集。此外，一些实施例可以结合来自两个或更多个附图的特征的任何合适的组合。
利用本文提供的众多示例，可以根据两个、三个、四个或更多个电子组件来描述交互。但是，这样做只是出于清楚和示例的目的。应当理解，本文描述的设备和系统可以以任何合适的方式合并。沿着类似的设计替代方案，可以以各种可能的配置来组合本发明的任何示出的组件、模块和元件，所有这些显然都在本公开的广泛范围内。在某些情况下，仅参考有限数量的电子元件来描述一组给定流程的一个或多个功能可能会更容易。应当理解，本附图及其教导的电路易于扩展，并且可以容纳大量组件，以及更复杂或更复杂的布置和配置。因此，所提供的示例不应限制范围或抑制可能潜在地应用于无数其他架构的电路的广泛教导。
该描述可以使用短语“在一实施例中”或“在实施例中”，其可以分别指代相同或不同实施例中的一个或多个。除非另有说明，否则使用序数形容词“第一”、“第二”和“第三”等来描述一个共同的对象，仅表示要引用相同对象的不同实例，而无意于暗示这样描述的对象必须在时间、空间、等级或任何其他方式上以给定的顺序。使用本领域技术人员通常采用的术语来描述说明性实施例的各个方面，以将其工作的实质传达给本领域其他技术人员。术语“基本上”、“大约”、“大概”等可用于通常指基于本文所述或本领域已知的特定值的上下文在目标值的+/-20％以内。为了本公开的目的，短语“A和/或B”或符号“A/B”表示(A)、(B)或(A和B)。为了本公开的目的，短语“A、B和/或C”表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。当参考测量范围使用时，术语“在...之间”包括测量范围的末端。如本文所用，符号“A/B/C”是指(A、B和/或C)。
电流镜的基理
为了说明具有通过在主侧和从侧上包括附加电阻器而具有改善的稳定性的缓冲器的电流镜布置的目的，首先理解当电流镜像时可能起作用的现象可能是有用的。可以将以下基础信息视为可以适当地解释本公开的基础。提供这些信息仅出于解释的目的，因此，不应以任何方式解释为限制本公开及其潜在应用的广泛范围。
图1提供了电流镜100的简单单端NPN双极晶体管实施方式的电路图，该电流镜100的电流增益为K，如本领域所公知的。如图1所示，电流镜100可以包括第一晶体管Q1(可以称为“输入晶体管”)和第二晶体管Q2(可以称为“输出晶体管”)。输入电流源104可以提供输入电流102(IIN)(即，要在电流镜100的输出处镜射的电流以生成输出电流108)。电流镜100可首先通过将晶体管Q1置于反馈状态以迫使晶体管Q1的集电极端子110(或简称为“集电极”110)处的电流等于输入电流102而在节点106(节点N1)处产生控制电压(电压VN1)。如图1所示，晶体管Q1的发射极端子112(或简称为“发射极”112)可以接地。晶体管Q1的基极端子114(或简称为“基极”114)可以耦合到晶体管Q2的基极124。可以利用携带输入电流信息的电压VN1来驱动输出晶体管Q2的基极124，以产生输出电流108。图1还指示了晶体管Q2的集电极120和晶体管Q2的发射极122，其中，发射极122可以接地，并且输出电流108是集电极120处的电流，如图1所示。当晶体管Q2的发射极面积是晶体管Q1的发射极面积的K倍时，输出电流108(IO)可能等于K·IIN。
双极晶体管集电极电流的简化模型由下式给出：
Figure BDA0002847101410000061
其中IC、A、IS、VBE和Vt分别是集电极电流、发射极面积、单位面积饱和电流、基极-发射极电压和热电压。尽管集电极电流(IC)与基极-发射极电压(VBE)之间的关系(即等效输入电流IIN和VN1)之间是很强的非线性关系，但输入-输出电流镜像关系是线性的，即IO＝K·IIN。
上面给出的基本分析在理解高工作频率下电流镜的性能下降时有许多缺点。图2提供了电流镜200的NPN实施方式的电路图。电流镜200与图1的电流镜电路100基本相同，除了它另外示出了用于高工作频率的相关寄生元件。换句话说，图2示出了可能降低电路100的带宽和线性度的重要的寄生器件。应当理解，在附图中示出并且在本文中讨论的寄生部件是指不是故意在电路中制造的部件，而是电路图表示的可能由电路表现出的无意效应或行为。
图2中具有在图1中示出的附图标记的元件旨在示出与关于图1所描述的元件相同或相似的元件，因此，为了简洁起见，不再重复对其的描述。这适用于本公开的其他附图–参照一个附图描述的具有附图标记的元件可以与另一附图中所示的具有相同附图标记的元件相同或相似，因此为一个图形提供的描述适用于另一图形，而不必重复。
电流镜200可受到以下因素之一的影响：寄生电容216、寄生电容218、寄生电容220、寄生电容228和电阻224(可用于将电流镜的输出电流转换为电压，它们中的每个如图2所示耦合。
寄生电容216可以代表与节点106相关联的所有路由寄生电容，104输入电流源负载节点106的寄生电容，以及晶体管Q1和Q2的集电极-衬底电容和非本征基极寄生电容。注意，基于现代SOI工艺的双极晶体管集电极-衬底电容器相对较小，可以看作是线性的。寄生电容218可以代表晶体管Q1的本征基极-发射极正向偏置电容。寄生电容220可以代表晶体管Q2的本征基极-发射极正向偏置电容(并且如果晶体管Q2的发射极面积比晶体管Q1的发射极面积大K倍，并且可能比寄生电容218大K倍)。寄生电容228可以代表晶体管Q2的本征基极-集电极结寄生电容。电阻224可以代表电流镜100/200的输出电阻(RO)。
本公开的发明人意识到，从对图2中的电路的分析可以看出，对于双极晶体管实施方式，可以识别出三种降低电流镜的带宽和/或线性度的不同机制。一种是由于寄生电容器引起的带宽降低。另一个是由于本征基极-集电极结寄生电容(例如，图2所示的寄生电容228)的非线性而导致的线性下降。第三个是由于线性寄生电容216引起的线性下降。类似地，可以为电流镜电路的MOS晶体管实现识别许多线性下降机制。MOS实现的一种降级机制是与双极实现类似的归因于寄生电容器的带宽降级。另一个是由于节点106上的线性电容负载导致的线性下降。第三个是由于栅极-漏极电容CGD导致的线性下降。本公开的发明人进一步认识到，对这些劣化机制中的至少一些进行改进可以在设计线性宽带电流镜方面提供改进。
具有缓冲器的电流镜布置
克服与简单电流镜的高工作频率相关的限制(从而克服带宽限制)的典型解决方案是在晶体管Q1的集电极与晶体管Q1和Q2的基极之间添加一个缓冲器，如图3所示。
图3提供了电流镜300的NPN实现的电路图，该电流镜在反馈路径(即，晶体管Q1的集电极110与晶体管Q1的基极114之间的路径)中具有缓冲器330。电流镜300与图2的电流镜电路200基本相同，除了它另外示出了缓冲器330。对电流镜200的这种修改可以大大减小跨接二极管的晶体管Q1的电容，因此，大大提高了电路的带宽。缓冲还可以通过减少与晶体管Q2和寄生电容228关联的216寄生电容部分的影响来改善电路的线性度。例如，缓冲可以将与寄生电容228相关的非线性电流的影响降低(K+1)倍。然而，缓冲器330本身的非理想性可能使电路300的稳定性具有挑战性(注意，对于该配置，节点332可以是高阻抗节点)，使得在电路300变得稳定时，高频率性能并不比电路200好多少。
在一些实施方式中，缓冲器330可以移到反馈回路之外，使得稳定性不再是问题。这在图4中示出，其提供了电流镜400的NPN实施方式的电路图，该电流镜400在晶体管Q1和Q2的基极端子之间具有缓冲器430。缓冲器430可以是单位增益放大器、缓冲放大器、电压跟随器或隔离放大器。
在图4和后续附图中，“主侧”可以指的是给定电流镜的组件，该组件在晶体管Q1和Q2的基极或栅极端子之间的缓冲区左侧显示(主侧在图4中标记为虚线轮廓内的部分442)，即图4所示的垂直虚线446的左侧，而“从侧”可以指的是在该缓冲区右侧(从动侧)显示的给定电流镜的组件在图4中标记为虚线轮廓内的部分444，即在线446的右边。电流镜400与图2的电流镜电路200基本相同，除了另外说明了在主侧442和从侧444之间提供的缓冲器430之外。如图4所示，在这种配置中，晶体管Q1的集电极100和基极114被短路并连接到缓冲器430的输入432，而缓冲器430的输出434连接到Q2的基极124。与图3的布置中示出的缓冲器330相比，尽管将缓冲器移出反馈环以将其实现为缓冲器430可以解决稳定性问题并提供带宽和线性度改善，但是缓冲器430可能与在这种情况下可能成为问题的偏移量相关联，因为它可能导致晶体管Q2中的驻极电流截止，由于主侧和从侧之间的不匹配而降低线性度。如本领域中已知的，缓冲器基本上是一种组件，该组件应该被用来再生基本上与其输入电压相同的输出电压(即，增益应等于1)。如本领域中还已知的，偏移误差(或简称为“偏移”)是缓冲器的非理想性的一种类型，其中，偏移误差将缓冲区的传递函数从所需的y＝x(其中y是缓冲区的输出，x是缓冲区的输入)修改为y＝x+off，，其中“off”是缓冲区偏移。因此，一般而言，缓冲器失调是指直流量(即，与频率无关)，这意味着如果缓冲器具有无限带宽，则当从缓冲器的输出电压中减去输入电压时，该差将等于任何输入频率下的失调电压。
具有缓冲器和另外的电阻器的电流镜布置
通常，可以采用不同的技术来改善上述一个或多个问题，其中，在交易性能和复杂性方面可能必须进行一些折衷。本公开的实施例旨在解决/限制与一个或多个与晶体管Q2的基极-发射极结寄生电容220、与晶体管Q2相关联的寄生电容216的一部分、晶体管Q2的米勒放大的基极-集电极结寄生电容228，如上所述。由于电流镜输出端的静态电流很大，非线性基极-集电极结的寄生电容可能很大，这在宽带设计中很常见。基极-集电极结寄生电容可能会在输出节点处将输出信号摆幅转换为非线性电流，并给电流镜的二极管侧加载，从而降低总体线性度，并由于米勒效应而降低电流镜带宽。本公开的实施例基于以下认识：在电流镜布置中实施缓冲可以提供关于减少与晶体管Q2的基极-集电极结寄生电容228和基极-发射极结寄生电容220有关的非线性的改进。
更具体地，本公开的实施例基于以下认识：可以通过降低晶体管站立电流对缓冲器偏移的灵敏度来解决上述站立电流和缓冲器偏移的问题。特别地，本公开的实施例基于使用电阻器，其可以被适当地调整大小并耦合到晶体管Q1和Q2的发射极/源极端子，其可以被称为“退化电阻器”，因此，缓冲器430的缓冲器偏移对晶体管Q2的恒定电流的影响可以被包含在可接受的限度内(即，因此可以降低电流镜布置线性度对任何由于包含一个或多个缓冲区而无意中出现的缓冲区偏移的敏感度)。
图5提供了根据本公开的一些实施例的单端电流镜布置500的NPN实施方式的电路图，在主侧和从侧442、444上具有缓冲器430和附加电阻器。电流镜布置500被配置为在例如由晶体管Q1和Q2形成的电流镜的输入332处接收输入电流102(IIN)，并在例如输出508处产生镜像电流(IO)108，其中IO＝K*IIN，其中K是大于0的数字(该值可以但不一定是整数)，表示晶体管Q2的发射极面积与晶体管Q1的发射极面积之比。
电流镜500与图4的电流镜电路400基本相同，不同之处在于其还描述了在电流镜布置500的主侧442上的第一主电阻器552、第二主电阻器562和主电容器572，还示出在从侧444上的第一从电阻器554、第二从电阻器564和第二电容器574。第一和第二主电阻器552、562以及主电容器572可以一起称为“主设备组”，而第一和第二从电阻器554、564以及从电容器574可以称为“从设备组”。第一主电阻器552和第一从电阻器554是可选的，因为第一主电阻器552和第一从电阻器554中的一个或两者可以从电流镜布置500的一些实施方案中排除。缓冲器430、主设备组和从设备组可以一起称为“缓冲器布置”。
如图5所示，在主侧442上，第一电阻器552的第一端子可以耦合到晶体管Q1的发射极112，并且第一电阻器552的第二端子可以耦合到电阻器562的第一端子，电阻器562的第二端子可以耦合到地电势。类似地，在从侧444上，第一电阻器554的第一端子可以耦合到晶体管Q2的发射极122，并且第一电阻器554的第二端子可以耦合到电阻器564的第一端子，电阻器564的第二端子可以耦合到地电势。因此，第二主电阻器562可以与第一主电阻器552电串联，并且第二从电阻器564可以与第一从电阻器554电串联。
可以仔细设置主设备组和从设备组的电阻器的电阻值，以使第一主电阻器和从电阻器552、554可以用于设置AC退化，而第二主电阻器和从电阻器562、564可以用于使晶体管Q2中的站立电流对缓冲器430的偏移不敏感。因此，可以选择第一主电阻器552的电阻小于第二主电阻器562的电阻。为此，第一主电阻器552的电阻可以选择为小于第二主电阻器562的电阻。从设计的角度来看，在一些实施方案中，用于选择第一主电阻器552和第二主电阻器562的电阻值的过程可以如下。可以关于节点332与地之间的最大允许电压降或可用净空来确定第一主电阻器552和第二主电阻器562的电阻值之和。第一主电阻器552的值可以被选择为最小值，这可以确保实现晶体管Q1和Q2的相对均匀的发射极电流分布，而第二主电阻器562的值可以大于第一主电阻器552的值。例如，在一些实施方式中，第二主电阻器562的值可以比第一主电阻器的值大至少约2-10倍，例如，大至少约5-8倍。因为第一主电阻器552的值可以被选择为最小值，所以在一些实施例中，可以完全省略第一主电阻器552，并且晶体管Q1的发射极112和第二电阻器562之间的互连的电阻可以具有足够的电阻以有效地用作第一主电阻器552。在一些实施方式中，第二主电阻器562的电阻的相对较大的值可能会降低电流镜的线性度，这是不希望的。因此，在一些实施例中，可以在第二主电阻器562之间添加主电容器572，主电容器572的尺寸被设置为以感兴趣的频率滚落电流镜的输入332处的电压信号。在一些实施例中，应将主电阻器562和主电容器572设置的转折频率选择得足够低，以使得电流镜布置的线性在感兴趣的频率内不会降低。在一些实施例中，主电容器572的第一电极可以耦合到第二主电阻器562的第一端子和/或第一主电阻器552的第二端子和/或这两者之间的某个中间节点，而主电容器572的第二电极可以耦合到地电势，如图5所示。
在一些实施方案中，主设备组和从设备组的组件值之间可能存在相互依赖性。特别地，在一些K大于1的实施例中，第一和第二从电阻器554、564的电阻值可以分别小于第一和第二主电阻器552、562的电阻值约K倍，而在一些实施例中，当K在0和1之间时，第一和第二从电阻器554、564的电阻值可以分别比第一和第二主电阻器552、562的电阻值大约1/K倍。再次，对于如图5所示的双极实现，K的值可以指示晶体管Q2的发射极122的面积与晶体管Q1的发射极112的面积之比。因此，在一些实施例中，第一从电阻器554的电阻值乘以K可以基本上等于第一主电阻器552的电阻值，和/或第二从电阻器564的电阻值乘以K可以基本上等于第二主电阻器562的电阻值。另一方面，在一些实施例中，从电容器574的电容值除以K可以基本上等于主电容器572的电容值。
图5示出了电流镜布置的单端实现的一个实施例，该电流镜布置在电流镜的晶体管Q1和Q2之间具有缓冲器，并且在主侧和从侧上具有附加电阻器。在其他实施例中，基于在此提供的描述，对于本领域普通技术人员来说显而易见的修改是，电流镜布置500可以被修改为用PNP晶体管代替NPN晶体管Q1和Q2，和/或用NMOS或PMOS晶体管替换双极晶体管Q1和Q2，，所有这些实现都在本公开的范围内。
在一些实施例中，可以将在电流镜的晶体管Q1和Q2之间具有缓冲器并且在主侧和从侧上具有附加电阻器的电流镜布置实现为差分信号电路。一些这样的实施例在图6-9中示出。差分信号实施例可以是特别有利的，因为它们可以通过充分减小主电容器572的尺寸并通过利用输入信号的差分性质而完全消除对从电容器574的需要，从而节省了宝贵的管芯面积。
图6提供了根据本公开的一些实施例的差分电流镜布置600的NPN实施方式的电路图，该差分电流镜布置600在主侧和从侧442、444上具有缓冲器430和附加电阻器。由于电流镜布置600是差分的，因此它包括两个部分，该两个部分构造成接收互补输入信号，在图6中示为第一部分642和第二部分644，在图6中示为分别在垂直点划线646的左侧和右侧。在一些实施例中，第一部分642可以接收第一输入电流IINP形式的输入信号102，该输入信号基于电流镜布置600的偏置电流IB和输入信号电流IIN(例如IINP＝IB+IIN)之和，而第二部分644可以接收第二输入电流IINM形式的输入信号，该输入信号基于偏置电流IB和输入信号电流IIN(例如IINM＝IB-IIN)之间的差。因此，第一部分642可以被称为“正信号路径侧”，第二部分644可以被称为“负信号路径侧”。在这样的实施例中，第一部分642的输出电流108可以是IOP＝K*IINP，而第二部分644的输出电流108可以是IOM＝K*IINM。
第一部分和第二部分642、644中的每一个可以基本上包括如参考图5所描述的电流镜布置500，除了现在将要描述的一些差异。
首先，部分644在图6中被示出为部分642的镜面反射。可以这样做是为了便于图示，并且一般来说，也可以是图6中所示的电路图的布局。如在本公开的其他附图中一样，可能与产品中的IC电路的实际组件的布局没有任何关系。
第二，为了不使图6混乱，晶体管Q1的第一端子(基极)114，第二端子(集电极)110和第三端子(发射极)112以及晶体管Q2的第一端子(基极)124、第二端子(集电极)120和第三端子(发射极)122在图6中未具体标记。
第三，第一和第二部分642、644中的每一个包括主侧442和从侧444，包括如上所述的主电阻器和从电阻器，除了由于装置600的差分特性，可以在第一部分642和第二部分644的每个的电流镜布置500中省去从电容器574，并且可以在第一部分642和第二部分644的每个中，主电容器572可以由电容器672代替。代替在第一部分642和第二部分644中的每个中的第二从电阻器564上提供图5的从电容器574，在图6的电流镜布置600中，第一部分642的第二从电阻器564的第一端子可以通过连接604耦合到第二部分644的第二从电阻器564的第一端子，如图6所示。当在每个部分的从侧上都使用第一和第二从电阻器554、564时，可以通过将第一部分642的第一从电阻器554和第二从电阻器564之间的连接耦合(例如，短路)到第二部分644的第一从电阻器554与第二从电阻器564之间的连接来实现连接604，从而使连接604成为各个差分输入信号IINP和IINM在从侧上的虚拟地。在第一部分642和第二部分644的主侧之间可以进行类似的耦合：第一部分642的第二主电阻器562的第一端子可以通过连接602耦合到第二部分644的第二主电阻器562的第一端子，如图6所示。当在每个部分的主侧上都使用第一和第二主电阻器552、562时，可以通过将第一部分642的第一和第二主电阻器552、562之间的连接耦合(例如，短路)到第二部分644的第一和第二主电阻器552、562之间的连接来实现连接602，从而使连接602成为用于各个差分输入信号IINP和IINM的主侧上的虚拟接地。这样，可以将电流镜的输入处的电压信号限制为由第一主电阻器552和从电阻器554设置的电压信号，同时晶体管Q2中的固定电流可以通过第一和第二电阻器552和652之和从缓冲器430的偏移中脱敏。
图6所示的第一和第二部分642、644中的电容器672是可选组件，由于虚拟接地连接(例如，连接602)的主侧上的寄生电感增加了在高频下看到的有效退化电阻，因此可以包括这些可选组件以减小输出508上的高频峰值。类似于主电容器572，可以在第一部分642和第二部分644的每一个中跨第二主电阻器562添加电容器672。当使用电容器672时，然后，在第一和第二部分642、644的每个中，电容器672的第一电极可以耦合到第二主电阻器562的第一端子和/或第一主电阻器552的第二端子和/或第一主电阻器552的第二端子和/或两者之间的某个中间节点，而电容器672的第二电极可以耦合到地电势，如图6所示。在一些实施例中，可以选择第二主电阻器562和主电容器672，以使第二主电阻器562和主电容器672设置的转折频率减小或消除高频峰值。
总结图6中所示的电流镜布置600的一些方面，如果将晶体管的所有基极端子称为“第一端子”，则将晶体管的所有集电极端子称为“第二端子”，并且将所有发射极端子晶体管中的一个被称为“第三端子”，则以下成立。电流镜布置600是差分装置，被配置为处理差分信号。为此，布置600包括接收不同输入信号的两个部分-第一部分642被配置为接收第一输入电流IINP形式的输入信号102，该第一输入电流IINP是基于电流镜布置600的偏置电流IB与输入信号电流IIN的总和(例如，IINP＝IB+IIN)，而第二部分644被配置为以第二输入电流IINM的形式接收输入信号102，第二输入电流IINM是基于偏置电流IB和输入信号电流IIN之间的差(例如IINM＝IB-IIN)。部分642、644中的每一个被配置为在输出处提供电流，该电流相对于由该部分接收的输入电流以因子K镜像。例如，第一部分642可以生成输出电流IOP＝K*IINP，其中，K是大于0的数字(该值可以但不必是整数)，表示晶体管Q2的发射极面积与晶体管Q1的发射极面积之比，而第二部分644可以产生输出电流IOM＝K*IINM。第一部分642包括由晶体管Q1和Q2形成的电流镜，其中晶体管Q1的第二端子110耦合到第一部分642的电流镜的输入节点332，晶体管Q1的第二端子110也耦合到晶体管Q1的第一端子114，并且对于第一部分642，晶体管Q2的第二端子120耦合到电流镜的输出508。第一部分642还包括缓冲放大器430，其具有耦合到晶体管Q1的第一端子114的输入和耦合到晶体管Q2的第一端子124的输出。第一部分642还至少包括主电阻器562和从电阻器564，其中晶体管Q1的第三端子112耦合到主电阻器562的第一端子，并且晶体管Q2的第三端子122耦合到从电阻器564的第一端子。第一部分642的主电阻器562和从电阻器564的另一端子可以接地。在一些实施例中，第一部分642可以进一步包括耦合在主电阻器562两端的电容器672。在一些实施例中，第一部分642可以进一步包括附加的主电阻器，在图6中示出为主电阻器552，并且可以进一步包括附加的从电阻器，在图6中示出为从电阻器554。第二部分644可以包括：与第一部分642基本相同的一组组件，其中第一部分642的组件在图6中显示在线646的左侧，而第二部分644的组件在图6中显示在线646的右侧。特别地，第二部分644包括由晶体管Q1和Q2形成的电流镜，其中晶体管Q1的第二端子110耦合到第一部分642的电流镜的输入节点332，晶体管Q1的第二端子110也耦合到晶体管Q1的第一端子114，并且晶体管Q2的第二端子120耦合到第二部分644的电流镜的输出508。第二部分644还包括缓冲放大器430，其具有耦合到晶体管Q1的第一端子114的输入和耦合到晶体管Q2的第一端子124的输出。第二部分644进一步至少包括主电阻器562和从电阻器564，其中晶体管Q1的第三端子112耦合到主电阻器562的第一端子，并且晶体管Q2的第三端子122耦合到从电阻器564的第一端子。第二部分644的主电阻器562和从电阻器564的其他端子可以接地。在一些实施例中，第二部分644可以进一步包括耦合在主电阻器562两端的电容器672。在一些实施例中，第二部分644可以进一步包括另外的主电阻器，在图6中被示为主电阻器552，并且可以还包括附加的从电阻器，在图6中示出为从电阻器554。在电流镜布置600中，第一部分642的从电阻器564的第一端子耦合至第二部分644的从电阻器564的第一端子。此外，在电流镜布置600的一些实施例中，第一部分642的主电阻器562的第一端子耦合至第二部分644的主电阻器562的第一端子。
尽管上面提供的描述涉及晶体管的双极实现，但是在其他实施例中，电流镜布置可以包括以MOS实现的晶体管。特别地，根据本公开的一些实施例，图7提供了在主侧和从侧上具有缓冲器和附加电阻器的电流镜布置700的MOS实施方式的电路图，其中，其中第一部分642和第二部分644中的每个晶体管Q1和Q2可以被实现为NMOS晶体管。电流镜布置700基本上类似于电流镜布置600，除了电流镜布置600的每个NPN晶体管(即，第一和第二部分642、644中的每个中的晶体管Q1和Q2)在电流镜布置700中被NMOS晶体管代替。在这样的配置中，参考图6提供的描述是适用的，不同之处在于，双极晶体管的“第一端子”或“基极端子”变为电流镜布置700的图7的MOS晶体管的“栅极端子”，双极晶体管的“第二端子”或“集电极端子”变为图7的电流镜布置700的MOS晶体管的“漏极端子”，双极晶体管的“第三端子”或“发射极端子”成为电流镜布置700图7的MOS晶体管的“源极端子”。对于图7的电流镜布置700的晶体管Q1和Q2，指示图6中的晶体管Q1和Q2的晶体管端子的附图标记(在图6中未具体显示，但在上面的描述中已提及，即110、112、114、120、122、124)可以分别用参考数字710、712、714、720、722、724代替。
为了简洁起见，未提供对图7的详细描述，因为除了上面指出的更改外，它与图6基本上相似。相反，仅提供电流镜布置700的概要。电流镜布置700基本上类似于电流镜布置600，除了晶体管Q1和Q2现在是NMOS晶体管。类似于电流镜布置600，电流镜布置700是差分装置，被配置为处理差分信号。为此，装置700包括接收不同输入信号的两个部分-第一部分642被配置为接收第一输入电流IINP形式的输入信号102，该第一输入电流IINP基于用于电流镜布置600的偏置电流IB与输入信号电流IIN(例如，IINP＝IB+IIN)之和，第二部分644被配置为接收第二输入电流IINM形式的输入信号102，第二输入电流IINM基于偏置电流IB和输入信号电流IIN之间的差(例如，IINM＝IB-IIN)。部分642、644中的每一个被配置为相对于由该部分接收的输入电流以因子K镜像的输出处提供电流，即，第一部分642可以产生输出电流IOP＝K*IINP，第二部分644可以产生输出电流IOM＝K*IINM，不同之处在于，与双极实现相反的是，对于电流镜布置700的MOS实现，K是表示晶体管Q2的纵横比与晶体管Q1的纵横比之比的值，其中，MOS晶体管的纵横比定义为沟道宽度除以沟道长度。电流镜布置700的第一部分642包括由晶体管Q1和Q2形成的电流镜，其中晶体管Q1的第二端子710耦合到第一部分642的电流镜的输入节点332，晶体管Q1的第二端子710也耦合到晶体管Q1的第一端子714，并且晶体管Q2的第二端子720耦合到用于第一部分642的电流镜的输出508。第一部分642还包括缓冲放大器430，具有耦合到晶体管Q1的第一端子714的输入和耦合到晶体管Q2的第一端子724的输出。第一部分642进一步至少包括主电阻器562和从电阻器564，其中晶体管Q1的第三端子712耦合到主电阻器562的第一端子，并且晶体管Q2的第三端子722耦合到从电阻器564的第一端子。第一部分642的主电阻器562和从电阻器564的其他端子可以接地。在一些实施例中，电流镜布置700的第一部分642可以进一步包括跨接在主电阻器562上的电容器672。在一些实施例中，电流镜布置700的第一部分642可以进一步包括另外的主电阻器，在图7中示出为主电阻器552，并且可以进一步包括在图7中示出为从电阻器554的附加从电阻器。电流镜布置700的第二部分644可包括与第一部分642基本相同的一组组件，其中，电流镜布置700的第一部分642的组件在图7中在线646的左侧示出，而电流镜布置700的第二部分644的组件显示在图7中线646的右侧。特别地，第二部分644包括由晶体管Q1和Q2形成的电流镜，其中晶体管Q1的第二端子710耦合到第一部分642的电流镜的输入节点332，晶体管Q1的第二端子710也耦合到晶体管Q1的第一端子714，晶体管Q2的第二端子720耦合到第二部分644的电流镜的输出508。第二部分644还包括缓冲放大器430，其具有耦合到晶体管Q1的第一端子714的输入和耦合到晶体管Q2的第一端子724的输出。电流镜布置700的第二部分644进一步至少包括主电阻器562和从电阻器564，其中晶体管Q1的第三端子712耦合到主电阻器562的第一端子，并且晶体管Q2的第三端子722耦合到从电阻器564的第一端子。电流镜布置700的第二部分644的主电阻器562和从电阻器564的另一端子可以接地。在一些实施例中，电流镜布置700的第二部分644可以进一步包括耦合在主电阻器562两端的电容器672。在一些实施例中，电流镜布置700的第二部分644可以进一步包括附加的主电阻器，在图7中示出为主电阻器552，并且还可以包括在图7中示出为从电阻器554的附加从电阻器。在电流镜布置700中，第一部分642的从电阻器564的第一端子为耦合到第二部分644的从电阻器564的第一端子。此外，在电流镜布置700的一些实施例中，第一部分642的主电阻器562的第一端子耦合到第二部分644的主电阻器562的第一端子。参照图6的电流镜布置600提供的与附加电阻器和电容器672的相对尺寸有关的讨论适用于图7的电流镜布置700，因此，为了简洁起见，不再重复。
电流镜布置的进一步变化是可能的，在主侧和从侧均带有缓冲器和附加电阻，从而降低了对缓冲器偏移的灵敏度。特别地，尽管以上提供的描述涉及晶体管Q1和Q2的NPN和NMOS实现(即，晶体管Q1和Q2被实现为N型晶体管)，但是在其他实施例中，上述晶体管Q1和Q2可以被实现为PNP或PMOS晶体管(即，被实现为P型晶体管)。图8提供了根据本公开的一些实施例的差分电流镜布置800的PNP实现的电路图，该差分电流镜布置800在主侧和从侧上具有缓冲器和附加电阻器，其中晶体管Q1和Q2可以被实现为PNP晶体管。电流镜布置800基本上类似于电流镜布置600，除了电流镜布置600的每个NPN晶体管(即，第一部分642和第二部分644中的每个中的两个晶体管Q1和Q2)被替换为电流镜布置800中的PNP晶体管。在这种配置中，参考图6提供的描述适用于电流镜布置800，除了NPN和PNP晶体管被交换，并且电源和电流方向相反。诸如“第一/基极端子”、“第二/集电极端子”和“第三/发射极端子”的名称保持相同。指示图6中的晶体管Q1和Q2的晶体管端子的附图标记(在图6中未具体示出，但是在以上描述中被引用，即110、112、114、120、122、124)可以分别用图8的电流镜布置800的晶体管Q1和Q2的参考数字810、812、814、820、822、824代替。
为了简洁起见，没有提供对图8的详细描述，因为除了上面指出的更改外，它与图6基本上相似。相反，仅提供了电流镜布置800的概要。电流镜布置800基本上类似于电流镜布置600，除了晶体管Q1和Q2现在是PNP晶体管并且供电和电流方向相反。类似于电流镜布置600，电流镜布置800是差分装置，被配置为处理差分信号。为此，装置800包括接收不同输入信号的两个部分-第一部分642被配置为接收第一输入电流IINP形式的输入信号102，该第一输入电流IINP基于电流镜布置600的偏置电流IB和输入信号电流IIN的总和(例如，IINP＝IB+IIN)，而第二部分644被配置为以第二输入电流IINM的形式接收输入信号102，第二输入电流IINM基于偏置电流IB和输入信号电流IIN之间的差(例如IINM＝IB-IIN)。部分642、644中的每一个被配置为相对于由该部分接收的输入电流以因子K镜像的输出处提供电流，即，第一部分642可以产生输出电流IOP＝K*IINP，而第二部分644可以生成输出电流IOM＝K*IINM，其中K是大于0的数字(该值可以但不一定是整数)，表示发射极的面积比晶体管Q2的漏极到晶体管Q1的发射极的面积。电流镜布置800的第一部分642包括由晶体管Q1和Q2形成的电流镜，其中晶体管Q1的第二端子810耦合到第一部分642的电流镜的输入节点332，晶体管Q1的第二端子810也耦合到晶体管Q1的第一端子814，并且晶体管Q2的第二端子820耦合到第一部分642的电流镜的输出508。第一部分642还包括缓冲放大器430，其输入耦合到晶体管Q1的第一端子814，而输出耦合到晶体管Q2的第一端子824。第一部分642进一步至少包括主电阻器562和从电阻器564，其中晶体管Q1的第三端子812耦合到主电阻器562的第一端子，并且晶体管Q2的第三端子822耦合到从电阻器564的第一端子。第一部分642的主电阻器562和从电阻器564的其他端子可以接地。在一些实施例中，电流镜布置800的第一部分642可以进一步包括跨接在主电阻器562上的电容器672。在一些实施例中，电流镜布置800的第一部分642可以进一步包括附加的主电阻器，在图8中示出为主电阻器552，并且可以进一步包括在图8中示出为从电阻器554的附加从电阻器。电流镜布置800的第二部分644可以包括与第一部分642基本相同的一组组件，其中，电流镜布置800的第一部分642的组件在图8的线646的左侧，而电流镜布置800的第二部分644的组件在图8的线的右侧。特别地，第二部分644包括由晶体管Q1和Q2形成的电流镜，其中晶体管Q1的第二端子810耦合到第一部分642的电流镜的输入节点332，晶体管Q1的第二端子810也耦合到晶体管Q1的第一端子814，并且晶体管Q2的第二端子820耦合到用于第二部分644的电流镜的输出508。第二部分644还包括缓冲放大器430，其具有耦合至晶体管Q1的第一端子814的输入和耦合至晶体管Q2的第一端子824的输出。电流镜布置800的第二部分644还至少包括主电阻器562和从电阻器564，其中晶体管Q1的第三端子812耦合到主电阻器562的第一端子，并且晶体管Q2的第三端子822耦合到从电阻器564的第一端子。电流镜布置800的第二部分644的主电阻器562和从电阻器564的另一端可以接地。在一些实施例中，电流镜布置800的第二部分644可以进一步包括跨接在主电阻器562上的电容器672。在一些实施例中，电流镜布置800的第二部分644可以进一步包括附加的主电阻器，在图8中被示为主电阻器552，并且可以进一步包括附加的从电阻器，在图8中被示为从电阻器554。在电流镜布置800中，第一部分642的从电阻器564的第一端子耦合到第二部分644的从电阻器564的第一端子。此外，在电流镜布置800的一些实施例中，第一部分642的主电阻器562的第一端子耦合到第二部分644的主电阻器562的第一端子。参照图6的电流镜布置600提供的与附加电阻器和电容器672的相对尺寸有关的讨论适用于图8的电流镜布置800，因此，为了简洁起见，不再重复。
在又一实施方案中，电流镜布置800的PNP晶体管Q1和Q2可用PMOS晶体管代替，如图9的电流镜布置900所示。特别地，图9提供了根据本公开的一些实施例的，在主侧和从侧上具有缓冲器和附加电阻器的电流镜布置900的CMOS实现的电路图，其中，在第一部分642和第二部分644中的每个中的晶体管Q1和Q2可以被实现为PMOS晶体管。电流镜布置900基本上类似于电流镜布置800，除了电流镜布置800中的每个PNP晶体管(即，第一和第二部分642、644中的每个中的晶体管Q1和Q2)被电流镜布置900中的PMOS晶体管代替。在这样的配置中，除了图9中双极晶体管的“第一端子”或“基极端子”变为电流镜布置900的MOS晶体管的“栅极端子”、双极晶体管的“第二端子”或“集电极端子”变为电流镜布置900的CMOS晶体管的“漏极端子”、双极型晶体管的“第三端子”或“发射极端子”成为电流镜布置900的MOS晶体管的“源极端子”之外，参考图6提供的描述是适用的。表示图6中的晶体管Q1和Q2的晶体管端子的附图标记(在图6中未具体显示，但在上面的描述中已提及，即110、112、114、120、122、124)可以用图9的电流镜布置900的晶体管Q1和Q2的附图标记910、912、914、920、922、924代替。
为简洁起见，未提供对图9的详细描述，因为除上面指出的更改外，它与图6基本上相似。相反，仅提供了电流镜布置900的概要。电流镜布置900基本上类似于电流镜布置800，除了晶体管Q1和Q2现在是PMOS晶体管。类似于电流镜布置800，电流镜布置900是差分装置，被配置为处理差分信号。为此，装置900包括接收不同输入信号的两个部分-第一部分642被配置为接收第一输入电流IINP形式的输入信号102，该第一输入电流IINP基于用于电流镜布置600的偏置电流IB和输入信号电流IIN的总和(例如，IINP＝IB+IIN)，第二部分644被配置为接收第二输入电流IINM形式的输入信号102，第二输入电流IINM基于偏置电流IB和输入信号电流IIN之间的差(例如，IINM＝IB-IIN)。部分642、644中的每一个被配置为相对于由该部分接收的输入电流以因子K镜像的输出处提供电流，即，第一部分642可以产生输出电流IOP＝K*IINP，而第二部分644可以产生输出电流IOM＝K*IINM，不同之处在于，与双极实施方式相反，对于电流镜布置900的CMOS实施方式，K是指示晶体管Q2的纵横比与晶体管Q1的纵横比之比的值，其中MOS晶体管的长宽比定义为沟道宽度除以沟道长度。电流镜布置900的第一部分642包括由晶体管Q1和Q2形成的电流镜，其中晶体管Q1的第二端子910耦合到第一部分642的电流镜的输入节点332，晶体管Q1的第二端子910也耦合到晶体管Q1的第一端子914，并且晶体管Q2的第二端子920耦合到用于第一部分642的电流镜的输出508。第一部分642还包括缓冲放大器430，其输入耦合到晶体管Q1的第一端子914，并且其输出耦合到晶体管Q2的第一端子924。第一部分642进一步至少包括主电阻器562和从电阻器564，其中晶体管Q1的第三端子912耦合到主电阻器562的第一端子，并且晶体管Q2的第三端子922耦合到从电阻器564的第一端子。第一部分642的主电阻器562和从电阻器564的另一端子可以接地。在一些实施例中，电流镜布置900的第一部分642可以进一步包括耦合在主电阻器562两端的电容器672。在一些实施例中，电流镜布置900的第一部分642可以进一步包括附加的主电阻器，在图9中示出为主电阻器552，并且可以进一步包括在图9中示出为从电阻器554的附加从电阻器。电流镜布置900的第二部分644可以包括与第二部分642基本相同的一组组件，其中电流镜布置900的第一部分642的组件在图9中在线646的左侧示出，而图9中在线646的右边示出了电流镜布置900的第二部分644的部件。特别地，第二部分644包括由晶体管Q1和Q2形成的电流镜，其中，晶体管Q1的第二端子910耦合到第一部分642的电流镜的输入节点332，晶体管Q1的第二端子910也耦合到晶体管Q1的第一端子914，并且晶体管Q2的第二端子920耦合到第二部分644的电流镜的输出508。第二部分644还包括缓冲放大器430，其输入耦合到晶体管Q1的第一端子914，而输出耦合到晶体管Q2的第一端子924。电流镜布置900的第二部分644还至少包括主电阻器562和从电阻器564，其中晶体管Q1的第三端子912耦合到主电阻器562的第一端子，并且晶体管Q2的第三端子922耦合到从电阻器564的第一端子。电流镜布置900的第二部分644的主电阻器562和从电阻器564的其他端子可以接地。在一些实施例中，电流镜布置900的第二部分644可以进一步包括跨接在主电阻器562上的电容器672。在一些实施例中，电流镜布置900的第二部分644可以进一步包括另外的主电阻器，在图9中示出为主电阻器552，并且可以进一步包括在图9中示出为从电阻器554的附加从电阻器。在电流镜布置900中，第一部分642的从电阻器564的第一端子耦合至第二部分644的从电阻器564的第一端子。此外，在电流镜布置900的一些实施例中，第一部分642的主电阻器562的第一端子耦合到第二部分644的主电阻器562的第一端子。参照图6的电流镜布置600提供的与附加电阻器和电容器672的相对尺寸有关的讨论适用于图9的电流镜布置900，因此，为了简洁起见，不再重复。
在主、从滑块上具有缓冲器和附加电阻的电流镜布置的其他变型是可能的。例如，在一些实施例中，具有N型晶体管Q1和Q2的电流镜布置(例如，类似于电流镜布置500、600或700的电流镜布置)可以包括NPN和NMOS晶体管的任意组合(即，晶体管Q1和Q2中的一个或多个可以实现为NPN晶体管，而晶体管Q1和Q2中的一个或多个可以实现为NMOS晶体管)。类似地，在一些实施例中，具有P型晶体管Q1和Q2的电流镜布置(例如，类似于电流镜布置800或900的电流镜布置)可以包括PNP和PMOS晶体管的任何组合(即，晶体管Q1和Q2中的一个或多个可以实现为PNP晶体管，而晶体管Q1和Q2中的一个或多个可以实现为PMOS晶体管)。
具有缓冲器和另外的电阻器的电流镜布置的例子系统
上述具有降低的对缓冲器偏移的灵敏度的电流镜布置的多种实施方案可以在任何可以使用电流镜的系统中实现。这种电流镜布置在需要既具有高线性又具有宽信号带宽的电流镜的系统中特别有用。根据本公开的一些实施例，这种系统的一个示例在图10中示出，其提供了实现电流镜布置1012的系统1000的示意图。如图10所示，系统1000可以包括ADC驱动器1010和ADC1020。ADC驱动器1010可用于提供驱动ADC 1020的驱动信号，以便ADC1020可以将模拟电信号转换为数字形式，例如，用于数据处理。特别地，ADC驱动器1010可以包括电流镜布置1012，该电流镜布置1012可以根据电流镜装置的任何实施例来实现，该电流镜布置具有如上所述的一个或多个缓冲器以及在主侧和从侧上具有附加电阻器。例如，如上所述，电流镜布置1012可以被实现为电流镜布置500、600、700、800或900，或者被实现为这些电流镜布置的任何其他实施例。然后，ADC驱动器1010可以基于由电流镜布置1012生成的输出信号来生成驱动信号。在各个实施例中，ADC驱动器1010产生的驱动信号可用于驱动ADC 1020的单或双差分输入。
在多种实施方案中，ADC驱动器1010产生的驱动信号可以实现/实现诸如缓冲、幅度缩放、单端到差分和差分到单端转换、共模偏移调整和滤波的功能。换句话说，ADC驱动器1010可以在数据转换级中用作信号调节元件，并且可以是使ADC 1020能够实现其期望性能的关键因素。ADC 1020可以是任何类型的ADC，例如但不限于逐次逼近寄存器(SAR)转换器、流水线转换器、闪存转换器或sigma-delta转换器。
图10所示的系统1000仅提供一个非限制性例子，其中可以使用本文所述电流镜布置，并且涉及本文所述的具有降低的对缓冲器偏移的灵敏度的电流镜布置的多种教导适用于多种其他系统。在某些情况下，如本文所述，通过实现一个或多个缓冲器以及在主侧和从侧上具有附加电阻器来实现降低其对偏置对准的灵敏度的电流镜布置的多种实施方案可用于汽车系统，对安全至关重要的工业应用、医疗系统、科学仪器仪表、无线和有线通信、雷达、工业过程控制、音频和视频设备、电流传感、仪器仪表(可以非常精确)以及各种基于数字处理的系统。在某些情况下，如本文所述的具有降低的对缓冲器偏移的灵敏度的电流镜布置的多种实施方案可用于包括过程控制系统在内的工业市场，这些过程控制系统有助于提高生产率、能源效率和可靠性。在其他情况下，具有降低的对缓冲器偏移的灵敏度的电流镜布置的多种实施方案可用于消费类应用。
在一个示例实施例中，可以在相关联的电子设备的板上实现本发明的任意数量的电路。该板可以是通用电路板，其可以容纳电子设备的内部电子系统的各种组件，并且还提供用于其他外围设备的连接器。更具体地说，该板可提供电连接，系统的其他组件可通过该电连接进行电通信。任何合适的处理器(包括数字信号处理器、微处理器、支持芯片组等)、计算机可读非暂时性存储元件等都可以根据特定的配置需求、处理需求、计算机设计等适当地耦合到板上。其他组件(例如外部存储器、附加传感器、用于音频/视频显示的控制器和外围设备)可以通过电缆作为插入卡连接到板上，也可以集成到板上。
在另一示例实施例中，本附图的电路可以被实现为独立模块(例如，具有关联的组件和电路的设备，这些设备和电路配置为执行特定的应用程序或功能)或被实现为电子设备的专用硬件中的插入模块。注意，涉及具有降低的对缓冲器偏移的灵敏度的电流镜布置的本公开的特定实施方案它们可以部分或全部容易地包含在片上系统(SOC)封装中。SOC代表将计算机或其他电子系统的组件集成到单个芯片中的IC。它可能包含数字、模拟、混合信号以及通常的射频功能：所有这些功能都可以在单个芯片基板上提供。其他实施例可以包括多芯片模块(MCM)，其中多个分离的IC位于单个电子封装内并且被配置为通过电子封装彼此紧密地相互作用。在多种其他实施方案中，本文提及的具有降低的对缓冲器偏移的灵敏度的电流镜布置的功能可以在专用集成电路(ASIC)、现场可编程门阵列(FPGA)和其他半导体芯片中的一个或多个硅核中实现该功能。
选择例子
以下段落提供了本文公开的各种实施例的例子。
例子1提供一种包括第一部分和第二部分的电流镜布置。每个部分均包括电流镜，被配置为在输入端接收相应的(即不同的)输入电流。例如，第一部分可以接收第一输入电流IINP形式的输入信号，第一输入电流IINP基于电流镜布置的偏置电流IB和输入信号电流IIN之和(例如IINP＝IB+IIN)，而第二部分可以接收第二输入电流IINM形式的输入信号，第二输入电流IINM基于偏置电流IB和输入信号电流IIN之间的差(例如，IINM＝IB-IIN)。因此，第一和第二部分可以是差分电流镜布置的一部分，并且在输出端提供相应的(即不同的)输出电流，其中输出电流与输入电流之比等于K，其中K是大于0的数字(该值可以但不一定是整数)。例如，第一部分的输出电流可以是IOP＝K*IINP，并且第二部分的输出电流可以是IOM＝K*IINM。在每个部分中，电流镜包括晶体管Q1和晶体管Q2，其中所述晶体管Q1的第二端子耦合到所述电流镜的输入端(即，耦合到该部分的输入电流)，所述晶体管Q1的第二端子也耦合到所述晶体管Q1的第一端子，并且对于该部分所述晶体管Q2的第二端子耦合到所述电流镜的输出端(即，耦合到所述部分的输出电流)。每个部分还包括缓冲放大器，输入端耦合到所述晶体管Q1的第一端子，并且输出端耦合到所述晶体管Q2的第一端子。每个部分还包括主电阻器(例如，主电阻器562)和从电阻器(例如，从电阻器564)，其中，晶体管Q1的第三端子耦合到主电阻器的第一端子，并且其中晶体管Q2的第三端子耦合到从电阻器的第一端子。通过这样的第一部分和第二部分，第一部分的从电阻器的第一端子可以耦合到第二部分的从电阻器的第一端子。
例子2提供根据例子1的电流镜布置，其中所述第一部分的从电阻器和所述第二部分的从电阻器的每一个的第二端子耦合到地电势。
例子3提供根据例子2的电流镜布置，其中所述第一部分和所述第二部分中的每一个还包括电容器，和对于所述第一部分和所述第二部分中的每一个，所述电容器的第一端子耦合到所述主电阻器的第一端子，并且所述电容器的第二端子耦合到所述地电势。
例子4提供根据前述例子中任一个的电流镜布置，其中所述第一部分的主电阻器的第一端子耦合到所述第二部分的主电阻器的第一端子。
例子5提供根据前述例子中任一个的电流镜布置，其中当所述电流镜的电流增益K大于1时，所述从电阻器的电阻小于所述主电阻器的电阻(例如，小约K倍)，并且其中当所述电流镜的电流增益K小于1时，所述主电阻器的电阻小于所述从电阻器的电阻(例如，小约K倍)。
例子6提供根据前述例子中任一个的电流镜布置，其中所述第一部分和所述第二部分中的每一个还包括另外的主电阻器(例如主电阻器552)，并且耦合到所述主电阻器的第一端子的晶体管Q1的第三端子包括耦合到所述另外的主电阻器的第一端子的晶体管Q1的第三端子和耦合到所述主电阻器的第一端子的另外的主电阻器的第二端子。
例子7提供根据例子6的电流镜布置，其中对于所述第一部分和所述第二部分中的每一个，所述另外的主电阻器的电阻小于所述主电阻器的电阻。
从设计的角度来看，在一些实施方案中，为这两个主电阻器选择电阻值的过程可以如下。可以关于节点332与地面或可用净空之间的最大允许电压降来确定主电阻器和另外的主电阻器值的和。可以选择另外的主电阻器的值最小，这可以有助于实现Q1和Q2的发射极电流分布相对均匀。可以选择其他主电阻器的值，使得主电阻器和另外的主电阻器的值的和可以如上所述。
例子8提供根据前述例子中任一个的电流镜布置，其中所述第一部分和所述第二部分中的每一个还包括另外的从电阻器(例如从电阻器554)，并且耦合到所述从电阻器的第一端子的晶体管Q2的第三端子包括耦合到所述另外的从电阻器的第一端子的晶体管Q2的第三端子和耦合到所述从电阻器的第一端子的另外的从电阻器的第二端子。
例子9提供根据例子8的电流镜布置，其中当所述电流镜的电流增益K大于1时，所述另外的从电阻器的电阻小于所述另外的主电阻器的电阻(例如小约K倍)，并且其中当所述电流镜的电流增益K小于1时，所述另外的主电阻器的电阻小于所述另外的从电阻器的电阻(例如小约K倍)。
例子10提供根据例子1-9中任一个的电流镜布置，其中所述晶体管Q1和所述晶体管Q2中的每一个均是双极晶体管，和对于所述晶体管Q1和所述晶体管Q2中的每一个，所述第一端子是基极端子，所述第二端子是集电极端子，并且所述第三端子是发射极端子。
例子11提供根据例子1-9中任一个的电流镜布置，其中所述晶体管Q1和所述晶体管Q2中的每一个均是场效应晶体管，和对于所述晶体管Q1和所述晶体管Q2中的每一个，所述第一端子是栅极端子，所述第二端子是漏极端子，并且所述第三端子是源极端子。
例子12提供包括电流镜的电流镜布置，被配置为在输入端接收输入电流(IIN)并在输出端提供镜像电流(IO)，其中IO＝K*IIN，其中K为大于0的数(该值可以但不一定是整数)，所述电流镜包括晶体管Q1和晶体管Q2。电流镜布置还包括：缓冲放大器，输入端耦合到所述晶体管Q1的第一端子，并且输出端耦合到所述晶体管Q2的第一端子；主设备组，包括第一主电阻器和第二主电阻器；和从设备组，包括第一从电阻器和第二从电阻器。在这种布置中，所述晶体管Q1的第二端子耦合到所述电流镜的输入端(即耦合到输入电流IIN)，晶体管Q1的第二端子也耦合到晶体管Q1的第一端子，所述晶体管Q2的第二端子耦合到所述电流镜的输出端(即耦合到输出电流IO)，所述晶体管Q1的第三端子耦合到所述第一主电阻器的第一端子，所述晶体管Q2的第三端子耦合到所述第一从电阻器的第一端子，所述第二主电阻器包括耦合到所述第一主电阻器的第二端子的第一端子，并且还包括耦合到地电势的第二端子(因此，第二主电阻器与第一主电阻器电气串联)，和所述第二从电阻器包括耦合到所述第一从电阻器的第二端子的第一端子，并且还包括耦合到所述地电势的第二端子(因此，第二从电阻器与第一从电阻器电气串联)。
例子13提供根据例子12的电流镜布置，其中所述主设备组还包括主电容器，所述从设备组还包括从电容器，所述主电容器包括耦合到所述第一主电阻器的第二端子的第一端子，并且还包括耦合到所述地电势的第二端子，和所述从电容器包括耦合到所述第一从电阻器的第二端子的第一端子，并且还包括耦合到所述地电势的第二端子。
例子14提供根据例子13的电流镜布置，其中当所述电流镜的电流增益K大于1时，所述从电容器的电容大于所述主电容器的电容(例如大K倍)，并且其中当所述电流镜的电流增益K小于1时，所述主电容器的电容大于所述从电容器的电容(例如大K倍)。
例子15提供根据例子12-14中任一个的电流镜布置，其中第一主电阻器的电阻小于第二主电阻器的电阻。
从设计的角度来看，在一些实施方案中，为第一和第二主电阻器选择电阻值的过程可以如下。可以关于节点N1(图5)与地面或可用净空之间的最大允许电压降来确定第一和第二主电阻器值的和。可以将第一主电阻器的值选择为最小值，这有助于实现Q1和Q2的发射极电流分布相对均匀。
例子16提供根据例子12-15中任一个的电流镜布置，其中当所述电流镜的电流增益K大于1时，所述第一从电阻器的电阻小于所述第一主电阻器的电阻(例如小约K倍)，并且其中当所述电流镜的电流增益K小于1时，所述第一主电阻器的电阻小于所述第一从电阻器的电阻(例如小约K倍)。
例子17提供根据例子12-16中任一个的电流镜布置，其中当所述电流镜的电流增益K大于1时，所述第二从电阻器的电阻小于所述第二主电阻器的电阻(例如小约K倍)，并且其中当所述电流镜的电流增益K小于1时，所述第二主电阻器的电阻小于所述第二从电阻器的电阻(例如小约K倍)。
例子18提供根据例子12-17中任一个的电流镜布置，其中所述电流镜布置是包括第一信号路径和第二信号路径的差分电流镜布置。所述第一信号路径包括电流镜、缓冲放大器、主设备组和从设备组，其中在例子1的电流镜的输入端接收的输入电流是第一输入电流(IINP)，第一输入电流基于用于对差分电流镜布置进行偏置的偏置信号(IB)(例如偏置电流)和输入信号(IIN)之和，例如IINP＝IB+IIN。第二信号路径包括另外的电流镜，所述另外的电流镜包括另外的晶体管Q1和另外的晶体管Q2，所述另外的电流镜被配置为在另外的输入端接收第二输入电流(IINM)并在另外的输出端提供第二输入电流的镜像电流(IOM)，其中IOM＝K*IINM，并且其中所述第二输入电流基于所述偏置信号和所述输入信号之间的差(例如IINM＝IB-IIN)。第二信号路径还包括：另外的缓冲放大器，输入端耦合到所述另外的晶体管Q1的第一端子，并且输出端耦合到所述另外的晶体管Q2的第一端子；另外的主设备组，包括另外的第一主电阻器和另外的第二主电阻器；和另外的从设备组，包括另外的第一从电阻器和另外的第二从电阻器。在这样的布置中，所述另外的晶体管Q1的第二端子耦合到所述电流镜的另外的输入端(即耦合到输入电流IINM)，另外的晶体管Q1的第二端子还耦合到所述另外的晶体管Q1的第一端子，另外的晶体管Q2的第二端子耦合到另外的电流镜的另外的输出端(即耦合到输出电流IOM)，另外的晶体管Q1的第三端子耦合到另外的第一主电阻器的第一端子，另外的晶体管Q2的第三端子耦合到另外的第一从电阻器的第一端子，另外的第二主电阻器包括耦合到另外的第一主电阻器的第二端子的第一端子，并且还包括耦合到地电势的第二端子(因此另外的第二主电阻器与另外的第一主电阻器电气串联)，并且另外的第二从电阻器包括耦合到另外的第一从电阻器的第二端子的第一端子，并且还包括耦合到地电势的第二端子(因此另外的第二从电阻器与另外的第一从电阻器电气串联)。
例子19提供根据例子18的电流镜布置，其中第一从电阻器的第二端子和第二从电阻器的第一端子中的每一个耦合到另外的第一从电阻器的第二端子和另外的第二从电阻器的第一端子中的每一个。
例子20提供根据例子18或19的电流镜布置，其中所述第一主电阻器的第二端子和所述第二主电阻器的第一端子中的每一个耦合到所述另外的第一主电阻器的第二端子和所述另外的第二主电阻器的第一端子中的每一个。
例子21提供根据例子20的电流镜布置，其中所述主设备组还包括主电容器，另外的主设备组还包括另外的主电容器，所述主电容器包括耦合到所述第一主电阻器的第二端子的第一端子，并且还包括耦合到所述地电势的第二端子，和所述另外的主电容器包括耦合到所述另外的第一主电阻器的第二端子的第一端子，并且还包括耦合到所述地电势的第二端子。
例子22提供根据例子18-21中任一个的电流镜布置，其中另外的第一主电阻器的电阻小于另外的第二主电阻器的电阻。
例子23提供根据例子18-22中任一个的电流镜布置，其中当所述电流镜的电流增益K大于1时，所述另外的第一从电阻器的电阻小于所述另外的第一主电阻器的电阻(例如小约K倍)，并且其中当所述电流镜的电流增益K小于1时，所述另外的第一主电阻器的电阻小于所述另外的第一从电阻器的电阻(例如小约K倍)。
例子24提供根据例子18-23中任一个的电流镜布置，其中当所述电流镜的电流增益K大于1时，所述另外的第二从电阻器的电阻小于所述另外的第二主电阻器的电阻(例如小约K倍)，并且其中当所述电流镜的电流增益K小于1时，所述另外的第二主电阻器的电阻小于所述另外的第二从电阻器的电阻(例如小约K倍)。
例子25提供电流镜布置，包括：第一电流镜和第二电流镜，每个电流镜被配置为在输入端接收相应的输入电流并在输出端生成相应的输出电流，并且每个电流镜包括输入晶体管、输出晶体管和缓冲器，其中：所述输入晶体管的第一端子经由所述缓冲器耦合到所述输出晶体管的第一端子，所述输入晶体管的第二端子耦合到所述输入晶体管的输入端和第一端子中的每个，所述输出晶体管的第二端子耦合到所述输出端，和所述第一电流镜的输入晶体管的第三端子耦合到所述第二电流镜的输入晶体管的第三端子。
例子26提供根据例子25的电流镜布置，其中所述第一电流镜的输出晶体管的第三端子耦合到所述第二电流镜的输出晶体管的第三端子。
例子27提供根据例子25或26的电流镜布置，还包括耦合到第一电流镜的输入晶体管的一个或多个电阻器(如果耦合两个或更多个电阻器，则该电阻器可以彼此串联)、耦合到第一电流镜的输出晶体管的一个或多个电阻器(如果耦合两个或更多电阻器，则该电阻器可以彼此串联)、耦合到第二电流镜的输入晶体管的一个或多个电阻器(如果耦合两个或更多电阻器，则该电阻器可以彼此串联)、和耦合到第二电流镜的输出晶体管的一个或多个电阻器(如果耦合两个或更多电阻器，则该电阻器可以彼此串联)。
例子28提供电子设备，包括配置为执行模数转换的ADC；并且还包括ADC驱动器，该ADC驱动器被配置为向ADC提供驱动信号以使ADC能够执行模数转换，该ADC驱动器包括提供根据前述例子中任一个的电流镜布置。
例子29提供根据例子28的电子设备，其中电子设备是或包括在自动测试设备、测试设备、军用雷达/LIDAR、民用雷达/LIDAR、汽车雷达/LIDAR、工业雷达/LIDAR、蜂窝基站、高速有线或无线通信收发器、或高速数字控制系统中。
在其他实施方案中，除了被包括在ADC驱动器中之外，根据前述例子中的任一个的电流镜布置可以被结合在电子设备的其他种类的组件中。可以结合根据前述例子中的任一个的电流镜布置的其他组件的示例包括放大器、混频器和滤波器，例如，高速放大器、高速混频器和高速滤波器。反过来，这样的组件可以包括在诸如自动测试设备、测试设备、军用雷达/LIDAR、民用雷达/LIDAR、汽车雷达/LIDAR、工业雷达/LIDAR、蜂窝基站、高速有线或无线通信收发器、或高速数字控制系统之类的设备中。
例子30提供一种ADC系统，包括：被配置为执行模数转换的ADC；和ADC驱动器，被配置为向ADC提供驱动信号，以使ADC能够执行模数转换，该ADC驱动器包括电流镜布置。电流镜布置包括电流镜，被配置为在输入端接收输入电流(IIN)并在输出端提供镜像电流(IO)，其中IO＝K*IIN，其中K为大于0的数(该值可以但不一定是整数)，所述电流镜包括晶体管Q1和晶体管Q2，其中所述晶体管Q1的第二端子耦合到所述电流镜的输入端(即耦合到输入电流IIN)，晶体管Q1的第二端子也耦合到晶体管Q1的第一端子，并且所述晶体管Q2的第二端子耦合到所述电流镜的输出端(即耦合到输出电流IO)。电流镜布置还包括缓冲放大器，输入端耦合到所述晶体管Q1的第一端子，并且输出端耦合到所述晶体管Q2的第一端子；主电阻器，其中所述晶体管Q1的第三端子与所述主电阻器的第一端子耦合；和从电阻器，其中所述晶体管Q2的第三端子耦合到所述从电阻器的第一端子。在这样的ADC系统中，主电阻器和从电阻器的每个的第二端子耦合到地电势，并且基于在电流镜的输出端提供的输出电流来产生驱动信号。
在另外的例子中，例子30的电流镜布置可以是根据前述例子中的任一个的任何电流镜布置。

Claims (21)

1.电子设备，包括电流镜布置，所述电流镜布置包括：
第一部分和第二部分，分别包括：
电流镜，被配置为在输入端接收相应的输入电流并在输出端提供相应的输出电流，所述电流镜包括晶体管Q1和晶体管Q2，其中，所述晶体管Q1的第二端子耦合到所述晶体管的输入，并且所述晶体管Q2的第二端子耦合到所述电流镜的输出，
缓冲放大器，输入端耦合到所述晶体管Q1的第一端子，并且输出端耦合到所述晶体管Q2的第一端子，
主电阻器，其中所述晶体管Q1的第三端子与所述主电阻器的第一端子耦合；和
从电阻器，其中所述晶体管Q2的第三端子耦合到所述从电阻器的第一端子，
其中所述第一部分的从电阻器的第一端子耦合到所述第二部分的从电阻器的第一端子。
2.根据权利要求1所述的电子设备，其中所述第一部分的从电阻器和所述第二部分的从电阻器的每一个的第二端子耦合到地电势。
3.根据权利要求2所述的电子设备，其中：
所述第一部分和所述第二部分中的每一个还包括电容器，和
对于所述第一部分和所述第二部分中的每一个，所述电容器的第一端子耦合到所述主电阻器的第一端子，并且所述电容器的第二端子耦合到所述地电势。
4.根据权利要求1所述的电子设备，其中所述第一部分的主电阻器的第一端子耦合到所述第二部分的主电阻器的第一端子。
5.根据权利要求1所述的电子设备，其中当所述电流镜的电流增益大于1时，所述从电阻器的电阻小于所述主电阻器的电阻，并且其中当所述电流镜的电流增益小于1时，所述主电阻器的电阻小于所述从电阻器的电阻。
6.根据权利要求1所述的电子设备，其中：
所述第一部分和所述第二部分中的每一个还包括另外的主电阻器，和
耦合到所述主电阻器的第一端子的晶体管Q1的第三端子包括耦合到所述另外的主电阻器的第一端子的晶体管Q1的第三端子和耦合到所述主电阻器的第一端子的另外的主电阻器的第二端子。
7.根据权利要求6所述的电子设备，其中对于所述第一部分和所述第二部分中的每一个，所述另外的主电阻器的电阻小于所述主电阻器的电阻。
8.根据权利要求6所述的电子设备，其中：
所述第一部分和所述第二部分中的每一个还包括另外的从电阻器，和
耦合到所述从电阻器的第一端子的晶体管Q2的第三端子包括耦合到所述另外的从电阻器的第一端子的晶体管Q2的第三端子和耦合到所述从电阻器的第一端子的另外的从电阻器的第二端子。
9.根据权利要求8所述的电子设备，其中当所述电流镜的电流增益大于1时，所述另外的从电阻器的电阻小于所述另外的主电阻器的电阻，并且其中当所述电流镜的电流增益小于1时，所述另外的主电阻器的电阻小于所述另外的从电阻器的电阻。
10.根据权利要求1所述的电子设备，其中：
所述晶体管Q1和所述晶体管Q2中的每一个均是双极晶体管，和
对于所述晶体管Q1和所述晶体管Q2中的每一个，所述第一端子是基极端子，所述第二端子是集电极端子，并且所述第三端子是发射极端子。
11.根据权利要求1所述的电子设备，其中：
所述晶体管Q1和所述晶体管Q2中的每一个均是场效应晶体管，和
所述第一端子是栅极端子，所述第二端子是漏极端子，并且所述第三端子是源极端子。
12.电子设备，包括电流镜布置，所述电流镜布置包括：
电流镜，所述电流镜包括晶体管Q1和晶体管Q2；
缓冲放大器，输入端耦合到所述晶体管Q1的第一端子，并且输出端耦合到所述晶体管Q2的第一端子；
主设备组，包括第一主电阻器和第二主电阻器；和
从设备组，包括第一从电阻器和第二从电阻器，
其中：
所述晶体管Q1的第二端子耦合到所述电流镜的输入端，
所述晶体管Q2的第二端子耦合到所述电流镜的输出端，
所述晶体管Q1的第三端子耦合到所述第一主电阻器的第一端子，
所述晶体管Q2的第三端子耦合到所述第一从电阻器的第一端子，
所述第二主电阻器包括耦合到所述第一主电阻器的第二端子的第一端子，并且还包括耦合到地电势的第二端子，和
所述第二从电阻器包括耦合到所述第一从电阻器的第二端子的第一端子，并且还包括耦合到所述地电势的第二端子。
13.根据权利要求12所述的电子设备，其中：
所述主设备组还包括主电容器，
所述从设备组还包括从电容器，
所述主电容器包括耦合到所述第一主电阻器的第二端子的第一端子，并且还包括耦合到所述地电势的第二端子，和
所述从电容器包括耦合到所述第一从电阻器的第二端子的第一端子，并且还包括耦合到所述地电势的第二端子。
14.根据权利要求13所述的电子设备，其中当所述电流镜的电流增益大于1时，所述从电容器的电容大于所述主电容器的电容，并且其中当所述电流镜的电流增益小于1时，所述主电容器的电容大于所述从电容器的电容。
15.根据权利要求12所述的电子设备，其中当所述电流镜的电流增益大于1时，所述第一从电阻器的电阻小于所述第一主电阻器的电阻，并且其中当所述电流镜的电流增益小于1时，所述第一主电阻器的电阻小于所述第一从电阻器的电阻。
16.根据权利要求12所述的电子设备，其中：
所述电流镜布置是包括第一信号路径和第二信号路径的差分电流镜布置，
所述第一信号路径包括电流镜、缓冲放大器、主设备组和从设备组，其中所述输入电流是第一输入电流(IINP)，所述第一输入电流基于偏置信号和输入信号之和，
所述第二信号路径包括：
另外的电流镜，包括另外的晶体管Q1和另外的晶体管Q2，所述另外的电流镜被配置为在另外的输入端接收第二输入电流(IINM)并在另外的输出端提供所述第二输入电流的镜像电流(IOM)，其中所述镜像电流基于所述第二输入电流，并且其中所述第二输入电流基于所述偏置信号和所述输入信号之间的差；
另外的缓冲放大器，输入端耦合到所述另外的晶体管Q1的第一端子，并且输出端耦合到所述另外的晶体管Q2的第一端子；
另外的主设备组，包括另外的第一主电阻器和另外的第二主电阻器；和
另外的从设备组，包括另外的第一从电阻器和另外的第二从电阻器，
并且其中：
所述另外的晶体管Q1的第二端子耦合到所述电流镜的另外的输入端，
所述另外的晶体管Q2的第二端子耦合到所述另外的电流镜的另外的输出端，
所述另外的晶体管Q1的第三端子耦合到所述另外的第一主电阻器的第一端子，
所述另外的晶体管Q2的第三端子耦合到所述另外的第一从电阻器的第一端子，
所述另外的第二主电阻器包括耦合到所述另外的第一主电阻器的第二端子的第一端子，并且还包括耦合到地电势的第二端子，和
所述另外的第二从电阻器包括耦合到所述另外的第一从电阻器的第二端子的第一端子，并且还包括耦合到所述地电势的第二端子。
17.根据权利要求16所述的电子设备，其中所述第一主电阻器的第二端子和所述第二主电阻器的第一端子中的每一个耦合到所述另外的第一主电阻器的第二端子和所述另外的第二主电阻器的第一端子中的每一个。
18.根据权利要求1所述的电子设备，其中所述电子设备是模数转换器的驱动器。
19.根据权利要求1所述的电子设备，其中电子设备是包括模数转换器(ADC)和用于ADC的驱动器的系统，并且其中所述电流镜布置包括在用于ADC的驱动器中。
20.根据权利要求12所述的电子设备，其中所述电子设备是模数转换器的驱动器。
21.根据权利要求12所述的电子设备，其中电子设备是包括模数转换器(ADC)和用于ADC的驱动器的系统，并且其中所述电流镜布置包括在用于ADC的驱动器中。
CN202011514256.6A 2019-12-21 2020-12-21 具有降低的对缓冲器偏移的灵敏度的电流镜布置 Active CN113009958B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/724,212 2019-12-21
US16/724,212 US10895887B1 (en) 2019-12-21 2019-12-21 Current mirror arrangements with reduced sensitivity to buffer offsets

Publications (2)

Publication Number Publication Date
CN113009958A true CN113009958A (zh) 2021-06-22
CN113009958B CN113009958B (zh) 2022-03-11

Family

ID=74180426

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011514256.6A Active CN113009958B (zh) 2019-12-21 2020-12-21 具有降低的对缓冲器偏移的灵敏度的电流镜布置

Country Status (4)

Country Link
US (1) US10895887B1 (zh)
CN (1) CN113009958B (zh)
DE (1) DE102020134270B4 (zh)
TW (1) TWI732726B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230350443A1 (en) * 2022-05-02 2023-11-02 Apple Inc. Electronic Devices Having Complementary Current Mirror Circuitry

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3852679A (en) * 1972-12-26 1974-12-03 Rca Corp Current mirror amplifiers
US20020048109A1 (en) * 2000-10-19 2002-04-25 Chaiken Alan I. dB linear variable gain amplifier
US20030141923A1 (en) * 2002-01-25 2003-07-31 Richtek Technology Corp. Resistance mirror circuit
CN1759361A (zh) * 2003-03-10 2006-04-12 皇家飞利浦电子股份有限公司 电流反射镜
US20090085654A1 (en) * 2007-09-29 2009-04-02 Yung-Cheng Lin Biasing Circuit with Fast Response
CN104181965A (zh) * 2013-05-20 2014-12-03 美国亚德诺半导体公司 低功率低噪声输入偏置电流补偿的方法
CN107005246A (zh) * 2014-12-05 2017-08-01 德克萨斯仪器股份有限公司 用于模拟输入缓冲器的负载电流补偿

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03159410A (ja) 1989-11-17 1991-07-09 Toshiba Corp カレントミラー回路
US5373253A (en) 1993-09-20 1994-12-13 International Business Machines Corporation Monolithic current mirror circuit employing voltage feedback for β-independent dynamic range
US5565815A (en) * 1993-12-17 1996-10-15 Imp, Inc. Current amplifier having a fully differential output without a d.c. bias and applications thereof
JP3519143B2 (ja) * 1994-11-17 2004-04-12 三菱電機株式会社 電流型インバータ回路、電流型論理回路、電流型ラッチ回路、半導体集積回路、電流型リング発振器、電圧制御発振器及びｐｌｌ回路
US6163216A (en) 1998-12-18 2000-12-19 Texas Instruments Tucson Corporation Wideband operational amplifier
US6724260B2 (en) 2002-03-28 2004-04-20 Texas Instruments Incorporated Low power current feedback amplifier
KR100657829B1 (ko) 2004-08-16 2006-12-14 삼성전자주식회사 보상 회로를 구비한 레벨 쉬프터 및 디지털 회로
JP5163437B2 (ja) 2008-11-12 2013-03-13 ソニー株式会社 差動出力回路および通信装置
US10845839B1 (en) 2019-09-13 2020-11-24 Analog Devices, Inc. Current mirror arrangements with double-base current circulators

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3852679A (en) * 1972-12-26 1974-12-03 Rca Corp Current mirror amplifiers
US20020048109A1 (en) * 2000-10-19 2002-04-25 Chaiken Alan I. dB linear variable gain amplifier
US20030141923A1 (en) * 2002-01-25 2003-07-31 Richtek Technology Corp. Resistance mirror circuit
CN1759361A (zh) * 2003-03-10 2006-04-12 皇家飞利浦电子股份有限公司 电流反射镜
US20090085654A1 (en) * 2007-09-29 2009-04-02 Yung-Cheng Lin Biasing Circuit with Fast Response
CN104181965A (zh) * 2013-05-20 2014-12-03 美国亚德诺半导体公司 低功率低噪声输入偏置电流补偿的方法
CN107005246A (zh) * 2014-12-05 2017-08-01 德克萨斯仪器股份有限公司 用于模拟输入缓冲器的负载电流补偿

Also Published As

Publication number Publication date
US10895887B1 (en) 2021-01-19
TW202131623A (zh) 2021-08-16
TWI732726B (zh) 2021-07-01
DE102020134270B4 (de) 2022-06-30
CN113009958B (zh) 2022-03-11
DE102020134270A1 (de) 2021-06-24

Similar Documents

Publication Publication Date Title
US6700522B2 (en) Signal settling device and method
CN112506264B (zh) 具有双基电流循环器的电流镜布置
CN113568468B (zh) 具有半级联的电流镜布置
EP4203306A1 (en) Current feedback amplifier
US20230023984A1 (en) Transconductance circuits with degeneration transistors
CN113009958B (zh) 具有降低的对缓冲器偏移的灵敏度的电流镜布置
CN113253791B (zh) 电流镜布置
CN113448375B (zh) 具有调整的偏移缓冲器的电流镜布置
EP4443748A1 (en) Input buffer apparatus, electronic device and circuit board assembly
US9431971B2 (en) Reduced-power dissipation for circuits handling differential pseudo-differential signals
CN118214410A (zh) 信号处理装置及模数转换器、射频接收机、电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant