CN112506264B - 具有双基电流循环器的电流镜布置 - Google Patents

具有双基电流循环器的电流镜布置 Download PDF

Info

Publication number
CN112506264B
CN112506264B CN202010951191.5A CN202010951191A CN112506264B CN 112506264 B CN112506264 B CN 112506264B CN 202010951191 A CN202010951191 A CN 202010951191A CN 112506264 B CN112506264 B CN 112506264B
Authority
CN
China
Prior art keywords
transistor
current
terminal
coupled
current mirror
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010951191.5A
Other languages
English (en)
Other versions
CN112506264A (zh
Inventor
D·阿克司因
O·弗罗迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN112506264A publication Critical patent/CN112506264A/zh
Application granted granted Critical
Publication of CN112506264B publication Critical patent/CN112506264B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/265—Current mirrors using bipolar transistors only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/18—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using Zener diodes
    • G05F3/185—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using Zener diodes and field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Theoretical Computer Science (AREA)
  • Amplifiers (AREA)

Abstract

本公开涉及具有双基电流循环器的电流镜布置。公开具有电流镜和双基电流循环器的电流镜布置。电流镜被配置为接收输入电流(IIN)并产生镜像的电流(IM)，其中IM＝K*IIN。耦合到电流镜的电流循环器被配置为传送镜像的电流到该布置的输出节点。电流循环器是双基电流循环器，并且包括第一支路，被配置为接收第一支路电流(I1b)，其中I1b＝m*IM1，其中m是小于1的正数，并且还包括第二支路，被配置为接收第二支路电流(I2b)，其中I2b＝(1‑m)*IM1。第一支路包括配置为向输出节点提供I1b的晶体管Q3和Q5的级联。第二支路包括配置为向所述输出节点提供I2b(其中它与I1b合并)的晶体管Q4。

Description

具有双基电流循环器的电流镜布置
技术领域
本公开总体上涉及电子设备，并且更具体地涉及电流镜电路。
背景技术
电流镜是为一般电路设计所必需的为数不多的组成部分之一。尤其是，宽带线性电流镜是开环宽带线性放大器的主要基础模块之一，广泛用于通信、军事、汽车、工业等市场。
设计能够在宽工作带宽内以线性方式并且在不断增加的基本输入信号频率的情况下以恒定的放大倍数将其输入电流镜像到其输出的电流镜并非易事。在给定的工作频率下，电流镜的线性度和信号带宽最终为放大器或使用电流镜的任何其他电路的动态范围设置一个上限。传统上，线性度要与带宽和功率进行权衡。因此，具有高线性度和宽信号带宽的电流镜将在各自市场的差异化产品中提供明显的竞争优势。
附图说明
为了提供对本公开及其特征和优点的更完整的理解，结合附图参考以下描述，其中，相同的附图标记表示相同的部分，其中：
图1提供了具有电流增益N的电流镜的NPN实现的电路图。
图2提供了图1的电流镜的NPN实施方式的电路图，另外示出了高工作频率的相关寄生元件。
图3提供了级联电流镜的NPN实现方式的电路图。
图4提供了具有电流镜和常规电流循环器的电流镜布置的NPN实现方式的电路图；
图5提供了根据本公开的一些实施例的具有电流镜和双基电流循环器的电流镜布置的NPN实施方式的电路图；
图6提供了根据本公开的一些实施例的具有电流镜和双基电流循环器的电流镜布置的NMOS互补金属氧化物半导体(CMOS)实现的电路图；
图7提供了根据本公开的一些实施例的具有电流镜和双基电流循环器的电流镜布置的PNP实现的电路图；和
图8提供了根据本公开的一些实施例的实现具有电流镜和双基电流循环器的电流镜布置的系统的示意图。
具体实施方式
综述
本公开的系统、方法和设备每个都具有几个创新方面，没有任何一个单独地负责本文公开的所有期望属性。在以下描述和附图中阐述了本说明书中描述的主题的一种或多种实施方式的细节。
在一方面，公开具有双基电流循环器的电流镜布置。该布置包括电流镜和电流循环器。电流镜被配置为接收输入电流(IIN)并产生镜像的电流(IM)，其中IM＝K*IIN，其中K是大于0的正数(该值可以但不一定是整数)。电流循环器耦合到电流镜并且被配置为向该布置的输出节点提供镜像的电流。电流循环器是双基电流循环器并且包括第一支路，被配置为接收第一支路电流(I1b)，其中I1b＝m*IM1，其中m是大于0和小于1的正数，并且还包括第二支路，被配置为接收第二支路电流(I2b)，其中I2b＝(1-m)*IM1。所述第一支路包括配置为向输出节点提供I1b的晶体管Q3和晶体管Q5的级联。第二支路包括晶体管Q4(可选地还可以包括晶体管Q6)，被配置为将I2b提供给输出节点。因为第一支路和第二支路都耦合到输出节点，所以这两个支路中的各自电流可以在输出节点处合并到输出电流，该输出电流是Ib1和Ib2之和(等于IM)，因此将可能乘以系数K的镜像输入电流IIN传送到输出节点。在其中K大于0但小于1的实施例中，乘以K倍意味着衰减电流。在K大于1的实施例中，乘以K倍意味着增加或获得电流。因为第一支路和第二支路中的每一个的一端耦合到第一电路，并且第一支路和第二支路中的每一个的另一端耦合到输出节点，所以这两个支路电流彼此电气并联。
如本领域技术人员将理解的，本公开的各方面，特别是本文描述的具有双基电流循环器的电流镜布置的方面，可以各种方式实施-例如，作为方法或系统。以下详细描述给出了特定某些实施例的各种描述。但是，本文所述的创新可以以多种不同的方式体现，例如，如权利要求书或选择的示例所定义和涵盖的那样。例如，尽管本文针对双极或CMOS晶体管提供了一些描述，但是本文所述的电流镜布置的其他实施方式可以包括双极和CMOS晶体管的任何组合。在以下描述中，参考附图，其中相似的附图标记可以指示相同或功能相似的元件。将理解的是，附图中示出的元件不必按比例绘制。此外，将理解的是，某些实施例可以包括比图中示出的更多的元件和/或图中示出的元件的子集。此外，一些实施例可以结合来自两个或更多个附图的特征的任何合适的组合。
该描述可以使用短语“在一实施例中”或“在实施例中”，其可以分别指代相同或不同实施例中的一个或多个。除非另有说明，否则使用序数形容词“第一”、“第二”和“第三”等来描述一个共同的对象，仅表示相似对象的不同实例，并且无意于暗示这样描述的对象必须在时间、空间、等级或任何其他方式上以给定的顺序。使用本领域技术人员通常用来向本领域其他技术人员传达其工作实质的术语来描述示例性实施例的各个方面。术语“基本上”、“大约”、“大概”等可用于通常指基于本文所述或已知的特定值的上下文在目标值的+/-20％之内。为了本公开的目的，短语“A和/或B”或符号“A/B”表示(A)、(B)或(A和B)。为了本公开的目的，短语“A、B和/或C”是指(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A，B和C)。当参考测量范围使用时，术语“在...之间”包括测量范围的末端。如本文所用，符号“A/B/C”是指(A、B和/或C)。
电流镜的原理
为了描述本文提供的具有双基电流循环器的电流镜布置，首先了解在镜像电流时可能起作用的现象可能会很有用。可以将以下基础信息视为可以适当地解释本公开的基础。提供此类信息仅出于解释目的，因此，不应以任何方式解释为限制本公开及其潜在应用的广泛范围。
图1提供了电流镜100的简单NPN双极晶体管实现的电路图，该电流镜具有N的电流增益，如本领域中已知的。在晶体管电流增益β足够大的假设下，电流镜100如下操作。如图1所示，电流镜100可以包括第一晶体管Q1(其可以被称为“输入晶体管”)和第二晶体管Q2(其可以被称为“输出晶体管”)。输入电流源104可以提供输入电流102(IIN)(即，要在电流镜100的输出处镜射的电流以生成输出电流108)。电流镜100可以首先通过将晶体管Q1置于反馈中以迫使在晶体管Q1的集电极端子110(或者简称为“收集器”110)处的电流等于输入电流102而在节点106(节点N1)处产生控制电压(电压VN1)。如图1所示，晶体管Q1的发射极端子112(或简称为“发射极”112)可接地，如图1所示。晶体管Q1的基极端子114(或简称为“基极”114)可耦合到晶体管Q2的基极124。可以利用携带输入电流信息的电压VN1来驱动输出晶体管Q2的基极124，以产生输出电流108。图1还指示了晶体管Q2的集电极120和晶体管Q2的发射极122，其中发射极122可以接地，并且输出电流108是集电极120处的电流，如图1所示。当晶体管Q2的发射极面积是晶体管Q1的发射极面积的N倍时，输出电流108(IO)可能等于N·IIN。
下式给出了双极晶体管集电极电流的简化模型：
Figure BDA0002676982560000041
其中IC、A、IS、VBE和Vt分别是集电极电流、发射极面积、单位面积饱和电流、基极-发射极电压和热电压。尽管集电极电流(IC)与基极-发射极电压(VBE)之间的关系(即等效输入电流IIN和VN1)之间是很强的非线性关系，但输入-输出电流镜像关系是线性的，即IO＝N·IIN。
上面给出的基本分析在理解电流镜在高工作频率下的性能下降时有许多缺点。图2提供了电流镜200的NPN实施方式的电路图。电流镜200与图1的电流镜电路100基本相同，除了它另外示出了用于高工作频率的相关寄生元件。换句话说，图2示出了可能降低电路100的带宽和线性度的重要的寄生器件。应当理解，本图中所示和本文所讨论的寄生组件不是故意内置在电路中的组件，而是，相反，电路图表示电路可能表现出的疏忽效应或行为。
图2中具有在图1中示出的附图标记的元件旨在示出与关于图1所描述的元件相同或相似的元件，因此，为了简洁起见，不再重复对其的描述。这适用于本公开的其他附图-参考一个附图描述的具有附图标记的元件可以与另一附图中所示的具有相同附图标记的元件相同或相似，因此为一个图形提供的描述适用于另一图形，而不必重复。
电流镜200可能受到寄生电容216、寄生电容218、寄生电容220、寄生电容228和电阻224中的一个或多个的影响，它们各自如图2所示地耦合。
寄生电容216可以代表与节点106相关的所有布线寄生电容、104个输入电流源负载节点106的寄生电容，以及晶体管Q1和Q2的集电极-衬底电容和非本征基极寄生电容。注意，基于现代SOI工艺的双极型晶体管集电极-衬底电容器相对较小，可以看作是线性的。寄生电容218可以代表晶体管Q1的本征基极-发射极正向偏置电容。寄生电容220可以代表晶体管Q2的本征基极-发射极正向扩散电容(并且如果晶体管Q2的发射极面积是晶体管Q1的N倍，则可以是寄生电容218的N倍。寄生电容228可以代表晶体管Q2的本征基极-集电极结寄生电容。电阻224可以代表电流镜100/200的输出电阻(RO)。
本公开的发明人认识到，从对图2中的电路的分析可以看出，对于双极晶体管实施方式，可以识别出三种降低电流镜的带宽和/或线性度的不同机制。一种是由于寄生电容器引起的带宽降低。另一个是由于本征基极-集电极结寄生电容(例如，图2所示的寄生电容228)的非线性而导致的线性劣化。第三个是由于线性寄生电容216引起的线性下降。类似地，可以为电流镜电路的CMOS晶体管实现识别许多线性下降机制。CMOS实现的一种降级机制是与双极实现类似的归因于寄生电容器的带宽降级。另一个是由于节点106上的线性电容负载导致的线性下降。第三个是由于栅极-漏极电容CGD导致的线性下降。本公开的发明人进一步认识到，对这些劣化机制中的至少一些进行改进可以在设计线性宽带电流镜方面提供改进。
具有双基电流循环器的电流镜布置
通常，可以实施不同的技术来改善上述一个或多个问题，其中可能必须进行一些折衷，例如，在具有复杂性的交易性能中。本公开的实施例旨在解决上述与基极-集电极结寄生电容有关的非线性。由于电流镜输出端的静态电流很大，非线性基极-集电极结的寄生电容可能很大，这在宽带设计中很常见。基极-集电极结寄生电容可能会在输出节点处将输出信号摆幅转换为非线性电流，并给电流镜的二极管侧加载，从而降低总体线性度，并由于米勒效应而降低电流镜带宽。本公开的实施例基于认识到，实现高频共源共栅可以提供关于减少与基极-集电极结寄生电容有关的非线性的改进。
对于高频应用，级联技术主要用于将电路的输入侧与由其输出处的大摆幅引起的信号干扰隔离。该技术可以有效消除正在加载节点106的米勒效应，从而降低反射镜的带宽及其线性度。在图3中示出了共源共栅技术的示例，其提供了级联电流镜300的NPN实施方式的电路图。图3示出了由晶体管Q1和Q2形成的电流镜，类似于图1所示。图3还示出了与晶体管Q2相关联的本征基极-集电极结寄生电容228以及电阻224，与图2所示相似。图2中的其他寄生电容未在图3中示出，因为现在的重点是基极-集电极结寄生电容。
如图3所示，除了由晶体管Q1和Q2形成的电流镜之外，级联电流镜300还包括晶体管Q3。类似于晶体管Q1和Q2，晶体管Q3可以是具有集电极330、发射极332和基极334的NPN晶体管。晶体管Q3的发射极332可以耦合到晶体管Q2的集电极120。晶体管Q3的集电极330可以耦合到输出电阻224或输出电流108。晶体管Q3的基极334可以耦合到参考电压VREF。晶体管Q3可用于保持晶体管Q2的集电极节点电压基本恒定，或者用不同的措辞使从晶体管Q2集电极端子看的等效阻抗等于1/gm3，而不是输出电阻224的等效阻抗。图3进一步示出了与晶体管Q3相关联的寄生电容328，其是固有基极-集电极结电容，类似于电容228。因此，级联电流镜300可以包括两个固有的基极-集电极结电容，分别与图3所示的晶体管Q2和Q3相关。在级联电流镜300中，未示出通过晶体管Q1的本征基极-集电极结电容的非线性电流，因为跨此晶体管的本征基极-集电极结电容的信号摆幅可以忽略不计。
尽管级联电流镜300在减轻米勒效应方面可以提供改善，但是它并不能改善晶体管Q3的非线性反向偏置电容328注入到输出电流的非线性电流。这种非线性电流会限制可实现的线性度，特别是在电容228和328以及输出摆幅较大时，可能需要生成高频信号的应用(例如，用作模数转换器(ADC)的驱动信号)。
为了减小输出处的非线性电流(由于固有的基极-集电极结电容)，本公开的实施例提出了循环非线性电流。
电流循环技术是用于补偿/循环共源共栅晶体管基极电流以在晶体管集电极处消除它的技术。图4中示出了经典的实施方式，其提供了具有电流镜和常规电流循环器的电流镜布置400的NPN实施方式的电路图。电流镜布置400包括由晶体管Q1和Q2形成的电流镜，在图4中未标出晶体管的各个端子，以便不使附图混乱。然后，可以由如图3所示的晶体管Q3形成电流循环器，为了不使附图混乱，在图4中也未标记该晶体管的各个端子，以及可以是具有以下特性的PNP晶体管的晶体管Q4：集电极端子440、发射极端子442和基极端子444。图4还示出了在晶体管Q4的集电极440和电流镜之间(即，在晶体管Q4的集电极440和晶体管Q2的集电极之间)的节点406，以及偏置电流源404，其可以用于提供偏置电流给晶体管Q4。在布置400中，晶体管Q3的基极电流可以循环通过晶体管Q4以在晶体管Q3的集电极处将其自身去除。晶体管Q4和Q3可用于保持节点406的电压基本恒定，以实现期望的级联以消除米勒效应。
本公开的发明人意识到，由于慢速PNP反馈晶体管(即，晶体管Q4)的速度限制，电流镜布置400在高工作频率下可能不是最佳的，因为一般而言，与NPN双极晶体管相比，PNP双极晶体管的开关速度明显更低。图5提供了根据本公开的一些实施例的具有电流镜502和双基电流循环器504的电流镜布置500的NPN实施方式的电路图，其可以对此问题进行改进。
电流镜布置500的电流镜502可以由晶体管Q1和Q2形成，在图5中未标记晶体管的各个端子以便不使附图混乱。类似于图1所示的常规电流镜，电流镜502被配置为接收输入电流102(IIN)并在电流镜502的输出508处生成镜像电流(IM)，其中IM＝K*IIN，其中K是大于0的正数(该值可以但不一定是整数)，表示晶体管Q2的发射极面积与晶体管Q1的发射极面积之比。
电流循环器504耦合到电流镜502，并且被配置为传送镜像电流IM，以将镜像电流提供给装置的输出节点506。电流循环器504是双基电流循环器，并且包括第一支路和第二支路。电流循环器504的第一支路包括晶体管Q3和晶体管Q5的共源共栅。如图5所示，电流循环器504的第二支路包括晶体管Q4，并且可选地还可以包括晶体管Q6。第一支路被配置为接收第一支路电流(I1b)，其中I1b＝m*IM，其中，m是小于1的正数。第二支路配置为接收第二支路电流(I2b)，其中I2b＝(1-m)*IM。因此，在输出节点508处的镜像电流可以在去往第一支路的部分(m)和去往第二支路的其余部分(1-m)之间分配，其中晶体管的发射极的面积比Q4到晶体管Q3的发射极的面积基本上等于m/(1-m)。例如，如果晶体管Q4的发射极的面积基本上等于晶体管Q3的发射极的面积，则电流镜502的输出508处的电流可以在第一支路和第二支路之间被分配成基本相等。
第一支路被配置为将电流I1b提供给输出节点506。第二支路被配置为将I2b提供给输出节点506。因为第一支路和第二支路都耦合至输出节点506，所以可以将这两个分支中的各个电流在输出节点506处合并以形成输出电流108，该输出电流是电流Ib1和Ib2之和(等于IM)，从而镜像了输入电流IIN，如上所述，其可以在输出节点506乘以K的倍数。在K大于0但小于1的实施例中，将输入电流104乘以系数K意味着衰减输入电流104。在K大于1的实施例中，将输入电流104乘以K表示增加或增加输入电流104。
因为第一支路和第二支路的每个的一端耦合到电流镜502，并且第一支路和第二支路的每个的另一端耦合到输出节点506，所以两个支路电流(即，I1b和I2b)彼此电并联。更具体地说，晶体管Q3的发射极532可以耦合到电流镜502的输出并接收第一支路电流I1b。晶体管Q3的集电极530可以耦合到晶体管Q5的发射极552，并且晶体管Q5的集电极550可以耦合到输出节点506。晶体管Q4的发射极542可以耦合到电流镜502的输出并且接收第二支路电流I2b。晶体管Q3的基极534可以耦合到晶体管Q4的基极544，以及晶体管Q3的集电极530。在一些实施例中，如果不包括晶体管Q6(图5中未具体示出)，则晶体管Q4的集电极540可以直接耦合至输出节点506。在其他实施例中，即，如果如图5所示包括晶体管Q6，则晶体管Q4的集电极540可以耦合到晶体管Q6的发射极562，然后晶体管Q6的集电极560可以耦合到输出节点506。晶体管Q6的基极564也可以耦合到输出节点506(或等效地，耦合到晶体管Q6的集电极560)。晶体管Q5的基极554可以耦合到晶体管Q7的发射极572，并且晶体管Q7的集电极570可以耦合到节点516。晶体管Q7的基极端子574可以耦合到参考电压VREF。图5进一步示出了偏置电流源514，其可以耦合到晶体管Q7的发射极572。图5进一步示出了可选的偏置电流源515，其在一些实施例中可以例如经由节点516耦合到晶体管Q7的集电极570。在其他实施例中，晶体管Q7的集电极570不耦合到偏置电流源515。
图5进一步示出了寄生电容558和548，它们是分别与晶体管Q5和Q4相关联的本征基极-集电极电容。在图5中仅示出了两个基极-集电极电容558、548，因为节点506和514是电流镜布置500的两个高摆幅节点。因此，电容558和548是布置500中非线性电流的主要贡献者。在一些实施例中，晶体管Q5和Q4的尺寸以及因此的基极-集电极电容可以是图4所示的共源共栅晶体管Q3的一部分，例如一半。
本公开的实施例基于将电流镜布置的输出晶体管(即，图4所示的传统实施方式中的晶体管Q3)划分为两个单独的晶体管，即图5所示的晶体管Q5和Q4，并分别循环两个基极电流。寄生电容558和548中的每一个都是本征器件，这意味着，与本文所述的其他寄生器件一样，它们不是有意形成的，而是在这种情况下形成晶体管的结果–分别是形成晶体管Q5和Q4的结果。换句话说，一旦形成晶体管Q5和Q4，也就存在寄生电容558和548。寄生电容558连接在晶体管Q5的集电极和基极端子之间，使得流过寄生电容558的电流本身表现为来自集电极550并流向基极554的额外电流。类似地，寄生电容548连接在晶体管Q4的集电极和基极端子之间，因此流过寄生电容548的电流本身表现为来自集电极540并流至基极544的额外电流。为了消除这些电流，基本电流被循环，因此该电流循环器被称为“基本电流循环器”。术语“双”(如在“双基极电流循环器”中一样)是因为两个晶体管Q5和Q4的基极电流是分别循环的。
如上所述，电流镜布置500的特定配置使得电流镜502的输出508处的电流基本上全部被传送到输出节点506，而源自电容558和548的寄生非线性电流是可以循环以在输出节点506处消除的寄生非线性电流。特别地，第一回路可以包括晶体管Q5、晶体管Q7的序列以及第一支路的并行支路(即，晶体管Q3和Q5的序列)和第二支路(即，如果使用Q6，则是晶体管Q4和Q6的序列；否则仅是晶体管Q4)。另一方面，第二回路可以包括晶体管Q4和晶体管Q5的序列。因此，电流镜布置500可以形成两个单独的回路以循环由寄生电容558和548引起的非线性电流。通过寄生电容558的电流可以循环通过晶体管Q7，然后通过第一和第二并联支路(即通过晶体管Q3和Q5的路径，并通过晶体管Q4和Q6的并行路径)。另一方面，通过寄生电容548的电流可循环通过晶体管Q5。注意，当从被注入寄生电容558的非线性电流注入的512处看时，节点516可以是高阻抗节点。
在理想条件下，意味着可以将晶体管Q7的beta视为无穷大，晶体管Q7的发射极电流(因此，其集电极电流)可以等于来自偏置电流源514的偏置电流，如图5所示。电流也可以沉入地面，而不会使用偏置电流源515干扰电流镜502的电流，也如图5所示。因此，偏置电流源514可用于偏置晶体管Q7，因此可以将其视为用于循环器拓扑，而不是用于电流镜布置500的电流镜(由Q1和Q2制成)。在未实现图5所示的偏置电流源515的实施例中，该集电极电流(即，用于晶体管Q7的集电极570)可以由来自电流镜502的电流提供。现在，集电极电流当其发射极电流改变时，晶体管Q7的栅极电位可能改变。因此，晶体管Q7可以使从晶体管Q5到达节点518的电流循环。该电流可以由高频处的寄生电容558决定。因此，晶体管Q7可以仅使来自寄生电容558的电流循环。如图5所示，在一些实施例中，晶体管Q7可以是PNP晶体管(与图5所示的所有其他晶体管是NPN晶体管相反)。然后，循环电流可以是：第一(慢)环路中的第一电流I1，由寄生非线性电容558的非线性电流控制；第二(快速)环路中的第二电流I2，由寄生非线性电容548的非线性电流决定。
与图4所示的实施方式相比，电流镜布置500的配置可以减少慢循环回路(即，包含相对慢的PNP晶体管Q7的循环回路)上的循环信号负载。然后，剩余电流可以循环通过包含晶体管Q5的更快的循环回路。由于提议的分治法的线性带宽扩展源于以下事实：通过将剩余信号传送到备用快速环路来降低慢速循环环路信号，因此，通过将越来越多的循环信号转移到快速环路，可以进一步扩展线性带宽。在一些实施方式中，这可以通过将更多的信号从Q3-Q5支路转移到Q4-Q6输出支路来实现，或者等效地，将Q3-Q4电流镜的镜像比率提高到大于1。这样，甚至可以进一步减小晶体管Q7上的信号负载，从而可以减小晶体管Q5的尺寸，或者等效地，减小基极-集电极电容558。权衡可能是晶体管Q5的最小集电极电流可能需要足够高以循环电容548的非线性电流。
如上所述，晶体管Q6是可选的，即，在本公开的一些实施例中，可以将其从电流镜布置500中排除。在一些实施例中，晶体管Q6可用于使晶体管Q4的应力水平基本上等于晶体管Q5的应力水平，这可以改善装置500的可靠性。但是，包括晶体管Q6可以增加寄生电容548。因此，在其他实施例中，可以省略晶体管Q6，以从较小的寄生电容548中受益。
总结图5中所示的电流镜布置500的一些方面，如果将晶体管的所有基极端子称为“第一端子”，则将晶体管的所有集电极端子称为“第二端子”，并且将晶体管的所有发射极端子都称为“第三端子”，则以下成立。来自电流镜布置500的电流镜502的电流在电流循环器504的第一和第二支路之间分配。第一支路包括晶体管Q3和Q5的共源共栅，其被配置为提供从电流镜502到输出节点506的一部分电流。第二支路至少包括晶体管Q4(以及可选地还包括晶体管Q6)，其被配置为将剩余的电流从电流镜502提供给输出节点506。来自两个支路的电流在输出节点506处被组合以产生输出电流108。在一些实施例中，晶体管Q7的第一端子574耦合到参考电压VREF，并且晶体管Q7的第二端子570耦合到电流镜(即，电路502)的输出508(例如，由于晶体管Q7的第二端子570耦合到节点516，而节点516耦合到电流镜的输出508)。在一些实施例中，晶体管Q7的第三端子572耦合到晶体管Q5的第一端子554。在一些实施例中，Q7的第三端子572进一步耦合到偏置电流源514。在一些实施例中，电流循环器504形成两个回路，电流在其中循环。第一回路包括或由晶体管Q5、晶体管Q7以及平行的第一和第二支路的序列形成。第一回路被配置为使第一电流I1循环。第二回路包括或由晶体管Q4和晶体管Q5的序列形成。第二回路被配置为使第二电流I2循环。在一些其他这样的实施例中，第一回路可以进一步包括在晶体管Q5的第一端子554和第二端子550之间的寄生电容558。在另一些实施例中，第二回路可以进一步包括在晶体管Q4的第一端子544和第二端子540之间的寄生电容548。在一些实施例中，晶体管Q3的第一端子534可以耦合到晶体管Q4的第一端子544和/或晶体管Q3的第二端子530。在一些实施例中，晶体管Q3的第二端子530耦合到晶体管Q5(例如，耦合到晶体管Q5的第三端子552)，晶体管Q3的第三端532耦合至电流镜502的输出(即Q3的第三端子532用于接收电流镜502的一部分输出电流IM，即第一支路电流I1b)。在一些实施例中，晶体管Q5的第二端子550耦合到输出节点506，并且晶体管Q3的第二端子530通过耦合到晶体管Q5的第三端子552而耦合到晶体管Q5。在一些实施例中，晶体管Q4的第二端子540耦合到输出节点506，晶体管Q4的第三端子542耦合到电流镜502的输出(即，Q4的第三端子542被配置为接收电流镜502的一部分输出电流IM，即第二支路电流I2b)。在一些其他实施例中，晶体管Q4的第三端子542也可以耦合到晶体管Q7的第二端子570。在一些实施例中，电流镜布置500包括晶体管Q6，使得晶体管Q6的第一端子564耦合到输出节点506，晶体管Q6的第二端子560耦合到输出节点506，并且晶体管Q6的第三端子562耦合到晶体管Q4的第二端子540(因此，第二支路被配置为通过使晶体管Q6的第三端子562耦合到晶体管Q4的第二端子540来将I2b提供给输出节点)。在一些实施例中，电流镜502包括晶体管Q1和Q2，其中晶体管Q1的第一端子114耦合到晶体管Q2(晶体管Q1的第一端子114也耦合到晶体管Q1的第二端子110)，晶体管Q1的第二端子110耦合到输入电流104(IIN)，晶体管Q2的第二端子120耦合到电流循环器504的第一支路和第二支路中的每一个。在另一些实施例中，晶体管Q1的第三端子112和晶体管Q2的第三端子122中的每一个都耦合到地电位(在图5中以在电路图的底部具有相应的三角形表示的地电位)。
为了概括上述各种电流，I1a和I1b是来自电流镜502的电流。希望它们的和基本上等于K*IIN。另一方面，I1和I2是两个循环电流，可能由输出节点506上的高摆幅以及寄生基极-集电极电容558和548产生。如果不循环，这些非线性电流将加到K*IIN之上，并使总输出电流108非线性。
尽管上面提供的描述涉及晶体管的双极实现，但是在其他实施例中，电流镜布置可以包括以CMOS实现的晶体管。特别地，根据本公开的一些实施例，图6提供了具有电流镜602和双基极电流循环器604的电流镜布置600的CMOS实现的电路图，其中晶体管Q1-Q6可以被实现为N型MOS(NMOS)晶体管，并且晶体管Q7可以被实现为P型MOS(PMOS)晶体管。电流镜布置600基本上类似于电流镜布置500，除了电流镜布置500中的每个NPN晶体管(即，晶体管Q1-Q6)被电流镜布置600中的NMOS晶体管代替，并且电流镜布置500的PNP晶体管(即，晶体管Q7)被PMOS晶体管代替。在这样的配置中，除了双极型晶体管的“第一端子”或“基极”成为CMOS晶体管的“栅极端子”、双极型晶体管的“第二端子”或“集电极端子”成为CMOS晶体管的“漏极端子”、双极晶体管的“第三端子”或“发射极端子”成为CMOS晶体管的“源极端子”以外，参考图5提供的描述是适用的。将图5中的附图标记5xx替换为图6中的附图标记6xx，并且在图5的描述中未提及但表示在图5的描述中参考的指示晶体管Q1和Q2的晶体管端子的附图标记(即，110、112、114、120、122、124)分别在图6中被附图标记680、682、684、690、692、694代替。
为了简洁起见，未提供对图6的详细描述，因为除了上面指出的更改外，该描述与图5基本上相似。相反，仅提供了当前电流镜布置600的概要。电流镜602基本上类似于电流镜502，除了晶体管Q1和Q2现在是NMOS晶体管。类似于图1所示的常规电流镜，电流镜602被配置为接收输入电流102(IIN)并在电流镜602的输出608处生成镜像电流(IM)，其中IM＝K*IIN，其中K是大于0的正数(该值可以但不一定是整数)，表示晶体管Q2的纵横比与晶体管Q1的纵横比之比，其中MOS晶体管的沟道宽度定义为沟道宽度除以沟道长度。由电流镜布置600的电流镜602产生的电流(即，在电流镜602的输出608处的电流)在电流循环器604的第一和第二支路之间分配。第一支路包括NMOS晶体管Q3和Q5的共源共栅，其被配置为将一部分电流从电流镜602提供给输出节点606。第二支路至少包括NMOS晶体管Q4(以及可选地还包括NMOS晶体管Q6)，其被配置为将剩余的电流从电流镜602提供到输出节点606。例如，在输出节点608处的镜像电流可以在去往电流循环器604的第一支路的部分(m)和去往电流循环器604的第二支路的其余部分(1-m)之间分配，其中，晶体管Q4的长宽比与晶体管Q3的长宽比基本等于m/(1-m)。来自两个支路的电流在输出节点606处合并以产生输出电流108。在一些实施例中，PMOS晶体管Q7的第一端子674耦合到参考电压VREF，并且晶体管Q7的第二端子670耦合到电流镜(即，电路602)的输出608(例如，由于晶体管Q7的第二端子670耦合到节点616，并且节点616耦合到电流镜输出608)。在一些实施例中，晶体管Q7的第三端子672耦合到晶体管Q5的第一端子654。在一些实施例中，Q7的第三端子672进一步耦合到偏置电流源614。在一些实施例中，电流循环器604形成两个回路，电流在其中循环。第一回路包括或由晶体管Q5、晶体管Q7以及平行的第一和第二支路的序列形成。第一回路被配置为使第一电流I1循环。第二回路包括或由晶体管Q4和晶体管Q5的序列形成。如上所述，第二回路被配置为使第二电流I2循环。在一些其他这样的实施例中，第一回路可以进一步包括在晶体管Q5的第一端子654和第二端子650之间的寄生电容658。在一些其他实施例中，第二回路可以进一步包括在晶体管Q4的第一端子644和第二端子640之间的寄生电容648。在一些实施例中，晶体管Q3的第一端子634可以耦合到晶体管Q4的第一端子644和/或晶体管Q3的第二端子630。在一些实施例中，晶体管Q3的第二端子630耦合到晶体管Q5(例如，耦合到晶体管Q5的第三端子652)，并且晶体管Q3的第三端子632耦合到电流镜602的输出608(即，Q3的第三端子632被配置为接收电流镜602的一部分输出电流IM，即，第一支路电流I1b)。在一些实施例中，晶体管Q5的第二端子650耦合到输出节点606，并且晶体管Q3的第二端子630通过耦合到晶体管Q5的第三端子652而耦合到晶体管Q5。在一些实施例中，晶体管Q4的第二端子640耦合到输出节点606，并且晶体管Q4的第三端子642耦合到电流镜602的输出608(即，Q4的第三端子642被配置为接收电流镜602的一部分输出电流IM，即第二支路电流I2b)。在一些其他实施例中，晶体管Q4的第三端子642也可以耦合到晶体管Q7的第二端子670。在一些实施例中，电流镜布置600可以包括晶体管Q6，使得晶体管Q6的第一端子664耦合到输出节点606，晶体管Q6的第二端子660耦合到输出节点606，并且晶体管Q6的第三端子662耦合到晶体管Q4的第二端子640(因此，第二支路被配置为通过使晶体管Q6的第三端子662耦合到晶体管Q4的第二端子640，来向输出节点提供指示I2b的电流)。在一些实施例中，电流镜602包括晶体管Q1和Q2，其中晶体管Q1的第一端子684耦合到晶体管Q2(晶体管Q1的第一端子684也耦合到晶体管Q1的第二端子680)，晶体管Q1的第二端子680耦合到输入电流104(IIN)，并且晶体管Q2的第二端子690耦合到电流循环器604的第一支路和第二支路中的每一个。在另一些实施例中，晶体管Q1的第三端子682和晶体管Q2的第三端子692中的每一个都耦合至地电位(图6中所示的地电位，在电路图的底部具有相应的三角形)。
具有双基电流循环器的电流镜装置的进一步变化是可能的。特别地，尽管上面提供的描述涉及电流镜布置的晶体管Q1-Q6的NPN和NMOS实现(即，将晶体管Q1-Q6实现为N型晶体管)以及晶体管Q7的PNP和PMOS实现(即，将晶体管Q7实现为P型晶体管)，但是在其他实施例中，上述晶体管Q1-Q6可以实现为PNP或PMOS晶体管(即，P型晶体管)，晶体管Q7可以实现为NPN或NMOS晶体管(即，N型晶体管)。图7提供了根据本公开的一些实施例的具有电流镜702和双基电流循环器704的电流镜布置700的PNP实现的电路图，其中晶体管Q1-Q6可以实现为PNP晶体管，晶体管Q7可以实现为NPN晶体管。电流镜布置700基本上类似于电流镜布置500，除了电流镜布置500中的每个NPN晶体管(即，晶体管Q1-Q6)被电流镜布置700中的PNP晶体管代替、并且电流镜布置500的PNP晶体管(即晶体管Q7)被NPN晶体管取代之外。在这样的配置中，除了交换NPN和PNP晶体管之外，参考图5提供的描述是适用的。诸如“第一/基极端子”、“第二/集电极端子”和“第三/发射极端子”的名称保持相同。将图5中的附图标记5xx替换为图7中的附图标记7xx，并且在图5的描述中未提及但在图5的描述中参考的表示晶体管Q1和Q2的晶体管端子的参考标号(即110、112、114、120、122、124)分别被图7中的参考标号780、782、784、790、792、794代替。
为了简洁起见，未提供对图7的详细描述，因为除了上面指出的更改外，它与图5基本上相似。相反，仅提供了电流镜布置700的概要。电流镜702基本上类似于电流镜502，除了晶体管Q1和Q2现在是PNP晶体管。类似于图1所示的常规电流镜，电流镜702被配置为接收输入电流102(IIN)并在电流镜702的输出708处产生镜像电流(IM)，其中IM＝K*IIN，其中K是大于0的正数(该值可以但不一定是整数)，表示晶体管Q2的发射极面积与晶体管Q1的发射极面积之比。由电流镜布置700的电流镜702产生的电流(即，在电流镜702的输出708处的电流)在电流循环器704的第一和第二支路之间分配。第一支路包括共源共栅PNP晶体管Q3和Q5的一部分，被配置为将部分电流从电流镜702提供到输出节点706。第二支路至少包括PNP晶体管Q4(以及可选的PNP晶体管Q6)，以将剩余的电流从电流镜702提供到输出节点706。例如，在输出节点708处的镜像电流可以在去往电流循环器704的第一支路的部分(m)和去往电流循环器704的第二支路的其余部分(1-m)之间分配，其中晶体管Q4的发射极的面积与晶体管Q3的发射极的面积之比可以基本等于m/(1-m)。来自两个分支的电流在输出节点706处合并以生成输出电流108。在一些实施例中，NPN晶体管Q7的第一端子774耦合到参考电压VREF，并且晶体管Q7的第二端子770耦合到电流镜(即，电路702)的输出708(例如，由于晶体管Q7的第二端子770耦合到节点716并且节点716耦合到电流镜输出708)。在一些实施例中，晶体管Q7的第三端子772耦合到晶体管Q5的第一端子754。在一些实施例中，Q7的第三端子772进一步耦合到偏置电流源714。在一些实施例中，电流循环器704形成两个环，其中电流被循环。第一回路包括或由晶体管Q5、晶体管Q7以及平行的第一和第二支路的序列形成。第一回路被配置为使第一电流I1循环。第二回路包括或由晶体管Q4和晶体管Q5的序列形成。第二回路被配置为使第二电流I2循环。在一些其他这样的实施例中，第一回路可以进一步包括在晶体管Q5的第一端子754和第二端子750之间的寄生电容758。在一些其他实施例中，第二回路可以进一步包括在晶体管Q4的第一端子744和第二端子740之间的寄生电容748。在一些实施方案中，晶体管Q3的第一端子734可以耦合到晶体管Q4的第一端子744和/或晶体管Q3的第二端子730。在一些实施方案中，晶体管Q3的第二端子730耦合到晶体管Q5(例如，晶体管Q5的第三端子752)，并且晶体管Q3的第三端子732耦合到电流镜702的输出708(即，Q3的第三端子732被配置为接收电流镜702的一部分输出电流IM，即，第一支路电流Ilb)。在一些实施例中，晶体管Q5的第二端子750耦合到输出节点706，并且晶体管Q3的第二端子730通过耦合到晶体管Q5的第三端子752而耦合到晶体管Q5。在一些实施例中，晶体管Q4的第二端子740耦合到输出节点706，并且晶体管Q4的第三端子742耦合到电流镜702的输出708(即，Q4的第三端子742被配置为接收电流镜702的一部分输出电流IM，即第二支路电流I2b)。在一些其他实施例中，晶体管Q4的第三端子742也可以耦合到晶体管Q7的第二端子770。在一些实施例中，电流镜布置700可以包括晶体管Q6，使得晶体管Q6的第一端子764耦合到输出节点706，晶体管Q6的第二端子760耦合到输出节点706，并且晶体管Q6的第三端子762耦合到晶体管Q4的第二端子740(因此，第二支路被配置为通过使晶体管Q6的第三端子762耦合到晶体管Q4的第二端子740，来向输出节点提供指示I2b的电流)。在一些实施例中，电流镜702包括晶体管Q1和Q2，其中晶体管Q1的第一端子784耦合到晶体管Q2(晶体管Q1的第一端子784也耦合到晶体管Q1的第二端子780)，晶体管Q1的第二端子780耦合到输入电流104(IIN)，并且晶体管Q2的第二端子790耦合到电流循环器704的第一支路和第二支路中的每一个。在一些其他实施例中，晶体管Q1的第三端子782和晶体管Q2的第三端子792中的每一个都耦合到电源电势(在图7中以电路图的顶部用相应的T符号表示的电源电势)。
尽管在当前附图中未具体示出，但是在另一个实施例中，可以将电流镜布置700的PNP晶体管Q1-Q6替换为PMOS晶体管，并且可以将电流镜布置700的NPN晶体管Q7替换为NMOS晶体管。
具有双基电流循环器的电流镜布置的其他变型是可能的。例如，在一些实施例中，具有N型晶体管Q1-Q6和P型晶体管Q7的电流镜布置(即，类似于电流镜布置500或600的电流镜布置)可以包括NPN和NMOS晶体管的任何组合，因为晶体管Q1-Q6(即，晶体管Q1-Q6中的任何一个可以实现为NPN晶体管或NMOS晶体管)与晶体管Q7一起实现为PNP晶体管或PMOS晶体管。类似地，在一些实施例中，具有P型晶体管Q1-Q6和N型晶体管Q7的电流镜布置(即，类似于电流镜布置700或上述的类似CMOS实现的电流镜布置)可以包括PNP和PMOS晶体管的任意组合，因为晶体管Q1-Q6(即，晶体管Q1-Q6中的任何一个可以实现为PNP晶体管或PMOS晶体管)与晶体管Q7一起实现为NPN晶体管或NMOS晶体管。
具有双基电流循环器的电流镜布置的示例系统
上述具有电流镜和双基电流循环器的电流镜布置的各种实施方案可以在任何可以使用电流镜的系统中实现。这样的电流镜布置在需要既具有高线性又具有宽信号带宽的电流镜的系统中特别有用。根据本公开的一些实施例，在图8中示出了这种系统的一个示例，其提供了实现电流镜布置812的系统800的示意图。如图8所示，系统800可以包括ADC驱动器810和ADC 820。ADC驱动器810可以用于提供驱动信号以驱动ADC820，以使得ADC 820可以将模拟电信号转换为数字形式，例如用于数据处理的目的。特别地，ADC驱动器810可以包括电流镜布置812，其可以根据具有上述电流镜和双基电流循环器的电流镜布置的任何实施方式来实现。例如，如上所述，电流镜布置812可以被实现为电流镜布置500、600或700，或者被实现为这些电流镜布置的任何其他实施例。然后，ADC驱动器810可以基于如上所述由电流镜布置812产生的输出信号108来产生驱动信号。在各种实施例中，由ADC驱动器810产生的驱动信号可以用于驱动ADC 820的单或双差分输入。
在各种实施例中，由ADC驱动器810产生的驱动信号可以实现/实现诸如缓冲、幅度缩放、单端到差分和差分到单端转换、共模偏移调整和滤波的功能。换句话说，ADC驱动器810可以在数据转换级中用作信号调节元件，并且可以是使ADC 820实现其期望性能的关键因素。ADC 820可以是任何类型的ADC，例如逐次逼近寄存器(SAR)转换器、流水线转换器、闪存转换器或sigma-delta转换器。
尽管以上参照图8所示的示例性实施方式描述了具有双基电流循环器的电流镜布置的实施例，但是本领域技术人员将意识到，上述各种教导可应用于多种其他系统。在一些情况下，如本文所述的具有双基电流循环器的电流镜布置的各种实施例可以用于汽车系统、安全关键型工业应用、医疗系统、科学仪器、无线和有线通信、雷达、工业过程控制、音频和视频设备、电流感测、仪器仪表(可以非常精确)以及其他基于数字处理的系统。在其他情况下，如本文所述的具有双基电流循环器的电流镜布置的各种实施例可以在工业市场中使用，该工业市场包括有助于提高生产率、能量效率和可靠性的过程控制系统。在另外的场景中，可以在消费者应用中使用具有双基电流循环器的电流镜布置的各种实施例。
在一个示例实施例中，可以在相关联的电子设备的板上实现当前附图的任何数量的电路。该板可以是通用电路板，其可以容纳电子设备的内部电子系统的各种组件，并且还可以提供用于其他外围设备的连接器。更具体地说，该板可提供电连接，系统的其他组件可通过该电连接进行电通信。可以基于特定的配置需求、处理需求、计算机设计等，将任何合适的处理器(包括数字信号处理器、微处理器、支持芯片组等)，计算机可读非暂时性存储元件等适当地耦合至板。其他组件，例如外部存储器、附加传感器、用于音频/视频显示的控制器和外围设备，可以通过电缆作为插入卡连接到板上，也可以集成到板上。
在另一个示例实施例中，本图的电子电路可以被实现为独立模块(例如，具有相关联的组件和被配置为执行特定应用或功能的电路的设备)，或者作为插件模块实现到电子设备的专用硬件中。注意，与具有双基电流循环器的电流镜布置有关的本公开的特定实施例可以容易地部分地或全部地包括在片上系统(SOC)封装中。SOC代表将计算机或其他电子系统的组件集成到单个芯片中的IC。它可能包含数字、模拟、混合信号以及经常的射频功能：所有这些功能都可以在单个芯片基板上提供。其他实施例可以包括多芯片模块(MCM)，其中多个分离的IC位于单个电子封装内并且被配置为通过电子封装彼此紧密地相互作用。在各种其他实施例中，本文提出的具有双基电流循环器的电流镜布置的功能可以在专用集成电路(ASIC)、现场可编程门阵列(FPGA)和/或其他半导体芯片中的一个或多个硅核中实现。
注意，利用本文提供的众多示例，可以根据两个、三个、四个或更多个电子组件来描述交互。但是，这样做只是出于清楚和示例的目的。应当理解，可以以任何合适的方式来合并系统。沿着类似的设计替代方案，可以以各种可能的配置组合本附图的任何图示的组件、模块和元件，所有这些显然都在本说明书的广泛范围内。在某些情况下，仅参考有限数量的电气元件来描述一组给定流程的一个或多个功能可能会更容易。应当理解，当前附图及其教导的电路容易扩展，并且可以容纳大量组件，以及更复杂或更复杂的布置和配置。因此，提供的示例不应限制范围或抑制可能潜在地应用于无数其他架构的电子电路的广泛教导。
选择例子
以下段落提供了本文公开的各种实施例的例子。
例子1提供电流镜布置，包括电流镜和电流循环器。电流镜包括第一电路(例如，图5-7中所示的Q1和Q2的组合)，被配置为接收输入电流(IIN)并产生镜像的电流(IM)，其中IM＝K*IIN，其中K是大于0的正数(该值可以但不一定是整数)。电流循环器耦合到第一电路并被配置为输送镜像的电流以将镜像的电流提供到输出节点。电流循环器包括第一支路，被配置为接收第一支路电流(I1b)，其中I1b＝m*IM1，其中m是小于1的正数。电流循环器还包括第二支路，被配置为接收第二支路电流(I2b)，其中I2b＝(1-m)*IM1。所述第一支路包括配置为向输出节点提供I1b的晶体管Q3和晶体管Q5的级联。所述第二支路包括配置为向所述输出节点提供I2b的晶体管Q4。
例子2提供根据例子1的电流镜布置，还包括晶体管Q7(可以认为是电流循环器的一部分)，其中所述晶体管Q7的第一端子耦合参考电压，和所述晶体管Q7的第二端子耦合所述第一电路的输出。
例子3提供根据例子2的电流镜布置，其中所述晶体管Q7的第三端子耦合所述晶体管Q5的第一端子。
例子4提供根据例子3的电流镜布置，其中Q7的第三端子还耦合到偏置电流(即，Q7的第三端子配置为接收可用于循环器拓扑的偏置电流)。这样的偏置电流可用于偏置Q7，因此，可将其视为用于循环器拓扑，而不是用于电流镜(由Q1和Q2组成)。
例子5提供根据例子2-4中任一项的电流镜布置，其中电流循环器形成两个回路，电流在其中循环。这两个回路中的第一回路包括或由晶体管Q5、晶体管Q7以及第一支路和第二支路的并联支路的序列形成。第一回路被配置为使第一电流I1循环。这两个回路中的第二回路包括或由所述晶体管Q4和所述晶体管Q5的序列形成。第二回路被配置为使第二电流I2循环。
例子6提供根据例子5的电流镜布置，其中所述第一回路还包括在所述晶体管Q5的第一和第二端子之间的寄生电容，和所述第二回路还包括在所述晶体管Q4的第一和第二端子之间的寄生电容。
例子7提供根据例子2-6中任一项的电流镜布置，其中所述晶体管Q7是P型晶体管(例如PMOS或PNP晶体管)，和所述晶体管Q3、所述晶体管Q4和所述晶体管Q5中的每一个都是N型晶体管(例如NMOS或NPN晶体管)。
例子8提供根据前面例子中任一项的电流镜布置，其中所述晶体管Q3的第一端子耦合到所述晶体管Q4的第一端子和/或晶体管Q3的第二端子。
例子9提供根据前面例子中任一项的电流镜布置，其中所述晶体管Q3的第二端子耦合到所述晶体管Q5，和晶体管Q3的第三端子耦合到第一电路的输出(即，Q3的第三端子被配置为接收第一电路的输出电流IM的一部分，即，第一支路电流Ib1)。
例子10提供根据前面例子中任一项的电流镜布置，其中所述晶体管Q5的第二端子耦合到所述输出节点，和所述晶体管Q3的第二端子通过耦合到所述晶体管Q5的第三端子而耦合到所述晶体管Q5。
例子11提供根据前面例子中任一项的电流镜布置，其中所述晶体管Q4的第二端子耦合到所述输出节点，和晶体管Q4的第三端子耦合到第一电路的输出(即，Q4的第三端子被配置为接收第一电路的输出电流IM1的一部分，即第二支路电流Ib2)。
在另外例子中，晶体管Q4的第三端子也可以耦合到晶体管Q7的第二端子。
例子12提供根据前面例子中任一项的电流镜布置，还包括晶体管Q6，其中所述晶体管Q6的第一端子耦合到所述输出节点，所述晶体管Q6的第二端子耦合到所述输出节点，和所述晶体管Q6的第三端子耦合到所述晶体管Q4的第二端子(因此，第二支路被配置为通过使晶体管Q6的第三端子耦合到晶体管Q4的第二端子来将I2b提供给输出节点)。
例子13提供根据前面例子中任一项的电流镜布置，其中所述第一电路包括晶体管Q1和晶体管Q2，所述晶体管Q1的第一端子耦合到所述晶体管Q2(晶体管Q1的第一端子也耦合到晶体管Q1的第二端子)，晶体管Q1的第二端子耦合到输入电流IIN，和所述晶体管Q2的第二端子耦合到电流循环器的第一支路和第二支路中的每一个。
例子14提供根据例子13的电流镜布置，其中所述晶体管Q1的第三端子和所述晶体管Q2的第三端子中的每一个都耦合到地电位。
例子15提供根据前面例子中任一项的电流镜布置，其中所述第一支路的电流在所述输出节点处与所述第二支路的电流合并。
例子16提供电流镜布置，包括电流镜和电流循环器。电流镜被配置为接收输入电流(IIN)并基于输入电流来产生镜像的电流(IM)，其中IM＝K*IIN，其中K是大于0的正数(该值可以但不一定是整数)。电流循环器包括：耦合到所述电流镜的输出的输入(例如，耦合到本文所述的输出508/608/708)；耦合到电流镜布置的输出的输出(例如，本文所述的输出506/606/706)；第一支路，其第一端与所述电流循环器的输入耦合以接收所述镜像的电流的第一部分(例如被配置为接收第一支路电流(I1b)，其中I1b＝m*IM1，其中m是小于1的正数)；和第二支路，其第一端与所述电流循环器的输入耦合以接收所述镜像的电流的第二部分(例如被配置为接收第二支路电流(I2b)，其中I2b＝(1-m)*IM1)。所述第一支路和所述第二支路中的每个均具有耦合到所述电流循环器的输出的第二端。
例子17提供根据例子16的电流镜布置，其中所述第一支路包括耦合在所述电流循环器的输入和所述电流循环器的输出之间的晶体管Q3和晶体管Q5的序列，和所述第二支路包括耦合在所述电流循环器的输入和所述电流循环器的输出之间的晶体管Q4。
例子18提供根据例子17的电流镜布置，其中所述晶体管Q3、所述晶体管Q4和所述晶体管Q5中的每一个包括第一端子、第二端子和第三端子，所述晶体管Q5的第二端子耦合到所述电流循环器的输出，所述晶体管Q5的第三端子耦合到所述晶体管Q3的第二端子，所述晶体管Q3的第三端子耦合到所述电流镜的输出，晶体管Q3的第一端子耦合到晶体管Q3的第二端子，和所述晶体管Q3的第一端子耦合到所述晶体管Q4的第一端子。
例子19提供ADC系统，包括配置为执行模数转换的ADC，并且还包括ADC驱动器，配置为向ADC提供驱动信号，以使ADC能够执行模数转换。ADC驱动器包括电流镜布置，被配置为产生电流信号。该电流信号还用于产生ADC的驱动信号。所述电流镜布置包括电流镜和耦合到所述电流镜的输出并被配置为基于在所述电流镜的输出处提供的信号来产生电流信号的电流循环器。电流循环器包括用于循环第一电流的第一回路和用于循环第二电流的不同于所述第一回路的第二回路，其中所述第一电流和所述第二电流基于在所述电流镜的输出处提供的信号，并且所述电流信号基于所述第一电流和所述第二电流。
例子20提供根据例子19的ADC系统，其中所述第一回路包括两种类型的晶体管的第一类型的多个晶体管和两种类型的晶体管的第二类型的另一晶体管，所述第二回路包括两种类型的晶体管的第一类型的一个或多个晶体管，并且没有第二类型的晶体管，并且这两种类型的晶体管是N型晶体管(例如，NMOS或NPN晶体管)和P型晶体管(例如，PMOS或PNP晶体管)。
例子21提供根据例子19或20的ADC系统，其中电流镜布置是根据前述例子中任一项的电流镜布置。

Claims (20)

1.一种电流镜布置，包括：
第一电路，被配置为接收输入电流IIN并产生镜像的电流IM，其中IM＝K*IIN，其中K是大于0的正数；
第一支路，被配置为接收第一支路电流I1b，其中I1b＝m*IM，其中m是小于1的正数；和
第二支路，被配置为接收第二支路电流I2b，其中I2b＝(1-m)*IM，
其中：
所述第一支路包括配置为向输出节点提供第一支路电流I1b的晶体管Q3和晶体管Q5的共源共栅，
所述第二支路包括配置为向所述输出节点提供第二支路电流I2b的晶体管Q4。
2.根据权利要求1所述的电流镜布置，还包括晶体管Q7，其中：
所述晶体管Q7的第一端子耦合到参考电压，和
所述晶体管Q7的第二端子耦合到所述第一电路的输出。
3.根据权利要求2所述的电流镜布置，其中所述晶体管Q7的第三端子耦合到所述晶体管Q5的第一端子。
4.根据权利要求3所述的电流镜布置，其中Q7的第三端子还耦合到偏置电流。
5.根据权利要求4所述的电流镜布置，其中:
所述晶体管Q5、所述晶体管Q7以及所述第一支路和所述第二支路的并联支路的第一回路被配置为使第一电流I1循环，和
所述晶体管Q4和所述晶体管Q5的第二回路被配置为使第二电流I2循环。
6.根据权利要求5所述的电流镜布置，其中:
所述第一回路还包括在所述晶体管Q5的第一和第二端子之间的寄生电容，和
所述第二回路还包括在所述晶体管Q4的第一和第二端子之间的寄生电容。
7.根据权利要求2所述的电流镜布置，其中:
所述晶体管Q7是P型晶体管，和
所述晶体管Q3、所述晶体管Q4和所述晶体管Q5中的每一个都是N型晶体管。
8.根据权利要求1所述的电流镜布置，其中所述晶体管Q3的第一端子耦合到所述晶体管Q4的第一端子。
9.根据权利要求8所述的电流镜布置，其中:
所述晶体管Q3的第二端子耦合到所述晶体管Q5，和
所述晶体管Q3的第三端子耦合到所述第一电路。
10.根据权利要求9所述的电流镜布置，其中:
所述晶体管Q5的第二端子耦合到所述输出节点，和
所述晶体管Q3的第二端子通过耦合到所述晶体管Q5的第三端子而耦合到所述晶体管Q5。
11.根据权利要求8所述的电流镜布置，其中:
所述晶体管Q4的第二端子耦合到所述输出节点，和
所述晶体管Q4的第三端子耦合到所述第一电路。
12.根据权利要求11所述的电流镜布置，还包括晶体管Q6，其中：
所述晶体管Q6的第一端子耦合到所述输出节点，
所述晶体管Q6的第二端子耦合到所述输出节点，和
所述晶体管Q6的第三端子耦合到所述晶体管Q4的第二端子。
13.根据权利要求1所述的电流镜布置，其中:
所述第一电路包括晶体管Q1和晶体管Q2，
所述晶体管Q1的第一端子耦合到所述晶体管Q2，
所述晶体管Q1的第二端子耦合到所述输入电流IIN，和
所述晶体管Q2的第二端子耦合到所述第一支路和所述第二支路中的每一个。
14.根据权利要求13所述的电流镜布置，其中所述晶体管Q1的第三端子和所述晶体管Q2的第三端子中的每一个都耦合到地电位。
15.根据权利要求1所述的电流镜布置，其中来自所述第一支路的电流在所述输出节点处与来自所述第二支路的电流合并。
16.一种电流镜布置，包括：
电流镜，被配置为接收输入电流并基于该输入电流产生镜像的电流；和
电流循环器，包括：
耦合到所述电流镜的输出的输入，
输出，
第一支路，其第一端耦合到所述电流循环器的输入以接收所述镜像的电流的第一部分，和
第二支路，其第一端耦合到所述电流循环器的输入以接收所述镜像的电流的第二部分，
其中:
所述第一支路和所述第二支路中的每个均具有耦合到所述电流循环器的输出的第二端。
17.根据权利要求16所述的电流镜布置，其中:
所述第一支路包括耦合在所述电流循环器的输入和所述电流循环器的输出之间的晶体管Q3和晶体管Q5的序列，和
所述第二支路包括耦合在所述电流循环器的输入和所述电流循环器的输出之间的晶体管Q4。
18.根据权利要求17所述的电流镜布置，其中:
所述晶体管Q3、所述晶体管Q4和所述晶体管Q5中的每一个包括第一端子、第二端子和第三端子，
所述晶体管Q5的第二端子耦合到所述电流循环器的输出，
所述晶体管Q5的第三端子耦合到所述晶体管Q3的第二端子，
所述晶体管Q3的第三端子耦合到所述电流镜的输出，和
所述晶体管Q3的第一端子耦合到所述晶体管Q4的第一端子。
19.一种模数转换器ADC系统，包括：
配置为执行模数转换的ADC；和
ADC驱动器，配置为向ADC提供驱动信号，以使ADC能够执行模数转换，
其中:
所述ADC驱动器包括电流镜布置，该电流镜布置被配置为产生电流信号，并且基于该电流信号来产生驱动信号，
所述电流镜布置包括电流镜和耦合到所述电流镜的输出并被配置为基于在所述电流镜的输出处提供的信号来产生电流信号的电流循环器，和
所述电流循环器包括用于循环第一电流的第一回路和用于循环第二电流的不同于所述第一回路的第二回路，其中所述第一电流和所述第二电流基于在所述电流镜的输出处提供的信号，并且其中所述电流信号基于所述第一电流和所述第二电流。
20.根据权利要求19所述的ADC系统，其中:
所述第一回路包括两种类型的晶体管中的第一类型的多个晶体管和两种类型的晶体管中的第二类型的另一晶体管，
所述第二回路包括两种类型的晶体管中的第一类型的一个或多个晶体管，和
所述两种类型的晶体管是N型晶体管和P型晶体管。
CN202010951191.5A 2019-09-13 2020-09-11 具有双基电流循环器的电流镜布置 Active CN112506264B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/570,346 2019-09-13
US16/570,346 US10845839B1 (en) 2019-09-13 2019-09-13 Current mirror arrangements with double-base current circulators

Publications (2)

Publication Number Publication Date
CN112506264A CN112506264A (zh) 2021-03-16
CN112506264B true CN112506264B (zh) 2022-10-04

Family

ID=72266119

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010951191.5A Active CN112506264B (zh) 2019-09-13 2020-09-11 具有双基电流循环器的电流镜布置

Country Status (4)

Country Link
US (1) US10845839B1 (zh)
EP (1) EP3792728B1 (zh)
CN (1) CN112506264B (zh)
TW (1) TWI756821B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10895887B1 (en) 2019-12-21 2021-01-19 Analog Devices, Inc. Current mirror arrangements with reduced sensitivity to buffer offsets
US11106233B1 (en) * 2020-01-28 2021-08-31 Analog Devices, Inc. Current mirror arrangements with reduced input impedance
US11188112B2 (en) 2020-03-27 2021-11-30 Analog Devices, Inc. Current mirror arrangements with adjustable offset buffers

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5982201A (en) * 1998-01-13 1999-11-09 Analog Devices, Inc. Low voltage current mirror and CTAT current source and method
US6064267A (en) * 1998-10-05 2000-05-16 Globespan, Inc. Current mirror utilizing amplifier to match operating voltages of input and output transconductance devices
US6194886B1 (en) * 1999-10-25 2001-02-27 Analog Devices, Inc. Early voltage and beta compensation circuit for a current mirror
KR100671210B1 (ko) * 2006-02-27 2007-01-19 창원대학교 산학협력단 와이드 스윙을 갖는 캐스코드 전류미러형 스타트-업 회로
US7636016B2 (en) * 2007-09-17 2009-12-22 Board Of Regents, The University Of Texas System Current mirror circuit
US7733076B1 (en) * 2004-01-08 2010-06-08 Marvell International Ltd. Dual reference current generation using a single external reference resistor
CN102455732A (zh) * 2010-11-03 2012-05-16 华润矽威科技（上海）有限公司 提高多路大电流匹配度的电路
CN106919216A (zh) * 2017-03-01 2017-07-04 深圳大学 一种基于Cascode电流镜结构的物理不可克隆电路

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4477782A (en) * 1983-05-13 1984-10-16 At&T Bell Laboratories Compound current mirror
US4550284A (en) 1984-05-16 1985-10-29 At&T Bell Laboratories MOS Cascode current mirror
US4583037A (en) 1984-08-23 1986-04-15 At&T Bell Laboratories High swing CMOS cascode current mirror
US5808508A (en) 1997-05-16 1998-09-15 International Business Machines Corporation Current mirror with isolated output
US5945873A (en) 1997-12-15 1999-08-31 Caterpillar Inc. Current mirror circuit with improved correction circuitry
US7081845B2 (en) 2004-05-18 2006-07-25 Slicex, Inc. Current mode analog-to-digital converter
US7622191B2 (en) 2004-07-19 2009-11-24 University Of South Florida Titania-based coating for capillary microextraction
JP2006157644A (ja) * 2004-11-30 2006-06-15 Fujitsu Ltd カレントミラー回路
EP1760565A1 (fr) 2005-09-01 2007-03-07 Stmicroelectronics SA Miroir de courant
US20080106247A1 (en) * 2006-11-06 2008-05-08 Virgil Ioan Gheorghiu Trimmed current mirror
JP5657853B2 (ja) * 2007-10-02 2015-01-21 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 定電流源回路
TW201037481A (en) * 2009-04-14 2010-10-16 Univ Chung Yuan Christian Current mirror containing high output impedance
US8587287B2 (en) 2010-07-01 2013-11-19 Conexant Systems, Inc. High-bandwidth linear current mirror
US8384443B2 (en) 2011-01-27 2013-02-26 Maxim Integrated Products, Inc. Current mirror and current cancellation circuit
TWI570536B (zh) * 2011-11-03 2017-02-11 線性科技股份有限公司 用以基於流動通過超薄介電層部件的電流提供穩定參考電流與電壓的方法與電路
JP2013172270A (ja) * 2012-02-20 2013-09-02 Sony Corp 比較器、ａｄ変換器、固体撮像装置、カメラシステム、および電子機器
US8854140B2 (en) 2012-12-19 2014-10-07 Raytheon Company Current mirror with saturated semiconductor resistor
US9857824B1 (en) * 2016-06-13 2018-01-02 Taiwan Semiconductor Manufacturing Company Limited Calibration of a resistor in a current mirror circuit

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5982201A (en) * 1998-01-13 1999-11-09 Analog Devices, Inc. Low voltage current mirror and CTAT current source and method
US6064267A (en) * 1998-10-05 2000-05-16 Globespan, Inc. Current mirror utilizing amplifier to match operating voltages of input and output transconductance devices
US6194886B1 (en) * 1999-10-25 2001-02-27 Analog Devices, Inc. Early voltage and beta compensation circuit for a current mirror
US7733076B1 (en) * 2004-01-08 2010-06-08 Marvell International Ltd. Dual reference current generation using a single external reference resistor
KR100671210B1 (ko) * 2006-02-27 2007-01-19 창원대학교 산학협력단 와이드 스윙을 갖는 캐스코드 전류미러형 스타트-업 회로
US7636016B2 (en) * 2007-09-17 2009-12-22 Board Of Regents, The University Of Texas System Current mirror circuit
CN102455732A (zh) * 2010-11-03 2012-05-16 华润矽威科技（上海）有限公司 提高多路大电流匹配度的电路
CN106919216A (zh) * 2017-03-01 2017-07-04 深圳大学 一种基于Cascode电流镜结构的物理不可克隆电路

Also Published As

Publication number Publication date
TW202117482A (zh) 2021-05-01
TWI756821B (zh) 2022-03-01
EP3792728B1 (en) 2023-01-25
CN112506264A (zh) 2021-03-16
EP3792728A1 (en) 2021-03-17
US10845839B1 (en) 2020-11-24

Similar Documents

Publication Publication Date Title
CN112506264B (zh) 具有双基电流循环器的电流镜布置
CN113568468B (zh) 具有半级联的电流镜布置
CN113253791B (zh) 电流镜布置
RU2388137C1 (ru) Комплементарный каскодный дифференциальный усилитель с управляемым усилением
CN113009958B (zh) 具有降低的对缓冲器偏移的灵敏度的电流镜布置
RU2321159C1 (ru) Каскодный дифференциальный усилитель
CN113448375B (zh) 具有调整的偏移缓冲器的电流镜布置
RU2393629C1 (ru) Комплементарный каскодный дифференциальный усилитель
RU2321158C1 (ru) Каскодный дифференциальный усилитель
CN111585523A (zh) 其晶体管都是双极结型晶体管的功率侦测器
RU2771316C1 (ru) Арсенид-галлиевый буферный усилитель
CN113972906B (zh) 宽带电平位移电路及其设计方法
CN112825003B (zh) 放大装置以及电压电流转换装置
RU2390914C1 (ru) Каскодный дифференциальный усилитель с малым напряжением смещения нуля
US9431971B2 (en) Reduced-power dissipation for circuits handling differential pseudo-differential signals
EP2424107B1 (en) Current-voltage conversion circuit
RU2420861C1 (ru) Дифференциальный усилитель с повышенным коэффициентом усиления по напряжению
RU2384935C1 (ru) Дифференциальный усилитель с управляемым коэффициентом усиления
JPH0630425B2 (ja) 広帯域可変利得増幅回路
RU2365970C1 (ru) Токовое зеркало

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant