CN113253791B - 电流镜布置 - Google Patents

电流镜布置 Download PDF

Info

Publication number
CN113253791B
CN113253791B CN202110107181.8A CN202110107181A CN113253791B CN 113253791 B CN113253791 B CN 113253791B CN 202110107181 A CN202110107181 A CN 202110107181A CN 113253791 B CN113253791 B CN 113253791B
Authority
CN
China
Prior art keywords
transistor
terminal
current mirror
input
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110107181.8A
Other languages
English (en)
Other versions
CN113253791A (zh
Inventor
D·阿克司因
O·弗罗迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Priority to CN202310680973.3A priority Critical patent/CN116540833A/zh
Publication of CN113253791A publication Critical patent/CN113253791A/zh
Application granted granted Critical
Publication of CN113253791B publication Critical patent/CN113253791B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H03F1/342—Negative-feedback-circuit arrangements with or without positive feedback in field-effect transistor amplifiers
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/267—Current mirrors using both bipolar and field-effect technology
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—Dc amplifiers in which all stages are dc-coupled
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/265—Current mirrors using bipolar transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45511—Indexing scheme relating to differential amplifiers the feedback circuit [FBC] comprising one or more transistor stages, e.g. cascaded stages of the dif amp, and being coupled between the loading circuit [LC] and the input circuit [IC]

Abstract

本公开涉及具有降低的输入阻抗的电流镜布置。例子电流镜布置包括具有输入晶体管和输出晶体管的电流镜电路，其中，输入晶体管的基极/栅极端子经由包括多个晶体管的晶体管矩阵耦合到其集电极/漏极端子。晶体管矩阵的晶体管与输入晶体管一起形成两个并联的反馈环路，使得输入晶体管是两个环路的一部分。第一环路是快速的低增益环路，而第二环路是缓慢的高增益环路。在较低的输入频率下，高增益环路可适当偏置并在输入晶体管的基极/栅极端子上准确产生电压，而在较高的输入频率下，快速环路可显着扩展线性工作频段。因此，可以实现在线性和信号带宽方面得到改进的电流镜布置。

Description

电流镜布置
技术领域
本公开总体上涉及电子设备，并且更具体地，涉及电流镜布置。
背景技术
电流镜是为一般电路设计所必需的为数不多的组成部分之一。特别地，宽带线性电流镜是开放环路宽带线性放大器的主要基础模块之一，广泛应用于通信、军事、汽车、工业等广泛的市场。
设计电流镜可以在宽工作带宽内以线性方式将具有恒定电流增益的输入电流镜像到其输出，并且在不断增加的基本输入信号频率的情况下，这并非易事。在给定的工作频率下，电流镜的线性度和信号带宽最终为放大器或使用电流镜的任何其他电路的动态范围设置上限。传统上，线性度需要权衡带宽和功率。因此，拥有既具有高线性度又具有宽信号带宽的电流镜将在给定市场的差异化产品中提供明显的竞争优势。
发明内容
根据本公开一个方面，提供了电流镜布置，包括:电流镜电路，包括输入晶体管和输出晶体管，所述电流镜电路被配置为接收输入电流并基于所述输入电流产生输出电流；和多个其他晶体管，其中：所述多个其他晶体管的第一子集被耦合以形成从所述输入晶体管的第一端子到所述输入晶体管的第二端子的第一反馈路径，以及所述多个其他晶体管的第二子集被耦合以形成从所述输入晶体管的第一端子到所述输入晶体管的第二端子的第二反馈路径，所述第二反馈路径不同于所述第一反馈路径。
根据本公开另一方面，还提供了电流镜布置，包括:多个晶体管，每个晶体管具有第一端子、第二端子和第三端子，所述多个晶体管至少包括晶体管Q1、Q2、Q3和Q4，布置为使得：所述晶体管Q1的第一端子耦合到所述晶体管Q2的第一端子，所述晶体管Q1的第二端子耦合到所述晶体管Q3的第三端子，和所述晶体管Q1的第一端子还分别耦合到所述晶体管Q3的第二端子和所述晶体管Q4的第三端子。
根据本公开另一方面，提供了电流镜布置，包括:电流镜电路，包括输入晶体管Q1和输出晶体管Q2；和晶体管矩阵，包括多个晶体管，耦合在所述输入晶体管Q1的第一端子和所述输入晶体管Q1的第二端子之间。
附图说明
为了提供对本公开及其特征和优点的更完整的理解，结合附图参考以下描述，其中，相同的附图标记表示相同的部分，其中：
图1提供了具有电流增益K的常规电流镜的NPN实现的电路图。
图2提供了图1的电流镜的NPN实施方式的电路图，另外示出了高工作频率的相关寄生元件。
图3至图6提供根据本公开的各种实施例的具有降低的输入阻抗的电流镜布置的电路图；
图7提供了根据本公开的一些实施例的实现具有减小的输入阻抗的电流镜布置的系统的示意图。
具体实施方式
综述
本公开的系统、方法和设备每个都具有几个创新方面，没有任何一个单独地负责本文公开的所有期望属性。在以下描述和附图中阐述了本说明书中描述的主题的一种或多种实施方式的细节。
一方面，公开了各种电流镜装置。示例布置包括电流镜电路，该电流镜电路被配置为在输入处接收输入信号(例如，输入电流信号)并且在输出处输出镜像信号(例如，镜像电流信号)。电流镜电路包括输入晶体管Q1和输出晶体管Q2，其中输入晶体管Q1的基极/栅极端子经由包括多个晶体管的晶体管矩阵耦合至其集电极/漏极端子。晶体管矩阵的晶体管与输入晶体管Q1一起形成两个并联的反馈环路，因此输入晶体管Q1是两个环路的一部分。第一环路可以被称为“低增益”，而第二环路可以被称为“高增益”，以传达第一环路的增益低于第二环路的增益的事实。此外，第一环路可以被称为“快速”，而第二环路可以被称为“慢”，以传达以下事实：当输入信号的频率处于较低的频率范围内(因此：“慢”)，电流镜布置的整体环路增益由第二高增益环路决定，而对于较高频率的输入信号(因此：“快速”)，电流镜布置的整体环路增益由低增益的第一环路。在相对较低的输入频率下，高增益第二环路可以适当偏置并在输入晶体管Q1的基极/栅极端子上准确产生电压，而在较高的输入频率下，快速的第一环路可能会大大扩展线性工作频段。提供形成这样的快速、低增益第一环路和慢速、高增益第二环路的晶体管矩阵，这两个环路中的每一个都包括电流镜电路的输入晶体管Q1，从而对电流镜电路的输入端进行了修改，可以有效降低其输入阻抗。等效地，它减少了节点N1上的线性和非线性电压摆幅，从而进一步抑制了存在于该节点上的任何寄生电容器的非线性电流贡献。因此，可以实现在线性和信号带宽方面具有改进的电流镜布置。
因为本文描述的电流镜布置的各种实施例可以有利地允许减小电流镜电路的输入阻抗(通过包括如本文描述的第一和第二反馈环路)，这样的布置在本文中被称为“具有降低的输入阻抗的电流镜布置”。
可以以许多不同的方式来实现具有降低的输入阻抗的电流镜布置的精确设计，所有这些都在本公开的范围内。在根据本公开的各种实施例的设计变型的一个示例中，可以针对输入阻抗降低的电流镜布置的每个晶体管分别进行选择(例如，分别针对电流镜电路的每个晶体管和晶体管矩阵中的各个晶体管)，以使用双极型晶体管(例如，其中各种晶体管可能是NPN和/或PNP晶体管)，场效应晶体管(FET)，例如金属氧化物半导体(MOS)技术晶体管(例如，其中各种晶体管可以是N型MOS(NMOS)和/或P型MOS(PMOS)晶体管)，或者一个或多个FET和一个或多个双极晶体管的组合。鉴于此，在以下描述中，参照晶体管的第一、第二和第三端子来描述晶体管。如果晶体管是双极晶体管，则晶体管的“第一端子”用于指基极端子；如果是MOS晶体管，则术语“第一端子”用于指栅极端子；如果晶体管是双极晶体管，则术语晶体管的“第二端子”用于指集电极端子；如果晶体管是MOS晶体管，则术语“第二端子”用于指漏极端子；如果晶体管是双极晶体管，则术语晶体管的“第三端子”用于指发射极端子，而如果晶体管是MOS晶体管，则术语“第三端子”用于指源极端子。无论给定技术的晶体管是N型晶体管(例如，如果该晶体管为双极型晶体管，则为NPN晶体管；如果该晶体管为MOS晶体管，则为NMOS晶体管)还是P型晶体管(例如，如果晶体管是双极型晶体管，则为PNP晶体管；如果晶体管是MOS晶体管，则为PMOS晶体管)，这些术语均保持不变。
在另一个示例中，在各种实施例中，对于具有减小的输入阻抗的电流镜布置的每个晶体管，可以分别做出选择，将哪些晶体管实现为N型晶体管(例如，用于实现为FET的晶体管的NMOS晶体管，或用于实现为双极型晶体管的晶体管的NPN晶体管)，将哪些晶体管实现为P型晶体管(例如，用于实现为FET的晶体管的PMOS晶体管或用于实现为双极晶体管的晶体管的PNP晶体管)。在其他示例中，在各种实施例中，可以选择采用哪种类型的晶体管架构。例如，如本文所述的具有降低的输入阻抗的电流镜布置的被实现为FET的任何晶体管可以是平面晶体管或非平面晶体管，例如FinFET、纳米线晶体管或纳米带晶体管。其他可能的设计变型可以包括将具有降低的输入阻抗的电流镜布置实现为单端输入/输出或差分输入/输出电路，在该装置的任何部分中采用两个或多个晶体管的共源共栅装置，等等。具有降低的输入阻抗的电流镜布置在图3-6中示出。然而，根据本文提供的描述，具有减小的输入阻抗的电流镜布置的任何实施方式都在本公开的范围内。
提供在电流镜电路的输出处的输出信号与提供在电流镜电路的输入处的输入信号之比可以基本上等于K。K是电流增益，其可以是任何大于0的正值，其中K的确切值可以但不一定是整数。对于双极实施方式的实施例，K的值可以指示(例如，等于或基于)输出晶体管Q2的发射极的面积与输入晶体管Q1的发射极的面积之比。对于MOS实施方式的实施例，K的值可以指示输出晶体管Q2的纵横比与输入晶体管Q1的纵横比之比，其中MOS晶体管的纵横比可以定义为该晶体管的沟道宽度除以其沟道长度。在K大于0但小于1的实施例中，乘以K倍意味着减小或衰减输入信号以生成输出信号。在K大于1的实施例中，乘以K倍意味着增加或增加输入信号以生成输出信号。
在一些实施方案中，本文描述的任何电流镜布置的电流镜电路可以接收基于用于电流镜布置的偏置电流和信号电流的输入信号。在一些实施例中，具有降低的输入阻抗的电流镜布置可以被实现为单端布置。在其他实施例中，本文所描述的电流镜布置可以是差分的，因为给定布置可以包括本文所描述的电流镜布置的两个实例，这两个实例可以实质上是彼此的复制品，在每个接收的输入电流(因此在每个产生的输出电流)上彼此不同。例如，给定电流镜布置的第一实例可以接收第一输入电流IINP形式的输入信号，该输入信号基于用于电流镜布置的偏置电流IB和信号电流IIN之和(例如，IINP＝IB+IIN)，而给定电流镜布置的第二个实例可以接收第二输入电流IINM形式的输入信号，该输入信号基于偏置电流IB和信号电流IIN之间的差(例如，IINM＝IB-IIN)。因此，给定电流镜布置的第一和第二实例可以被视为差分电流镜布置的部分。在这样的实施例中，第一部分的输出电流可以是IOP＝K*IINP，而第二部分的输出电流可以是IOM＝K*IINM。
如本领域的技术人员将理解的，如本文所述，本公开的方面，特别是具有减小的输入阻抗的电流镜布置的方面，可以以各种方式来体现-例如，作为方法或系统。以下详细描述给出了特定某些实施例的各种描述。但是，本文描述的创新可以多种不同方式体现，例如，如权利要求书或选择的示例所定义和覆盖的那样。举例来说，虽然本文中关于双极(例如，NPN或PNP实施方案)或MOS(例如，NMOS或PMOS实施方案)晶体管提供一些描述，但本文所述的电流镜布置的其他实施例可包括双极和MOS晶体管的任何组合。
在以下描述中，参考附图，其中相似的附图标记可以指示相同或功能相似的元件。将理解的是，附图中示出的元件不必按比例绘制。此外，将理解的是，某些实施例可以包括比图中示出的更多的元件和/或图中示出的元件的子集。此外，一些实施例可以结合来自两个或更多个附图的特征的任何合适的组合。
利用本文提供的众多示例，可以根据两个、三个、四个或更多个电子组件来描述交互。但是，这样做只是出于清楚和示例的目的。应当理解，本文描述的设备和系统可以以任何合适的方式合并。沿着类似的设计替代方案，可以以各种可能的配置来组合本发明的任何示出的组件、模块和元件，所有这些显然都在本公开的广泛范围内。在某些情况下，仅参考有限数量的电气元件来描述一组给定流程的一个或多个功能可能会更容易。应当理解，本附图及其教导的电路易于扩展，并且可以容纳大量组件，以及更复杂或更复杂的布置和配置。因此，所提供的示例不应限制范围或抑制可能潜在地应用于无数其他架构的电路的广泛教导。
该描述可以使用短语“在一实施例中”或“在实施例中”，其可以分别指代相同或不同实施例中的一个或多个。除非另有说明，否则使用序数形容词“第一”、“第二”和“第三”等来描述一个共同的对象，仅表示要引用相同对象的不同实例，而并不旨在暗示所描述的对象必须在时间、空间、排名或任何其他方式上均处于给定序列中。使用本领域技术人员通常采用的术语来描述说明性实施例的各个方面，以将其工作的实质传达给本领域其他技术人员。例如，术语“连接”是指所连接的物体之间的直接电连接，而没有任何中间设备/组件，而术语“耦合”是指要么是所连接事物之间的直接电连接，要么是通过一个或多个无源或有源中间设备/组件的间接连接。在另一示例中，术语“电路”表示被布置为彼此协作以提供期望功能的一个或多个无源和/或有源组件。如果使用的话，术语“基本上”、“大约”、“大概”等可以用来通常指在目标值的+/-20％以内，例如，在目标值的+/-10％以内，基于本文所述或本领域已知的特定值的上下文。为了本公开的目的，短语“A和/或B”或符号“A/B”表示(A)、(B)或(A和B)。为了本公开的目的，短语“A、B和/或C”表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。当参考测量范围使用时，术语“在...之间”包括测量范围的末端。如本文所用，符号“A/B/C”是指(A、B和/或C)。
电流镜的基础
为了说明通过在本文提出的通过在电流镜电路的输入晶体管处包括快速、低增益环路和慢速、高增益环路来实现具有降低的输入阻抗的电流镜布置，首先了解在镜像电流时可能起作用的现象可能会很有用。可以将以下基础信息视为可以适当地解释本公开的基础。提供此类信息仅出于解释目的，因此，不应以任何方式解释为限制本公开及其潜在应用的广泛范围。
图1提供了电流镜100的简单单端NPN双极晶体管实施方式的电路图，该电流镜100的电流增益为K，如本领域所公知的。如图1所示，电流镜100可以包括第一晶体管Q1(可以称为“输入晶体管”)和第二晶体管Q2(可以称为“输出晶体管”)。输入电流102(IIN)(即，要在电流镜100的输出处镜像的电流以生成输出电流108)可以由输入电流源104提供。电流镜100可以首先通过将晶体管Q1置于反馈状态以在晶体管Q1的集电极端子110(或者简称为“收集器”110)上使电流等于输入电流102，在反馈路径106(节点N1，在图1中标记为)上产生控制电压(电压VN1)。如图1所示，晶体管Q1的发射极端子112(或简称为“发射极”112)可以接地。晶体管Q1的基极端子114(或简称为“基极”114)可以耦合到晶体管Q2的基极124。可以利用携带输入电流信息的电压VN1来驱动输出晶体管Q2的基极124，以产生输出电流108。图1还指示了晶体管Q2的集电极120和晶体管Q2的发射极122，其中发射极122可以耦合到地，并且其中输出电流108是集电极120处的电流，如图1所示。当晶体管Q2的发射极面积是晶体管Q1的发射极面积的K倍时，输出电流108(IO)可能等于K·IIN。
下式给出了双极晶体管集电极电流的简化模型：
Figure GDA0003390705710000071
其中IC、A、IS、VBE和Vt分别是集电极电流、发射极面积、单位面积饱和电流、基极-发射极电压和热电压。尽管集电极电流(IC)与基极-发射极电压(VBE)之间的关系(即等效输入电流IIN和电压VN1)之间是很强的非线性关系，但输入-输出电流镜像关系是线性的，即IO＝K·IIN。
上面给出的基本分析在理解高工作频率下电流镜的性能下降时有许多缺点。图2提供了电流镜200的NPN实施方式的电路图。电流镜200与图1的电流镜100基本相同，除了它另外示出了用于高工作频率的相关寄生元件。换句话说，图2示出了可能降低电流镜100的带宽和线性度的重要的寄生器件。应当理解，在附图中示出并且在本文中讨论的寄生部件是指不是故意在电路中制造的部件，而是电路图表示的可能由电路表现出的无意效应或行为。
图2中具有在图1中示出的附图标记的元件旨在示出与关于图1所描述的元件相同或相似的元件，因此，为了简洁起见，不再重复对其的描述。这适用于本公开的其他附图–参照一个附图描述的附图标记的元件可以与另一附图中所示的具有相同附图标记的元件相同或相似，因此为一个图形提供的描述适用于另一图形，而不必重复。
电流镜200可能受到寄生电容216、寄生电容218、寄生电容220、寄生电容228和电阻224(可用于将电流镜的输出电流208转换为电压)，每个都可以如图2所示进行耦合。
寄生电容216可以表示与节点106相关联的所有路由寄生电容，输入电流源104的负载节点106的寄生电容，以及晶体管Q1和Q2的集电极-衬底电容和非本征基极寄生电容。注意，基于现代SOI工艺的双极晶体管集电极-衬底电容器相对较小，可以视为线性的。寄生电容218可以代表晶体管Q1的本征基极-发射极正向偏置扩散电容。寄生电容220可以代表晶体管Q2的本征基极-发射极正向偏置电容(并且如果晶体管Q2的发射极面积比晶体管Q1的发射极面积大K倍，则可以比寄生电容218大K倍)。寄生电容228可以代表晶体管Q2的本征基极-集电极结寄生电容。电阻224可以代表电流镜100/200的输出电阻(RO)。
本公开的发明人认识到，从对图2中的电路的分析可以看出，对于双极晶体管实施方式，可以识别出三种降低电流镜的带宽和/或线性度的不同机制。一种是由于寄生电容器引起的带宽降低。另一个是由于本征基极-集电极结寄生电容(例如，图2所示的寄生电容228)的非线性而导致的线性下降。第三个是由于线性寄生电容216引起的线性下降。类似地，可以为电流镜电路的MOS晶体管实现识别许多线性下降机制。MOS实现的一种降级机制是与双极实现类似的归因于寄生电容器的带宽降级。另一个是由于节点106上的线性电容负载导致的线性下降。第三个是由于栅极-漏极电容CGD导致的线性下降。本公开的发明人进一步认识到，对这些劣化机制中的至少一些进行改进可以在设计线性宽带电流镜方面提供改进。
降低电流镜布置中的输入阻抗
通常，可以采用不同的技术来改善上述一个或多个问题，其中，在交易性能和复杂性方面可能必须进行一些折衷。如前所述，负载节点N1的任何电容器的电流都可以利用节点N1处的非线性电压来调制输入电流102。一些负载电容器，例如双极基极-发射极寄生电容器218和220，可能具有“正确”的非线性度，因为当与节点N1处的非线性电压组合时，它们的电流变为线性。节点N1上的所有其他电容器，例如，寄生电容216，可能导致输入电流102的非线性调制并降低线性性能。
除了仔细调整器件尺寸和布局以最小化节点N1上的此类不良电容器外，还可以修改电流镜电路的输入侧以降低其阻抗，或者等效地降低N1电压摆幅。然而，本公开的发明人认识到减小输入阻抗的直接解决方案经常导致产生其他问题，这些问题损害了整体性能。例如，仅添加如图3所示的晶体管Q3，其中晶体管Q3的第一端子耦合到参考电压Vref，并且晶体管Q3的第二端子耦合到偏置电流(IB)，并且晶体管Q1的第一端子可以减小节点N1上的阻抗，但是现在引入另一个具有非线性电压的高阻抗，即节点N2(在图3中标记)。因此，用节点N2上的非线性电压来调制向节点N2加载的任何电容器，所产生的非线性电流通过晶体管Q3到达输入节点N1并调制输入电流。其他解决方案可能会导致低直流反馈增益，取决于输入电流的反馈电流以及低镜像比。
本公开的实施例基于以下认识：形成两个反馈路径，其中输入晶体管Q1闭合每个反馈路径以形成各自的环路，可以提供对上述至少一些挑战的改进。具有两个这样的环路的电流镜布置的一种示例实现方式在图3中示出。
图3提供了根据本公开的一些实施例的具有减小的输入阻抗的电流镜布置300的电路图。如图3所示，如上所述，装置300包括由输入晶体管Q1和输出晶体管Q2形成的电流镜电路。电流镜布置300被配置为在由晶体管Q1和Q2形成的电流镜的输入处(例如，在节点303处)从电流源304接收输入电流302(IB1+IIN)，其中，输入晶体管Q1的第二端110的电流等于IIN。因此，电流源304可以为Q3和Q4电流路径提供偏置电流IB1，该偏置电流可以在之前设置。偏置电流IB1是晶体管Q3的发射极电流，并且基本恒定。在这种配置下，由于通过晶体管Q3的发射极连接减去原始输入电流302的部分IB1，所以输入晶体管Q1的集电极电流(即，在输入晶体管Q1的第二端子110接收的电流)可以基本上等于IIN。电流IIN是晶体管Q1随时间变化的输入电流，该电流由电流镜镜像以在由晶体管Q1和Q2形成的电流镜的输出端产生镜像电流(IO)108(例如，在输出晶体管Q2的第二端子120处)。输入电流和输出电流之间的关系为IO＝K*IIN，其中K是大于0的数字(该值可以但不一定是整数)，指示晶体管Q2的发射极面积与晶体管Q1的发射极面积之比。在一些实现中，输入电流IIN始终为正，并且在实践中不会达到零以保持电路偏置。必须在输入电流302中提供偏置电流部分IB1才能使该输入电流与传统实现方式的输入电流102相区别(即，在传统的电流镜中，不需要额外的偏置电流作为电流镜输入电流的一部分)。
与如图1-2所示的常规电流镜实施方式相比，通过引入所谓的“晶体管矩阵”即多个附加晶体管来修改从晶体管Q1的第一端子114到第二端子110的反馈路径。在一些实施例中，多个附加晶体管可以包括晶体管Q3-Q6，如图3所示。特别地，多个晶体管Q3-Q6的第一子集可以与输入晶体管Q1一起形成第一环路390-1，在图3中用虚线示出，而多个晶体管Q3-Q6的第二子集可以形成第二环路390-2，如图3中的虚线所示。如图3所示，第一环路390-1可以包括输入晶体管Q1和晶体管Q3，而第二环路390-2可以包括输入晶体管Q1和晶体管Q5、Q6和Q4。更具体地，第一环路390-1可以包括以下电气路径：晶体管Q1的第一端子114、晶体管Q1的第二端子110、晶体管Q3的第三端子332以及最后是晶体管Q3的第二端子330耦合到晶体管Q1的第一端子114，从而完成第一环路390-1。第二环路390-2可包括以下电路径：晶体管Q1的第一端子114、晶体管Q1的第二端子110、晶体管Q5的第一端子354、晶体管Q5的第三端子352、晶体管Q6的第三端子362、晶体管Q6的第二端子360、晶体管Q4的第一端子344，以及最后与晶体管Q1的第一端子114耦合的晶体管Q4的第三端子342，从而完成第二循环390-2。
第一环路390-1可以是低增益环路，而第二环路390-2可以是高增益环路，因为可以设计这些环路，使得第一环路390-1的增益低于第二环路390-2的增益。此外，第一环路390-1可以是快速环路，而第二环路390-2可以是慢速环路，这是因为，第一环路390-1在输入电流302(例如，输入电流302的部分IIN)的较高频率上占主导地位，而第二环路390-2在输入电流302(例如，输入电流302的IIN部分)的较低频率上占主导地位。因为第二环路390-2包围第一环路390-1，所以第二环路可以被称为“外部”环路，而第一环路可以被称为“内部”环路。
晶体管Q5和Q6形成高增益第二环路390-2。由于晶体管Q1通过反相其输入来关闭反馈，因此当高增益路径的输出到达晶体管Q1的第一端子114以维持负反馈时，第二环路390-2的高增益路径的信号极性可以被设计为正。如图3所示，参考电压Vref可以施加到晶体管Q6的第一端子364，而偏置电流(IB)306可以施加在晶体管Q6的第二端子360和晶体管Q4的第一端子344处。偏置电流306与参考电压Vref一起可以被配置为设置节点N1和N3(N3是耦合晶体管Q5的第三端子352和晶体管Q6的第三端子362的节点)上的静态电压电平。由于设置了静态的N1和N3电压，所以也设置了晶体管Q3的静态偏置电流。可以将晶体管Q3的偏置电流调谐到所需的电平，例如，调谐到偏置电流IB1，如上所述，该偏置电流作为输入电流302的一部分提供(即，偏置电流IB1与偏置电流IB 306不同)，通过适当选择晶体管Q5和Q3的发射极面积比。换句话说，可以相对于晶体管Q5和Q3的发射极面积比和偏置电流IB306确定晶体管Q3的偏置电流IB1。
晶体管Q4可以具有双重作用。一方面，它可以充当快速内部环路390-1的二极管负载，这可以减小节点N2阻抗并使晶体管Q3的发射极电流线性化。另一方面，它可用作高增益外环390-2的单位增益缓冲器(或简称为“缓冲器”，也称为单位增益放大器、缓冲器放大器、电压跟随器或隔离放大器)。晶体管Q4有效地将节点N2上的内部环路390-1和外部环路390-2中的信号求和以驱动输入晶体管Q1(即，通过将内环路390-1和外环路390-2的信号之和施加到输入晶体管Q1的第一端子114)。
由于第一环路390-1仅具有2个节点，所以它基本上是无条件稳定的。因为第二环路390-2具有更多的节点，所以在一些实施例中，补偿电容器380和可选地电阻器370可以耦合到第二环路390-2以稳定该环路。例如，如果使用电阻器370(这在进一步改善带宽方面可能是有利的)，则电阻器370的第一端子可以耦合到晶体管Q4的第一端子344和晶体管Q6的第二端子360(即耦合到节点N4)，而电阻器370的第二端子可以经由补偿电容器380耦合到地电势(在图3中标记为“Vgnd”)。当使用电阻器370时，补偿电容器380的第一电容器电极可以耦合到电阻器370的第二端子，而补偿电容器380的第二电容器电极可以耦合到地电势Vgnd。当不使用电阻器370时，补偿电容器380的第一电容器电极可以耦接到晶体管Q4的第一端子344和晶体管Q6的第二端子360(即，节点N4)，而补偿电容器380的第二电容器电极可以耦合到Vgnd。在一些实施例中，电阻器370的值可以基于晶体管Q4的跨导(即，gm(Q4))，例如，电阻器370的值可以基本上等于1/gm(Q4)。可以选择电容器380的尺寸(以及因此电容器380的电容)以实现期望的环路相位裕度。
对于电流镜布置300，在相对低的输入频率下，高增益第二环路390-2可以被配置为适当地偏置并准确地产生节点N2处的电压(即，输入晶体管Q1的第一端子114处的电压)，在较高的输入频率下，快速的第一环路390-1可以扩展线性工作频带。因此，在输入信号302的较低频率(例如，输入电流302的电流部分IIN的频率)下，装置300的环路增益可以由高增益环路(即，第二环路390-2)的增益来定义。随着输入信号302(例如，输入电流302的电流部分IIN的)频率的增加，补偿电容380会在某些时候被激活，装置300的环路增益会降低，直到环路增益由低增益环路(即第一环路390-1)的增益定义。节点N4可以是高阻抗节点，节点N3可以具有比节点N4更低的阻抗，并且通过包括两个环路390-1和390-2，节点N1和N2可以有利地成为相对低阻抗的节点，基本上不受寄生电容的影响。
电流镜布置300示出了具有减小的输入阻抗的电流镜布置的示例，其中，晶体管Q1、Q2和Q5被实现为NPN晶体管，而晶体管Q3、Q4和Q6被实现为PNP晶体管。就增加由本文描述的电流镜布置提供的线性操作带宽而言，这种实施方式可能是有利的。
总结图3所示的电流镜布置300的一些方面，其中，图3所示的双极晶体管的所有基极端子都称为“第一端子”，图3所示的双极型晶体管的所有集电极端子都称为“第二端子”，将图3所示的双极型晶体管的所有发射极端子称为“第三端子”，则以下内容成立。电流镜布置300包括电流镜电路，该电流镜电路包括输入晶体管Q1和输出晶体管Q2。电流镜布置300被配置为接收输入，即等于IB1+IIN的输入电流302，作为用于输入晶体管Q1的第二端子和晶体管Q3的第三端子的输入。电流IB1是晶体管Q3的恒定偏置电流，当晶体管Q5和Q3是双极型晶体管时，相对于偏置电流IB 306(应用于晶体管Q6的第二端子360和晶体管Q4的第一端子344)和晶体管Q5和Q3的发射极面积比进行设定，当晶体管Q5和Q3是双极型晶体管时，相对于晶体管Q5和Q3的发射极面积比进行设定,当晶体管Q5和Q3是MOS晶体管时，相对于晶体管Q5的纵横比与晶体管Q3的纵横比进行设定，其中MOS晶体管的长宽比定义为沟道宽度除以沟道长度。输入电流302的部分IB1被晶体管Q3有效地减去，然后基本上只有输入电流302的一部分IIN接收到输入晶体管Q1的第二端110。电流镜布置300被配置为提供电流，即输出电流108，相对于由输入晶体管Q1的第二端子110接收的输入电流部分，其镜像为因数K，即相对于输入电流IIN。例如，电流镜布置300可以产生输出电流IO＝K*IIN，其中，K表示晶体管Q2的发射极的面积与晶体管Q1的发射极的面积之比。晶体管Q1的第一端子114可以耦合到晶体管Q2的第一端子124。因为电流镜布置300的晶体管Q1是N型晶体管，所以其第三端子112可以耦合到接地电势(在本附图中标记为“Vgnd”)，而其第二端子110可以耦合到输入电流302，该输入电流可以由电流源304提供，输入电流可以耦合到电源电压(在本附图中标记为“Vs”)。因为电流镜布置300的晶体管Q2也是N型晶体管，所以其第三端子122可以耦合至接地电位，而其第二端子120可以耦合至电源电压。电流镜布置300还包括晶体管矩阵，该晶体管矩阵包括晶体管Q3-Q6。晶体管Q1的第二端子110可以耦接到晶体管Q3的第三端子332和晶体管Q5的第一端子354中的每一个。晶体管Q5的第三端子352可以耦合到晶体管Q6的第三端子362。晶体管Q6的第一端子364可以耦合到参考电压。晶体管Q6的第二端子360可以耦合到晶体管Q4的第一端子344。补偿电容器380的第一电容器电极可以经由电阻器370耦合到晶体管Q6的第二端子360和晶体管Q4的第一端子344中的每个，而补偿电容器380的第二电容器电极可以耦合到地电势。晶体管Q4的第三端子342可以耦接到晶体管Q3的第二端子330和晶体管Q1的第一端子114中的每一个，或者换句话说，晶体管Q1的第一端子114可以耦合到晶体管Q3的第二端子330和晶体管Q4的第三端子342中的每一个。晶体管Q3的第一端子334可以耦接到晶体管Q5的第三端子352和晶体管Q6的第三端子362中的每一个。因为电流镜布置300的晶体管Q5是N型晶体管，所以其第二端子350可以耦合到电源电压。因为电流镜布置300的晶体管Q4是P型晶体管，所以其第二端子340可以耦合到地电势。偏置电流源306可以耦合在地电势与晶体管Q4的第一端子344和晶体管Q6的第二端子360中的每一个之间。
尽管以上提供的描述涉及晶体管的双极实现，但是在其他实施例中，电流镜布置可以包括以MOS技术实现的以例如FET实现的晶体管。具体地，根据本公开的一些实施例，图4提供了具有减小的输入阻抗的电流镜布置400的MOS实现的电路图，其中，晶体管Q1、Q2和Q5被实现为NMOS晶体管，而晶体管Q3、Q4和Q6被实现为PMOS晶体管。电流镜布置400与电流镜布置300基本相似，除了电流镜布置300中的每个NPN晶体管(即晶体管Q1、Q2和Q5)被电流镜布置400中的NMOS晶体管所取代之外，并且电流镜布置300中的每个PNP晶体管(即，晶体管Q3、Q4和Q6)被电流镜布置400中的PMOS晶体管替代。在这种配置中，除了将双极型晶体管的“第一端子”或“基极端子”变为图4的电流镜布置400的MOS晶体管的“栅极端子”之外，参考图3提供的描述是适用的，双极晶体管的“第二端子”或“集电极端子”变为图4的电流镜布置400的MOS晶体管的“漏极端子”，双极型晶体管的“第三端子”或“发射极端子”变成图4的电流镜布置400的MOS晶体管的“源极端子”。与双极实施方式相反，对于电流镜布置400的MOS实施方式，K是指示晶体管Q2的纵横比与晶体管Q1的纵横比之比的值。指示图3中的晶体管Q1和Q2的晶体管端子的参考数字110、112、114、120、122、124可以分别用图4的电流镜布置400的晶体管Q1和Q2的参考数字410、412、414、420、422、424替换。类似地，表示图3中晶体管Q3、Q4、Q5和Q6的晶体管端子的参考数字330、332、334、340、342、344、350、352、354、360、362和364可以分别用图4的电流镜布置400的晶体管Q3-Q6的参考数字430、432、434、440、442、444、450、452、454、460、462和464代替。为了简洁起见，没有提供对图4的详细描述，因为除了上面指出的改变之外，它基本上类似于图3的描述，因此没有提供对图4的详细描述。
具有降低的输入阻抗的电流镜布置的进一步变化是可能的。特别地，尽管在上面提供了图3和图4的描述，请参阅晶体管Q1、Q2和Q5的N型实现以及晶体管Q3、Q4和Q6的P型实现，但是在其他实施例中，晶体管Q1、Q2和Q5可以实现为P型晶体管，而晶体管Q3、Q4和Q6可以实现为N型晶体管，其一些示例如图5和6所示。
图5提供了根据本公开的一些实施例的具有减小的输入阻抗的电流镜布置500的电路图。布置500可以被视为双极实现的第二示例(第一示例是图3的示例)，其中晶体管Q1、Q2和Q5被实现为PNP晶体管，而晶体管Q3、Q4和Q6被实现为NPN晶体管。电流镜布置500与电流镜布置300基本相似，除了电流镜布置300中的每个NPN晶体管(即，晶体管Q1、Q2和Q5)被电流镜布置500中的PNP晶体管代替之外，并且电流镜布置300中的每个PNP晶体管(即晶体管Q3、Q4和Q6)被电流镜布置500中的NPN晶体管代替。在这样的配置中，参考图3提供的描述适用于电流镜布置500，除了NPN和PNP晶体管被交换，并且供电和电流方向相反(即，与图3相比，图5中的电源电压Vs和接地电压Vgnd的名称颠倒了，除了电容器380的第二端子在装置500中仍耦合到地)。在图5中，诸如“第一/基极端子”、“第二/集电极端子”和“第三/发射极端子”的名称保持相同。指示图3中的晶体管Q1和Q2的晶体管端子的参考数字110、112、114、120、122、124可以分别用图5的电流镜布置500的晶体管Q1和Q2的参考数字510、512、514、520、522、524替换。类似地，指示图3中的晶体管Q3、Q4、Q5和Q6的晶体管端子的参考数字330、332、334、340、342、344、350、352、354、360、362和364指示晶体管的晶体管端子可以分别用图5的电流镜布置500的晶体管Q3-Q6的参考标号530、532、534、540、542、544、550、552、554、560、562和564代替。为了简洁起见，没有提供对图5的详细描述，因为除了上面指出的改变之外，它与图3的描述基本相似，因此不作赘述。
在又一个实施例中，电流镜布置500的PNP晶体管Q1、Q2和Q5可以用PMOS晶体管代替，而电流镜布置500的NPN晶体管Q3、Q4和Q6可以用NMOS晶体管代替，如图6的电流镜布置600所示。具体地，根据本公开的一些实施例，图6提供了具有减小的输入阻抗的电流镜布置600的CMOS实现的电路图。布置600可以被视为CMOS实现的第二示例(第一示例是图4的示例)，其中晶体管Q1、Q2和Q5被实现为PMOS晶体管，而晶体管Q3、Q4和Q6被实现为NMOS晶体管。电流镜布置600基本上类似于电流镜布置500，除了电流镜布置500中的每个NPN晶体管(即，晶体管Q3、Q4和Q6)被电流镜布置600中的NMOS晶体管所替代之外，并且电流镜布置500的每个PNP晶体管(即，晶体管Q1、Q2和Q5)被电流镜布置600中的PMOS晶体管代替。在这样的配置中，参考图5提供的描述是适用的，除了双极型晶体管的“第一端子”或“基极端子”变为电流镜布置600图6的MOS晶体管的“栅极端子”、双极晶体管的“第二端子”或“集电极端子”成为电流镜布置600图6的MOS晶体管的“漏极端子”、双极型晶体管的“第三端子”或“发射极端子”成为电流镜布置600图6的MOS晶体管的“源极端子”之外。与图5所示的双极实施方式相反，对于电流镜布置600的MOS实施方式，K是指示晶体管Q2的纵横比与晶体管Q1的纵横比之比的值。表示图5中的晶体管Q1-Q6的晶体管端子的标号510、512、514、520、522、524、530、532、534、540、542、544、550、552、554、560、562和564可以分别用用于图6的电流镜布置600的晶体管Q1-Q6的附图标记610、612、614、620、622、624、630、632、634、640、642、644、650、652、654、660、662和664代替。为了简洁起见，没有提供对图6的详细描述，因为除了上面指出的变化外，它基本上类似于图5。
具有降低的输入阻抗的电流镜布置的进一步变型是可能的。
在一个示例中，在一些实施例中，具有N型晶体管Q1、Q2和Q5的电流镜布置(例如，类似于电流镜布置300或400的电流镜布置)可以包括NPN和NMOS晶体管的组合(即，晶体管Q1、Q2和Q5中的一个或多个可以被实现为NPN晶体管，而晶体管Q1、Q2和Q5中的一个或多个可以被实现为NMOS晶体管)。作为这些实施例的补充或替代，具有P型晶体管Q3、Q4和Q6的电流镜布置(例如，类似于电流镜布置300或400的电流镜布置)可以包括PNP和PMOS晶体管的组合(即，晶体管Q3、Q4和Q6中的一个或多个可以实现为PNP晶体管，而晶体管Q3、Q4和Q6中的一个或多个可以实现为PMOS晶体管)。
类似地，在另一个示例中，在一些实施例中，具有P型晶体管Q1、Q2和Q5的电流镜布置(例如，类似于电流镜布置500或600的电流镜布置)可以包括PNP和PMOS晶体管的组合(即，晶体管Q1、Q2和Q5中的一个或多个可以实现为PNP晶体管，而晶体管Q1、Q2和Q5中的一个或多个可以实现为PMOS晶体管)。作为这些实施例的补充或替代，具有N型晶体管Q3、Q4和Q6的电流镜布置(例如，类似于电流镜布置500或600的电流镜布置)可以包括NPN和NMOS晶体管的组合(即，晶体管Q3、Q4和Q6中的一个或多个可以被实现为NPN晶体管，而晶体管Q3、Q4和Q6中的一个或多个可以被实现为NMOS晶体管。
具有降低的输入阻抗的电流镜布置的示例系统
如上所述的具有降低的输入阻抗的电流镜布置的各种实施例可以在可以使用电流镜的任何种类的系统中实现。这种电流镜布置在需要既具有高线性又具有宽信号带宽的电流镜的系统中特别有用。根据本公开的一些实施例，在图7中示出了这种系统的一个示例，其提供了实现电流镜布置712的系统700的示意图。如图7所示，系统700可以包括模数转换器(ADC)驱动器710和ADC 720。ADC驱动器710可以用于提供驱动信号以驱动ADC 720，使得ADC 720可以例如，将模拟电信号转换为数字形式以进行数据处理。具体地，ADC驱动器710可以包括电流镜布置712，其可以根据如上所述的具有降低的输入阻抗的电流镜布置的任何实施方式来实现。例如，如上所述，电流镜布置712可以被实现为电流镜布置300、400、500或600，或者被实现为这些电流镜布置的任何其他实施例。然后，ADC驱动器710可以基于由电流镜布置712生成的输出信号来生成驱动信号。在各个实施例中，ADC驱动器710产生的驱动信号可用于驱动ADC 720的单或双差分输入。
在多种实施方案中，ADC驱动器710产生的驱动信号可以实现/实现诸如缓冲、幅度缩放、单端到差分和差分到单端转换、共模偏移调整和滤波的功能。换句话说，ADC驱动器710可以在数据转换级中用作信号调节元件，并且可以是使ADC 720能够实现其期望性能的关键因素。ADC 720可以是任何类型的ADC，例如但不限于逐次逼近寄存器(SAR)转换器、流水线转换器、闪存转换器或sigma-delta转换器。
图7所示的系统700仅提供了一个非限制性示例，其中可以使用如本文所述的电流镜布置，并且与如本文所述的具有降低的输入阻抗的电流镜布置有关的各种教导适用于多种其他系统。在一些情况下，如本文所述的具有降低的输入阻抗的电流镜布置的各种实施例可以用于汽车系统、安全关键型工业应用、医疗系统、科学仪器、无线和有线通信、雷达、工业过程控制、音频和视频设备、电流检测、仪器(可以非常精确)和各种基于数字处理的系统。在其他情况下，如本文所述的具有降低的输入阻抗的电流镜布置的各种实施例可以在工业市场中使用，该工业市场包括有助于提高生产率、能量效率和可靠性的过程控制系统。在另外的场景中，可以在消费者应用中使用具有降低的输入阻抗的电流镜布置的各种实施例。
在一个例子实施方案中，本附图中的任何数量的电路可以在相关的电子设备的板上实现。该板可以是通用电路板，其可以容纳电子设备的内部电子系统的各种组件，并且还可以提供用于其他外围设备的连接器。更具体地说，该板可提供电连接，系统的其他组件可通过该电连接进行电通信。可以基于特定的配置需求、处理要求、计算机设计等，将任何合适的处理器(包括数字信号处理器、微处理器、支持芯片组等)、计算机可读非暂时性存储元件等适当地耦合至板。其他组件，例如外部存储器、附加传感器、用于音频/视频显示的控制器和外围设备，可以通过电缆作为插入卡连接到板上，也可以集成到板上。
在另一个例子实施方案中，本附图的电路可以被实现为独立模块(例如，具有被配置为执行特定应用或功能的相关组件和电路的设备)，或者被实现为电子设备的专用硬件中的插入模块。注意，与具有降低的输入阻抗的电流镜布置有关的本公开的特定实施例可以容易地部分地或整体地包括在片上系统(SOC)封装中。SOC代表将计算机或其他电子系统的组件集成到单个芯片中的IC。它可能包含数字、模拟、混合信号以及通常的射频功能：所有这些功能都可以在单个芯片基板上提供。其他实施例可以包括多芯片模块(MCM)，其中多个分离的IC位于单个电子封装内并且被配置为通过电子封装彼此紧密地相互作用。在多种其他实施方案中，可以在专用集成电路(ASIC)、现场可编程门阵列(FPGA)和其他半导体芯片中的一个或多个硅核中实现本文提出的具有降低的输入阻抗的电流镜布置的功能。
选择例子
以下段落提供了本文公开的各种实施方案的例子。
例子1提供电流镜布置，包括多个晶体管，每个晶体管具有第一端子、第二端子和第三端子。多个晶体管至少包括晶体管Q1、Q2、Q3和Q4，布置为使得所述晶体管Q1的第一端子耦合到所述晶体管Q2的第一端子，所述晶体管Q1的第二端子耦合到所述晶体管Q3的第三端子，以及所述晶体管Q1的第一端子还耦合到所述晶体管Q3的第二端子和所述晶体管Q4的第三端子。
例子2提供根据例子1的电流镜布置，其中所述晶体管Q3的第二端子耦合到所述晶体管Q4的第三端子。
例子3提供根据例子1或2的电流镜布置，其中所述晶体管Q4的第二端子耦合到地电势。
例子4提供根据前述例子中的任何一个的电流镜布置，其中所述多个晶体管还包括晶体管Q5和晶体管Q6，布置为使得所述晶体管Q3的第三端子耦合到所述晶体管Q5的第一端子，所述晶体管Q5的第三端子耦合到所述晶体管Q6的第三端子，所述晶体管Q6的第二端子耦合到所述晶体管Q4的第一端子，以及所述晶体管Q3的第一端子耦合到所述晶体管Q5的第三端子和所述晶体管Q6的第三端子。
例子5提供根据例子4的电流镜布置，其中所述晶体管Q6的第一端子耦合到参考电压。
例子6提供根据例子4或5的电流镜布置，其中所述晶体管Q6的第二端子耦合到偏置电流。
例子7提供根据例子4-6中任何一个的电流镜布置，其中晶体管Q6的第二端子耦合到补偿电容器。
例子8提供根据例子7的电流镜布置，其中还包括耦合在晶体管Q6的第二端子和补偿电容器之间的电阻器。
例子9提供根据前述例子中的任何一个的电流镜布置，其中电流镜布置被配置为接收输入电流(例如在晶体管Q1的第二端子处)，并基于输入电流产生(例如在晶体管Q2的第二端子处输出)镜像电流。
在根据前述例子中的任何一个的电流镜布置的其他例子中，晶体管Q1和Q2的第三端子可以耦合到地电势、和/或晶体管Q5的第二端子可以耦合到电源(与地面互补)。在根据前述例子中的任何一个的电流镜布置的进一步例子中，晶体管Q1、Q2和Q5的晶体管类型可以与晶体管Q3、Q4和Q6的晶体管类型互补(例如，如果晶体管Q1、Q2和Q5是N型晶体管，则晶体管Q3、Q4和Q6是P型晶体管，反之亦然)。
例子10提供电流镜布置，包括电流镜电路，该电流镜电路包括输入晶体管Q1和输出晶体管Q2，并且还包括耦合在输入晶体管Q1的第一端子和输入晶体管Q1的第二端子之间的包括多个晶体管的晶体管矩阵。
例子11提供根据例子10的电流镜布置，其中所述晶体管矩阵包括晶体管Q3，以及所述晶体管Q3和所述输入晶体管Q1耦合成环路，该环路包括输入晶体管Q1的第一端子、晶体管Q3的第二端子、晶体管Q3的第三端子和输入晶体管Q1的第二端子。
在另一例子中，晶体管矩阵还可包括晶体管Q4，使得晶体管Q4的第三端子被包括在例子11的环路中。在这种环路中，晶体管Q4可以像电阻负载一样工作，其电阻可以等于1/gm(Q4)。
例子12提供根据例子11的电流镜布置，其中所述环路是第一环路，所述晶体管矩阵还包括晶体管Q4、Q5和Q6，并且晶体管Q4、Q5和Q6与输入晶体管Q1在第二环路中耦合，所述第二环路包括输入晶体管Q1的第一端子、晶体管Q4的第三端子、晶体管Q6的第二端子、晶体管Q6的第三端子、晶体管Q5的第三端子、晶体管Q5的第一端子和输入晶体管Q1的第二端子。
例子13提供根据例子12的电流镜布置，其中所述输入晶体管Q1被配置成由所述晶体管Q3的第二端子处的第一环路的信号和所述晶体管Q4的第三端子处的第二环路的信号的组合来驱动(即，这种信号组合被施加到输入晶体管Q1的第一端子)。
例子14提供根据例子12或13的电流镜布置，其中所述第二环路的增益高于所述第一环路的增益。
例子15提供根据例子12-14中任何一个的电流镜布置，其中在所述输入电流的较低频率下，所述电流镜布置的增益主要由所述第二环路的增益决定，而在所述输入电流的较高频率下，所述电流镜布置的增益主要由所述第一环路的增益决定。
例子16提供根据例子12-15中任何一个的电流镜布置，还包括耦合到第二环路(例如耦合到晶体管Q6的第二端子)的补偿电容器。
例子17提供根据例子12-16中任何一个的电流镜布置，还包括耦合到第二环路(例如耦合到晶体管Q6的第二端子)的偏置电流源。
例子18提供根据前述例子中的任何一个的电流镜布置，其中所述晶体管Q3、Q4和Q6中的每一个是两种类型的晶体管中的第一类型的晶体管,所述晶体管Q1、Q2和Q5中的每一个是两种类型的晶体管中的第二类型的晶体管，并且两种类型的晶体管是N型晶体管(例如NMOS或NPN晶体管)和P型晶体管(例如PMOS或PNP晶体管)。
例如，在一些实施方案中，晶体管Q3、Q4和Q6可以是诸如PMOS和/或PNP晶体管的P型晶体管，而晶体管Q1、Q2和Q5可以是诸如NMOS和/或NPN晶体管的N型晶体管。在其他实施方案中，晶体管Q3、Q4和Q6可以是N型晶体管，例如NMOS和/或NPN晶体管，而晶体管Q1、Q2和Q5可以是P型晶体管，例如PMOS和/或PNP晶体管。
在根据例子10-18中任一个的电流镜布置的各种其他例子中，根据例子10-18中任一个的电流镜布置的晶体管Q1-Q6可以按照针对例子1-9中的任何一个的电流镜布置所指定的布置。
例子19提供电流镜布置，包括具有输入晶体管(Q1)和输出晶体管(Q2)的电流镜电路，该电流镜电路配置为接收输入电流并基于输入电流生成输出电流。电流镜布置还包括：多个其他晶体管，其中所述多个其他晶体管的第一子集被耦合以形成从所述输入晶体管的第一端子到所述输入晶体管的第二端子的第一反馈路径，以及所述多个其他晶体管的第二子集被耦合以形成从所述输入晶体管的第一端子到所述输入晶体管的第二端子的第二反馈路径，所述第二反馈路径不同于所述第一反馈路径(例如，由于其他晶体管的第二子集(包括至少一个不包含在第一子集中的晶体管)而有所不同，或者其他晶体管的第一子集包括第二子集中未包括的至少一个晶体管)。
例子20提供根据例子19的电流镜布置，其中由所述输入晶体管和所述第二反馈路径形成的环路的增益高于由所述输入晶体管和所述第一反馈路径形成的环路的增益。
例子21提供根据例子19或20的电流镜布置，其中在所述输入电流的较低频率下，所述电流镜布置的环路增益主要由所述输入晶体管和所述第二反馈路径形成的环路的增益决定，而在所述输入电流的较高频率下，所述电流镜布置的环路增益主要由所述输入晶体管和所述第一反馈路径形成的环路的增益决定。
例子22提供根据例子19-21中任何一个的电流镜布置，还包括补偿电容器，该补偿电容器耦合到由所述输入晶体管和所述第二反馈路径形成的环路(例如，耦合到晶体管Q6的第二端子)。
例子23提供根据例子19-22中任何一个的电流镜布置，还包括偏置电流源，该偏置电流源耦合到由所述输入晶体管和所述第二反馈路径形成的环路(例如，耦合到晶体管Q6的第二端子)。
在根据例子19-23中的任何一个的电流镜布置的各种另外的例子中，可以如针对根据例子1-18中的任何一个的电流镜布置所指定的那样布置晶体管。
例子24提供电流镜布置，包括配置为接收输入电流的输入晶体管Q1，配置为基于输入电流输出镜像电流的输出晶体管Q2，其中基于镜像电流生成驱动信号；以及包括多个晶体管的晶体管矩阵，形成第一信号环路和第二信号环路，第一信号环路和第二信号环路中的每个包括输入晶体管Q1的第一端子和第二端子。
例子25提供根据例子24的电流镜布置，其中电流镜布置还包括耦合到第二环路的偏置电流源，并且所述第二环路的增益高于所述第一环路的增益。
在各种其他例子中，根据例子24-25中的任何一个的电流镜布置可以是根据例子1-23中的任何一个的电流镜布置。
例子26提供电子设备，包括配置为执行模数转换的ADC；进一步包括ADC驱动器，该ADC驱动器被配置为向ADC提供驱动信号以使ADC能够执行模数转换，该ADC驱动器包括根据前述例子中任一项的电流镜布置。
例子27提供根据例子24的电子设备，其中该电子设备是或包含在自动测试设备、测试设备、军用雷达/LIDAR、民用雷达/LIDAR、汽车雷达/LIDAR、工业雷达/LIDAR、蜂窝基站、高速有线或无线通信收发器或高速数字控制系统中。
在其他实施方案中，除了被包括在ADC驱动器中之外，根据前述示例中的任何一个的电流镜布置可以被结合在电子设备的其他种类的组件中。可以结合根据前述示例中的任何一个的电流镜布置的其他组件的示例包括放大器、混频器和滤波器，例如高速放大器、高速混频器和高速滤波器。反过来，这样的组件可以包括在诸如自动测试设备、测试设备、军用雷达/LIDAR、民用雷达/LIDAR、汽车雷达/LIDAR、工业雷达/LIDAR、蜂窝基站、高速有线或无线通信收发器之类的设备、或高速数字控制系统中。

Claims (18)

1.电流镜布置，包括:
电流镜电路，包括输入晶体管Q1和输出晶体管Q2，所述电流镜电路被配置为接收输入电流并基于所述输入电流产生输出电流；和
多个其他晶体管，至少包括晶体管Q3、Q4、Q5和Q6，
其中：
所述晶体管Q1至Q6中的每一个晶体管具有第一端子、第二端子和第三端子，
所述晶体管Q1的第一端子耦合到所述晶体管Q2的第一端子，
所述晶体管Q1的第二端子耦合到所述晶体管Q3的第三端子，
所述晶体管Q1的第一端子还分别耦合到所述晶体管Q3的第二端子和所述晶体管Q4的第三端子，
所述晶体管Q3的第三端子耦合到所述晶体管Q5的第一端子，
所述晶体管Q5的第三端子耦合到所述晶体管Q6的第三端子，
所述晶体管Q6的第二端子耦合到所述晶体管Q4的第一端子，
所述晶体管Q3的第一端子分别耦合到所述晶体管Q5的第三端子和所述晶体管Q6的第三端子，
其中，第一反馈路径包括所述输入晶体管的第一端子、晶体管Q3和所述输入晶体管的第二端子，以及
第二反馈路径包括所述输入晶体管的第一端子、所述晶体管Q5、所述晶体管Q6、所述晶体管Q4和所述输入晶体管的第二端子。
2.根据权利要求1所述的电流镜布置，其中由所述输入晶体管和所述第二反馈路径形成的环路的增益高于由所述输入晶体管和所述第一反馈路径形成的环路的增益。
3.根据权利要求1所述的电流镜布置，其中，在所述输入电流的较低频率下，所述电流镜布置的环路增益主要由所述输入晶体管和所述第二反馈路径形成的环路的增益决定，而在所述输入电流的较高频率下，所述电流镜布置的环路增益主要由所述输入晶体管和所述第一反馈路径形成的环路的增益决定。
4.根据权利要求1-3中任一项所述的电流镜布置，还包括补偿电容器，该补偿电容器耦合到由所述输入晶体管和所述第二反馈路径形成的环路。
5.根据权利要求1-3中任一项所述的电流镜布置，还包括偏置电流源，该偏置电流源耦合到由所述输入晶体管和所述第二反馈路径形成的环路。
6.电流镜布置，包括:
多个晶体管，每个晶体管具有第一端子、第二端子和第三端子，所述多个晶体管至少包括晶体管Q1、Q2、Q3和Q4，布置为使得：
所述晶体管Q1的第一端子耦合到所述晶体管Q2的第一端子，
所述晶体管Q1的第二端子耦合到所述晶体管Q3的第三端子，和
所述晶体管Q1的第一端子还分别耦合到所述晶体管Q3的第二端子和所述晶体管Q4的第三端子，
所述多个晶体管还包括晶体管Q5和晶体管Q6，布置为使得：
所述晶体管Q3的第三端子耦合到所述晶体管Q5的第一端子，
所述晶体管Q5的第三端子耦合到所述晶体管Q6的第三端子，
所述晶体管Q6的第二端子耦合到所述晶体管Q4的第一端子，和
所述晶体管Q3的第一端子分别耦合到所述晶体管Q5的第三端子和所述晶体管Q6的第三端子。
7.根据权利要求6所述的电流镜布置，其中所述晶体管Q3的第二端子耦合到所述晶体管Q4的第三端子。
8.根据权利要求6所述的电流镜布置，其中所述晶体管Q4的第二端子耦合到地电位。
9.根据权利要求6-8中任一项所述的电流镜布置，其中所述电流镜布置被包括在用于ADC的驱动器中。
10.根据权利要求6所述的电流镜布置，其中所述晶体管Q6的第一端子耦合到参考电压。
11.根据权利要求6所述的电流镜布置，其中所述晶体管Q6的第二端子耦合到偏置电流。
12.电流镜布置，包括:
电流镜电路，包括输入晶体管Q1和输出晶体管Q2，所述电流镜电路被配置为利用输入晶体管Q1接收输入电流并利用输出晶体管Q2基于所述输入电流产生输出电流；和
晶体管矩阵，包括多个晶体管，耦合在所述输入晶体管Q1的第一端子和所述输入晶体管Q1的第二端子之间，
其中：
所述晶体管矩阵包括晶体管Q3，以及
所述晶体管Q3和所述输入晶体管Q1以第一环路耦合，该第一环路包括输入晶体管Q1的第一端子、晶体管Q3的第二端子、晶体管Q3的第三端子和输入晶体管Q1的第二端子，
所述晶体管矩阵还包括晶体管Q4、Q5和Q6，以及
晶体管Q4、Q5和Q6与输入晶体管Q1以第二环路耦合，所述第二环路包括输入晶体管Q1的第一端子、晶体管Q4的第三端子、晶体管Q6的第二端子、晶体管Q6的第三端子、晶体管Q5的第三端子、晶体管Q5的第一端子和输入晶体管Q1的第二端子。
13.根据权利要求12所述的电流镜布置，其中所述输入晶体管Q1被配置成由所述晶体管Q3的第二端子处的第一环路的信号和所述晶体管Q4的第三端子处的第二环路的信号的组合来驱动。
14.根据权利要求12所述的电流镜布置，其中所述第二环路的增益高于所述第一环路的增益。
15.根据权利要求12-14中任一项所述的电流镜布置，其中，在所述输入电流的较低频率下，所述电流镜布置的增益主要由所述第二环路的增益决定，而在所述输入电流的较高频率下，所述电流镜布置的增益主要由所述第一环路的增益决定。
16.根据权利要求12-14中任一项所述的电流镜布置，还包括耦合到所述第二环路的电容器。
17.根据权利要求12-14中任一项所述的电流镜布置，还包括耦合到所述第二环路的偏置电流源。
18.根据权利要求12-14中任一项所述的电流镜布置，其中:
所述晶体管Q3、Q4和Q6中的每一个是两种类型的晶体管中的第一类型的晶体管，
所述晶体管Q1、Q2和Q5中的每一个是所述两种类型的晶体管中的第二类型的晶体管，以及
所述两种类型的晶体管是N型晶体管和P型晶体管。
CN202110107181.8A 2020-01-28 2021-01-27 电流镜布置 Active CN113253791B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310680973.3A CN116540833A (zh) 2020-01-28 2021-01-27 电流镜布置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/774,283 US11106233B1 (en) 2020-01-28 2020-01-28 Current mirror arrangements with reduced input impedance
US16/774,283 2020-01-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310680973.3A Division CN116540833A (zh) 2020-01-28 2021-01-27 电流镜布置

Publications (2)

Publication Number Publication Date
CN113253791A CN113253791A (zh) 2021-08-13
CN113253791B true CN113253791B (zh) 2023-06-09

Family

ID=74186526

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202310680973.3A Pending CN116540833A (zh) 2020-01-28 2021-01-27 电流镜布置
CN202110107181.8A Active CN113253791B (zh) 2020-01-28 2021-01-27 电流镜布置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202310680973.3A Pending CN116540833A (zh) 2020-01-28 2021-01-27 电流镜布置

Country Status (4)

Country Link
US (1) US11106233B1 (zh)
EP (1) EP3859486B1 (zh)
CN (2) CN116540833A (zh)
TW (1) TWI753758B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116131777B (zh) * 2023-04-04 2023-08-04 安徽矽磊电子科技有限公司 一种高动态范围的可变增益放大器电路

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1042763B (it) * 1975-09-23 1980-01-30 Ates Componenti Elettron Circuita specchio di correnti compensato in temperatura
US4203012A (en) 1977-07-14 1980-05-13 Boxall Frank S Hybrid circuit using current mirror circuits
GB2236444A (en) 1989-09-27 1991-04-03 Motorola Inc Current mirror
JPH0535351A (ja) * 1991-07-31 1993-02-12 Nec Yamagata Ltd 定電流回路
US5351012A (en) 1993-04-02 1994-09-27 Elantec, Inc. Low input resistance current-mode feedback operational amplifier input stage
AUPM457794A0 (en) * 1994-03-21 1994-04-14 Gerard Industries Pty Ltd High impedance power supply
US5515010A (en) 1994-09-26 1996-05-07 Texas Instruments Incorporated Dual voltage level shifted, cascoded current mirror
US6172556B1 (en) * 1999-03-04 2001-01-09 Intersil Corporation, Inc. Feedback-controlled low voltage current sink/source
US6538513B2 (en) * 2000-12-22 2003-03-25 Intersil Americas Inc. Common mode output current control circuit and method
US6492871B2 (en) 2000-12-29 2002-12-10 Silicon Integrated Systems Corp. Current feedback operational amplifier
US7342463B2 (en) * 2005-11-15 2008-03-11 Analog Devices, Inc. Timer circuits and method
US7463014B2 (en) 2006-02-27 2008-12-09 Avago Technologies General Ip (Singapore) Pte. Ltd. High impedance current mirror with feedback
US7332965B2 (en) * 2006-04-19 2008-02-19 Texas Instruments Incorporated Gate leakage insensitive current mirror circuit
US7724092B2 (en) * 2007-10-03 2010-05-25 Qualcomm, Incorporated Dual-path current amplifier
US8159206B2 (en) * 2008-06-10 2012-04-17 Analog Devices, Inc. Voltage reference circuit based on 3-transistor bandgap cell
US7948319B2 (en) * 2009-04-29 2011-05-24 Texas Instruments Incorporated Current-mirroring systems and methods
WO2011004512A1 (ja) * 2009-07-08 2011-01-13 パナソニック株式会社 フィルタ回路及びこれを備えた光ディスク装置
US8587274B2 (en) * 2009-09-17 2013-11-19 Linear Technology Corporation Feedback control of a DC/DC power converter
US9081404B2 (en) * 2012-04-13 2015-07-14 Infineon Technologies Austria Ag Voltage regulator having input stage and current mirror
US9122290B2 (en) * 2013-03-15 2015-09-01 Intel Deutschland Gmbh Bandgap reference circuit
CN106774614B (zh) * 2016-12-05 2017-11-14 电子科技大学 一种运用超级跨导结构的低压差线性稳压器
US11237585B2 (en) * 2017-10-27 2022-02-01 Marvel Asia Pte, Ltd. Self-biased current trimmer with digital scaling input
US10845839B1 (en) * 2019-09-13 2020-11-24 Analog Devices, Inc. Current mirror arrangements with double-base current circulators

Also Published As

Publication number Publication date
TWI753758B (zh) 2022-01-21
TW202136949A (zh) 2021-10-01
CN113253791A (zh) 2021-08-13
EP3859486B1 (en) 2023-12-13
EP3859486A1 (en) 2021-08-04
CN116540833A (zh) 2023-08-04
US11106233B1 (en) 2021-08-31

Similar Documents

Publication Publication Date Title
CN112506264B (zh) 具有双基电流循环器的电流镜布置
EP3905518A1 (en) Current mirror arrangements with semi-cascoding
JPH08250941A (ja) 低歪差動増幅回路
CN113253791B (zh) 电流镜布置
US11437963B2 (en) Amplifiers for RF ADCS
US11496103B2 (en) Transconductance circuits with degeneration transistors
US10895887B1 (en) Current mirror arrangements with reduced sensitivity to buffer offsets
US11188112B2 (en) Current mirror arrangements with adjustable offset buffers
US8054131B2 (en) Transconductor circuit
US9306499B2 (en) Traveling wave mixer, sampler, and synthetic sampler
US11088665B2 (en) Linear broadband transconductance amplifier
CN112825003B (zh) 放大装置以及电压电流转换装置
CN116260461A (zh) 一种输入缓冲装置、电子器件和电路板组件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant