CN113448375B - 具有调整的偏移缓冲器的电流镜布置 - Google Patents

具有调整的偏移缓冲器的电流镜布置 Download PDF

Info

Publication number
CN113448375B
CN113448375B CN202110323165.2A CN202110323165A CN113448375B CN 113448375 B CN113448375 B CN 113448375B CN 202110323165 A CN202110323165 A CN 202110323165A CN 113448375 B CN113448375 B CN 113448375B
Authority
CN
China
Prior art keywords
transistor
terminal
current
buffer
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110323165.2A
Other languages
English (en)
Other versions
CN113448375A (zh
Inventor
D·阿克辛
O·弗罗迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN113448375A publication Critical patent/CN113448375A/zh
Application granted granted Critical
Publication of CN113448375B publication Critical patent/CN113448375B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3069—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output
    • H03F3/3076—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output with symmetrical driving of the end stage
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/265—Current mirrors using bipolar transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3066—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the collectors of complementary power transistors being connected to the output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3069—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45273—Mirror types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45484—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit
    • H03F3/45596—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit by offset reduction
    • H03F3/456—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit by offset reduction by using a feedback circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
    • H03F2203/30006—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor the push and the pull stages of the SEPP amplifier are both current mirrors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)
  • Optical Elements Other Than Lenses (AREA)

Abstract

本公开涉及具有调整的偏移缓冲器的电流镜布置。示例电流镜布置包括电流镜电路，被配置为在输入晶体管Q1处接收输入电流信号并在输出晶体管Q2处输出镜像信号。该布置还包括缓冲放大器电路，其输入耦合到Q1而输出耦合到Q2。可以通过包括用于输入或输出侧偏移调整的电路来调整缓冲放大器电路的偏移，或者通过将缓冲放大器电路实现为菱形级，并为菱形级的每个晶体管分别控制电流源，来调整缓冲放大器电路的偏移。在电流镜布置中提供可调整的偏移缓冲器可以有利地允许受益于在电流镜的反馈回路之外使用缓冲器，同时能够减少由于电流镜电路的主侧和从侧之间的不匹配而引起的缓冲器偏移。

Description

具有调整的偏移缓冲器的电流镜布置
技术领域
本公开总体上涉及电子设备，并且更具体地，涉及电流镜电路。
背景技术
电流镜是为一般电路设计所必需的为数不多的组成部分之一。特别地，宽带线性电流镜是开环宽带线性放大器的主要基础模块之一，广泛用于通信、军事、汽车和工业等市场。
设计电流镜可以在宽工作带宽内以线性方式将其输入电流以恒定的电流增益镜像到其输出，并且存在不断增加的基本输入信号频率，这并非易事。在给定的工作频率下，电流镜的线性度和信号带宽最终为放大器或使用电流镜的任何其他电路的动态范围设置上限。传统上，线性度需要权衡带宽和功率。因此，拥有既具有高线性度又具有宽信号带宽的电流镜将在给定市场的差异化产品中提供明显的竞争优势。
附图说明
为了提供对本公开及其特征和优点的更完整的理解，结合附图参考以下描述，其中，相同的附图标记表示相同的部分，其中：
图1提供了具有电流增益K的常规电流镜的NPN实现的电路图；
图2提供了图1的电流镜的NPN实施方式的电路图，另外示出了高工作频率的相关寄生元件；
图3提供了在反馈路径中具有缓冲器的常规电流镜的NPN实现的电路图；
图4提供了常规电流镜的NPN实现的电路图，该电流镜在晶体管Q1和Q2的基极端之间具有缓冲器；
图5提供了根据本公开的一些实施例的具有带有菱形级的可调整的偏移缓冲器的电流镜布置的双极实施方式的电路图；
图6提供了根据本公开的一些实施例的实现电流镜布置的差分电流镜布置的电路图，该电流镜布置在每个差分部分中具有图5的可调整的偏移缓冲器；
图7提供了根据本公开的一些实施例的用于为图5和/或图6的电流镜布置提供控制信号的放大器装置的电路图；
图8提供了根据本公开的一些实施例的，具有带有输入侧偏移调节的可调整的偏移缓冲器的差分电流镜布置的NPN实施方式的电路图；
图9提供了根据本公开的一些实施例的，具有带有输入侧偏移调整的可调整的偏移缓冲器的差分电流镜布置的PNP实现的电路图；
图10提供了根据本公开的一些实施例的，具有可调整的偏移缓冲器的差分电流镜布置的NPN实施方式的电路图，该可调偏置缓冲器具有输出侧偏置调节。
图11提供了根据本公开的一些实施例的具有可调整的偏移缓冲器的差分电流镜布置的PNP实现的电路图，该可调整的偏移缓冲器具有输出侧偏移调节；
图12提供了根据本公开的一些实施例的实现具有可调整的偏移缓冲器的电流镜布置的系统的示意图。
具体实施方式
综述
本公开的系统、方法和设备每个都具有几个创新方面，没有任何一个单独地负责本文公开的所有期望的属性。在下面的描述和附图中阐述了本说明书中描述的主题的一种或多种实施方式的细节。
一方面，公开了具有调整的偏移缓冲器的电流镜布置。示例装置包括电流镜电路，该电流镜电路被配置为在输入端接收输入信号(例如，输入电流信号)，并在输出端输出镜像信号(例如，镜像电流信号)。电流镜电路包括输入晶体管Q1和输出晶体管Q2。该装置还包括缓冲放大器电路(或者简称为“缓冲器”，也称为单位增益放大器、缓冲放大器、电压跟随器或隔离放大器)，其具有耦合到输入晶体管Q1的输入和耦合到输出晶体管Q2的输出。可以通过包括用于输入或输出侧偏移调整的电路来调整缓冲放大器电路的偏移，或者通过将缓冲放大器电路实现为菱形级来对菱形级中的每个晶体管进行单独控制的电流源，从而可以调整缓冲放大器电路的偏移(通常定义为缓冲放大器电路的输入和输出电压之间的差(反之亦然))。在电流镜布置中提供可调整的偏移缓冲器可以有利地允许受益于在电流镜的反馈回路之外使用缓冲器(这可能有助于解决与电流镜的反馈环路中包含的缓冲区相关的稳定性问题，并提供带宽和线性度的改善)，同时能够减少、最小化或消除由于电流镜电路的主侧和从侧之间的不匹配而引起的缓冲器偏移(否则可能会大大降低线性度)。通常，电流镜的“主侧”可以指接收输入信号的电流镜电路的分支，电流镜的“从侧”可以指提供输出信号的电流镜电路的分支。因此，如本文所述，通过在电流镜布置中包括可调整的偏移缓冲器，可以实现改进的稳定性缓冲器的优点，同时减少或消除了可能由缓冲器引入的缓冲器偏移的负面影响。
具有调整的偏移缓冲器的电流镜布置的特定设计可以以许多不同的方式实现，所有这些方式都在本公开的范围内。在根据本公开的各种实施例的设计变型的一个示例中，可以针对具有可调整的偏移缓冲器的电流镜布置的每个晶体管分别做出选择以采用双极晶体管(例如，各种晶体管可以是NPN或PNP晶体管)，场效应晶体管(FET)，例如金属氧化物半导体(MOS)技术晶体管(例如，各种晶体管可以是N型MOS(NMOS)或P型MOS(PMOS)晶体管)，或一个或多个FET和一个或多个双极晶体管的组合。鉴于此，在以下描述中，参考晶体管的第一、第二和第三端子来描述晶体管。如果晶体管是双极晶体管，则晶体管的“第一端子”用于指基极端子；如果晶体管是FET，则晶体管的“第一端子”用于指栅极端子；如果晶体管是双极晶体管，则晶体管的“第二端子”用于指集电极端子，而如果晶体管是FET，则晶体管的“第二端子”用于指漏极端子；如果晶体管是双极型晶体管，则晶体管的“第三端子”是指发射极端，如果是晶体管是FET，则晶体管的“第三端子”是指源极。无论给定技术的晶体管是N型晶体管(例如，如果晶体管是双极型晶体管，则为NPN晶体管；如果晶体管是FET，则为NMOS晶体管)还是P型晶体管(例如，如果晶体管是双极型晶体管，则为PNP晶体管；如果晶体管是FET，则为PMOS晶体管)，这些术语都保持不变。
在另一示例中，在各种实施例中，可以针对具有可调整的偏移缓冲器的电流镜布置的每个晶体管分别做出选择，将哪些晶体管实现为N型晶体管(例如，用于实现为FET的晶体管的NMOS晶体管，或用于实现为双极型晶体管的晶体管的NPN晶体管)，以及将哪些晶体管实现为P型晶体管(例如，用于实现为FET的晶体管的PMOS晶体管，或用于实现为双极型晶体管的晶体管的PNP晶体管)。在其他示例中，在各种实施例中，可以选择采用哪种类型的晶体管架构。例如，如本文所述的具有调整的偏移缓冲器的电流镜布置的被实施为FET的任何晶体管可以是平面晶体管或非平面晶体管，例如FinFET、纳米线晶体管或纳米带晶体管。具有调整的偏移缓冲器的电流镜布置的一些示例实现在图5-11中示出。然而，与本文提供的描述一致的，具有可调整的偏移缓冲器的电流镜布置的任何实施方式都在本公开的范围内。
在一些实施方案中，具有调整的偏移缓冲器的电流镜布置可以被实现为单端电流镜布置。在其他实施例中，电流镜布置可以被实现为差分电流镜布置，这意味着示例电流镜布置可以包括在本文中被称为“第一部分”和“第二部分”的部分，并且每个部分可包括如本文所述的电流镜电路和可调整的偏移缓冲器。每个部分的电流镜电路可以被配置为在输入处接收相应的(即，不同的)输入信号(例如，电流)，并在输出端提供相应的输出信号(例如，电流)。每个部分的电流镜电路可以包括输入晶体管Q1和输出晶体管Q2，每个输入晶体管Q1和输出晶体管Q2包括第一、第二和第三端子。在每个部分中，Q1的第二端子耦合到该部分的电流镜电路的输入(即，耦合到该部分的输入信号)，并且还耦合到它自己的第一端子(即，耦合到Q1的第一端子)，并且Q2的第二端子耦合到该部分的电流镜电路的输出(即，耦合到该部分的输出信号)。每个部分可以进一步包括可调整的偏移缓冲器，其具有耦合到该部分的输入晶体管Q1的输入和耦合到该部分的输出晶体管Q2的输出。在一些实施例中，第一部分可以接收第一输入电流IINP形式的输入信号，该第一输入电流IINP基于用于电流镜布置的偏置电流IBCMA和信号电流IIN之和(例如，IINP＝IBCMA+IIN)，而第二部分可以接收第二输入电流IINM形式的输入信号，该输入信号基于偏置电流IBCMA和信号电流IIN之间的差(例如，IINM＝IBCMA-IIN)。在这样的实施例中，第一部分的输出电流可以是IOP＝K*IINP，而第二部分的输出电流可以是IOM＝K*IINM。因此，对于差分电流镜布置的每个部分，输出信号与输入信号的比率可以基本上等于K，其中K是电流增益，该电流增益可以是大于0的任何正数，该值可以但不一定是整数。对于双极实施例实施例，K的值可以指示(例如，等于或基于)输出晶体管Q2的发射极的面积与输入晶体管Q1的发射极的面积之比。对于FET实现实施例，K的值可以指示输出晶体管Q2的纵横比与输入晶体管Q1的纵横比的比，其中FET晶体管的纵横比可以定义为该晶体管的沟道宽度除以其沟道长度。在K大于0但小于1的实施例中，乘以K倍意味着衰减输入信号以生成输出信号。在K大于1的实施例中，乘以K倍意味着增加或增加输入信号以生成输出信号。
如本领域技术人员将认识到的，如本文所述，本公开的方面，特别是在具有调整的偏移缓冲器的电流镜布置的特定方面中，可以以各种方式来体现，例如，作为方法或系统。以下详细描述给出了特定某些实施例的各种描述。但是，本文所述的创新可以以多种不同的方式体现，例如，如权利要求书或选择的示例所定义和涵盖的那样。举例来说，虽然本文中针对双极(例如，NPN或PNP实施方式)或场效应(例如，NMOS或PMOS实施方式)晶体管提供了一些描述，但是本文所述的电流镜布置的其他实施方式可以包括双极晶体管和FET的任意组合。
在下面的描述中，参考附图，其中相似的附图标记可以指示相同或功能相似的元件。将理解的是，附图中示出的元件不必按比例绘制。此外，将理解的是，某些实施例可以包括比附图中示出的元件更多的元件和/或附图中示出的元件的子集。此外，一些实施例可以结合来自两个或更多个附图的特征的任何合适的组合。
利用本文提供的众多示例，可以根据两个、三个、四个或更多个电子组件来描述交互。但是，这样做只是出于清楚和示例的目的。应当理解，可以以任何合适的方式来合并本文描述的设备和系统。沿着类似的设计替代方案，可以以各种可能的配置来组合本发明的任何示出的组件、模块和元件，所有这些显然都在本公开的广泛范围内。在某些情况下，仅参考有限数量的电气元件来描述一组给定流程的一个或多个功能可能会更容易。应当理解，本附图及其教导的电路易于扩展，并且可以容纳大量组件，以及更复杂或更复杂的布置和配置。因此，所提供的示例不应限制范围或抑制可能潜在地应用于无数其他架构的电子电路的广泛教导。
该描述可以使用短语“在一个实施例中”或“在实施例中”，其可以分别指代相同或不同实施例中的一个或多个。除非另有说明，否则使用序数形容词“第一”、“第二”和“第三”等来描述一个共同的对象，仅表示正在引用相同对象的不同实例，而无意于暗示这样描述的对象必须在时间、空间、等级或任何其他方式上以给定的顺序进行。使用本领域技术人员通常用来向本领域其他技术人员传达其工作实质的术语来描述说明性实施例的各个方面。例如，术语“连接”是指所连接的物体之间的直接电连接，而没有任何中间设备/组件，而术语“耦合”是指要么是所连接事物之间的直接电连接，要么是通过一个或多个无源或有源中间设备/组件的间接连接。在另一示例中，术语“电路”是指一个或多个无源和/或有源组件，其被布置为彼此协作以提供期望的功能。如果使用的话，基于此处所述或本领域已知的特定值的上下文，术语“基本上”、“大约”、“大概”等可以用来通常指在目标值的+/-20％以内，例如在目标值的+/-10％以内。为了本公开的目的，短语“A和/或B”或符号“A/B”表示(A)、(B)或(A和B)。为了本公开的目的，短语“A、B和/或C”是指(A)、(B)、(C)、(A和B)、(A和C)、(B和C)、或(A、B和C)。当参考测量范围使用时，术语“在...之间”包括测量范围的末端。如本文所用，符号“A/B/C”是指(A、B和/或C)。
电流镜的基础
为了描述本文提出的具有调整的偏移缓冲器的电流镜布置，首先了解在镜像电流时可能会起作用的现象可能会很有用。可以将以下基础信息视为可以适当地解释本公开的基础。提供这些信息仅出于解释的目的，因此，不应以任何方式解释为限制本公开及其潜在应用的广泛范围。
图1提供了具有电流增益为K的电流镜100的简单的单端NPN双极晶体管实现的电路图，如本领域中已知的。如图1所示，电流镜100可以包括第一晶体管Q1(可以称为“输入晶体管”)和第二晶体管Q2(可以称为“输出晶体管”)。输入电流源104可以提供输入电流102(IIN)(即，要在电流镜100的输出处镜射的电流以生成输出电流108)。电流镜100可以首先通过将晶体管Q1置于反馈中以迫使晶体管Q1的集电极端子110(或者简称为“收集器”110)上的电流等于输入电流102，在节点106(节点N1)上产生控制电压(电压VN1)。如图1所示，晶体管Q1的发射极端子112(或简称为“发射极”112)可接地，晶体管Q1的基极端子114(或简称为“基极”114)可以耦合到晶体管Q2的基极124。可以利用携带输入电流信息的电压VN1来驱动输出晶体管Q2的基极124，以产生输出电流108。图1还指示了晶体管Q2的集电极120和晶体管Q2的发射极122，其中发射极122可以接地，并且输出电流108是集电极120处的电流，如图1所示。当晶体管Q2的发射极面积是晶体管Q1的发射极面积的K倍时，输出电流108(IO)可能等于K·IIN。
双极晶体管集电极电流的简化模型由下式给出：
Figure BDA0002993574880000071
其中IC、A、IS、VBE和Vt分别是集电极电流、发射极面积、单位面积饱和电流、基极-发射极电压和热电压。尽管集电极电流(IC)与基极-发射极电压(VBE)之间的关系(即等效的输入电流IIN和VN1)之间是很强的非线性关系，但输入-输出电流的镜像关系是线性的，即IO＝K·IIN。
上面给出的基本分析在理解电流镜在高工作频率下的性能下降时有许多缺点。图2提供了电流镜200的NPN实施方式的电路图。电流镜200与图1的电流镜电路100基本相同，除了它另外示出了用于高工作频率的相关寄生元件。换句话说，图2示出了可能降低电路100的带宽和线性度的重要寄生器件。应当理解，在附图中示出并且在本文中讨论的寄生组件是指并非故意在电路中制造的组件，而是指电路图可能表示的偶然影响或行为的电路图表示。
图2中具有在图1中示出的附图标记的元件旨在示出与关于图1所描述的元件相同或相似的元件，因此，为了简洁起见，不再重复对其的描述。这适用于本公开的其他附图-参考一个附图描述的具有附图标记的元件可以与另一附图中所示的具有相同附图标记的元件相同或相似，因此为一个图形提供的描述适用于另一图形，而不必重复。
电流镜200可能受到寄生电容216、寄生电容218、寄生电容220、寄生电容228和电阻224中的一个或多个的影响(可用于将电流镜的输出电流转换为电压)，它们中的每一个如图2所示地耦合。
寄生电容216可以表示与节点106相关联的所有路由寄生电容、104输入电流源负载节点106的寄生电容、以及晶体管Q1和Q2的集电极-衬底电容和非本征基极寄生电容。注意，基于现代SOI工艺的双极型晶体管集电极-衬底电容器相对较小，可以看作是线性的。寄生电容218可以代表晶体管Q1的本征基极-发射极正向偏置电容。寄生电容220可以代表晶体管Q2的本征基极-发射极正向偏置电容(如果晶体管Q2的发射极面积比晶体管Q1的发射极面积大K倍，并且可能比寄生电容218大K倍)。寄生电容228可以代表晶体管Q2的本征基极-集电极结寄生电容。电阻224可以代表电流镜100/200的输出电阻(RO)。
本公开的发明人认识到，从对图2中的电路的分析可以看出，对于双极晶体管实施方式，可以识别出三种降低电流镜的带宽和/或线性度的不同机制。一种是由于寄生电容器引起的带宽降低。另一个是由于本征基极-集电极结寄生电容(例如，图2所示的寄生电容228)的非线性而导致的线性劣化。第三个是由于线性寄生电容216而导致的线性下降。
类似地，可以为电流镜电路的FET实现识别许多线性下降机制。FET实现的一种降级机制是由于寄生电容器引起的带宽降级，类似于双极实现。另一个是由于节点106上的线性电容负载导致的线性下降。第三个是由于栅极-漏极电容CGD导致的线性下降。
本公开的发明人进一步认识到，对这些劣化机制中的至少一些进行改进可以在设计线性宽带电流镜方面提供改进。
具有缓冲器的电流镜布置
克服与简单电流镜的高工作频率相关的限制(从而克服带宽限制)的典型解决方案是在晶体管Q1的集电极与晶体管Q1和Q2的基极之间添加一个缓冲器，如图3所示。
图3提供了电流镜300的NPN实现的电路图，该电流镜在反馈路径(即，晶体管Q1的集电极110和晶体管Q1的基极114之间的路径)中具有缓冲器330。电流镜300与图2的电流镜电路200基本相同，除了它另外示出了缓冲器330。对电流镜200的这种修改可以大大减小跨接在二极管连接的晶体管Q1上的电容，因此，大大提高了电路的带宽。缓冲还可以通过减少与晶体管Q2和寄生电容228相关的216的寄生电容部分的影响来改善电路的线性度。例如，缓冲可以将与寄生电容228相关的非线性电流的影响降低(K+1)倍。然而，缓冲器330本身的非理想性可能使电路300的稳定性具有挑战性(注意，对于该配置，节点332可以是高阻抗节点)，使得在使电路300变得稳定时，高频率性能并不比电路200好多少。
在一些实施方案中，缓冲器330可移到反馈回路之外，使得稳定性不再是问题。这在图4中示出，其提供了在晶体管Q1和Q2的基极端之间具有缓冲器430的电流镜400的NPN实现的电路图。缓冲器430可以是单位增益放大器、缓冲器放大器、电压跟随器或隔离放大器。
在图4和后续附图中，“主侧”可以指的是给定电流镜的组件，该电流镜的组件在缓冲器Q1和Q2的基极或栅极端子之间的左边示出(在图4中标为虚线轮廓内的部分442的主侧)，即在图4中示出的垂直虚线446的左边示出，而“从动侧”可以指的是在该缓冲区的右侧(在图4中标记为虚线轮廓内的部分444的从动侧)显示即在行446的右侧显示的给定电流镜的组件。电流镜400与图2的电流镜电路200基本相同，除了它另外示出了在主侧442和从侧444之间提供的缓冲器430。如图4所示，在这种配置中，晶体管Q1的集电极100和基极114被短路并连接到缓冲器430的输入432，而缓冲器430的输出434连接到Q2的基极124。与图3的布置中示出的缓冲器330相比，尽管将缓冲器移出反馈环以将其实现为缓冲器430可以解决稳定性问题并提供带宽和线性度改善，但是缓冲器430可以与在这种情况下可能成为问题的偏移量相关联，这是因为其可能导致晶体管Q2中的驻极电流截止，从而由于主侧和从侧之间的不匹配而降低线性度。如本领域中已知的，缓冲器基本上是一种组件，该组件应该被再生为基本等于其输入电压的输出电压(即，增益应等于1)。如本领域中还公知的，偏移误差(或者简单地，“偏移”或“缓冲器偏移”)是缓冲器的非理想性的一种类型，其中，偏移误差将缓冲区的传递函数从所需的y＝x(其中y是缓冲区的输出而x是缓冲区的输入)修改为y＝x+off，其中“off”是缓冲区偏移。因此，一般而言，“缓冲器偏移”是指直流量(即，与频率无关)，这意味着，假设缓冲器具有无限带宽，则当从缓冲器的输出电压中减去输入电压时，该差将等于任何输入频率下的失调电压。
具有调整的偏移缓冲器的电流镜布置
通常，可以实施不同的技术来改善上述一个或多个问题，其中可能必须进行一些折衷，例如，在具有复杂性的交易性能中。本公开的实施例旨在解决/限制与晶体管Q2的一个或多个基极-发射极结寄生电容220、与晶体管Q2相关的寄生电容216的一部分、以及晶体管Q2的米勒放大的基极-集电极结寄生电容228相关的非线性和带宽降低，如上所述。由于电流镜输出端的静态电流很大，非线性基极-集电极结的寄生电容可能很大，这在宽带设计中很常见。基极-集电极结的寄生电容可能会在输出节点处将输出信号摆幅转换为非线性电流，并给电流镜的二极管侧加载，从而降低整体线性度，并且由于米勒效应而降低电流镜带宽。本公开的实施例基于以下认识：在电流镜布置中实施缓冲可以提供关于减少与晶体管Q2的基极-集电极结寄生电容228和基极-发射极结寄生电容220有关的非线性的改进。
更具体地，本公开的实施例基于以下认识：可以通过针对给定的设计尽可能地减小缓冲器偏移来解决上述持续电流和缓冲器偏移的问题(例如，通过完全消除缓冲区偏移)。特别地，本公开的实施例基于提供用于调整(例如，减小)缓冲器偏移的装置，使得缓冲器430的缓冲器偏移对晶体管Q2的恒定电流的影响可以被包含在可接受的限度内(例如，可以减少或消除电流镜布置的非线性，如果不采取预防措施，则可能由于包含一个或多个缓冲区而无意中出现该非线性)。在以下各节中，将描述在电流镜布置中提供可调整的偏移缓冲器的三种不同方法。参考图5-7描述了第一种方法，并且可以将其称为具有菱形级的可调整的偏移缓冲器。参照图8-9描述第二种方法，并且可以将其称为具有输入侧调整的可调整的偏移缓冲器。参照图10-11描述第三种方法，并且可以将其称为具有输出侧调节的可调整的偏移缓冲器。在各种实施例中，电流镜布置可以实现这些方法中的任何一种或任何组合。
具有菱形级的可调整的偏移缓冲器
图5提供了根据本公开的一些实施例的电流镜布置500的双极实现的电路图，该电流镜布置500具有被实现为具有菱形级的可调整的偏移缓冲器550的缓冲放大器电路。在一些实施例中，可以在如图4所示的电流镜布置中实现缓冲器550而不是缓冲器430，即，输入晶体管Q1的基极114(或更一般地，电流镜电路的输入晶体管Q1的第一端子)耦合到缓冲器550的输入532，而缓冲器550的输出534耦合到输出晶体管Q2的基极124(或更一般地，与电流镜电路的输出晶体管Q2的第一端子耦合)。缓冲器550的输入532可以耦合到电流电路装置500的主侧442，其中主侧442的细节未在图5中具体示出，但是可以类似于图4中所示的主侧442来实现。缓冲器550的输出534可以耦合到电流电路装置500的从侧444，其中从侧444的细节未在图5中具体示出，但是可以类似于图4所示的从机侧444来实现。因此，电流镜布置500的电流镜电路可以包括如参照图4所描述的输入晶体管Q1和输出晶体管Q2，并且电流镜布置500的缓冲放大器电路可以被实现为如图5所示的缓冲器550，现在将对其细节进行描述。
在一些实施方案中，可以通过将缓冲器550实现为包括多个晶体管的菱形缓冲器并且通过进一步包括可以被称为“缓冲器偏移减小电路”的方式来实现可调整的偏移缓冲器，该缓冲器被配置为调节由不同电流源提供给菱形缓冲器的多个晶体管中的各个晶体管的偏置电流，以使缓冲放大器550的输出与输入之间的电压差(即，缓冲器偏移)低于目标值。
如图5所示，在一些实施例中，菱形缓冲器的多个晶体管可以包括形成菱形缓冲器的“第一级”的晶体管QD1P和QD1N，并且还包括晶体管QD2N和QD2P，形成了菱形缓冲器的“第二级”。在一些实施例中，如图5所示，第一级的晶体管可以被布置为形成发射极跟随器，而第二级的晶体管可以被布置为形成ab类缓冲器。晶体管QD1P和QD2P可以是P型晶体管，例如，用于双极实现的PNP晶体管，例如图5中所示的，或者可以是用于FET实现缓冲器550的PMOS晶体管(在附图中未具体示出)。晶体管QD1N和QD2N可以是N型晶体管，例如，用于双极实现的NPN晶体管，例如图5所示的，或者可以是用于FET实现缓冲器550的NMOS晶体管(在附图中未具体示出)。为了可应用于双极和FET实施方式，根据上述这些术语的使用，将缓冲器550的晶体管端子称为第一、第二和第三端子。因此，晶体管QD1P和QD1N的第一端子可以彼此耦合并且都耦合到缓冲器550的输入532，如图5所示，而晶体管QD1P和QD1N的第二端子可以耦合到电源和地电势。晶体管QD2N和QD2P的第二端子可以耦合到电源电压和接地电压，如图5所示，而晶体管QD2N和QD2P的第三端子可以彼此耦合并且与缓冲器550的输出534耦合。在一些实施例中，晶体管QD2N的第三端子可以通过电阻器R1N耦合到输出534，而晶体管QD2P的第三端可以通过电阻R1P耦合到输出534，如图5所示。晶体管QD2N和QD2P的第一端子可以分别耦合到晶体管QD1P和QD1N的第三端子。
在一些实施方案中，晶体管QD2N的第一端子可以通过电阻器R0P耦合到晶体管QD1P的第三端子，如图5所示，而晶体管QD2P的第一端子可以经由电阻器R0N耦合到晶体管QD1N的第三端子。在一些实施例中，电阻器R1N和R1P的值可以基本相等，例如，由图5所示的缓冲器550中的这些电阻器附近示出的值RE表示。在一些实施例中，电阻器R0N和R0P的值也可以基本相等，并且可以是电阻器R1N(或电阻器R2N)的值的大约2M倍，例如，如由图5所示的缓冲器550中的电阻器R1N和R2N附近示出的值2M.RE所示。在这样的实施例中，M可以是大于0的正数，指示当晶体管QD2N和QD1N是双极型晶体管时，晶体管QD2N的发射极面积与晶体管QD1N的发射极面积之比，并且指示当晶体管QD2N和QD1N是FET时，晶体管QD2N的纵横比与晶体管QD1N的纵横比之比。类似的关系可以应用于晶体管QD2P和QD1P，即，M可以指示当晶体管QD2P和QD1P是双极型晶体管时，晶体管QD2P的发射极的面积与晶体管QD1P的发射极的面积之比，并且表示当晶体管QD2P和QD1P为FET时晶体管QD2P的纵横比与晶体管QD1P的纵横比之比。因此，尽管缓冲器550的菱形缓冲器的PNP和NPN晶体管的发射极面积可以并且通常将彼此不同，但是菱形缓冲器的第一级和第二级的PNP晶体管的发射极面积的关系(即QD2P的发射极面积是QD1P的发射极面积的M倍)基本上与菱形缓冲器的第一和第二级的NPN晶体管的发射极区域中的关系相同(即，QD2N的发射极面积是QD1N的发射极面积的M倍)。对于缓冲器550的菱形缓冲器的晶体管的FET实现，这意味着，尽管缓冲器550的菱形缓冲器的PMOS和NMOS晶体管的纵横比可以并且通常将彼此不同，但是菱形缓冲器的第一级和第二级的PMOS晶体管的纵横比之间的关系(即QD2P的纵横比是QD1P的纵横比的M倍)基本上与菱形缓冲器的第一级和第二级的NMOS晶体管的纵横比的关系相同(即QD2N的纵横比是QD1N的纵横比的M倍)。结合缓冲器偏移减小电路，菱形缓冲器的P型和N型晶体管的这种尺寸以及缓冲器550中的电阻器R1P、R0P、R1N和R0N之间的这种关系可以实现缓冲器550的可调缓冲器偏移。
转向缓冲器550的缓冲器偏移减小电路，这样的电路可以包括多个电流源，该多个电流源耦合至缓冲器550的菱形缓冲器的多个晶体管并且被配置为向这些晶体管提供偏置电流。在一些实施例中，缓冲器550的缓冲器偏移减小电路的电流源可以被实现为晶体管，例如，具有被控制其基极/栅极电压以仔细地控制由晶体管输出的电流的晶体管。这在图5中示出，其中耦合到晶体管QD1P的电流源以晶体管QBP0的形式实现为第一电流源，并且以晶体管QBP1的形式实现为第二电流源(即，QBP0和QBP1都对晶体管QD1P施加了偏置，来自QBP0和QBP1的电流之和是恒定的，因此，流向QD1P的电流是恒定的，并且只有这些电流的比率取决于参数α，如此处所述)。这在图5中示出，其中耦合到晶体管QD1N的电流源以晶体管QBN0的形式被实现为第一电流源，并且以晶体管QBN1的形式被实现为第二电流源(即，QBN0和QBN1都在偏置晶体管QD1N，来自QBN0和QBN1的电流之和是恒定的，因此，流向QD1N的电流是恒定的，并且只有这些电流的比率取决于参数α，如此处所述)。在一些实施例中，晶体管QBP0和QBP1可以是P型晶体管，例如，如图5所示的PNP晶体管，其中，晶体管QBP0和QBP1中的每一个的第一端子耦合到各自不同的电压源，该电压源被配置为分别将电压VP0和VP1施加到晶体管QBP0和QBP1的第一端子。晶体管QBP0的第二端子可以耦合到晶体管QD1P的第三端子，而晶体管QBP0的第三端子可以耦合到电源电压。晶体管QBP1的第二端子可以耦合到晶体管QD2N的第一端子，而晶体管QBP1的第三端子可以耦合到电源电压。在一些实施例中，晶体管QBN0和QBN1可以是N型晶体管，例如NPN晶体管，如图5所示，其中，晶体管QBN0和QBN1中的每一个的第一端子耦合到各自不同的电压源，该不同的电压源被配置为分别向晶体管QBN0和QBN1的第一端子施加电压VN0和VN1。晶体管QBN0的第二端子可以耦合到晶体管QD1N的第三端子，而晶体管QBN0的第三端子可以耦合到地电势。晶体管QBN1的第二端子可以耦合到晶体管QD2P的第一端子，而晶体管QBN1的第三端子可以耦合到地电势。因此，电流源QBP0、QBN0、QBP1和QBN2可以被配置为向缓冲器550的菱形缓冲器的第一级晶体管提供偏置电流，其中两个不同的电流源耦合至两个第一级晶体管中的每一个。将菱形缓冲器的第一级晶体管中的每个耦合到两个不同的电流源允许修改不同电流源之间的总偏置电流的分布，使得缓冲器550的缓冲器偏移低于目标值。电阻器R0P可以被耦合，使得电阻器R0P的一个端子被耦合到晶体管QD1P的第三端子和电流源QBP0(例如，被耦合到晶体管QBP0的第二端子)，而电阻器R0P的另一端耦接至晶体管QD2N的第一端并耦接至电流源QBP1(例如，耦接至晶体管QBP1的第二端)。类似地，电阻器R0N可以被耦合，使得电阻器R0N的一个端子被耦合到晶体管QD1N的第三端子和电流源QBN0(例如，被耦合到晶体管QBN0的第二端子)，而电阻器R0N的另一端耦合到晶体管QD2P的第一端并耦合到电流源QBN1(例如，耦合到晶体管QBN1的第二端)。通过控制分别施加到晶体管QBP0、QBN0、QBP1和QBN1的控制信号VP0、VN0、VP1和VN1，可以将其配置为输出电流，以使缓冲放大器的输出和输入之间的电压差(即缓冲偏移)低于目标值。
为了减小缓冲器550的缓冲器偏移，可以控制电流源QBP0、QBN0、QBP1和QBN2以产生彼此之间具有一定关系的电流。特别地，考虑到电流源QBP0产生的电流可以表示为IP0，电流源QBN0产生的电流可以表示为IN0，电流源QBP1产生的电流可以表示为IP1，由电流源QBN1产生的电流可以表示为IN1，可以控制电流源QBP0、QBN0、QBP1和QBN2，以便
IN0＝IP1, (1)
IN1＝IP0,and (2)
IN0+IN1＝IP0+IP1＝IBBAC (3)
等式(3)中的电流IBBAC是用于缓冲放大器电路550的偏置电流，其可以但通常不必与用于电流镜布置500的偏置电流IBCAM相同。电流IBBAC是在晶体管QD1P和QD1N的第三端子处的电流，也可以是在晶体管QD1P和QD1N的第二端子处的电流。
式(1)-(3)清楚地表明，可以定义参数α，该参数α设置偏置电流IBBAC在IN0和IN1中的每一个，以及在IP0和IP1中的每一个中的百分比。例如，将参数α定义为提供为IN0的偏置电流IBBAC的一部分，可以将等式(1)-(3)重写为：
IN0＝α·IBBAC, (4)
IN1＝(1-α)·IBBAC, (5)
IP0＝(1-α)·IBBAC,and (6)
IP1＝α·IBBAC. (7)
对缓冲器550的分析揭示了缓冲器偏移量VN1,N3，即缓冲器550的输入532(节点N1，在图5中标记)处的电压VN1与输出534(节点N3，在图5中标记为N3)处的电压VN3之差是参数α的函数和电阻器R0P、R0N、R1P和R1N的电阻值的函数，并且可以写为：
VN1,N3＝VT·ln(IS_N/IS_P)+RE·M·IBBAC·(2·α-1),(8)
其中VT是热电压(在300开氏温度下大约为0.0258563伏，可以根据温度和玻尔兹曼常数针对其他温度进行计算)，IS_N是缓冲器550的菱形缓冲器部分的NPN晶体管(即，晶体管QD1N和QD2N)的反向饱和电流，IS_P是缓冲器550的菱形缓冲器部分的PNP晶体管(即，晶体管QD1P和QD2P)的反向饱和电流。缓冲器550的分析进一步揭示，如果电流IBBAC是缓冲器550的QD1P和QD1N的电流，则缓冲器550的输出处的电流，例如，晶体管QD2N和QD2P的第二端的电流基本上等于电流IBBAC的M倍。
对公式(8)的分析表明，如果缓冲器550的菱形缓冲器部分的NPN和PNP晶体管匹配(即，如果IS_N等于IS_P)，如果α等于0.5，则可以消除缓冲器偏移(即，VN1,N3＝0)。由于α是介于(包括)0和1之间的值(即，0≤α≤1)，所以当缓冲器550的菱形缓冲器部分的NPN和PNP晶体管匹配时，可以将α设置为特定值可用于定义-RE·M·IBBAC和RE·M·IBBAC之间的范围内(包括-RE·M·IBBAC和RE·M·IBBAC)的任意位置的缓冲区偏移量(即，-RE·M·IBBAC≤VN1,N3≤RE·M·IBBAC)。另一方面，如果缓冲器550的菱形缓冲器部分的NPN和PNP晶体管不匹配(即，如果IS_N不等于IS_P)，则可以通过将α设置为一个值来消除缓冲区偏移，该值将导致缓冲区偏移等于0。因此，调整α的值，即调整总偏置电流IBBAC在电流IN0中有多少以及电流IN1在电流IN1中有多少可以调整缓冲器550的缓冲器偏移量(或等效地，电流IP0中有多少总偏置电流IBBAC，电流IP1中有多少总偏置电流)。进而，可以通过分别控制电压VN0、VN1、VP0和VP1来调节电流IN0、IN1、IP0和IP1。通常，电压VN0、VN1、VP0和VP1的值可以使用任何电路或逻辑组件生成分别对应于产生电流IN0、IN1、IP0和IP1的电流源QBN0、QBN1、QBP0和QBP1的电流源。图7示出了一个示例电路，在图6的差分电流镜布置的背景下，该电路可以用于产生电压VN0、VN1、VP0和VP1，从而定义电流IN0、IN1、IP0和IP1，以便消除缓冲器550的缓冲器偏移。
总结以上对电流之间关系的描述，所述电流源QBP0、QBN0、QBP1和QBN1被配置为输出电流使得：1)所述电流源QBP0输出的电流IP0基本等于所述电流源QBN1输出的电流IN1，2)所述电流源QBP1输出的电流IP1基本上等于所述电流源QBN0输出的电流IN0，和3)所述电流IN0与所述电流IN1之和基本上等于所述电流IP0与所述电流IP1之和(其中每个和表示为偏置电流IBBAC)。偏置电流IBBAC是缓冲器550的菱形缓冲器电路的发射极跟随器第一级的偏置电流。负反馈电阻RE和2M.RE可以帮助确保缓冲器550的菱形缓冲器电路的AB类第二级的偏置电流等于M乘以IBBAC。在这样的配置中，可以选择IBBAC中电流IP0的比例(即，电流IP0在电流IP0和电流IP1的总和中所占的比例，或者等效地，以下一项或多项：电流IP1在电流IP0和电流IP1的总和中所占的比例，电流IN0在电流IN0和电流IN1的总和中的比例，以及电流IN1在电流IN0和电流IN1的总和中的比例)，以便缓冲放大器电路550的输出534与输入532之间的电压差(该电压差为缓冲器偏移量VN1,N3)低于目标值。晶体管QD1P、QD1N、QD2P和QD2N可以彼此耦合，以便1)所述电流IP0在所述晶体管QD1P的第三端子处与所述电流IP1合并(即，QD1P第三端的电流是当前的IBAC)；2)所述电流IN0在所述晶体管QD1N的第三端子处与所述电流IN1合并(即，QD1N第三端子的电流也为IBAC)。此外，1)晶体管QD2N的第一端子可以耦合到晶体管QD1P的第三端子，电流源QBP1可以耦合到晶体管QD1P的第三端子，并且2)晶体管QD2P的第一端子可以耦合到晶体管QD1N的第三端子，并且电流源QBN1可以耦合到晶体管QD1N的第三端子。
图5示出了单端电流镜布置。在一些实施例中，在电流镜的晶体管Q1和Q2之间具有可调缓冲器的电流镜布置可以被实现为差分信号电路。一些这样的实施例在图6和8-11中示出。差分信号实施例可以是特别有利的，因为它们可以特别适合于通过利用信号的差分性质来执行缓冲器偏移调整。
图6提供了根据本公开的一些实施例的差分电流镜布置600的电路图，其中可以实现如图5所示的可调整的偏移缓冲器550。由于电流镜布置600是差分的，因此它包括两个部分，该两个部分构造成接收互补输入信号，在图6中示为第一部分652和第二部分654，在图6中示为分别在垂直虚线656的左侧和右侧。在一些实施例中，第一部分652可以接收第一输入电流IINP形式的输入信号102，该输入信号基于用于电流镜布置600的偏置电流IBCMA和信号电流IIN的总和(例如，IINP＝IBCMA+IIN)，而第二部分654可以接收第二输入电流IINM形式的输入信号，该输入信号基于偏置电流IBCMA和信号电流IIN之间的差(例如，IINM＝IBCMA-IIN)。因此，第一部分652可以被称为“正信号路径侧”，第二部分654可以被称为“负信号路径侧”。在这样的实施例中，第一部分652的输出电流108可以是IOP＝K*IINP，而第二部分654的输出电流108可以是IOM＝K*IINM。因此，对于差分电流镜布置600的每个部分652、654，输出信号108与输入信号104的比率可以基本上等于K，其中K是如上所述的电流增益。
第一部分652和第二部分654中的每一个可以基本上包括如参照图5所描述的电流镜布置500，除了现在将要描述的一些差异。
首先，部分654在图6中被示出为部分652的镜面反射。可以这样做是为了便于图示，并且一般来说，图6中所示的电路图的布局以及本公开的其他图中的布局可能与产品中的IC电路的实际组件的布局没有任何关系。
其次，为了不使图6混乱，各个晶体管的第一端子(基极)、第二端子(集电极)和第三端子(发射极)没有用参考数字具体标记(但是哪个端子是哪个端子，从图6以及本公开的其他附图中使用的电路图符号可以清楚地看出这些晶体管)。
第三，第一部分652和第二部分654中的每一个都包括分别与主侧442和从侧444相似的主侧642和从侧644，并且进一步包括可调整的偏移缓冲器550，其具有耦合到主侧642的输入532和具有耦合到从侧644的输出534(类似于图5所示的耦合)。因此，第一部分652包括如图5所示的可调整的偏移缓冲器550的第一实例，第一部分652的缓冲器550具有耦合到第一部分652的主侧642的输入532并且具有耦合到第一部分652的从侧644的输出534。类似地，第二部分654包括如图5所示的可调整的偏移缓冲器550的第二实例，第二部分654的缓冲器550具有耦合到第二部分654的主侧642的输入532和具有耦合到第二部分654的从侧644的输出534。
对于部分652、654中的每个，主侧642与上述主侧442相似，但有一些区别。一个区别是电流镜布置600的电流镜像电路的输入晶体管Q1被标记为第一部分652的输入晶体管Q1P和第二部分654的输入晶体管Q1M。另一个区别是，第一部分652的主侧642可以进一步包括晶体管QLVSP，而第二部分654的主侧642可以进一步包括晶体管QLVSM。对于晶体管QLVSP和QLVSM中的每一个，它们的第一端子可以耦合到它们的第二端子，如图6所示。在一些实施例中，可以包括这样的晶体管QLVSP和QLVSM，以通过将输入电压电平移位高一个VBE电平来为晶体管QBN0P和QBN1P提供净空，其中，电压VBE是晶体管QLVSP和QLVSM的基极-发射极电压。由于输入信号的差分特性，晶体管QLVSP和QLVSM的集电极/第二端子为AC接地。另一不同之处在于，部分652、654中的每个部分中的主侧642还包括电阻器RCM(其中“RCM”代表“电阻器共模”)，其具有耦合到该部分的输入晶体管Q1的第一端子的第一端子和该部分的缓冲器550的输入532，并且具有耦合到放大器650的第一(例如，正)输入662的第二端子，该第二端子在第一部分652和第二部分654之间共享。因此，对于第一部分652，输入晶体管Q1P的第一端子和部分652的缓冲器550的输入532通过电阻RCM耦合到放大器650的第一输入662(在图6和7中标记为“节点NCMI)。类似地，对于第二部分654，输入晶体管Q1M的第一端子和部分654的缓冲器550的输入532也经由电阻器RCM耦合到放大器650的第一输入662(也是节点NCMI)。第一部分652的主侧642的电阻器RCM的第二端子耦合到第二部分654的主侧642的电阻器RCM的第二端子，并且它们都耦合到放大器650的第一输入662，如图6所示。
对于部分652、654中的每一个，从侧644类似于上述的从侧444，但也有一些区别。一个区别是电流镜布置600的电流镜电路的输出晶体管Q2被标记为用于第一部分652的输出晶体管Q2P和被标记为第二部分654的输出晶体管Q2M。另一个区别是部分652、654中的每个部分中的从侧644还包括电阻器RCM，该电阻器RCM具有耦合到该部分的输出晶体管Q2的第一端子和该部分的缓冲器550的输出534的第一端子，以及具有耦合到放大器650的第二(例如，负)输入664的第二端子。因此，对于第一部分652，输出晶体管Q2P的第一端子和部分652的缓冲器550的输出534通过电阻RCM耦合到放大器650的第二输入664(在图6和7中标记为“节点NCMO)。类似地，对于第二部分654，输出晶体管Q2M的第一端子和部分654的缓冲器550的输出534也经由电阻器RCM耦合到放大器650的第二输入664(也是节点NCMO)。第一部分652的从侧644的电阻器RCM的第二端子耦合到第二部分654的从侧644的电阻器RCM的第二端子，并且如图6所示，它们都耦合到放大器650的第二输入664。
电阻器RCM是共模电阻器，被包括以在缓冲器550的输入和输出处产生共模电压。特别地，缓冲器550的输入处的共模电压VNCMI可以通过节点NCMI处的电阻RCM产生(其中“NCMI”代表“节点共模输入”)，而缓冲器550的输出处的共模电压VNCMO可以通过节点NCMO处的电阻RCM生成(其中“NCMO”代表“节点共模输出”)。由于电流镜布置600的差分特性，NCMI和NCMO电压是AC地。共模电压VNCMI和VNCMO被提供给放大器650，即，可以将共模电压VNCMI提供给放大器650的第一输入662，而可以将共模电压VNCMO提供给放大器650的第二输入664。因此，放大器650可将缓冲器偏移检测为共模电压VNCMI和VNCMO之间的差。
图7提供了根据本公开的一些实施例的用于为图5和/或6的电流镜布置提供控制信号的放大器装置700的电路图。放大器装置700可以用作图6的电流镜布置中的放大器650，以产生电压VN0、VN1、VP0和VP1，使得电流IN0、IN1、IP0和IP1被限定为减少或消除缓冲器550的缓冲器偏移。因此，放大器装置700可以包括放大器702(可以使用任何已知的放大器设计来实现)，以及如图7所示彼此耦合的多个晶体管和电流源，使得当放大器702从节点NCMI和NCMO接收共模电压作为输入662、664时(例如，在正输入662处从节点NCMI接收电压VNCMI，在负输入664处从节点NCMO接收电压VNCMO)，电压VN0在图7中标记为VN0的节点处生成，电压VN1在图7中标记为VN1的节点处生成，在图7中标记为VP0的节点处产生电压VP0，并且在图7中标记为VP1的节点处产生电压VP1。
具有输入侧偏移调整的可调整的偏移缓冲器
可调整的偏移缓冲器的其他差分信号实施例可以使用输入侧偏移调整来实现，其一些示例在图8和9中示出。
图8提供了根据本公开的一些实施例的，具有带有输入侧偏移调整的可调整的偏移缓冲器的差分电流镜布置800的NPN实施方式的电路图。
由于电流镜布置800是差分的，因此它包括两个部分，该两个部分被配置为接收互补输入信号，在图8中示出为第一部分852和第二部分854，在图8中示出为分别在垂直点划线856的左侧和右侧。关于部分652和654所提供的描述以及关于图6所提供的这些部分的输入和输出电流可应用于部分852和854，因此，为简洁起见，不再赘述。
类似于图6的图示，部分854在图8中被示出为部分852的镜面反射。可以这样做是为了便于图示，并且通常，图8所示的电路图的布局以及本公开的其他附图可能与产品中的IC电路的实际组件的布局没有任何关系。也类似于图6的图示，为了不使图8的图混乱，各个晶体管的第一端子(基极)、第二端子(集电极)和第三端子(发射极)没有用参考数字具体标记(但是哪个端子是哪个端子，从图8所示的电路图中可以清楚地看出这些晶体管)。进一步类似于图6的图示，差分电流镜布置800包括放大器850(类似于图6所示的放大器650)，该放大器在第一部分852和第二部分854之间共享。
如图8所示，第一和第二部分852、854中的每一个包括主侧842和从动侧844，并且还包括耦合在主侧842和从侧844之间的缓冲器。在部分852、854的每一个中，缓冲器可以是如参考图4所描述的缓冲器430，其具有耦合到主侧842的输入432并且具有耦合到从侧844的输出434。因此，第一部分852包括缓冲器430的第一实例，第一部分852的缓冲器430具有耦合至第一部分852的主侧842的输入432以及具有耦合至第一部分852的从侧844的输出434。类似地，第二部分854包括缓冲器430的第二实例，第二部分854的缓冲器430具有耦合到第二部分854的主侧842的输入432并且具有耦合到第二部分854的从侧844的输出434。
对于部分852、854中的每一个，除了在部分852、854中的每一个中的主侧842还包括电阻器RCM和电压控制的电压源872之外，主侧842类似于上述的主侧442。在部分852、854的每一个中，可以将电压控制的电压源872视为具有耦合到晶体管Q1的第一和第二端子的第一端子和具有耦合到缓冲器430的输入432的第二端子。电压控制的电压源872可以被配置为从放大器850接收控制信号。每个部分852、854中的主侧842的电阻器RCM与图6的每个部分652、654中的主侧642的电阻器RCM相似之处在于，在图8中，该电阻器还具有耦合到该部分的输入晶体管Q1的第一端子的第一端子，并且具有经由节点NCMI耦合到放大器850的第一(例如，正)输入862的第二端子。因为输入晶体管Q1的第一端子耦合到电压控制的电压源872的第一端子，所以在部分852、854中的每个部分中的主侧842的电阻器RCM的第一端子也耦合至电压控制的电压源872的第一端子。因此，对于第一部分852，输入晶体管Q1的第一端子通过第二部分852中的电压控制的电压源872耦合到部分852的缓冲器430的输入432，并且输入晶体管Q1的第一端子经由部分852的主侧842的电阻RCM耦合到放大器850的第一输入862(在图8中标记为节点NCMI的耦合)。类似地，对于第二部分854，输入晶体管Q1的第一端子通过部分854中的电压控制的电压源872耦合到部分854的缓冲器430的输入432，并且输入晶体管Q1的第一端子经由部分854的主侧842的电阻RCM耦合到放大器850的第一输入862(在图8中标记为节点NCMI的耦合)。
对于部分852，654的每个，从侧844类似于上述的从侧444，除了在部分852、854的每个中的从侧844还包括电阻器RCM。在部分852、854中的每个部分中的从侧844的电阻器RCM与在图6的部分652、654中的每个部分中的从侧644的电阻器RCM相似，在于在图8中，该电阻器还具有耦合到该部分的输出晶体管Q2的第一端子的第一端子，并且具有经由节点NCMO耦合到放大器850的第二(例如，负)输入864的第二端子。因此，对于第一部分852，输出晶体管Q2的第一端子经由部分852的从侧844的电阻器RCM耦合到放大器850的第二输入864(在图8中被标记为节点NCMO的耦合)。类似地，对于第二部分854，输出晶体管Q2的第一端子经由部分854的从侧844的电阻器RCM耦合到放大器850的第二输入864(在图8中标记为节点NCMO的耦合)。
类似于电流镜布置600，电流镜布置800的电阻器RCM是共模电阻器，其被包括以在缓冲器430的输入和输出处产生共模电压。特别地，缓冲器430的输入处的共模电压VNCMI可以通过节点NCMI处的电阻RCM产生，而缓冲器430的输出处的共模电压VNCMO可以通过节点NCMO处的电阻RCM产生。由于电流镜布置800的差分特性，NCMI和NCMO电压为AC接地。共模电压VNCMI和VNCMO被提供给放大器850，即，共模电压VNCMI可以被提供给放大器850的第一输入862，而共模电压VNCMO可以被提供给放大器850的第二输入864。因此，放大器850可以将缓冲器偏移检测为共模电压VNCMI和VNCMO之间的差。然后，放大器850可以将检测到的缓冲器偏移提供给第一部分852和第二部分854中的电压控制电压源872。特别地，如图8所示，放大器850可以通过控制路径882将检测到的缓冲器偏移提供给第一部分852中的电压控制的电压源872，并通过控制路径884提供给第二部分854中的电压控制的电压源872。电压控制的电压源872响应于从放大器850接收到缓冲器偏移，可以对输入晶体管Q1的第一端子(耦合到电压控制的电压源872的第一端子)的电压施加补偿，以在电压控制的电压源872的第二端子处产生补偿电压，该电压控制的电压源872耦合到缓冲器430的输入432。以这种方式，电压控制的电压源872可以在缓冲器430的输入侧(即在缓冲器430的输入432处)执行缓冲器偏移调整。
综上所述，上面的描述清楚地表明，图8的“具有输入侧偏移调整的可调整的偏移缓冲器”是通过缓冲器430实现的，或者可以看成是通过节点NCMI和NCMO处的电阻RCM以及第一部分和第二部分852、854中的每个电压控制的电压源872的组合而设置为“可调偏移缓冲区可调整的偏移缓冲器”的缓冲器430，并且放大器850被配置为提供由电压控制的电压源872在缓冲器430的输入侧进行补偿的电压偏移。换句话说，电流镜布置800可以被视为具有以下特性的差分电路：具有第一部分852和第二部分854，其中每个部分包括电流镜电路、缓冲放大器电路和缓冲器偏移减小电路。电流镜电路是由输入晶体管Q1和Q2形成的电路。缓冲放大器电路由缓冲器430形成，该缓冲放大器电路具有耦合到晶体管Q1的第一端子的输入432和耦合到晶体管Q2的第一端子的输出434。缓冲器偏移减小是由电压控制的电压源872、节点NCMI和NCMO处的电阻器RCM以及放大器850形成的电路。这样的缓冲器偏移减小电路被配置为调节缓冲放大器电路的输入432处的电压，使得缓冲放大器电路的输出434和输入432之间的电压差(即，缓冲器偏移)为零，或者更一般而言，缓冲放大器电路的输出434与输入432之间的电压差低于目标值。在一些实施例中，缓冲放大器电路的输入432处的电压可基于第一部分和第二部分852、854的缓冲放大器电路的输入432上的共模电压(即电压VNCMI)和第一部分和第二部分852、854的缓冲放大器电路的输出434上的共模电压(即电压VNCMO)之间的差值进行调节。
尽管上面提供的具有输入侧偏移调整的可调整的偏移缓冲器的描述是指晶体管Q1和Q2的NPN实现(即，晶体管Q1和Q2被实现为NPN晶体管)，但在其他实施例中，电流镜布置800的晶体管Q1和Q2可以被实现为PNP晶体管。图9提供了根据本公开的一些实施例的、具有带有输入侧偏移调整的可调整的偏移缓冲器的差分电流镜布置900的PNP实现的电路图。电流镜布置900基本上类似于电流镜布置800，除了电流镜布置800中的每个NPN晶体管被电流镜布置900中的PNP晶体管代替(即，第一部分842和第二部分844的每一个中的两个晶体管Q1和Q2)。在这样的配置下，除了交换NPN和PNP晶体管以及使电源和电流方向相反之外，图8的实施例适用于电流镜布置900。诸如“第一/基极端子”、“第二/集电极端子”和“第三/发射极端子”的名称保持相同。为了简洁起见，未提供对图9的详细描述，因为除了上面指出的更改外，它与图8的描述基本相似。
具有输出侧偏移调整的可调整的偏移缓冲器
可调整的偏移缓冲器的其他差分信号实施例可以使用输出侧偏移调整来实现，其一些示例在图10和11中示出。
图10提供了根据本公开的一些实施例的，具有带有输出侧偏移调节的可调整的偏移缓冲器的差分电流镜布置1000的NPN实施方式的电路图。电流镜布置1000基本上类似于电流镜布置800，除了代替在缓冲器430的输入侧实现电压控制的电压源872之外，电流镜布置在第一部分1052和第二部分1054的每一个中包括在缓冲器430的输出侧的电压控制的电压源1072。
对于部分1052、1054中的每个，除了在部分1052、1054中的每个中的主侧1042还包括电阻器RCM之外，主侧1042类似于上述的主侧442。每个部分1052、1054中的主侧1042的电阻器RCM与图6的每个部分652、654中的主侧642的电阻器RCM相似之处在于，在图10中，该电阻器还具有一个第一端子耦合到该部分的输入晶体管Q1的第一端子，并且第二端子经由节点NCMI耦合到放大器1050的第一(例如，正)输入1062。因此，对于第一部分1052，输入晶体管Q1的第一端子通过部分1052的主侧1042的电阻RCM耦合到放大器1050的第一输入1062(在图10中标记为节点NCMI的耦合)。类似地，对于第二部分1054，输入晶体管Q1的第一端子经由部分1054的主侧1042的电阻RCM耦合到放大器1050的第一输入1062(在图10中标记为节点NCMI的耦合)。
对于部分1052、654的每个，从侧1044类似于上述的从侧444，除了部分1052、1054的每个中的从侧1044还包括电阻器RCM和电压控制的电压源1072。在部分1052、1054中的每个从侧1044的电阻器RCM与在图6的部分652、654中的每个从侧644的电阻器RCM相似，在图10中，该电阻器的第一端子还耦合到该部分的输出晶体管Q2的第一端子，并且其第二端子经由节点NCMO耦合到放大器1050的第二(例如，负)输入端1064。在部分1052、1054的每一个中，可以将电压控制的电压源1072被视为具有耦合至输出晶体管Q2的第一端子的第一端子以及具有耦合至缓冲器430的输出434的第一端子。电压控制的电压源1072可以被配置为从放大器1050接收控制信号。因为输出晶体管Q2的第一端子耦合到电压控制的电压源1072的第一端子，所以部分1052、1054中的每一个中的从侧1044的电阻器RCM的第一端子也耦合到电压控制的电压源1072的第一端子。因此，对于第一部分1052，输出晶体管Q2的第一端子经由部分1052中的电压控制的电压源1072耦合到部分1052的缓冲器430的输出434，并且输出晶体管Q2的第一端子经由部分1052的从侧1044的电阻器RCM耦合到放大器1050的第二输入1064(在图10中标记为节点NCMO的耦合)。类似地，对于第二部分1054，输出晶体管Q2的第一端子通过部分1054中的电压控制的电压源1072耦合到部分1054的缓冲器430的输出434，并且输出晶体管Q2的第一端子经由部分1054的从侧1044的电阻器RCM耦合到放大器1050的第二输入1064(在图10中标记为节点NCM的耦合)。
类似于电流镜布置600和800，电流镜布置1000的电阻器RCM是共模电阻器，其被包括以在缓冲器430的输入和输出处产生共模电压。可以通过节点NCMI处的电阻RCM来产生缓冲器430的输入处的电压VNCMI，而可以通过节点NCMO处的电阻RCM来产生缓冲器430的输出处的共模电压VNCMO。由于电流镜布置1000的差分特性，NCMI和NCMO电压为AC接地。共模电压VNCMI和VNCMO被提供给放大器1050，即，共模电压VNCMI可以被提供给放大器1050的第一输入端1062，而共模电压VNCMO可以被提供给放大器1050的第二输入端1064。因此，放大器1050可以将缓冲器偏移检测为共模电压VNCMI和VNCMO之间的差。然后，放大器1050可以将检测到的缓冲器偏移提供给第一部分1052和第二部分1054中的电压控制的电压源1072。特别地，如图10所示，放大器1050可以经由控制路径1082将检测到的缓冲器偏移提供给第一部分1052中的电压控制的电压源1072，以及经由控制路径1084提供给第二部分1054中的电压控制的电压源1072。响应于从放大器1050接收到缓冲器偏移，电压控制的电压源1072可以对缓冲器430的输出434处的电压施加补偿，该电压耦合到电压控制的电压源1072的第一端子，以在耦合到输出晶体管Q2的第一端子的电压控制的电压源1072的第二端子处产生补偿电压。以这种方式，电压控制的电压源1072可以在缓冲器430的输出侧(即，在缓冲器430的输出434处)执行缓冲器偏移调整。
综上所述，上面的描述清楚地表明，图10的“具有输出侧偏移调整的可调整的偏移缓冲器”是通过缓冲器430实现的，或者可以看成是通过节点NCMI和NCMO处的电阻RCM以及第一部分和第二部分1052、1054中的每个电压控制的电压源1072的组合而被设置为“可调整的偏移缓冲器”的缓冲器430，以及放大器1050被配置为在电压缓冲器430的输出侧提供由电压控制的电压源1072补偿的电压偏移。换句话说，电流镜布置1000可以被视为具有第一部分1052和第二部分1054的差分电路，其中每个部分包括电流镜电路、缓冲放大器电路和缓冲器偏移减小电路。电流镜电路是由输入晶体管Q1和Q2形成的电路。缓冲放大器电路由缓冲器430形成，该缓冲放大器电路具有耦合到晶体管Q1的第一端子的输入432和耦合到晶体管Q2的第一端子的输出434。缓冲器偏移减小电路是由电压控制的电压源1072、节点NCMI和NCMO处的电阻器RCM以及放大器1050形成的电路。这种缓冲器偏移减小电路被配置为调整缓冲放大器电路的输出432上的电压，以使缓冲放大器电路的输出434和输入432之间的电压差(即缓冲偏移)为零，或更一般而言，缓冲放大器电路的输出434与输入432之间的电压差低于目标值。在一些实施例中，可以基于第一部分和第二部分852、854的缓冲放大器电路的输入432处的共模电压(即，电压VNCMI)和第一部分和第二部分852、854的缓冲放大器电路的输出434处的共模电压(即电压VNCMO)之间的差来调节缓冲放大器电路的输出432处的电压。
尽管上面提供的具有输出侧偏移调整的可调整的偏移缓冲器的描述是指晶体管Q1和Q2的NPN实现(即，晶体管Q1和Q2被实现为NPN晶体管)，但在其他实施例中，电流镜布置1000的晶体管Q1和Q2可以被实现为PNP晶体管。图11提供了根据本公开的一些实施例的、具有带有输出侧偏移调节的可调整的偏移缓冲器的差分电流镜布置1100的PNP实现的电路图。电流镜布置1100基本上类似于电流镜布置1000，除了电流镜布置1000中的每个NPN晶体管(即，在第一部分1042和第二部分1044的每一个中的两个晶体管Q1和Q2)被电流镜布置1100中的PNP晶体管代替。在这样的配置下，除了交换NPN和PNP晶体管，以及将电源和电流方向颠倒之外，图10的实施例适用于电流镜布置1100。诸如“第一/基极端子”、“第二/集电极端子”和“第三/发射极端子”的名称保持相同。为了简洁起见，未提供对图11的详细描述，因为除了上面指出的更改外，它与图10的描述基本相似。
变体和实现
尽管以上提供的描述涉及晶体管的双极实现，但是在其他实施例中，本文所述的任何一种具有调整的偏移缓冲器的电流镜布置都可以包括FET。特别地，在如本文所述的任何具有调整的偏移缓冲器的电流镜布置的进一步的实施例中，每个NPN晶体管可以被NMOS晶体管代替，并且每个PNP晶体管可以被PMOS晶体管代替。在这样的实施例中，上面参考带有双极晶体管的附图提供的描述是适用的，除了双极晶体管的“第一端子”或“基极端子”成为FET的“栅极端子”、双极晶体管的“第二端子”或“集电极端子”成为FET的“漏极端子”、双极晶体管的“第三端子”或“发射极端子”成为FET的“源极端子”。
在一个示例实施例中，可以在相关联的电子设备的板上实现本发明附图的任何数量的电路。该板可以是通用电路板，其可以容纳电子设备的内部电子系统的各种组件，并且还可以提供用于其他外围设备的连接器。更具体地说，该板可提供电连接，系统的其他组件可通过该电连接进行电通信。可以基于特定的配置需求、处理需求、计算机设计等，将任何合适的处理器(包括数字信号处理器、微处理器、支持芯片组等)、计算机可读非暂时性存储元件等适当地耦合至板。其他组件，例如外部存储器、附加传感器、用于音频/视频显示的控制器和外围设备，可以通过电缆作为插入卡连接到板上，也可以集成到板上。
在另一示例实施例中，本附图的电路可以被实现为独立模块(例如，具有关联的组件和电路的设备，该设备和电路配置为执行特定的应用程序或功能)或被实现为电子设备的专用硬件中的插入模块。注意，与具有调整的偏移缓冲器的电流镜布置有关的本公开的特定实施例可以容易地部分地或全部地包括在片上系统(SOC)封装中。SOC代表将计算机或其他电子系统的组件集成到单个芯片中的IC。它可能包含数字、模拟、混合信号以及经常具有的射频功能：所有这些功能都可以在单个芯片基板上提供。其他实施例可以包括多芯片模块(MCM)，其中多个分离的IC位于单个电子封装内并且被配置为通过电子封装彼此紧密地相互作用。在各种其他实施例中，本文提出的具有调整的偏移缓冲器的电流镜布置的功能可以在专用集成电路(ASIC)、现场可编程门阵列(FPGA)和其他半导体芯片中的一个或多个硅核中实现。
具有调整的偏移缓冲器的电流镜布置的示例系统
如上所述的具有调整的偏移缓冲器的电流镜布置的各种实施例可以在可以使用电流镜的任何种类的系统中实现。这种电流镜布置在需要既具有高线性又具有宽信号带宽的电流镜的系统中特别有用。在图12中示出了这种系统的一个示例，其提供了根据本公开的一些实施例的实现电流镜布置1212的系统1200的示意图。如图12所示，系统1200可以包括ADC驱动器1210和ADC1220。ADC驱动器1210可以用于提供驱动信号以驱动ADC 1220，使得ADC 1220可以将模拟电信号转换为数字形式，例如，出于数据处理目的。特别地，ADC驱动器1210可以包括电流镜布置1212，其可以根据具有调整的偏移缓冲器的电流镜布置的任何实施例来实现，如上所述。例如，如上所述，电流镜布置1212可以被实现为电流镜布置500、600、800、900、1000或1100，或者被实现为这些电流镜布置的任何其他实施例。然后，ADC驱动器1210可以基于由电流镜布置1212生成的输出信号来生成驱动信号。在各个实施例中，ADC驱动器1210产生的驱动信号可用于驱动ADC 1220的单或双差分输入。
在各种实施例中，由ADC驱动器1210产生的驱动信号可以实现/实现诸如缓冲、幅度缩放、单端到差分和差分到单端转换、共模偏移调整和滤波的功能。换句话说，ADC驱动器1210可以在数据转换级中用作信号调节元件，并且可以是使ADC 1220能够实现其期望性能的关键因素。ADC1220可以是任何类型的ADC，例如但不限于逐次逼近寄存器(SAR)转换器、流水线转换器、闪存转换器或sigma-delta转换器。
图12所示的系统1200仅提供了一个非限制性示例，其中可以使用如本文所述的电流镜布置，并且与如本文所述的具有调整的偏移缓冲器的电流镜布置有关的各种教导适用于多种其他系统。在某些情况下，如本文所述的具有调整的偏移缓冲器的电流镜布置的各种实施例可用于汽车系统，安全关键型工业应用，医疗系统，科学仪器，无线和有线通信，雷达，工业过程控制，音频和视频设备，电流感测，仪器(可以非常精确)以及各种基于数字处理的系统。在其他情况下，如本文所述的具有调整的偏移缓冲器的电流镜布置的各种实施例可以在工业市场中使用，该工业市场包括有助于提高生产率，能量效率和可靠性的过程控制系统。在另外的场景中，可以在消费者应用中使用具有调整的偏移缓冲器的电流镜布置的各种实施例。
选择例子
以下段落提供了本文公开的各种实施例的例子。
例子1提供电流镜布置，包括：电流镜电路；缓冲放大器电路；和缓冲器偏移减小电路，包括电流源QBP0、QBN0、QBP1和QBN1。电流镜电路包括在所述电流镜电路的输入处的晶体管Q1和在所述电流镜电路的输出处的晶体管Q2。缓冲放大器电路包括布置成菱形缓冲器配置的晶体管QD1P、QD1N、QD2P和QD2N。晶体管Q1、Q2、QD1P、QD1N、QD2P和QD2N中的每一个具有第一端子、第二端子和第三端子，其中所述缓冲放大器电路的输入耦合到所述晶体管Q1的第一端子，所述缓冲放大器电路的输出耦合到所述晶体管Q2的第一端子，所述电流源QBP0耦合到所述晶体管QD1P的第三端子，所述电流源QBN0耦合到所述晶体管QD1N的第三端子，所述电流源QBP1耦合到所述晶体管QD2N的第一端子，和所述电流源QBN1耦合到所述晶体管QD2P的第一端子。电流源QBP0、QBN0、QBP1和QBN2可配置为向晶体管QD1P和QD1N提供偏置电流(即缓冲放大器电路的菱形缓冲器的第一级晶体管)，其中两个不同的电流源耦合到两个第一级晶体管的每一个。将菱形缓冲器的第一级晶体管中的每一个耦合到两个不同的电流源会允许修改不同的电流源之间的总偏置电流的分布，以使缓冲放大器电路的缓冲器偏移低于目标值。
例子2提供根据例子1的电流镜布置，其中所述电流源QBP0、QBN0、QBP1和QBN1被配置为输出电流使得缓冲放大器电路的输出和输入之间的电压差(即，缓冲器偏移)低于目标值。
例子3提供根据例子1的电流镜布置，其中所述电流源QBP0、QBN0、QBP1和QBN1被配置为输出电流使得:1)所述电流源QBP0输出的电流IP0基本等于所述电流源QBN1输出的电流IN1；2)所述电流源QBP1输出的电流IP1基本上等于所述电流源QBN0输出的电流IN0；和3)所述电流IN0与所述电流IN1之和基本上等于所述电流IP0与所述电流IP1之和。
例子4提供根据例子3的电流镜布置，其中选择所述电流IP0在所述电流IP0和所述电流IP1之和中的比例(或等效地以下一项或多项：电流IP1在电流IP0和电流IP1的总和中的比例、电流IN0在电流IN0和电流IN1的总和中的比例以及电流IN1在电流IN0和电流IN1总和中的比例)，以使所述缓冲放大器电路的输出和输入之间的电压差(即缓冲区偏移)低于目标值。
例子5提供根据例子3或4的电流镜布置，其中所述缓冲放大器电路输出端的电流基本上等于所述电流IP0和所述电流IP1之和的M倍(或等效地为电流IN0和电流IN1之和的M倍)，M是大于0的正数，指示当晶体管QD2N和QD1N是双极型晶体管时，晶体管QD2N的发射极面积与晶体管QD1N的发射极面积之比，和指示当晶体管QD2N和QD1N是场效应晶体管时，晶体管QD2N的纵横比与晶体管QD1N的纵横比之比。类似的关系可以应用于晶体管QD2P和QD1P，即，当晶体管QD2P和QD1P是双极型晶体管时，M可以指示晶体管QD2P的发射极的面积与晶体管QD1P的发射极的面积的比，并且指示当晶体管QD2P和QD1P是场效应晶体管时，晶体管QD2P的纵横比与晶体管QD1P的纵横比之比。
例子6提供根据例子3-5中任一项的电流镜布置，其中所述晶体管QD1P、QD1N、QD2P和QD2N彼此耦合以便：所述电流IP0在所述晶体管QD1P的第三端子处与所述电流IP1合并；和所述电流IN0在所述晶体管QD1N的第三端子处与所述电流IN1合并。
例子7提供根据前述任一例子的电流镜布置，其中所述晶体管QD2N的第一端子耦合到所述晶体管QD1P的第三端子(和因此，电流源QBP1耦合到晶体管QD1P的第三端子)，和所述晶体管QD2P的第一端子耦合到所述晶体管QD1N的第三端子(和因此，电流源QBN1耦合到晶体管QD1N的第三端子)。
例子8提供根据例子7的电流镜布置，其中所述电流镜布置还包括电阻器R0P和电阻器R0N，所述晶体管QD2N的第一端子通过电阻器R0P耦合到所述晶体管QD1P的第三端子，和所述晶体管QD2P的第一端子通过电阻器R0N耦合到所述晶体管QD1N的第三端子。
例子9提供根据例子8的电流镜布置，其中所述电流镜布置还包括电阻器R1P，所述电阻器R1P耦合在所述晶体管QD2P的第三端子和所述缓冲放大器电路的输出之间，和所述电阻器R0P的电阻基本上等于所述电阻器R1P的电阻的2M倍，其中M是大于0的正数，指示当晶体管QD2N和QD1N是双极型晶体管时，晶体管QD2N的发射极面积与晶体管QD1N的发射极面积之比，和指示当晶体管QD2N和QD1N是场效应晶体管时，晶体管QD2N的纵横比与晶体管QD1N的纵横比之比。类似的关系可以应用于晶体管QD2P和QD1P，即，当晶体管QD2P和QD1P是双极型晶体管时，M可以指示晶体管QD2P的发射极的面积与晶体管QD1P的发射极的面积的比，并且指示当晶体管QD2P和QD1P是场效应晶体管时，晶体管QD2P的纵横比与晶体管QD1P的纵横比之比。
例子10提供根据例子9的电流镜布置，其中所述电流镜布置还包括电阻器R1N，所述电阻器R1N耦合在所述晶体管QD2N的第三端子和所述缓冲放大器电路的输出之间，和所述电阻器R0N的电阻基本上等于所述电阻器R1N的电阻的2M倍，并且基本上等于所述电阻器R0P的电阻。
例子11提供电流镜布置，包括电流镜电路、菱形缓冲器和缓冲器偏移减小电路。电流镜电路包括输入晶体管Q1和输出晶体管Q2。菱形缓冲器包括多个晶体管。菱形缓冲器的输入耦合到所述输入晶体管Q1的第一端子，并且输出耦合到所述输出晶体管Q2的第一端子。缓冲器偏移减小电路被配置为调节由多个偏置电流源提供给所述菱形缓冲器的多个晶体管中的各个晶体管的偏置电流，使得所述缓冲放大器电路的输出与输入之间的电压差(即缓冲区偏移)低于目标值。
例子12提供根据例子11的电流镜布置，其中所述菱形缓冲器包括第一级和第二级，所述第二级耦合到所述第一级，第一级包括多个晶体管的第一和第二晶体管(分别为QD1P和QD1N)，并且第二级包括多个晶体管的第三和第四晶体管(分别为QD2N和QD2P)。
例子13提供根据例子12的电流镜布置，其中所述第一和第二晶体管形成发射极跟随器，和所述第三和第四晶体管形成ab类缓冲器。
例子14提供根据例子12或13的电流镜布置，其中所述多个晶体管中的每一个具有第一端子、第二端子和第三端子，所述第一晶体管的第一端子耦合到所述第二晶体管的第一端子，所述第三晶体管的第三端子耦合到所述第四晶体管的第三端子，所述第一晶体管的第三端子耦合到所述第三晶体管的第一端子，和所述第二晶体管的第三端子耦合到所述第四晶体管的第一端子。
例子15提供根据例子14的电流镜布置，其中所述第一晶体管的第一端子和所述第二晶体管的第一端子中的每一个耦合到所述菱形缓冲器的输入(并因此耦合到电流镜电路的输入晶体管Q1的第一端子)，和所述第三晶体管的第三端子和所述第四晶体管的第三端子中的每一个耦合到所述菱形缓冲器的输出(并因此耦合到电流镜电路的输出晶体管Q2的第一端子)。
例子16提供根据例子14或15的电流镜布置，其中所述缓冲器偏移减小电路包括第一、第二、第三和第四电流源(分别为QBP0、QBN0、QBP1和QBN1)，所述第一和第三电流源中的每一个都耦合到所述第一晶体管的第三端子，和所述第二和第四电流源中的每一个都耦合到所述第二晶体管的第三端子。
例子17提供电流镜布置，该电流镜布置包括第一部分、第二部分和缓冲器偏移减小电路。第一部分和第二部分中的每一个包括电流镜，被配置为在输入处接收相应的(即不同的)输入电流(例如，第一部分可以接收第一输入电流IINP形式的输入信号，该输入信号基于电流镜布置的偏置电流IB和输入信号电流IIN之和(例如IINP＝IB+IIN)，而第二部分可以接收第二输入电流IINM形式的输入信号，该输入信号基于偏置电流IB和输入信号电流IIN之间的差(例如IINM＝IB-IIN)；因此，第一和第二部分可以是差分电流镜布置的一部分)，并在输出处提供相应的(即不同的)输出电流，其中输出电流与输入电流之比等于K(因此，第一部分的输出电流可以是IOP＝K*IINP并且第二部分的输出电流可以是IOM＝K*IINM)，其中K是大于0的数字(该值可以但不一定是整数)，电流镜包括晶体管Q1和晶体管Q2，其中晶体管Q1的第二端子耦合到电流镜的输入(即耦合到该部分的输入电流)，晶体管Q1的第二端子也耦合到晶体管Q1的第一端子)，并且晶体管Q2的第二端子耦合到该部分的电流镜的输出(即耦合到该部分的输出电流)。每个部分还包括缓冲放大器电路，输入耦合到所述晶体管Q1的第一端子，并且输出耦合到所述晶体管Q2的第一端子。缓冲器偏移减小电路被配置为调节提供给缓冲放大器电路的各个晶体管的偏置电流，以使缓冲放大器电路的输出和输入之间的电压差(即缓冲器偏移)低于目标值。基于第一部分的晶体管Q1的第一端子处的电压与第二部分的晶体管Q1的第一端子处的电压的组合与第一部分的晶体管Q2的第一端子和第二部分的晶体管Q2的第一端子的电压的组合之间的差来调节偏置电流。
例子18提供差分电流镜布置，包括第一部分和第二部分。每个部分都包括：电流镜电路，该电流镜电路包括输入晶体管Q1和输出晶体管Q2；缓冲放大器电路，输入耦合到所述晶体管Q1的第一端子，并且输出耦合到所述晶体管Q2的第一端子；和缓冲器偏移减小电路，被配置为调节所述缓冲放大器电路的输入处的电压，使得所述缓冲放大器电路的输出与所述输入之间的电压差(即缓冲区偏移)低于目标值。
例子19提供根据例子18的电流镜布置，其中基于所述第一部分和所述第二部分的缓冲放大器电路的输入处的共模电压与所述第一部分和所述第二部分的缓冲放大器电路的输出处的共模电压之间的电压差来调节所述缓冲放大器电路的输入处的电压。
例子20提供差分电流镜布置，包括第一部分和第二部分。每个部分都包括：电流镜电路，该电流镜电路包括输入晶体管Q1和输出晶体管Q2；缓冲放大器电路，输入耦合到所述晶体管Q1的第一端子，并且输出耦合到所述晶体管Q2的第一端子；和缓冲器偏移减小电路，被配置为调整所述缓冲放大器电路的输出处的电压，以使所述缓冲放大器电路的输出和输入之间的电压差(即缓冲区偏移)低于目标值。
例子21提供根据例子20的电流镜布置，其中基于所述第一部分和所述第二部分的缓冲放大器电路的输入处的共模电压与所述第一部分和所述第二部分的缓冲放大器电路的输出处的共模电压之间的电压差来调节所述缓冲放大器电路的输出处的电压。
例子22提供一种电子设备，包括配置为执行模数转换的ADC；并且进一步包括：ADC驱动器，被配置为向所述ADC提供驱动信号，以使所述ADC能够执行模数转换，所述ADC驱动器包括根据前述例子中任一项所述的电流镜布置。
例子23提供根据例子22的电子设备，其中电子设备是或包含在自动测试设备、测试设备、军用雷达/LIDAR、民用雷达/LIDAR、汽车雷达/LIDAR、工业雷达/LIDAR、蜂窝基站、高速有线或无线通信收发器或高速数字控制系统中。
例子24提供一种ADC系统，包括配置为执行模数转换的ADC；和ADC驱动器，被配置为向ADC提供驱动信号，以使ADC能够执行模数转换，该ADC驱动器包括根据前述例子中任一项的电流镜布置。
在其他实施例中，除了被包括在ADC驱动器中之外，根据前述示例中的任何一个的电流镜布置可以被并入电子设备的其他种类的组件中。可以结合根据前述示例中的任何一个的电流镜布置的其他组件的示例包括放大器、混频器和滤波器，例如，高速放大器、高速混频器和高速滤波器。反过来，这样的组件可以包括在诸如自动测试设备、测试设备、军用雷达/LIDAR、民用雷达/LIDAR、汽车雷达/LIDAR、工业雷达/LIDAR、蜂窝基站、高速有线或无线通信收发器、或高速数字控制系统。

Claims (20)

1.一种电子设备，包括电流镜布置，所述电流镜布置包括：
电流镜电路，包括在所述电流镜电路的输入处的晶体管Q1和在所述电流镜电路的输出处的晶体管Q2；
电阻器R0P；
缓冲放大器电路，包括布置成菱形缓冲器配置的晶体管QD1P、QD1N、QD2P和QD2N；和
电流源QBP0、QBN0、QBP1和QBN1，
其中:
晶体管Q1、Q2、QD1P、QD1N、QD2P和QD2N中的每一个具有第一端子、第二端子和第三端子，
所述缓冲放大器电路的输入耦合到所述晶体管Q1的第一端子，
所述缓冲放大器电路的输出耦合到所述晶体管Q2的第一端子，
所述电流源QBP0耦合到所述晶体管QD1P的第三端子，
所述电阻器R0P的第一端子耦合到所述电流源QBP0和所述晶体管QD1P的第三端子，
所述电阻器R0P的第二端子耦合到所述电流源QBP1和所述晶体管QD2N的第一端子，
所述电流源QBN0耦合到所述晶体管QD1N的第三端子，
所述电流源QBP1耦合到所述晶体管QD2N的第一端子，以及
所述电流源QBN1耦合到所述晶体管QD2P的第一端子。
2.根据权利要求1所述的电子设备，其中所述电流源QBP0、QBN0、QBP1和QBN1被配置为输出电流使得：
所述电流源QBP0输出的电流IP0等于所述电流源QBN1输出的电流IN1，以及
所述电流源QBP1输出的电流IP1等于所述电流源QBN0输出的电流IN0。
3.根据权利要求2所述的电子设备，其中:
所述晶体管QD2N和QD1N是双极晶体管，
所述缓冲放大器电路输出处的电流等于所述电流IP0和所述电流IP1之和的M倍，以及
M是大于0的正数，指示晶体管QD2N的发射极面积与晶体管QD1N的发射极面积之比。
4.根据权利要求2所述的电子设备，其中所述晶体管QD1P、QD1N、QD2P和QD2N彼此耦合以使得：
所述电流IP0在所述晶体管QD1P的第三端子处与所述电流IP1合并。
5.根据权利要求1所述的电子设备，其中:
所述电流镜布置还包括电阻器R1P，
所述电阻器R1P耦合在所述晶体管QD2P的第三端子和所述缓冲放大器电路的输出之间，以及
所述电阻器R0P的电阻等于所述电阻器R1P的电阻的2M倍，
其中M是大于0的正数，当晶体管QD2N和QD1N是双极型晶体管时，其指示晶体管QD2N的发射极面积与晶体管QD1N的发射极面积之比，以及当晶体管QD2N和QD1N是场效应晶体管时，其指示晶体管QD2N的纵横比与晶体管QD1N的纵横比之比。
6.根据权利要求5所述的电子设备，其中:
所述电流镜布置还包括电阻器R1N，以及
所述电阻器R1N耦合在所述晶体管QD2N的第三端子和所述缓冲放大器电路的输出之间。
7.根据权利要求6所述的电子设备，其中:
所述电阻器R0P的电阻等于所述电阻器R1N的电阻的2M倍。
8.根据权利要求6所述的电子设备，其中:
所述电流镜布置还包括电阻器R0N，
所述晶体管QD2P的第一端子通过电阻器R0N耦合到所述晶体管QD1N的第三端子，以及
所述电阻器R0N的电阻等于所述电阻器R0P的电阻。
9.根据权利要求8所述的电子设备，其中:
所述电阻器R0N的电阻等于所述电阻器R1N的电阻的2M倍。
10.根据权利要求1所述的电子设备，其中所述电流源QBP0、QBN0、QBP1和QBN1被配置为输出电流使得：
所述电流源QBN0输出的电流IN0和所述电流源QBN1输出的电流IN1之和等于所述电流源QBP0输出的电流IP0和所述电流源QBP1输出的电流IP1之和。
11.根据权利要求1所述的电子设备，还包括：
电阻器R1P，
其中：
所述电阻器R1P的第一端子耦合到所述晶体管QD2P的第三端子，
所述电阻器R1P的第二端子耦合到所述缓冲放大器电路的输出，以及
所述电阻器R0P的电阻等于所述电阻器R1P的电阻的2M倍，
其中M是大于0的正数，当晶体管QD2N和QD1N是双极型晶体管时，其指示晶体管QD2N的发射极面积与晶体管QD1N的发射极面积之比，以及当晶体管QD2N和QD1N是场效应晶体管时，其指示晶体管QD2N的纵横比与晶体管QD1N的纵横比之比。
12.根据权利要求11所述的电子设备，还包括:
电阻器R0N；以及
电阻器R1N，
其中：
所述电阻器R0N的第一端子耦合到所述电流源QBN0和所述晶体管QD1N的第三端子中的每一个，
所述电阻器R0N的第二端子耦合到所述电流源QBN1和所述晶体管QD2P的第一端子中的每一个，
所述电阻器R1N的第一端子耦合到所述晶体管QD2N的第三端子，
所述电阻器R1N的第二端子耦合到所述缓冲放大器电路的输出，以及
所述电阻器R0N的电阻等于所述电阻器R1N的电阻的2K倍，
其中K是大于0的正数，当晶体管QD1P和QD2P是双极型晶体管时，其指示晶体管QD2P的发射极面积与晶体管QD1P的发射极面积之比，以及当晶体管QD1P和QD2P是场效应晶体管时，其指示晶体管QD2P的纵横比与晶体管QD1P的纵横比之比。
13.根据权利要求1所述的电子设备，其中所述电子设备是用于模数转换器的驱动器。
14.根据权利要求1所述的电子设备，其中：
所述晶体管QD1P的第二端子耦合到第一参考电位，以及
所述晶体管QD1N的第二端子耦合到第二参考电位。
15.一种电子设备，包括电流镜布置，所述电流镜布置包括：
电流镜电路，包括在所述电流镜电路的输入处的晶体管Q1和在所述电流镜电路的输出处的晶体管Q2；
缓冲放大器电路，包括晶体管QD1P、QD1N、QD2P、QD2N、QBP0、QBN0、QBP1和QBN1，
其中：
所述晶体管Q1、Q2、QD1P、QD1N、QD2P、QD2N、QBP0、QBN0、QBP1和QBN1中的每一个都具有第一端子、第二端子和第三端子，
所述缓冲放大器电路的输入耦合到所述晶体管Q1的第一端子，
所述缓冲放大器电路的输出耦合到所述晶体管Q2的第一端子，
所述晶体管QBP0的第二端子耦合到所述晶体管QD1P的第三端子，
所述晶体管QBN0的第二端子耦合到所述晶体管QD1N的第三端子，
所述晶体管QBP1的第二端子直接连接到所述晶体管QD2N的第一端子，
所述晶体管QBN1的第二端子直接连接到所述晶体管QD2P的第一端子，
对于晶体管QBP1和QBN1中的每一个晶体管，如果该晶体管是场效应晶体管，则所述第二端子是漏极端子，而如果该晶体管是双极结型晶体管，则所述第二端子是集电极端子，以及
对于晶体管QD2N和QD2P中的每一个晶体管，如果该晶体管是场效应晶体管，则所述第一端子是栅极端子，而如果该晶体管是双极结型晶体管，则所述第一端子是基极端子。
16.根据权利要求15所述的电子设备，其中:
所述晶体管QBP0、QBN0、QBP1和QBN1被配置为输出电流使得：
所述晶体管QBP0输出的电流IP0等于所述晶体管QBN1输出的电流IN1，
所述晶体管QBP1输出的电流IP1等于所述晶体管QBN0输出的电流IN0，以及
所述电流IN0与所述电流IN1之和等于所述电流IP0与所述电流IP1之和。
17.根据权利要求15所述的电子设备，其中所述电子设备是用于模数转换器的驱动器。
18.根据权利要求15所述的电子设备，其中所述电子设备是包括模数转换器ADC和用于ADC的驱动器的系统，其中所述电流镜布置被包括在所述用于ADC的驱动器中。
19.根据权利要求15所述的电子设备，其中对于所述晶体管Q1、Q2、QD1P、QD1N、QD2P、QD2N、QBP0、QBN0、QBP1和QBN1中的各晶体管：
如果该晶体管是场效应晶体管，则所述第一端子是栅极端子，所述第二端子是漏极端子，而所述第三端子是源极端子；以及
如果该晶体管是双极型晶体管，则所述第一端子是基极端子，所述第二端子是集电极端子，而所述第三端子是发射极端子。
20.根据权利要求15所述的电子设备，其中：
所述晶体管QD1P的第二端子耦合到第一参考电位，以及
所述晶体管QD1N的第二端子耦合到第二参考电位。
CN202110323165.2A 2020-03-27 2021-03-26 具有调整的偏移缓冲器的电流镜布置 Active CN113448375B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/832,144 2020-03-27
US16/832,144 US11188112B2 (en) 2020-03-27 2020-03-27 Current mirror arrangements with adjustable offset buffers

Publications (2)

Publication Number Publication Date
CN113448375A CN113448375A (zh) 2021-09-28
CN113448375B true CN113448375B (zh) 2023-02-28

Family

ID=75203089

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110323165.2A Active CN113448375B (zh) 2020-03-27 2021-03-26 具有调整的偏移缓冲器的电流镜布置

Country Status (4)

Country Link
US (1) US11188112B2 (zh)
EP (1) EP3886318A1 (zh)
CN (1) CN113448375B (zh)
TW (1) TWI775362B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0209987A2 (en) * 1985-07-18 1987-01-28 Comlinear Corporation Unity gain buffer amplifiers
US5003269A (en) * 1989-05-12 1991-03-26 Burr-Brown Corporation Unity gain amplifier with high slew rate and high bandwidth
EP2187518A1 (en) * 2008-11-12 2010-05-19 Sony Corporation Differential output circuit and communication device
CN103677069A (zh) * 2012-09-24 2014-03-26 美国亚德诺半导体公司 用于防止运算放大器中负荷所致的非线性的电路
CN107493072A (zh) * 2016-06-09 2017-12-19 亚德诺半导体集团 具有增强的净空的缓冲器
US10404222B2 (en) * 2017-08-25 2019-09-03 Harman International Industries, Incorporated Bootstrapped application arrangement and application to the unity gain follower

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4791383A (en) * 1987-09-04 1988-12-13 National Semiconductor Corporation High speed current amplifier buffer circuit
JPH03159410A (ja) 1989-11-17 1991-07-09 Toshiba Corp カレントミラー回路
US5199038A (en) 1990-10-09 1993-03-30 Vahala Kerry J Semiconductor laser noise reduction
US5373253A (en) 1993-09-20 1994-12-13 International Business Machines Corporation Monolithic current mirror circuit employing voltage feedback for β-independent dynamic range
US5565815A (en) 1993-12-17 1996-10-15 Imp, Inc. Current amplifier having a fully differential output without a d.c. bias and applications thereof
JPH07235868A (ja) * 1994-02-23 1995-09-05 Nec Corp 電流バッファ回路
JPH07235843A (ja) 1994-02-24 1995-09-05 Fujitsu Ltd 負荷駆動回路
JP3519143B2 (ja) 1994-11-17 2004-04-12 三菱電機株式会社 電流型インバータ回路、電流型論理回路、電流型ラッチ回路、半導体集積回路、電流型リング発振器、電圧制御発振器及びｐｌｌ回路
US6163216A (en) 1998-12-18 2000-12-19 Texas Instruments Tucson Corporation Wideband operational amplifier
US20020048109A1 (en) 2000-10-19 2002-04-25 Chaiken Alan I. dB linear variable gain amplifier
US6489827B1 (en) 2000-10-30 2002-12-03 Marvell International, Ltd. Reduction of offset voltage in current mirror circuit
US6724260B2 (en) 2002-03-28 2004-04-20 Texas Instruments Incorporated Low power current feedback amplifier
EP1604255A1 (en) 2003-03-10 2005-12-14 Koninklijke Philips Electronics N.V. Current mirror
KR100657829B1 (ko) 2004-08-16 2006-12-14 삼성전자주식회사 보상 회로를 구비한 레벨 쉬프터 및 디지털 회로
US7514978B2 (en) 2006-05-08 2009-04-07 Mellanox Technologies Ltd. Terminated input buffer with offset cancellation circuit
JP4921106B2 (ja) 2006-10-20 2012-04-25 キヤノン株式会社 バッファ回路
US8514165B2 (en) * 2006-12-28 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7528661B2 (en) 2007-08-07 2009-05-05 Texas Instruments Incorporated Low quiescent current output stage and method with improved output drive
US7626458B2 (en) * 2007-08-28 2009-12-01 Texas Instruments Incorporated Common-mode bandwidth reduction circuit and method for differential applications
TW200915043A (en) 2007-09-29 2009-04-01 Novatek Microelectronics Corp Biasing circuit with fast response
JP5522818B2 (ja) * 2007-12-18 2014-06-18 フリースケール セミコンダクター インコーポレイテッド 増幅回路
JP7206472B2 (ja) 2018-05-07 2023-01-18 オンキヨー株式会社 増幅装置
US10845839B1 (en) 2019-09-13 2020-11-24 Analog Devices, Inc. Current mirror arrangements with double-base current circulators

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0209987A2 (en) * 1985-07-18 1987-01-28 Comlinear Corporation Unity gain buffer amplifiers
US5003269A (en) * 1989-05-12 1991-03-26 Burr-Brown Corporation Unity gain amplifier with high slew rate and high bandwidth
EP2187518A1 (en) * 2008-11-12 2010-05-19 Sony Corporation Differential output circuit and communication device
CN103677069A (zh) * 2012-09-24 2014-03-26 美国亚德诺半导体公司 用于防止运算放大器中负荷所致的非线性的电路
CN107493072A (zh) * 2016-06-09 2017-12-19 亚德诺半导体集团 具有增强的净空的缓冲器
US10404222B2 (en) * 2017-08-25 2019-09-03 Harman International Industries, Incorporated Bootstrapped application arrangement and application to the unity gain follower

Also Published As

Publication number Publication date
TW202141219A (zh) 2021-11-01
TWI775362B (zh) 2022-08-21
US20210303018A1 (en) 2021-09-30
US11188112B2 (en) 2021-11-30
EP3886318A1 (en) 2021-09-29
CN113448375A (zh) 2021-09-28

Similar Documents

Publication Publication Date Title
CN112506264B (zh) 具有双基电流循环器的电流镜布置
TWI773266B (zh) 電流鏡裝置
JP2002185272A (ja) 差動増幅器
JPH08250941A (ja) 低歪差動増幅回路
Prokopenko et al. High-speed operational amplifier with differentiating transient correction circuits
US11437963B2 (en) Amplifiers for RF ADCS
TWI753758B (zh) 電流鏡裝置
CN113448375B (zh) 具有调整的偏移缓冲器的电流镜布置
Moustakas et al. Improved low-voltage low-power class AB CMOS current conveyors based on the flipped voltage follower
CN113009958B (zh) 具有降低的对缓冲器偏移的灵敏度的电流镜布置
RU2393629C1 (ru) Комплементарный каскодный дифференциальный усилитель
US11088665B2 (en) Linear broadband transconductance amplifier
US20240136985A1 (en) Bias circuit and power amplifier
US20240235498A9 (en) Bias circuit and power amplifier
Pezeshki Design and simulation of high-swing fully differential telescopic Op-Amp
Hayatleh et al. Analysis of the input stage of the CFOA
CN114421952A (zh) 一种高摆幅的增益自举反相器及其应用
Usharani High Performance and an Efficient Compensation Methodology in Three Stage CMOS Operational Transconductance Amplifier (OTA)
Girish Design and realization of low noise operational amplifier with current driving bulk using CMOS technology.

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant