CN103677069A - 用于防止运算放大器中负荷所致的非线性的电路 - Google Patents
用于防止运算放大器中负荷所致的非线性的电路 Download PDFInfo
- Publication number
- CN103677069A CN103677069A CN201310444530.0A CN201310444530A CN103677069A CN 103677069 A CN103677069 A CN 103677069A CN 201310444530 A CN201310444530 A CN 201310444530A CN 103677069 A CN103677069 A CN 103677069A
- Authority
- CN
- China
- Prior art keywords
- transistor
- current
- buffer
- coupled
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Abstract
本发明涉及用于防止运算放大器中负荷所致的非线性的电路。本发明提供了用于减少放大器中负荷所致的非线性的装置和方法。在某些实施方式中,一种放大器包括电流镜、缓冲电路以及输出级。所述缓冲电路能够具有相对较高的电流增益和大约等于1的电压增益。所述缓冲电路能够放大由所述电流镜生成的镜像电流并将所述放大的镜像电流提供至所述输出级,从而帮助平衡或均衡在所述电流镜中的电流并避免负荷所致的偏移误差的影响。
Description
技术领域
本发明的实施例涉及电子系统,特别是放大器。
背景技术
可将运算放大器配置成具有差分输入的AC或DC耦合的高增益电子电压放大器。在一些实施方式中,运算放大器被配置成包括被耦合至负荷的单端输出。由于放大器的高增益和反馈,运算放大器的输出可与放大器的差分输入线性相关。但是,当输出被耦合至负荷时,输出的负荷所致的调制可在输入电压和输出电压之间导致非线性。
发明内容
在一个实施例中,放大器包括电流镜,其被配置成接收与第一输入电流和第二输入电流之间的差异相对应的差分输入电流。电流镜包括第一电流镜晶体管,其包括被配置成接收第一输入电流的至少一部分的集电极;以及第二电流镜晶体管,其包括被配置成接收第二输入电流的至少一部分的集电极。第二电流镜晶体管还包括被耦合至第一电流镜晶体管的基极的基极。放大器还包括输出端子以及被耦合至输出端子并被配置成当输出端子被耦合至负荷时生成负荷电流的输出电路。输出电路包括第一输出晶体管,其被配置成至少部分地控制负荷电流的大小。放大器还包括缓冲电路,其包括第一缓冲晶体管和第二缓冲晶体管。第一缓冲晶体管包括被耦合至第二电流镜晶体管的集电极的基极。第二缓冲晶体管包括被耦合至第一输出晶体管的基极的基极以及被耦合至第一缓冲晶体管的发射极的发射极。
在另一实施例中,提供了一种电子放大的方法。该方法包括基于差分输入电流使用电流镜生成镜像电流,使用缓冲电路放大镜像电流以生成放大电流以及使用输出电路生成负荷电流。差分输入电流与第一输入电流和第二输入电流之间的差异相对应。电流镜包括第一电流镜晶体管,其包括被配置成接收第一输入电流的至少一部分的集电极。电流镜还包括第二电流镜晶体管,其包括被配置成接收第二输入电流的至少一部分的集电极以及被耦合至第一电流镜晶体管的基极的基极。缓冲电路包括第一缓冲晶体管和第二缓冲晶体管。第一缓冲晶体管包括被耦合至第二电流镜晶体管的集电极的基极以及被耦合至第二缓冲晶体管的发射极的发射极。第二缓冲晶体管包括集电极以及被配置成输出放大电流的基极。输出电路包括第一输出晶体管,其包括被耦合至第二缓冲晶体管的基极的基极。
附图说明
图1示出放大器的一个实例。
图2示出包括缓冲电路的放大电路的一个实施例。
图3示出包括缓冲电路的放大电路的另一实施例。
具体实施方式
下面关于某些实施例的详细描述介绍了本发明具体实施例的各种描述。然而,本发明可通过多种不同的方式进行具体化,例如,如权利要求书所定义和涵盖的方式。在该说明书中,参照附图进行描述,在附图中,相似的参考数字表示相同或功能类似的元件。
图1示出放大器100的一个实例。放大器100包括第一或非反相输入电压端子VIN+、第二或反相输入电压端子VIN-以及输出电压端子VOUT。放大器100还包括跨导或输入级101、第二级或电流源102和输出级或电路103。
跨导级101包括被耦合至非反相和反相输入电压端子VIN+、VIN-的差分输入和被配置成基于非反相和反相输入电压端子VIN+、VIN-之间的电压差生成差分输入电流(IIN+-IIN-)的差分输出。差分输入电流(IIN+-IIN-)能够代表第一或非反相输入电流IIN+和第二或反相输入电流IIN-之间的差异,且在某些实施方式中能够具有大约为gm*(VIN+-VIN-)的值,其中gm为跨导级101的跨导,且VIN+和VIN-分别为非反相和反相电压输入端子VIN+、VIN-的电压水平。电流镜102被配置成接收差分输入电流(IIN+-IIN-)以及生成镜像电流,输出级103可用其控制输出电压端子VOUT的电压水平。
在图示的配置中,已在负反馈配置中实现对放大器100的电连接,其中放大器100充当单位增益电压缓冲器。例如,已将输出电压端子VOUT电连接至反相输入电压端子VIN-,且已将非反相输入电压端子VIN+电连接至第一电压V1,其可以是,例如接地的。此外,放大器100已注明包括负荷电流源122,其已被用于表示提供至输出级103上负荷的负荷电流ILOAD,包括,例如,经输出级103提供至非反相输入电压端子VIN-的电流和/或任何其他负荷。
电流镜102可用于使用从跨导级101接收到的差分输入电流(IIN+-IIN-)而生成用于输出级103的镜像电流。如图1所示,电流镜102包括第一电流镜晶体管104、第二电流镜晶体管106、第三电流镜晶体管108、第一电阻器112、第二电阻器114和第一电流源115。第三电流镜晶体管108包括基极,其在被配置成接收非反相输入电流IIN+的电流镜102的结点被耦合至第一电流镜晶体管104的集电极。第三电流镜晶体管108的集电极被耦合至电源端子VCC。第三电流镜晶体管108的发射极被耦合至第一和第二电流镜晶体管104、106的基极以及第一电流源115的第一端子。第一电流源115还包括被耦合至电源端子VEE的第二端子。第一电流镜晶体管104的发射极通过第一电阻器112被耦合至电源端子VEE。第二电流镜晶体管106的发射极通过第二电阻器114被耦合至电源端子VEE。第二电流镜晶体管106的集电极在被配置成接收反相输入电流IIN-的电流镜102的结点被耦合至输出级103的输入。在某些实施方式中,电源端子VCC被配置成接收正电源电压(如+15V),而电源端子VEE则被配置成接收负电压(如-15V)。
输出级103可用于根据从电流镜102接收到的镜像电流而控制输出电压端子VOUT的电压水平。在所示的配置中,电流镜的输出为大约等于非反相输入电流IIN+和反相输入电流IIN-之间差异的单端电流。输出级103包括第一输出晶体管110、第二输出晶体管120、第二电流源116和第三电流源117。第一输出晶体管110包括电连接至第二电流镜晶体管106的集电极的基极。第一输出晶体管110的集电极被耦合至电源端子VCC且第一输出晶体管110的发射极被耦合至第二输出晶体管120的基极以及第二电流源116的第一端子。第二输出晶体管120的发射极以及第二电流源116的第二端子被耦合至电源端子VEE。第二输出晶体管120的集电极被耦合至输出电压端子VOUT以及第三电流源117的第一端子。第三电流源117的第二端子被耦合至电源端子VCC。
如前面所描述的,已在负反馈配置中实现对放大器100的连接,其中放大器100充当单位增益缓冲器。负反馈可导致非反相和反相电压端子VIN+、VIN-,其具有在稳定状态中大约相等的电压水平。因此,放大器100可用于控制输出电压端子VOUT的电压水平使其大约等于第一电压V1的电压水平。
当放大器100在负反馈,如在单位增益缓冲器的配置中运行时,在理想的情况下,通过电流源102的第一电阻器112和第二电阻器114的电流基本上相等。例如,当非反相和反相输入电压端子VIN+、VIN-的电压水平相等时,差分输入电流(IIN+-IIN-)能够为零,其可对应于通过第一和第二电阻器112、114的电流基本上相等的状况。
放大器100会遭受与将输出电压端子VOUT连接至负荷相关的偏移误差的各种来源。例如,当放大器的输出电压端子VOUT被耦合至放大器的反相输入电压端子VIN-时,输出级103能够供应负荷电流ILOAD。除非负荷电流ILOAD大约为零,否则第二输出晶体管120的集电极电流能够根据第三电流I3和负荷电流ILOAD的相对大小而增加或减小。第二输出晶体管120的负荷所致的集电极电流可与第一输出晶体管110的相应基极电流相关,这能够在非反相输入电流IIN+和反相输入电流IIN-之间产生不匹配。
进入第一输出晶体管110的基极的电流流动也会相对于第一电流镜晶体管104的集电极电压提高第二电流镜晶体管106的集电极电压,由于厄利(Early)效应这会进一步地在非反相输入电流IIN+和反相输入电流IIN-之间导致不匹配。由于非反相输入电流IIN+和反相输入电流IIN-之间的不匹配可与偏移误差相对应,放大器100可具有与将放大器100连接至负荷相关的负荷所致的偏移误差或非线性。当通过除单位增益缓冲器配置以外的其他方式,包括,例如其中使用分压器提供反馈的实施方式连接放大器100时,会存在负荷所致的偏移误差。
在第一和第二电阻器112、114之间的不匹配也会增加偏移误差并降低放大器的线性。例如,第一和第二电阻器112、114的电阻差异可与第一和第二电流镜晶体管104、106的基极-集电极电压之间的差异相对应。由于厄利效应,第一和第二电流镜晶体管104、106之间的基极-集电极电压的差异会在非反相输入电流IIN+和反相输入电流IIN-之间生成不匹配。相应地,第一和第二电阻器112、114之间的不匹配会在非反相输入电流IIN+和反相输入电流IIN-之间导致差异以及相应的偏移误差。
在某些实施方式中,提供了包括电流镜、缓冲电路以及输出级的放大器。缓冲电路能够具有相对较高的电流增益和大约等于1的电压增益。缓冲电路能够放大电流镜生成的镜像电流并将放大的电流提供至输出级,从而帮助平衡或均衡在电流镜中的电流并减少负荷所致的偏移误差。例如,缓冲电路可用于减少用于通过缓冲电路的电流增益驱动放大器的负荷的输出晶体管的基极电流变化的影响。此外,在某些实施方式中,缓冲电路包括电压补偿组件,其可用于控制在电流镜中使用的某些晶体管的基板-集电极电压使其大约相等,从而减少或消除与厄利效应相关的初始误差。
图2示出包括缓冲电路209的放大电路200的一个实施例。放大电路200包括电流镜102和输出级103,其可如上面参照图1所进行的描述。放大电路200还包括缓冲电路209、第四电流源204和第五电流源205。放大电路200可用于放大器,如图1所示的放大器100中。例如,可使用跨导级将差分输入电流(IIN+-IIN-)提供至放大电路200。
如图2所示,缓冲电路209在电流镜102和输出级103之间充当缓冲器。例如,缓冲电路209已被配置成接收电流镜102生成的镜像电流并将放大的镜像电流提供至输出级103。在图示的配置中,缓冲电路209包括被耦合至第二电流镜晶体管106的集电极的电流输入以及被耦合至第一输出晶体管110的基极的电流输出。
图示的缓冲电路209包括第一缓冲晶体管230、第二缓冲晶体管232以及电压补偿组件226。第一缓冲晶体管230的基极被耦合至第二电流镜晶体管106的集电极且第二缓冲晶体管232的基极被耦合至第一输出晶体管110的基极。此外,第一缓冲晶体管230的集电极被耦合至电源端子VCC且第一缓冲晶体管230的发射极经电压补偿组件226被耦合至第二缓冲晶体管232的发射极。例如,电压补偿组件226包括被耦合至第一缓冲晶体管230的发射极的第一端子以及被耦合至第二缓冲晶体管232的发射极的第二端子。此外,第二缓冲晶体管232的发射极被耦合至第四电流源204的第一端子。第四电流源204还包括被耦合至电源端子VEE的第二端子。此外,第二缓冲晶体管232的集电极被耦合至第二缓冲晶体管232的基极以及第五电流源205的第一端子。第五电流源205还包括被耦合至电源端子VCC的第二端子。
电压补偿组件226可用于相对于第一电流镜晶体管104的集电极电压控制第二电流镜晶体管106的集电极电压。因此,电压补偿组件226可用于减少第一和第二电流镜晶体管104、106的集电极-基极电压之间的差异,从而在闭路使用放大电路200时有助于平衡非反相和反相输入电流IIN+、IIN-的大小。例如,提高横穿电压补偿组件226的第一偏移电压VOS1可用于相对于第一电流镜晶体管104的集电极电压提高第二电流镜晶体管106的集电极电压。相应地,可选择第一偏移电压VOS1的电压以平衡或均衡第一和第二电流镜晶体管104、106的基极-集电极电压。
在一些实施方式中,电压补偿组件226包括被配置成提供具有所需值的电压降的电阻器。由于通过电压补偿电路226的电流能够等于第四电流源204的第四电流I4和第五电流源205的第五电流I5的差异,所以可选择电压补偿电路226的电阻以达到所需的电压降。例如,当第四电流I4大约为20μA且第五电流I5大约为10μA且第一电流镜晶体管104的集电极电压大约比不存在电压补偿情况下的第二电流镜晶体管106的集电极电压大50mV时,电压补偿组件226可被配置成具有大约为5kΩ的电阻从而提供大约为50mV的电压补偿。虽然已描述电压补偿的一个实例,但是本领域的普通技术人员将很容易地确定其他值。
图2所示的缓冲电路209在保持大约为1的电压增益时能够具有相对较大的电流增益。例如,在一些实施方式中,缓冲电路209能够具有大约等于第一和第二缓冲晶体管230、232的共发射极电流增益或beta(“β”)的电流增益,其能够具有例如大约100或更大的值。由于与输出电压端子VOUT相关的负荷电流的影响可以是放大电路200的电流增益的函数,提高放大电路200的电流增益可减少放大电路的负荷所致的偏移电压。例如,相对于其中省略缓冲电路209的配置,可通过大约为GB的因子减少与负荷电流相关的反相输入电流IIN-的变化,其中GB为缓冲电路209的电流增益。在一个实施例中,第一和第二缓冲晶体管230、232为具有大约为1,000或更大的β的超β双极晶体管。
缓冲电路209可用于缓冲或隔离电流镜102对输出级103所生成的负荷电流的变化。通过在电流镜和放大器的一个或多个输出晶体管之间耦合缓冲电路209,可大大减少或消除负荷电流所导致的负荷所致的非线性。缓冲电路209还用于匹配电流镜102中的晶体管(例如:第一电流镜晶体管104和第二电流镜晶体管106)的偏置条件,从而降低与集电极-基极的不匹配和厄利电压效应相关的偏移。缓冲电路209也可通过确保所有可能导致偏移误差的晶体管已将偏置条件与变化的温度相匹配而减少在相对较高温度下的偏移漂移。
相对于在电流镜102和输出级103之间采用其他放大电路而言,缓冲电路209可提供增强的性能和/或减少的开销。例如,在电流镜102和输出级103之间包括高电压增益放大级可当闭路使用所产生的放大电路时增加频率补偿中的复杂性。此外,在电流镜102和输出级103之间使用发射极跟随器电平转移器可提高必需的最低电源和/或放大电路的复杂性。与此相反,缓冲电路可被配置成具有大约等于DC输出电压的DC输入电压。
虽然已在包括电流镜102和输出级103的放大电路的上下文中示出缓冲电路,但是缓冲电路也可用于放大电路的其他配置中。例如,可使用电流镜102的可替代实施方式,包括,例如包括对组件和/或对更多或更少组件进行不同布置的电流镜。此外,虽然已示出输出级103的一个实施方式,但可与其他输出级,包括:例如使用更多或更少输出晶体管的输出级联合使用缓冲电路。例如,在某些实施方式中,无需以达林顿(Darlington)配置连接第一和第二输出晶体管110、120,而是可配置成以其他方式提供放大。
图3示出包括缓冲电路309的放大电路300的另一实施例。
图3所示的放大电路300与图2所示的放大电路200相类似,除了放大电路300还包括第一串联晶体管334、第二串联晶体管336、第三串联晶体管340和二极管连接的晶体管338以外。此外,相对于图2所示的配置而言,图3所示的放大电路300包括缓冲电路的不同布置。例如,图3所示的缓冲电路309包括第一缓冲晶体管230、第二缓冲晶体管232、第一电压补偿组件226和第二电压补偿组件332。
第一串联晶体管334包括被耦合至电源端子VCC的集电极以及被耦合至第三电流镜晶体管108的集电极的发射极。第二串联晶体管336包括被耦合至电源端子VCC的集电极以及被耦合至第一缓冲晶体管230的集电极的发射极。第三串联晶体管340包括被耦合至电源端子VCC的集电极以及被耦合至第一输出晶体管110的集电极的发射极。二极管连接的晶体管338包括集电极以及基极,所述基极被耦合至第五电流源205的第一端子、第一串联晶体管334的基极、第二串联晶体管336的基极以及第三串联晶体管340的基极。二极管连接的晶体管338还包括通过第二电压补偿组件332被耦合至第二缓冲晶体管232的集电极和基极的发射极。
二极管连接的晶体管338可用于控制第一至第三串联晶体管334、336、340的串联基极偏置电压。例如,二极管连接的晶体管338可运行以在第二输出晶体管232的基极电压增加时提高第一至第三串联晶体管334、336、340的基极电压,以及当第二输出晶体管232的基极电压降低时降低第一至第三串联晶体管334、336、340的基极电压。
第一至第三串联晶体管334、336、340可有助于保护放大电路300的晶体管以免受过电压条件的影响。例如,在使用超-β晶体管且可具有与薄基极区域相关的相对较低的集电极-发射极击穿电压的实施方式中,可使用第一至第三串联晶体管334、336、340保护超β晶体管以免受击穿电压条件的影响。
第一和第二串联晶体管334、336也可有助于控制放大电路的集电极-基极电压,从而减少厄利电压对电流不匹配的影响。例如,第一和第二串联晶体管334、336可有助于在变化的运行条件,包括温度中匹配第三电流镜晶体管108和第一缓冲晶体管230的集电极-基极电压。
在二极管连接的晶体管338的发射极以及二极管连接的第二缓冲晶体管232的集电极之间耦合第二电压补偿组件332。第二电压补偿组件332可用于补偿第一电压补偿组件226所导致的电压偏移,从而防止第一缓冲晶体管230在运行的饱和区域中运行。例如,提高横穿第二电压补偿组件332的第二偏移电压VOS2可用于提高第一缓冲晶体管230的集电极电压,从而将第一缓冲晶体管230的集电极-基极电压进行正向偏置。此外,由于二极管连接的晶体管338所生成的串联基极偏置电压也会随第二偏移电压VOS2而变化,因此也可使用第二电压补偿组件332防止第三电流镜晶体管108在运行的饱和区域中运行。因此,第二电压补偿组件332可用于控制第一缓冲晶体管230和第三电流镜晶体管108的集电极-基极电压。
虽然已通过NPN双极晶体管的上下文进行对图1-3进行阐明,但将理解的是参照NPN双极晶体管而描述的特征的任意组合均可结合PNP双极晶体管而进行可替代地或额外的实施。此外,如本文所使用的,电流源可指电流源或电流槽。
可在各种电子装置中实施上述方法、系统和/或装置。电子装置的实例可包括,但不限于消费性电子产品、消费性电子产品的部件、电子测试设备等。消费性电子产品的部件的实例可包括,但不限于放大器、整流器、可编程滤波器、衰减器、变频电路等。电子装置的实例还可包括存储芯片、存储模块、光学网络或其他通信网络的电路和磁盘驱动器电路。消费性电子产品可包括,但不限于无线装置、移动电话(例如:智能电话)、蜂窝基站、电话、电视、计算机监视器、计算机、手持计算机、平板电脑、个人数字助理(PDA)、微波炉、冰箱、立体声系统、盒式录音机或播放机、DVD播放机、CD播放机、数字视频录像机(DVR)、VCR、MP3播放机、收音机、摄像机、照相机、数码照相机、便携存储芯片、洗衣机、干衣机、洗衣机/干衣机、复印机、传真机、扫描仪、多功能外围装置、手表、时钟等。此外,电子装置可包括未完成产品。
除非上下文有清楚的要求,否则在整个说明书和权利要求中,词语“包括”(comprise,comprising,include,including)等均可被解释为包含的意思,而不是排他或完全的意思;即其意思为“包括,但不限于”。如本文通常所使用的,词语“耦合”或“连接”指两个或多个元件可直接进行连接或通过一个或多个中间元件进行连接。此外,当在本申请中使用词语“本文中”、“上文”、“下文”以及类似含义的词语,应是指作为整体的本申请而不是本申请的任何特定部分。如果上下文许可,具体实施方式中使用单数或得数的词语也可能分别包括复数或单数。两个或更多项目列表的词语“或者”意在涵盖该词语所有下列的解释:列表中项目中的任一个、所有列表中的项目以及列表中项目的任意组合。
此外,本文使用的有条件的语言,例如,尤其是“能够”、“能”、“可能”、“也许”、“例如”、“例如”、“如”等,除非特别注明或在使用的上下文中以其他方式进行理解外,通常意在表达某些实施例包括,而一些实施例不包括某些特征、元件和/或状态。因此,这样的条件性语言一般不用于表示包含该特征、元件和/或状态,其中一个或多个实施例以任意方式需要该特征、元件和/或状态,或一个或多个实施例必须包括在具有或不具有作者输入或提示的情况下逻辑决定是否需包括这些特征、元件和/或状态以在任何特定实施例中执行的能力。
本文所提供的本发明的教义可应用至其他系统中,而不一定非是上述系统。可结合上述各实施例的元件和行为以提供其他的实施例。
虽然已描述了本发明的某些实施例,但这些实施例仅是用于示例的,而不是用于限定本发明的范围。事实上,本文所描述的新型方法和系统可体现在多种其他形式中。此外,在不脱离本发明精神的条件下,可通过本文所描述的方法和系统的形式进行各种省略、替代和改变。所附权利要求及其等同物意在涵盖会落在本发明的范围和精神中的这种形式或修改。因此,本发明的范围仅可参照所附权利要求而进行限定。
Claims (19)
1.一种放大器,包括:
电流镜,其被配置成接收与第一输入电流和第二输入电流之间的差异相对应的差分输入电流,其中所述电流镜包括第一电流镜晶体管,其包括被配置成接收所述第一输入电流的至少一部分的集电极,且其中所述电流镜还包括第二电流镜晶体管,其包括被配置成接收所述第二输入电流的至少一部分的集电极以及被耦合至所述第一电流镜晶体管基极的基极;
输出端子;
输出电路,其被耦合至所述输出端子并被配置成当所述输出端子被耦合至负荷时生成负荷电流,其中所述输出电路包括第一输出晶体管,其被配置成至少部分地控制所述负荷电流的大小;以及
缓冲电路,包括:
第一缓冲晶体管,其包括被耦合至所述第二电流镜晶体管的所述集电极的基极;以及
第二缓冲晶体管,其包括被耦合至所述第一输出晶体管的基极的基极以及被耦合至所述第一缓冲晶体管的发射极的发射极。
2.根据权利要求1所述的放大器,其中所述缓冲电路被配置成将所述电流镜与所述负荷电流的变化相隔离。
3.根据权利要求1所述的放大器,其中所述缓冲电路还包括设置于所述第一缓冲晶体管的所述发射极和所述第二缓冲晶体管的所述发射极之间的第一电压补偿组件,其中所述第一电压补偿组件被配置成相对于所述第一电流镜晶体管的集电极-基极电压控制所述第二电流镜晶体管的集电极-基极电压。
4.根据权利要求3所述的放大器,其中所述缓冲电路还包括被耦合至所述第二缓冲晶体管的集电极的第二电压补偿组件,其中所述第二电压补偿组件被配置成控制所述第一缓冲晶体管的集电极-基极电压,从而防止所述第一缓冲晶体管在运行的饱和区域中运行。
5.根据权利要求1所述的放大器,其中所述缓冲电路被配置成具有大约为1的电压增益以及大约为100或更多的电流增益。
6.根据权利要求5所述的放大器,其中所述第一和第二缓冲晶体管为具有大约为1,000或更多的共发射极电流增益的超β双极晶体管。
7.根据权利要求1所述的放大器,其中所述第二缓冲晶体管还包括被耦合至所述第一输出晶体管的所述基极以及所述第二缓冲晶体管的所述基极的集电极。
8.根据权利要求7所述的放大器,还包括第一缓冲电流源和第二缓冲电流源,其中所述第一缓冲电流源被耦合至所述第二缓冲晶体管的发射极,且其中所述第二缓冲电流源被耦合至所述第二缓冲晶体管的所述基极和所述集电极。
9.根据权利要求1所述的放大器,其中所述输出电路还包括第二输出晶体管,其中所述第二输出晶体管包括被耦合至所述第一输出晶体管的发射极的基极以及被耦合至所述输出端子的集电极。
10.根据权利要求9所述的放大器,其中所述输出电路还包括第一输出电流源和第二输出电流源,其中所述第一输出电流源被耦合至所述第一输出晶体管的所述发射极以及所述第二输出晶体管的所述基极,且其中所述第二输出电流源被耦合至所述第二输出晶体管的所述集电极。
11.根据权利要求1所述的放大器,其中所述电流镜还包括第三电流镜晶体管,其中所述第三电流镜晶体管包括被耦合至所述第一电流镜晶体管的所述集电极的基极以及被耦合至所述第一和第二电流镜晶体管的所述基极的发射极。
12.根据权利要求11所述的放大器,其中所述电流镜还包括第一电阻器、第二电阻器以及电流源,且其中所述第一电阻器被耦合至所述第一电流镜晶体管的发射极,且其中所述第二电阻器被耦合至所述第二电流镜晶体管的发射极,且其中所述电流源被耦合至所述第一和第二电流镜晶体管的所述基极。
13.根据权利要求11所述的放大器,还包括第一串联晶体管、第二串联晶体管和第三串联晶体管,其中所述第一串联晶体管包括被耦合至所述第三电流源晶体管的集电极的发射极,且其中所述第二串联晶体管包括被耦合至所述第一缓冲晶体管的集电极的发射极,且其中所述第三串联晶体管包括被耦合至所述第一输出晶体管的集电极的发射极。
14.根据权利要求1所述的放大器,还包括:
第一输入端子;
第二输入端子;以及
被耦合至所述第一和第二输入端子的跨导级,其中所述跨导级被配置成放大所述第一和第二输入端子之间的电压差以生成所述差分输入电流。
15.根据权利要求1所述的放大器,其中所述第一和第二电流镜晶体管、所述第一和第二缓冲晶体管以及所述第一输出晶体管为NPN型双极晶体管。
16.一种电子放大的方法,包括:
基于差分输入电流使用电流镜生成镜像电流,其中所述差分输入电流与第一输入电流和第二输入电流之间的差异相对应,且其中所述电流镜包括第一电流镜晶体管,其包括被配置成接收所述第一输入电流的至少一部分的集电极,且其中所述电流镜还包括第二电流镜晶体管,其包括被配置成接收所述第二输入电流的至少一部分的集电极以及被耦合至所述第一电流镜晶体管的基极的基极;
使用缓冲电路放大所述镜像电流以生成放大电流,其中所述缓冲电路包括第一缓冲晶体管和第二缓冲晶体管,其中所述第一缓冲晶体管包括被耦合至所述第二电流镜晶体管的集电极的基极以及被耦合至所述第二缓冲晶体管的发射极的发射极,且其中所述第二缓冲晶体管包括集电极以及被配置成输出所述放大电流的基极;
使用输出电路生成负荷电流,其中所述输出电路包括第一输出晶体管,其包括被耦合至所述第二缓冲晶体管的所述基极的基极。
17.根据权利要求16所述的方法,还包括使用第一电压补偿组件相对于所述第一电流镜晶体管的集电极-基极电压控制所述第二电流镜晶体管的集电极-基极电压,其中所述第一电压补偿组件被设置在所述第一缓冲晶体管的所述发射极和所述第二缓冲晶体管的所述发射极之间。
18.根据权利要求17所述的方法,还包括使用第二电压补偿组件相对于所述第三电流镜晶体管的集电极-基极电压控制所述第一缓冲晶体管的集电极-基极电压,其中所述第二电压补偿组件被耦合至所述第二缓冲晶体管的集电极。
19.根据权利要求16所述的方法,其中所述缓冲电路被配置成具有大约为1的电压增益以及大约为100或更多的电流增益。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/625,604 | 2012-09-24 | ||
US13/625,604 US8907725B2 (en) | 2012-09-24 | 2012-09-24 | Circuit to prevent load-induced non-linearity in operational amplifiers |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103677069A true CN103677069A (zh) | 2014-03-26 |
CN103677069B CN103677069B (zh) | 2015-11-18 |
Family
ID=50235476
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310444530.0A Active CN103677069B (zh) | 2012-09-24 | 2013-09-23 | 用于防止运算放大器中负荷所致的非线性的电路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8907725B2 (zh) |
CN (1) | CN103677069B (zh) |
DE (1) | DE102013109957B4 (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109314496A (zh) * | 2016-03-14 | 2019-02-05 | 美国亚德诺半导体公司 | 用于宽带放大器的有源线性化 |
CN113448375A (zh) * | 2020-03-27 | 2021-09-28 | 美国亚德诺半导体公司 | 具有调整的偏移缓冲器的电流镜布置 |
CN116940914A (zh) * | 2021-03-25 | 2023-10-24 | 高通股份有限公司 | 电源抑制增强器 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2923530B1 (en) * | 2012-11-21 | 2017-12-20 | Versitech Limited | Current mirror circuit and method |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5113146A (en) * | 1990-03-21 | 1992-05-12 | U.S. Philips Corp. | Amplifier arrangement |
US5285168A (en) * | 1991-09-18 | 1994-02-08 | Hitachi, Ltd. | Operational amplifier for stably driving a low impedance load of low power consumption |
US20090289715A1 (en) * | 2008-05-23 | 2009-11-26 | Qualcomm Incorporated | Amplifier with improved linearization |
CN101615894A (zh) * | 2008-06-27 | 2009-12-30 | 深圳赛意法微电子有限公司 | 可调线性运算跨导放大器 |
CN101663812A (zh) * | 2007-04-18 | 2010-03-03 | Acp尖端电路钻研股份公司 | 通过失真对跨导器进行线性化的方法和装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5166637A (en) | 1992-03-16 | 1992-11-24 | Analog Devices, Inc. | Distortion cancellation amplifier system |
US7545215B2 (en) | 2007-02-05 | 2009-06-09 | Analog Devices, Inc. | Circuit to prevent load-induced DC nonlinearity in an op-amp |
US7679442B2 (en) | 2008-04-15 | 2010-03-16 | Analog Devices, Inc. | Output distortion cancellation circuit |
-
2012
- 2012-09-24 US US13/625,604 patent/US8907725B2/en active Active
-
2013
- 2013-09-11 DE DE102013109957.2A patent/DE102013109957B4/de active Active
- 2013-09-23 CN CN201310444530.0A patent/CN103677069B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5113146A (en) * | 1990-03-21 | 1992-05-12 | U.S. Philips Corp. | Amplifier arrangement |
US5285168A (en) * | 1991-09-18 | 1994-02-08 | Hitachi, Ltd. | Operational amplifier for stably driving a low impedance load of low power consumption |
CN101663812A (zh) * | 2007-04-18 | 2010-03-03 | Acp尖端电路钻研股份公司 | 通过失真对跨导器进行线性化的方法和装置 |
US20090289715A1 (en) * | 2008-05-23 | 2009-11-26 | Qualcomm Incorporated | Amplifier with improved linearization |
CN101615894A (zh) * | 2008-06-27 | 2009-12-30 | 深圳赛意法微电子有限公司 | 可调线性运算跨导放大器 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109314496A (zh) * | 2016-03-14 | 2019-02-05 | 美国亚德诺半导体公司 | 用于宽带放大器的有源线性化 |
CN113448375A (zh) * | 2020-03-27 | 2021-09-28 | 美国亚德诺半导体公司 | 具有调整的偏移缓冲器的电流镜布置 |
CN113448375B (zh) * | 2020-03-27 | 2023-02-28 | 美国亚德诺半导体公司 | 具有调整的偏移缓冲器的电流镜布置 |
CN116940914A (zh) * | 2021-03-25 | 2023-10-24 | 高通股份有限公司 | 电源抑制增强器 |
Also Published As
Publication number | Publication date |
---|---|
DE102013109957A1 (de) | 2014-03-27 |
DE102013109957A8 (de) | 2017-02-16 |
US8907725B2 (en) | 2014-12-09 |
US20140085005A1 (en) | 2014-03-27 |
CN103677069B (zh) | 2015-11-18 |
DE102013109957B4 (de) | 2016-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8970301B2 (en) | Method for low power low noise input bias current compensation | |
JP4330549B2 (ja) | 高周波電力増幅装置 | |
CN102498406B (zh) | 高线性快速峰值检测器 | |
CN103329429A (zh) | 用于多级放大器的米勒补偿的装置和方法 | |
US8035443B2 (en) | Amplifier with gain expansion stage | |
US7479832B2 (en) | Differential amplifying system | |
US9048801B2 (en) | Apparatus and methods for buffer linearization | |
JP6229369B2 (ja) | 電力増幅器 | |
CN102460957A (zh) | 用于无线装置中的过驱动状态的检测电路 | |
CN102257727A (zh) | 具有电阻式电平移位电路的ab类放大器 | |
CN103677069B (zh) | 用于防止运算放大器中负荷所致的非线性的电路 | |
JP2004282130A (ja) | バイアス電流供給回路及び増幅回路 | |
JP5487328B2 (ja) | 高パワー広帯域増幅器及び方法 | |
Aminzadeh et al. | Dual loop cascode‐Miller compensation with damping factor control unit for three‐stage amplifiers driving ultralarge load capacitors | |
US20150084696A1 (en) | Amplification circuit | |
US8742849B1 (en) | Linear source follower amplifier | |
JP2021005818A (ja) | 電力増幅回路 | |
US8508286B2 (en) | Apparatus and method for electrical biasing | |
CN112468104A (zh) | 一种运算放大器 | |
JP5757362B2 (ja) | 高周波増幅回路、無線装置 | |
KR20120116411A (ko) | 스텝 이득을 갖는 증폭기 회로 | |
JP2010273284A (ja) | 高周波増幅器 | |
US8766725B2 (en) | Apparatus and methods for frequency compensation of an amplifier | |
JP2011004174A (ja) | 高周波電力増幅器および無線通信装置 | |
JP2006339837A (ja) | 集積回路化高周波増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |