KR20120116411A - 스텝 이득을 갖는 증폭기 회로 - Google Patents

스텝 이득을 갖는 증폭기 회로 Download PDF

Info

Publication number
KR20120116411A
KR20120116411A KR1020127015415A KR20127015415A KR20120116411A KR 20120116411 A KR20120116411 A KR 20120116411A KR 1020127015415 A KR1020127015415 A KR 1020127015415A KR 20127015415 A KR20127015415 A KR 20127015415A KR 20120116411 A KR20120116411 A KR 20120116411A
Authority
KR
South Korea
Prior art keywords
transistor
terminal
resistor
circuit
bias
Prior art date
Application number
KR1020127015415A
Other languages
English (en)
Other versions
KR101736227B1 (ko
Inventor
분 고바야시
스티븐 더블유. 스켈
용한 크리스 킴
페이-밍 다니엘 초우
마우-충 프랭크 창
Original Assignee
마이크로칩 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크로칩 테크놀로지 인코포레이티드 filed Critical 마이크로칩 테크놀로지 인코포레이티드
Publication of KR20120116411A publication Critical patent/KR20120116411A/ko
Application granted granted Critical
Publication of KR101736227B1 publication Critical patent/KR101736227B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/144—Indexing scheme relating to amplifiers the feedback circuit of the amplifier stage comprising a passive resistor and passive capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/27—A biasing circuit node being switched in an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7206—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch in the bias circuit of the amplifier controlling a bias voltage in the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7236—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into parallel or not, by choosing between amplifiers by (a ) switch(es)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

스텝 이득 증폭기는, 입력과 출력을 갖는 증폭기 및 상기 입력과 바이어스 노드에 연결된 바이어스 회로를 갖는다. 수동 소자들만을 이용한 수동 피드백 회로는, 상기 출력을 상기 입력에 연결한다. 제어 회로는, 바이어스 노드에서 바이어스 회로에 연결된다.

Description

스텝 이득을 갖는 증폭기 회로{AN AMPLIFIER CIRCUIT WITH STEP GAIN}
본 발명은, 전류 소모가 적고, 저이득 상태에서 RF 신호 전송의 왜곡이 거의 없거나 완전히 없는 높은 스텝 이득을 갖는 증폭기 시스템에 관한 것이다.
이득을 갖는 증폭기 회로들은 본 기술분야에 공지되어 있다. 일례로서, 미국 특허 4,366,450; 5,355,096; 5,661,437; 7,046,081; 6,906,595; 7,332,964; 6,522,195; 6,977,552; 7,423,487 및 미국 공개 특허 2009/0015334를 참조할 수 있다. 전형적으로, 종래의 증폭기 회로는, 피드백 회로를 갖는 증폭기를 포함한다. 피드백 회로는, 능동 소자들 또는 수동 소자들을 포함할 수 있다. 증폭기와 능동 피드백 회로를 갖는 종래의 증폭기 회로의 일례가, 미국특허 5,661,437의 도 9에 도시되어 있다. 이 증폭기 회로가 갖는 문제점은, 가변 이득 스텝이 14dB 정도로 작다는 것이다. 이 증폭기 회로는, 고이득과 저이득이 각각 -2.5dB와 -16.5dB의 음의 값을 갖기 때문에, 매우 저이득을 갖는다. 증폭기와 능동 피드백 소자로서의 스위치들을 갖는 바이어스 회로를 갖는 종래의 증폭기 회로의 또다른 예가, 미국특허 6,997,552의 도 1에 도시되어 있다. 이 종래의 회로에서는, 2가지 타입의 트랜지스터들이 이용되기 때문에 제조 비용이 높을 것으로 여겨진다. RF 신호가 저이득 모드에서는 스위치들에 의해 오로지 바이패스되기 때문에, 증폭기 회로의 이득 스텝 또한 증폭기의 이득에 의해 제한된다. 더욱, 출력 전력의 능력 및 선형성이 스위치들에 의해 제한된다.
그래서, 전류 소모가 적고, 저이득 상태에서 RF 신호 전송의 왜곡이 거의 없거나 완전히 없는 높은 스텝 이득을 갖는 증폭기 시스템이 요구된다.
본 발명에 따른 증폭기 시스템은, 입력과 출력을 갖는 증폭기 및 바이어스 회로를 포함한다. 오로지 수동 소자들만을 갖는 수동 피드백 회로가 출력을 입력에 연결한다. 제어 회로는 바이어스 회로에 연결된다.
상술한 바로부터, 저이득 상태에서 전류 소모가 적고, 또한, 상기 저이득 상태의 높은 전력 입력에서 RF 왜곡이 적은, 높은 스텝 이득을 갖는 증폭기 시스템이 달성될 수 있다.
도 1은 본 발명에 따른 증폭기 시스템의 도식적인 블록도이다.
도 2는 본 발명의 제1 실시예에 따른 증폭기 시스템의 회로도이다.
도 3은 본 발명의 제2 실시예에 따른 증폭기 시스템의 회로도이다.
도 4는 본 발명의 제3 실시예에 따른 증폭기 시스템의 회로도이다.
도 1은 본 발명에 따른 증폭기 시스템(10)의 블록도를 도시한다. 증폭기 시스템(10)은 입력(14) 및 출력(16)을 갖는 기본 증폭기(12)를 포함한다. 입력(14)은 RF 신호들을 수신할 수 있으며, 증폭된 RF 신호들을 출력(16)에 제공한다. 증폭기(12)에는, 기준 전압(Vref) 뿐만 아니라 전압(Vcc)이 제공된다. 추가로, 증폭기 시스템(10)은 또한, 일단이 출력(16)에 연결되고 타단이 입력(14)에 연결된 수동(passive) 피드백 회로(18)를 포함한다. 따라서, 수동 피드백 회로(18)는 증폭기(12)의 출력(16)을 증폭기(12)의 입력(14)에 연결한다. 수동 피드백 회로(18)는, 예를 들면, 저항들, 커패시터들 및 인덕터들과 같은 수동 소자들만으로 구성되는데, 이는 추후 더욱 상세하게 설명된다. 마지막으로, 도시된 바와 같이, 증폭기(12)는 바이어스 회로 및 바이어스 노드(20)를 갖는다. 제어 회로(22)는 바이어스 노드(20)에 연결된다. 제어 회로(22)는 제어 신호(Vattn)를 수신한다.
도 2는, 본 발명에 따른 증폭기 시스템(110)의 제1 실시예를 보여주는 회로도이다. 유사한 부분들에 대해서는 같은 번호를 이용하여 설명한다. 증폭기 시스템(110)은 기본 증폭기(12)를 포함한다. 기본 증폭기(12)는 제1 n-p-n 바이폴라 트랜지스터(T31)를 포함한다. 하지만, 제1 n-p-n 바이폴라 트랜지스터(T31)가 n-p-n 타입으로 제한될 필요는 없으며(예를 들면, p-n-p 타입일 수도 있다), 또한, 바이폴라로 제한될 필요도 없다(예를 들면, FET 타입 트랜지스터일 수도 있다)는 것은, 당업자에게 자명하다. 그럼에도 불구하고, 본 발명에서는 설명을 위하여, 제1 트랜지스터(T31)가 n-p-n 바이폴라 타입인 것으로 한다. 또한, n-p-n 타입 바이폴라 트랜지스터가 이미터와 콜렉터와 베이스를 갖는다는 것도 당업자에게 자명하다. 제1 n-p-n 트랜지스터(T31)의 베이스는 RF 입력(14) 노드에 연결된다. 제1 n-p-n 트랜지스터(T31)의 콜렉터에는 RF 출력 노드(16)를 제공한다. 제1 트랜지스터(T31)의 이미터는 접지에 연결된다. 제1 트랜지스터(T31)의 콜렉터는 또한, 인덕터(L31)를 통해 전압원(Vcc)에 연결된다. 추가로, 제1 트랜지스터(T31)의 콜렉터는, 수동 피드백 회로(18)에 연결되는데, 수동 피드백 회로(18)는 입력에 연결된 커패시터(C31)와 커패시터(C31)에 직렬 연결된 저항(R31)을 포함한다. 마지막으로, 기본 증폭기(12)는 제1 트랜지스터(T31)의 베이스에 연결된 바이어스 회로(30)를 포함한다. 바이어스 회로(30)는 제2 n-p-n 바이폴라 트랜지스터(T32)를 포함한다. 제2 트랜지스터(T32)의 베이스는, 저항(R34)을 통해 제1 트랜지스터(T31)의 베이스에 연결될 뿐만 아니라, 자신의 콜렉터 단자에도 연결된다. 제2 트랜지스터(T32)의 이미터는 접지에 연결된다. 제2 트랜지스터(T32)의 콜렉터는 또한, 저항(R32)을 통해 전압원(Vcc)에 연결될 뿐만 아니라, 바이어스 노드(20)에도 연결된다. 마지막으로, 증폭기 시스템(110)의 제어 회로(22)는, 바이어스 노드(20)에 연결된 저항(R33)을 포함하고, 신호(Vattn)를 수신한다.
본 발명에 따른 증폭기 시스템(110)의 동작에 있어서, 수동 피드백 회로(18) 내의 커패시터(C31)는 DC 신호들을 차폐하기 위한 DC 블록으로서 동작한다. 따라서, 증폭기 시스템(110)의 피드백 값은 저항(R31)에 의해 결정된다. 제2 트랜지스터(T32), 저항들(R32 및 R34)로 구성된 바이어스 회로(30)는, 제1 트랜지스터(T31)에 대한 전류 미러로서 동작한다. 증폭기 시스템(110)의 동작에 있어서, Vattn이 2V와 같은 하이 레벨에 있을 때, 제1 트랜지스터(T31)는 턴온된다. 입력 노드(14)에 제공된 RF 신호는, 피드백 회로(18)에 의해 제공된 피드백과 함께, 제1 트랜지스터(T31)에 의해 증폭된다. 하지만, 증폭기 시스템(10)의 전체 폐루프 이득은, 저항(R31)의 높은 저항값 때문에, 여전히 높다. 증폭기 시스템(10)의 폐루프 이득은 다음과 같이 계산될 수 있다.
GH(폐루프 이득) = Go(증폭기(12)의 이득)/(1+Go/R31))
Vattn이 0V와 같이 로우 레벨이고 Vref가 고전압을 유지하면, 바이어스 노드(20)의 전압은 로우 레벨로 된다. 전류 미러 회로 또는 바이어스 회로(30)는 턴오프된다. 따라서, 제1 트랜지스터(T31)가 턴오프된다. 입력 노드(14)에 제공된 RF 신호는, 증폭기(12)를 통해 통과하지 않는다. 대신에, RF 신호는 수동 피드백 회로(18)를 통해 RF 출력 노드(16)로 통과하게 된다. 하지만, R31의 저항값이 높기 때문에, RF 신호에 큰 손실이 발생할 수 있다. 추가로, 제1 트랜지스터(T31)는 턴오프되고, 전류 미러 회로 또는 바이어스 회로(30) 역시 턴오프되고, 이러한 저이득 상태에서 전류 소모가 감소된다. 추가로, 이러한 저이득 상태에서, RF 신호가 C31 및 R31의 수동 소자들을 통해 지나가기 때문에, RF 신호의 왜곡이 없다.
고이득 상태와 저이득 상태의 사이에서, 두 상태들 사이에는 큰 이득차가 존재한다. 따라서, 증폭기 시스템(10)은 높은 이득 스텝을 달성할 수 있다.
도 3은 본 발명에 따른 증폭기 시스템(210)의 제2 실시예를 도시한 도면이다. 마찬가지로, 동일한 부분에는 같은 번호가 사용된다. 증폭기 시스템(210)은 기본 증폭기(12)를 포함한다. 기본 증폭기(12)는 바이어스 회로(30)와 제1 트랜지스터(T41)를 포함한다. 마찬가지로, 본 실시예에서, 제1 트랜지스터(T41)는 n-p-n 바이폴라 트랜지스터로 도시되었다. 하지만, 본 발명이 이에 제한되는 것이 아니다. 제1 트랜지스터(T41)는 RF 출력 노드(16)에 연결된 콜렉터를 갖는다. 추가로, 이 콜렉터는 인덕터(L41)를 통해 전압원(Vcc)에 연결된다. 제1 트랜지스터(T41)는 저항(R48)을 통해 접지에 연결된 이미터를 갖는다. 마지막으로, 제1 트랜지스터(T41)는 저항(R47)을 통해 RF 입력 노드(14)에 연결된 베이스를 갖는다.
바이어스 회로(30)는 또한, 트랜지스터(T41)에 대한 전류 미러 회로로서 기능한다. 바이어스 회로(30)는 제2 n-p-n 바이폴라 트랜지스터(T42) 및 제3 n-p-n 바이폴라 트랜지스터(T43)를 포함한다. 제2 트랜지스터(T42)의 이미터는 접지에 연결된다. 제2 트랜지스터(T42)의 콜렉터는 제3 트랜지스터(T43)의 베이스에 연결된다. 제2 트랜지스터(T42)의 베이스는 제3 트랜지스터(T43)의 이미터에 연결되고 또한 저항(R46)을 통해 저항(R47)에 연결되어 제1 트랜지스터(T41)의 베이스에도 연결된다. 제3 트랜지스터(T43)의 콜렉터는 Vcc에 연결된다. 제3 트랜지스터(T43)의 베이스는 저항(R44)을 통해 Vref로 연결된다. 또한, 제3 트랜지스터(T43)의 베이스는 바이어스 노드(20)에서 제어 회로(22)와 연결된다.
제어 회로(22)는 제4 바이폴라 트랜지스터(D41)를 포함한다. 제4 트랜지스터(D41)의 베이스는 자신의 이미터에 연결되어 있으며 또한 바이어스 노드(20)에도 연결되어 있다. 제4 트랜지스터(D41)의 콜렉터는 저항(R45)을 통해 제어 신호(Vattn)를 수신한다.
수동 피드백 회로(18)는, 제2 커패시터(C41)와, 제2 커패시터(C41)에 직렬 연결된 저항(R41)과, 저항(R41)에 직렬 연결된 저항(R43)과, 저항(R43)에 직렬 연결된 제1 커패시터(C42)를 포함한다. 제1 커패시터(C42)는 또한, 제1 트랜지스터(T41)의 콜렉터에 연결된다. 제2 커패시터(C41)는 RF 입력 노드(14)에 연결된다. 저항(R42)은 저항(R41)과 저항(R43)의 접속점(junction)을 접지에 연결시킨다.
본 발명에 따른 증폭기 시스템(210)의 동작에 있어서, 수동 피드백 회로(18)에서 저항들(R41, R42 및 R43)의 연결은 더나은 임피던스 매칭을 제공한다. 저항들(R47 및 R48)은, 제1 트랜지스터(T41)에 대한 DC 밸러스트(ballast)를 제공한다. 마지막으로, 제3 트랜지스터(T43)는 바이어스 회로(30)에 향상된 전류 미러 성능을 제공한다.
신호(Vattn)가 하이일 때, 제4 트랜지스터(D41)는 오프이다. 제1 트랜지스터(T41)는 증폭하도록 바이어스된다. Vattn이 로우일 때, 제4 트랜지스터(D41)는 온이다. 하지만, 제1 트랜지스터(T41)는 턴오프된다. Vattn이 하이 레벨에 있을 때, 제4 트랜지스터(D41)는 제어 전압으로부터의 바이어스의 영향을 제거한다.
도 4는 본 발명에 따른 증폭기 시스템(310)의 제3 실시예를 도시한 도면이다. 마찬가지로, 동일한 부분에는 같은 번호가 부여된다. 증폭기 시스템(310)은 기본 증폭기(12)를 포함한다. 기본 증폭기(12)는 바이어스 회로(30) 및 제1 트랜지스터(T51)를 포함한다. 마찬가지로, 본 발명에서, 제1 트랜지스터(T51)는 n-p-n 바이폴라 트랜지스터로 도시되었다. 하지만, 본 발명이 이에 제한되지는 않는다. 제1 트랜지스터(T51)는 RF 출력 노드(16)에 연결된 콜렉터를 갖는다. 추가로, 이 콜렉터는 인덕터(L51)를 통해 전압원(Vcc)에 연결된다. 제1 트랜지스터(T51)는 저항(R59)을 통해 접지에 연결된 이미터를 갖는다. 마지막으로, 제1 트랜지스터(T51)는, 저항(R58)을 통해 커패시터(C53)에 연결된 베이스를 갖는다.
바이어스 회로(30)는 또한, 트랜지스터(T51)에 대한 전류 미러 회로로서 기능한다. 바이어스 회로(30)는 제2 n-p-n 바이폴라 트랜지스터(T52) 및 제3 n-p-n 바이폴라 트랜지스터(T53)를 포함한다. 제2 트랜지스터(T52)의 이미터는 접지에 연결된다. 제2 트랜지스터(T52)의 콜렉터는 제3 트랜지스터(T53)의 베이스에 연결된다. 제2 트랜지스터(T52)의 베이스는 제3 트랜지스터(T53)의 이미터에 연결되고 또한 저항(R57)과 저항(R58)을 통해 제1 트랜지스터(T51)의 베이스에도 연결된다. 제3 트랜지스터(T53)의 콜렉터는 Vcc에 연결된다. 제3 트랜지스터(T53)의 베이스는 저항(R55)에 연결되어 Vref에 연결된다. 제3 트랜지스터(T53)의 베이스는 또한, 바이어스 노드(20)에 연결되어 제어 회로(22)에 연결된다.
제어 회로(22)는 제4 바이폴라 트랜지스터(D52)를 포함한다. 제4 트랜지스터(D52)의 베이스는 바이어스 노드(20)에 연결된 자신의 이미터에 연결된다. 제4 트랜지스터(D52)의 콜렉터는 저항(R56)을 통해 제어 신호(Vattn)를 수신한다.
커패시터(C53)는 또한, 제어 회로(22)에 연결된다. 제어 회로(22)는 노드(14)에서 RF 입력 신호를 수신한다. RF 입력 신호는 제4 n-p-n 바이폴라 트랜지스터(D52)의 콜렉터에 제공된다. 추가로, RF 신호는 또한, 제5 트랜지스터(D51)의 베이스에 제공된다. 마지막으로, 입력 노드(14)에서의 RF 신호는 수동 피드백 회로(18)에 연결된다. 제5 트랜지스터(D51)의 이미터는 또한, 제5 트랜지스터(D51)의 베이스에도 연결된다. 제5 트랜지스터(D51)의 콜렉터는 커패시터(C53)에 연결되고, 또한 저항(R54)을 통해 접지에도 연결된다.
수동 피드백 회로(18)는, 도 3에 도시된 제2 실시예의 증폭기 시스템(210)에서 설명된 피드백 회로(18)와 유사하다. 피드백 회로(18)는, 제2 커패시터(C51)와, 제2 커패시터(C51)에 직렬 연결된 저항(R51)과, 저항(R51)에 직렬 연결된 저항(R53)과, 저항(R53)에 직렬 연결된 제1 커패시터(C52)를 포함한다. 제1 커패시터(C52)는 또한, 제1 트랜지스터(T51)의 콜렉터에도 연결된다. 제2 커패시터(C41)는 RF 입력 노드(14)에 연결된다. 저항(R52)은 저항(R41)과 저항(R43)의 접속점을 접지에 연결시킨다.
증폭기 시스템(310)의 동작에 있어서, Vattn이 하이 레벨일 때, 제5 트랜지스터(D51)는 턴온되고, 제4 트랜지스터(D52)는 턴오프된다. 따라서, 입력 노드(14)에 제공된 RF 신호는, 제5 트랜지스터(D51)의 낮은 임피던스를 통해서 트랜지스터(T51)에 제공되고, 제1 트랜지스터(T51)에 의해 증폭된다. Vattn이 로우 레벨이고 Vref가 고전압을 유지할 때, 제5 트랜지스터(D51)는 턴오프되고, 제4 트랜지스터(D52)는 턴온되고, 전류 미러 바이어스 회로(30)는 턴오프된다. 입력 노드(14)에 수신된 RF 신호는, 턴오프된 트랜지스터(D51)의 높은 임피던스와 만나게 될 것이다. 추가로, 제1 트랜지스터(T51)는 션트 바이어스(shunt bias)에 의해 턴오프될 것이다. 따라서, 입력 RF 신호는 수동 피드백 회로(18)를 통해 지나갈 것이다. 더욱이, 이 상태에서, 제5 트랜지스터(D51)는 제1 트랜지스터(T51)로부터 RF 입력 신호를 분리시킨다.

Claims (12)

  1. 입력과 출력, 및 바이어스 회로를 갖는 증폭기;
    수동 소자들만을 포함하며, 상기 출력을 상기 입력에 연결하는 수동 피드백 회로; 및
    상기 바이어스 회로에 연결된 제어 회로를 포함하는 증폭기 시스템.
  2. 제1항에 있어서,
    상기 증폭기는 상기 입력과 상기 출력 사이에 연결된 제1 트랜지스터를 갖고,
    상기 바이어스 회로는 상기 입력과 바이어스 노드 사이에 연결되고, 및
    상기 제어 회로는 상기 바이어스 노드에 연결된 증폭기 시스템.
  3. 제2항에 있어서,
    상기 수동 피드백 회로는, 상기 입력과 상기 출력 사이에 직렬로 연결된 제1 저항 및 제1 커패시터를 포함하는 증폭기 시스템.
  4. 제3항에 있어서,
    상기 수동 피드백 회로는,
    직렬로 연결된 제2 저항 및 제2 커패시터로서, 상기 제2 저항 및 상기 제2 커패시터는 상기 제1 저항 및 상기 제1 커패시터와 직렬로 연결되고, 상기 제1 커패시터는 상기 입력에 연결되고, 상기 제1 저항은 상기 제2 저항에 연결되고, 상기 제2 커패시터는 상기 출력에 연결된 제2 저항 및 제2 커패시터; 및
    상기 제1 저항과 상기 제2 저항의 접속점을 접지에 연결시키는 제3 저항을 더 포함하는 증폭기 시스템.
  5. 제2항에 있어서,
    상기 바이어스 회로는,
    상기 입력에 연결된 제2 단자, 상기 바이어스 노드에 연결된 제3 단자 및 접지에 연결된 제1 단자를 갖고, 상기 제2 단자는 상기 제1 및 제3 단자 사이의 전류의 흐름을 제어하는 제2 트랜지스터를 포함하는 증폭기 시스템.
  6. 제5항에 있어서,
    상기 제2 트랜지스터는 n-p-n 바이폴라 타입인 증폭기 시스템.
  7. 제5항에 있어서,
    상기 바이어스 회로는, 상기 제3 단자 및 기준 전압에 연결된 저항을 더 포함하는 증폭기 시스템.
  8. 제5항에 있어서,
    상기 제3 단자는 상기 제2 단자에 연결된 증폭기 시스템.
  9. 제5항에 있어서,
    상기 바이어스 회로는,
    제2 단자, 제3 단자 및 제1 단자를 갖는 제3 트랜지스터를 더 포함하고,
    상기 제3 트랜지스터의 상기 제2 단자는 상기 제2 트랜지스터의 상기 제3 단자에 연결되고, 상기 제3 트랜지스터의 상기 제1 단자는 상기 제2 트랜지스터의 상기 제2 단자에 연결되고, 상기 제3 트랜지스터의 상기 제3 단자는 전압원에 연결된 증폭기 시스템.
  10. 제2항에 있어서,
    상기 제어 회로는 저항을 포함하는 증폭기 시스템.
  11. 제10항에 있어서,
    상기 제어 회로는,
    제1 단자, 제2 단자 및 제3 단자를 갖고, 상기 제1 단자는 상기 바이어스 노드에 연결되고, 상기 제2 단자는 상기 바이어스 노드에 연결되고, 상기 제3 단자는 상기 저항에 연결된 제2 트랜지스터를 더 포함하는 증폭기 시스템.
  12. 제11항에 있어서,
    상기 제어 회로는,
    제1 단자, 제2 단자 및 제3 단자를 갖는 제3 트랜지스터로서, 상기 제3 트랜지스터의 상기 제1 단자는 상기 제2 트랜지스터의 상기 제3 단자 및 상기 수동 피드백 회로에 연결되고, 상기 제3 트랜지스터의 상기 제3 단자는 상기 입력에 연결되고, 상기 제3 트랜지스터의 상기 제2 단자는 상기 수동 피드백 회로에 연결된 제3 트랜지스터를 더 포함하는 증폭기 시스템.
KR1020127015415A 2010-01-11 2011-01-03 스텝 이득을 갖는 증폭기 회로 KR101736227B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/685,635 2010-01-11
US12/685,635 US8115552B2 (en) 2010-01-11 2010-01-11 Amplifier circuit with step gain
PCT/US2011/020042 WO2011084924A1 (en) 2010-01-11 2011-01-03 An amplifier circuit with step gain

Publications (2)

Publication Number Publication Date
KR20120116411A true KR20120116411A (ko) 2012-10-22
KR101736227B1 KR101736227B1 (ko) 2017-05-16

Family

ID=44258094

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127015415A KR101736227B1 (ko) 2010-01-11 2011-01-03 스텝 이득을 갖는 증폭기 회로

Country Status (6)

Country Link
US (1) US8115552B2 (ko)
EP (1) EP2524425A4 (ko)
KR (1) KR101736227B1 (ko)
CN (1) CN102652393B (ko)
TW (1) TWI538388B (ko)
WO (1) WO2011084924A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9444406B1 (en) * 2015-06-29 2016-09-13 Silicon Laboratories Inc. Amplifier topology achieving high DC gain and wide output voltage range
US10277173B1 (en) * 2017-11-17 2019-04-30 Qualcomm Incorporated Amplifier linearizer with wide bandwidth
CN108111131A (zh) * 2017-12-29 2018-06-01 广州慧智微电子有限公司 一种反馈电路及放大器

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3533096A (en) * 1967-09-01 1970-10-06 Sanders Associates Inc Character display system
DE2833266A1 (de) 1977-08-01 1979-03-01 Pioneer Electronic Corp Automatische verstaerkungssteuerschaltung
US4458212A (en) 1981-12-30 1984-07-03 Mostek Corporation Compensated amplifier having pole zero tracking
US5355096A (en) 1993-07-06 1994-10-11 Trw Inc. Compace HBT wide band microwave variable gain active feedback amplifier
US5661437A (en) 1994-08-15 1997-08-26 Nippon Telegraph And Telephone Corporation Negative feedback variable gain amplifier circuit
US5493255A (en) 1995-03-21 1996-02-20 Nokia Mobile Phones Ltd. Bias control circuit for an RF power amplifier
US5710523A (en) 1996-01-16 1998-01-20 Trw Inc. Low noise-low distortion hemt low noise amplifier (LNA) with monolithic tunable HBT active feedback
JP4446511B2 (ja) * 1999-05-31 2010-04-07 三菱電機株式会社 電力増幅器用保護回路
CA2361298C (en) 2000-11-08 2004-10-12 Research In Motion Limited Impedance matching low noise amplifier having a bypass switch
US6522195B2 (en) 2000-12-07 2003-02-18 Motorola, Inc. Low noise amplifier having bypass circuitry
US6724251B1 (en) * 2002-09-12 2004-04-20 National Semiconductor Corp. Apparatus and method for employing gain dependent biasing to reduce offset and noise in a current conveyor type amplifier
DE10307315B3 (de) 2003-02-20 2004-09-16 Infineon Technologies Ag Verstärkerschaltung mit passiver Gain-Step-Schaltung
US20050024150A1 (en) 2003-06-11 2005-02-03 Jeff Gordon Monolithic amplifier with high-value, monolithically formed passive feedback resistor
US6906595B2 (en) 2003-08-30 2005-06-14 Lsi Logic Corporation Variable gain current feedback amplifier
GB2428147A (en) 2005-07-07 2007-01-17 Agilent Technologies Inc Variable gain feedback amplifier for optical receiver
US7332964B2 (en) 2006-06-20 2008-02-19 Intel Corporation Gain-step transconductor
US7579909B2 (en) 2007-07-12 2009-08-25 Infineon Technologies Ag Bypass circuit for radio-frequency amplifier stages
US7675359B2 (en) * 2008-05-28 2010-03-09 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Switch-around low noise amplifier

Also Published As

Publication number Publication date
EP2524425A1 (en) 2012-11-21
TW201145807A (en) 2011-12-16
CN102652393A (zh) 2012-08-29
KR101736227B1 (ko) 2017-05-16
US8115552B2 (en) 2012-02-14
US20110169573A1 (en) 2011-07-14
WO2011084924A1 (en) 2011-07-14
TWI538388B (zh) 2016-06-11
CN102652393B (zh) 2016-09-21
EP2524425A4 (en) 2014-01-01

Similar Documents

Publication Publication Date Title
US6778016B2 (en) Simple self-biased cascode amplifier circuit
US7688133B2 (en) Power amplifier
JP4088177B2 (ja) バイアス電流供給回路及び増幅回路
US5844443A (en) Linear high-frequency amplifier with high input impedance and high power efficiency
US10211797B2 (en) Bidirectional amplifier
US7057462B2 (en) Temperature compensated on-chip bias circuit for linear RF HBT power amplifiers
KR100830812B1 (ko) 고주파 증폭기 회로
US20010048347A1 (en) Circuit configuration for controlling the operating point of a power amplifier
GB2477572A (en) A class AB wideband high-power current output push-pull amplifier
KR101736227B1 (ko) 스텝 이득을 갖는 증폭기 회로
JP2011151771A (ja) 電子回路
JP2004521545A (ja) 直結バイアス回路を有する高周波増幅回路
EP1352466B1 (en) A fully differential, variable-gain amplifier and a multidimensional amplifier arrangement
JP5374452B2 (ja) パススルー付き増幅器
GB2079078A (en) Gain controlled tv if amplifier
US11437965B2 (en) Variable gain amplifier and wireless communication device
US11152899B2 (en) Multi-stage amplifier including a pre-driver stage
US7183855B2 (en) Circuit arrangement for the switchable amplification of variable electrical signals
JP4180307B2 (ja) 低入力インピーダンス増幅器
CN115664354A (zh) 一种差分放大电路
KR20230059138A (ko) 듀얼모드 전력증폭기 및 방법
EP2424107B1 (en) Current-voltage conversion circuit
JP2004007085A (ja) 帰還増幅器
JPH04356806A (ja) 高周波増幅回路
KR20050066955A (ko) 전력증폭기의 전치왜곡 선형화기

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant