JP2004521545A - 直結バイアス回路を有する高周波増幅回路 - Google Patents

Abstract

増幅トランジスタと、該増幅トランジスタに直接接続されたバイアス回路を含む高周波増幅回路。前記バイアス回路は制御端子を有するバイアストランジスタと該制御端子に結合されたインダクタとを含む。更に、前記バイアストランジスタは前記増幅トランジスタに直接に接続された出力端子を有する。抵抗が前記インダクタと直列に接続され、該直列接続された部品は前記制御端子と電圧供給端子の間の回路に接続されている。前記増幅器の中にこのようにインダクタを備えることによって、高周波における前記増幅トランジスタの負荷効果を実質的に減少することができる。

Description

【技術分野】
【０００１】
本発明はトランジスタ増幅回路の分野に関するもので、特に高周波増幅回路およびそのような増幅回路のバイアス回路に関する。
【背景技術】
【０００２】
高周波増幅回路は、通常、出力段は共通エミッタを構成するように接続されたバイポーラトランジスタを備え、当該出力段トランジスタのベースにバイアス信号を供給する電圧源または電流源でバイアスされている。
【０００３】
ＩＣ技術において、出力段をバイアスする簡単な方法は、出力段が電流ミラー回路の一部分となっている電流ミラー回路を使用することである。出力段の零入力直流電流（quiescent DC current）は、電流ミラー回路の定電流により直接制御できる。一般的には、増幅トランジスタのバイアスは、抵抗を通して電流ミラー回路によって供給される。しかし、抵抗を使用することによってその回路の電力損失を増加させる。この損失は、大電流が抵抗を流れるとかなり大きなものとなる。
【０００４】
この損失を減少あるいは除去し且つ、増幅トランジスタとバイアス回路の間にＲＦ（無線周波数）絶縁を行なうために、例えば、米国特許第6,043,714号に示されているように、抵抗の代わりにインダクタを使用してバイアス回路をＲＦ増幅器のベースに結合することが提案されている。しかしながら、これはこの問題に対する完全な解決策ではない。というのは、インダクタからの寄生抵抗が依然として電力損失を生じさせ、更に、この寄生抵抗のために電流ミラー回路のトランジスタ対にミスマッチを生ずる可能性があるからである。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
これらの問題は、ある種のＩＣ増幅器設計においては、オンチップインダクタよりも小さい寄生抵抗を持つ外部インダクタを採用することによって解決されている。しかし、これによると多くの回路において、外部接続のために二つのボンデイングパッドを必要とする。これはあまり好ましいものではない。というのは、ボンデイングパッドはＩＣ設計において重視されるもの（at a premium）だからである。
【０００６】
従って、ミスマッチが最小限で、電力損失も最小限で、且つ、仮に外部部品との接続が必要であったとしても、単一のボンデイグパッドだけでできる様なバイアス回路付きの高周波増幅回路が望まれる。
【０００７】
本発明の目的は、ミスマッチが最小限で、インダクタ中の寄生抵抗による電力損失が最小限であり、更に単一のボンデイングパッドだけで外部部品の接続ができる、バイアス回路を備えた高周波増幅回路を提供することにある。
【課題を解決するための手段】
【０００８】
本発明によれば、これらの目的は、増幅トランジスタと、該増幅トランジスタに直結されたバイアス回路を含む新規な高周波増幅回路によって達成される。前記バイアス回路は、制御端子と該制御端子に結合されたインダクタを有するバイアストランジスタを含む。更に、該バイアストランジスタは、前記増幅トランジスタに直接接続（直結）された出力端子を有する。
【０００９】
本発明の好ましい実施の形態によれば、前記バイアストランジスタの制御端子に結合されたインダクタと直列に抵抗が接続される。そして、前記抵抗とインダクタは、前記制御端子と電圧供給端子との間に結合される。
【００１０】
本発明の更に好ましい実施の形態によれば、前記バイアストランジスタの出力端子に接続された制御端子と、前記バイアストランジスタの制御端子に接続された出力端子とを有する追加のトランジスタが備えられている。
【発明の効果】
【００１１】
本発明に基づく高周波増幅回路は、ミスマッチ効果と寄生抵抗による電力損失が最小限に抑えられ、また、インダクタのような外部部品の接続が簡素化される点において顕著な改善を提供することができる。
【発明を実施するための最良の形態】
【００１２】
本発明のこれら及び他の特徴は、以下に記載される実施の形態から明らかになり、且つ該実施の形態を参照して解明されるであろう。
【００１３】
本発明は以下の記載を添付の図面と共に参照することにより、より完全に理解されるであろう。
【００１４】
図１には、本発明にかかる高周波増幅回路１の簡略化した回路図が示されている。該増幅回路１は、増幅トランジスタ２とバイアス回路３を含み、該バイアス回路３は、そのエミッタが前記増幅トランジスタ２のベースに直接に接続されたバイアストランジスタ４を有している。更にバイアス回路３は追加のトランジスタ６を含み、該トランジスタ６のコレクタは前記トランジスタ４のベースに接続され、また、該トランジスタ６のベースは前記トランジスタ４のエミッタに接続されている。
【００１５】
図示の実施形態では、トランジスタ６は共通エミッタ動作モードに構成され、トランジスタ４はエミッタフォロワ動作モードに構成されている。
【００１６】
増幅されるべきRF（無線周波数）信号は、端子Vinから結合キャパシタ８を通して前記トランジスタ２のベースに供給される。そして増幅された出力信号は前記トランジスタ２のコレクタから端子Voutにおいて取出される。また、該コレクタは、インダクタ１０を通して電圧供給端子Vccに結合されている。前記バイアス回路３と増幅トランジスタ２は共に、電圧供給端子Vccと、ここでは接地端子gndとして示されている共通端子との間に結合されている。
【００１７】
本発明に依れば、抵抗１４と直列に接続されたインダクタ１２が、Vccと前記バイアストランジスタ４のベースとの間に結合されている。そして、前記トランジスタ４のエミッタと前記トランジスタ２のベースとを直接接続（直結）することによって、前記バイアス回路の出力は前記増幅トランジスタへ直接に接続されている。
【００１８】
従来技術においては、バイアス回路は、通常、抵抗あるいはインダクタによって前記増幅トランジスタに結合される。しかしながら、これらの技術は非直線性、ミスマッチ、電力損失、及び外部チップのインダクタが使用される場合には二つの余分なボンデイングパッドを必要とする等を含む数多くの不都合を生起させることがある。本発明によれば、前記バイアス回路を前記増幅トランジスタに直接に接続し、且つ前記増幅トランジスタとの接続点から離れた部分の前記バイアス回路に前記抵抗１４と直列に前記インダクタを設けることによって、これらの問題が減少ないし除去される。
【００１９】
この構成によれば、前記インダクタ１２は前記回路のDC（直流）特性にはほとんど影響を与えない。むしろ、前記増幅トランジスタ２に生ずる抵抗１４のRF負荷効果（loading effect）を有効に減少ないし除去させる。このRF負荷効果は、低い供給電圧で動作している回路においては特に深刻な問題である。開示された回路の動作上の利点は、より広い出力レンジに亘る、より安定した利得と改善された直線性などである。これらの利点は、無線デジタル通信回路のような応用において特に重要である。
PCS-CDMAリニア電力増幅器におけるコンピュータシミュレーションの結果、インダクタ１２を備えることによって約８dBのACPR(隣接チャンネル電力比)改善結果が得られると共に、インダクタが備えられると電力増幅器の飽和開始がより遅くなることを示している。
【００２０】
注目すべきところは、前記インダクタはチップ内部あるいはチップ外部に設け得ることである。インダクタがチップ外部に設けられる場合は、本発明はチップ面積がより小さく、ボンデイングパッドの数がより少なくてすむという別の利点をもたらす。なぜなら、該インダクタの一側面はチップ外部にあるVccに接続できるので、ただ一つの内部ボンデイングパッドが必要とされるだけだからである。
【００２１】
このように、本発明は、従来技術におけるバイアス回路の負荷効果によるミスマッチ問題、電力損失、外部部品接続の複雑性及び性能劣化を減少ないし除去し得るバイアス回路付電力増幅回路を提供するものである。
【００２２】
これらの特徴は、 無線デジタル通信の如き電力増幅器への応用において、より広い出力レンジに亘るより安定した利得と、直線性の改善という性能上の利点となる。
【００２３】
本発明は好ましい一実施の形態に関連して特徴的に示され記述されているが、当業者にとっては本発明の精神と範囲を逸脱することなく形式や細部において種々の変更が可能なことは理解されるであろう。従って、例えば、異なるタイプのトランジスタ、バイアス回路および増幅トランジスタ回路は適切なものを用いてもよい。また、特定の設計上の要求に合わせるための回路構成の変更もなし得る。
【図面の簡単な説明】
【００２４】
【図１】本発明の一実施の形態の高周波増幅回路を示す簡略化した回路図である。

Claims (5)

1. 増幅トランジスタと、該増幅トランジスタに直接に接続されたバイアス回路とを備え、該バイアス回路は制御端子を有するバイアストランジスタを備え、前記バイアス回路は更に前期制御端子に結合されたインダクタを備え、前記バイアストランジスタは前記増幅トランジスタに直接に接続された出力端子とを有することを特徴とする高周波増幅回路。
2. 前記インダクタと直列に接続された抵抗を更に備えたことを特徴とする請求項１に記載の高周波増幅回路。
3. 前記抵抗と前記インダクタは、前記制御端子と電圧供給端子（Vcc）の間に結合されていることを特徴とする請求項２に記載の高周波増幅回路。
4. 更に追加のトランジスタを備え、該追加のトランジスタは制御端子が前記バイアストランジスタの出力端子に接続され、出力端子が前記バイアストランジスタの制御端子に接続されていることを特徴とする請求項３に記載の高周波増幅回路。
5. 前記各トランジスタはバイポーラトランジスタであることを特徴とする請求項４に記載の高周波増幅回路。