JP2720851B2 - 増幅器のバイアス電流制御回路 - Google Patents

増幅器のバイアス電流制御回路

Info

Publication number
JP2720851B2
JP2720851B2 JP7276076A JP27607695A JP2720851B2 JP 2720851 B2 JP2720851 B2 JP 2720851B2 JP 7276076 A JP7276076 A JP 7276076A JP 27607695 A JP27607695 A JP 27607695A JP 2720851 B2 JP2720851 B2 JP 2720851B2
Authority
JP
Japan
Prior art keywords
bias current
amplifier
current control
control circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7276076A
Other languages
English (en)
Other versions
JPH09121125A (ja
Inventor
正貴 市原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP7276076A priority Critical patent/JP2720851B2/ja
Priority to AU70374/96A priority patent/AU705429B2/en
Priority to DE69615497T priority patent/DE69615497T2/de
Priority to EP96117014A priority patent/EP0771068B1/en
Priority to US08/736,505 priority patent/US5798665A/en
Priority to CA002188729A priority patent/CA2188729C/en
Priority to KR1019960048268A priority patent/KR100228564B1/ko
Publication of JPH09121125A publication Critical patent/JPH09121125A/ja
Application granted granted Critical
Publication of JP2720851B2 publication Critical patent/JP2720851B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34Negative-feedback-circuit arrangements with or without positive feedback
    • H03F1/342Negative-feedback-circuit arrangements with or without positive feedback in field-effect transistor amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3205Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Transmitters (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は増幅器のバイアス電
流制御回路に関し、特に携帯電話等の無線通信機器に使
用される高周波送信パワーアンプのバイアス電流制御回
路に関するものである。
【0002】
【従来の技術】携帯電話等の様な電池で動作する無線通
信機器では、限られた電池容量でできる限り通話時間を
長くすることが最も重要な課題となっている。従って、
この種の通信機器に使用される高周波送信パワーアンプ
においては、定められた送信電力を出力するために必要
な消費電力をできる限り低減することが要求されてい
る。
【0003】そのための一方法としては、当該パワーア
ンプの直流バイアス電流をできるだけ少なくする様に制
御する方法があるが、直流バイアス電流を少なくする
と、パワーアンプ出力に歪みが多く発生するという事実
があり、よっていたずらに直流バイアスを少なくすると
いうことはできない。
【0004】ここで、アンプの直流バイアス電流の制御
方法の一例として、特開平5−235646号公報に開
示の技術を引用して説明する。図4はこの技術の構成を
示す図である。
【0005】図4において、入力部37からの入力信号
は、非線形補償器31の歪発生用GaAs電界効果トラ
ンジスタ(FET)38のゲートへ入力され、方向性結
合器35を介して出力端36へ導出されると共に、一部
分岐されて検波器33へ供給される。
【0006】検波器33において検波されることにより
出力レベルに応じた直流電圧が得られ、この直流電圧が
バイアス制御回路34へ入力されている。このバイアス
制御回路34においては、入力された直流電圧に応じて
歪発生用FET38のゲートバイアスを制御してバイア
ス電流を制御する方式となっている。
【0007】この回路では、アンプの出力レベルを検出
してそれが大なる場合は、FET38のゲートバイアス
を下げてより大きな歪みを発生させ、出力レベルが小さ
い場合は、ゲートバイアスを上げて歪みが小さくなる様
に制御するものである。
【0008】
【発明が解決しようとする課題】この様な従来の方法で
は、アンプの出力レベルに応じて歪みの度合いが変化す
る様に、バイアス電流を制御するようになっているの
で、出力レベルに応じた最適の歪みを発生することはで
きるが、アンプの消費電力を削減するために直流バイア
ス電流を最小に維持しつつ出力の歪みの度合いは許容範
囲内の一定位置に保つようにすることはできないという
欠点がある。
【0009】本発明の目的は、許容できる歪みの範囲内
でバイアス電流を最低に制御可能とした増幅器のバイア
ス電流制御回路を提供することである。
【0010】
【課題を解決するための手段】本発明によれば、増幅器
の出力波形に含まれる歪みの度合いを検出する歪み検出
手段と、この歪み検出手段の検出結果に応じて前記増幅
器のバイアス電流を制御するバイアス電流制御手段とを
む増幅器のバイアス電流制御回路であって、前記歪み
検出手段は、前記出力波形の正の波高値を検出する第一
の検出手段と、前記出力波形の負の波高値を検出する第
2の検出手段と、前記第1及び第2の検出手段の検出出
力同士を混合して出力する出力手段とを有することを特
徴とする増幅器のバイアス電流制御回路が得られる。
【0011】
【0012】また、前記バイアス電流制御手段は、前記
第1の検出手段による正の波高値の前記第2の検出手段
による負の波高値に対する比が一定になるように前記バ
イアス電流を制御するよう構成されていることを特徴と
する。
【0013】
【発明の実施の形態】本発明の作用につき述べると、ア
ンプ出力の歪みの度合いを、当該出力の正の波高値と負
の波高値との比にて検出し、この比が常に一定になる様
にアンプの直流バイアスを制御するものであり、この比
が所定の範囲(許容範囲)内に常に収まる様にバイアス
電流を制御することで、最適の消費電流で信号の増幅が
可能となる。
【0014】以下、図面を用いて本発明の実施例につい
て詳述する。
【0015】図1は本発明の実施例の構成を示す回路図
であり、図2は増幅素子としてGaAs FETを用い
た場合、このFETのドレイン・ソース間電圧VDS対ド
レイン電流ID 特性の典型的な例を示す図である。
【0016】先ず、この図2を参照すると、図中の曲線
はゲートソース間電圧VGSをパラメータにしたVDSとI
D との関係を示している。ゲートに加わる直流バイアス
電圧を高めのVGAに設定し、入力波形Aを入力すると、
出力波形はP A´で与えられる歪みの少ない波形にな
る。しかし、この場合、アンプに流れる直流バイアス電
流はIA であり、大きな値になる。
【0017】これに対して、ゲートに加わる直流バイア
ス電圧を低めのVGBに設定し、入力波形Bを入力する
と、出力波形はP B´で与えられる歪みが大きい波形に
なる。しかし、この場合、アンプに流れる直流バイアス
電流はIB であり、少ない消費電力で済む。
【0018】この様に、歪みの度合いによって消費電流
(バイアス電流)は異なり、互いに相入れないいわゆる
トレードオフの関係にある。従って、消費電流を押さえ
るためには、歪みの度合いを許容できる最悪値に設定す
る必要がある。
【0019】次に、GaAs FET増幅器の出力の波
高値と歪みとの関係を図3に示す。歪みが少ない場合
は、正の波高値VA と負の波高値VB との比VA /VB
はほぼ1である。歪みが中程度ある場合、この比は0.
6から0.9程度に下がる。更に歪みが大きくなると、
0.5以下に落ちる。この様に、正負の波高値の比と歪
みは対応しており、波高値の比を一定にすることによっ
て、歪みの度合いを所定の値に止めることができる。
【0020】以上の事実を考慮して、本発明の実施例の
回路が図1に示す如く得られる。図1を参照すると、増
幅器1はGaAs FET14を用いた高周波パワーア
ンプであり、入力端子27からの信号はカップリングコ
ンデンサ90を介してFET14のゲート入力となる。
このFET14のドレインには電源からのバイアスがチ
ョークコイル13を介して印加されており、このドレイ
ン出力Pがカップリングコンデンサ10を介して導出さ
れる。
【0021】この増幅出力は方向性結合器5を介して負
荷6へ供給されると共に、一部分岐されて、カップリン
グコンデンサ11を介して正の半波を検出する検波器2
と、負の半波を検出する検波器3とへ夫々印加される。
尚、抵抗7,8は終端抵抗である。
【0022】検波器2においては、検波ダイオード15
により検波された正の信号は抵抗17を介して平滑コン
デンサ19へ入力され、更にオペアンプ21を介して正
の波高値に応じた電圧として出力される。
【0023】検波器3においては、検波ダイオード16
により検波された負の信号は抵抗18を介して平滑コン
デンサ20へ入力され、更にオペアンプ22を介して負
の波高値に応じた電圧として出力される。
【0024】これ等正及び負の波高値に応じた電圧は混
合器4にて混合される。この混合器4は抵抗RA ,RB
からなり、抵抗RA ,RB を介した両出力はバイアス制
御回路9の反転入力で混合される。このバイアス制御回
路9はオペアンプ25と、積分コンデンサ26とからな
り、オペアンプ25の非反転入力はアースされ、反転入
力には先の混合器4からの混合出力が供給されている。
そして、このオペアンプ25の出力がチョークコイル1
2を介してFET14のゲートバイアスとなるものであ
る。
【0025】かかる構成において、この増幅器1の出力
は方向性結合器5で分岐され、正の半波を検波する検波
器2と負の半波を検波する検波器3に入力される。これ
によって、上述の正の波高値VA に相当する電圧が平滑
コンデンサ19に蓄積され、オペアンプ21から出力さ
れる。他方、負の波高値VB に相当する平滑コンデンサ
20に負の状態で蓄積され、オペアンプ22から出力さ
れる。
【0026】これ等の出力は、混合器4にて混合されて
バイアス制御回路4に入力される。バイアス制御回路4
は演算増幅器25,積分コンデンサ26から構成される
2入力の積分回路である。検波器2,3の出力電圧はほ
ぼ、VA ,−VB (VA ,VB >0)であるので、積分
コンデンサ26に流入する電流IS は、 IS =VA /RA −VB /RB =(RB ・VA −RA ・VB )/RA ・RB …(1) となる。
【0027】(1)式が正のとき、すなわち、 VA /VB >RA /RB の時は、IS は正の電流となり、積分器の出力電圧は低
下する方向に動作し、よって、増幅器1のFET14の
バイアス電流は減少する。バイアス電流が減少すると、
当然歪みが増えるので、VA /VB は小となる。
【0028】逆に、(1)式が負の時、すなわち、 VA /VB <RA /RB の時は、IS は負の電流となり、積分器の出力電圧は上
昇する方向に動作し、従って増幅器1のFET14のバ
イアス電流は増加する。バイアス電流が増加すると、当
然歪みは減少するので、VA /VB は大となる。
【0029】以上の動作は、VA /VB =RA /RB と
なる様に制御ループが働くことを意味している。すなわ
ち、抵抗RA とRB との値を、RA /RB が所定の歪み
の度合いに相当するVA /VB の値に等しくなる様に予
め設定しておけば、図1の回路はその歪みの度合いに一
致する様に、FET14のバイアス電流が自動的に調整
されることになる。
【0030】
【発明の効果】叙上の如く、本発明によれば、許容でき
る最悪の歪みの度合いになる様にバイアス電流が自動調
整されるので、常に最適な消費電流で高周波パワーアン
プを動作させることができるという効果がある。
【図面の簡単な説明】
【図1】本発明の実施例の回路図である。
【図2】GaAs FETのバイアス点による歪みの発
生状況を示す図である。
【図3】歪みと波高値との関係を示す図である。
【図4】従来のバイアス電流制御回路の一例を示す図で
ある。
【符号の説明】
1 増幅器 2 正の波高値検出器 3 負の波高値検出器 4 混合器 5 方向性結合器 6 負荷 7,8 終端抵抗 9 ゲートバイアス制御回路 10,11,90 カップリングコンデンサ 12,13 チョークコイル 14 GaAs FET 15,16 検波ダイオード 17,18,RA ,RB 抵抗 19,20 平滑コンデンサ 21,22,25 オペアンプ 26 積分コンデンサ

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 増幅器の出力波形に含まれる歪みの度合
    いを検出する歪み検出手段と、この歪み検出手段の検出
    結果に応じて前記増幅器のバイアス電流を制御するバイ
    アス電流制御手段とを含む増幅器のバイアス電流制御回
    路であって、前記歪み検出手段は、前記出力波形の正の
    波高値を検出する第一の検出手段と、前記出力波形の負
    の波高値を検出する第2の検出手段と、前記第1及び第
    2の検出手段の検出出力同士を混合して出力する出力手
    段とを有することを特徴とする増幅器のバイアス電流制
    御回路。
  2. 【請求項2】 前記バイアス電流制御手段は前記出力手
    段による混合出力に応じて前記バイアス電流を制御する
    よう構成されていることを特徴とする請求項1記載の増
    幅器のバイアス電流制御回路。
  3. 【請求項3】 前記バイアス電流制御手段は、前記第1
    の検出手段による正の波高値の前記第2の検出手段によ
    る負の波高値に対する比が一定になるように前記バイア
    ス電流を制御するよう構成されていることを特徴とする
    請求項2記載の増幅器のバイアス電流制御回路。
  4. 【請求項4】 前記増幅器は増幅用の電界効果トランジ
    スタからなり、前記バイアス電流制御手段はこの電界効
    果トランジスタのゲートバイアスを前記混合出力に応じ
    て制御するよう構成されていることを特徴とする請求項
    2または3記載の増幅器のバイアス電流制御回路。
JP7276076A 1995-10-25 1995-10-25 増幅器のバイアス電流制御回路 Expired - Fee Related JP2720851B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP7276076A JP2720851B2 (ja) 1995-10-25 1995-10-25 増幅器のバイアス電流制御回路
DE69615497T DE69615497T2 (de) 1995-10-25 1996-10-23 Vorspannungssteuerung zum Einstellen geringerer Vorspannungsströme für einen Verstärker ohne Einbusse bezüglich der Verzerrung
EP96117014A EP0771068B1 (en) 1995-10-25 1996-10-23 Bias controller for decreasing bias current supplied to amplifier without sacrifice of distortion
AU70374/96A AU705429B2 (en) 1995-10-25 1996-10-23 Bias controller for decreasing bias current supplied to amplifier without sacrifice of distortion
US08/736,505 US5798665A (en) 1995-10-25 1996-10-24 Bias controller for decreasing bias current supplied to amplifier without sacrifice if distortion
CA002188729A CA2188729C (en) 1995-10-25 1996-10-24 Bias controller for decreasing bias current supplied to amplifier without sacrifice of distortion
KR1019960048268A KR100228564B1 (ko) 1995-10-25 1996-10-25 왜곡의 손실없이 증폭기에 공급되는 바이어스 전류를 감소시키기 위한 바이어스 제어기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7276076A JP2720851B2 (ja) 1995-10-25 1995-10-25 増幅器のバイアス電流制御回路

Publications (2)

Publication Number Publication Date
JPH09121125A JPH09121125A (ja) 1997-05-06
JP2720851B2 true JP2720851B2 (ja) 1998-03-04

Family

ID=17564473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7276076A Expired - Fee Related JP2720851B2 (ja) 1995-10-25 1995-10-25 増幅器のバイアス電流制御回路

Country Status (7)

Country Link
US (1) US5798665A (ja)
EP (1) EP0771068B1 (ja)
JP (1) JP2720851B2 (ja)
KR (1) KR100228564B1 (ja)
AU (1) AU705429B2 (ja)
CA (1) CA2188729C (ja)
DE (1) DE69615497T2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5969545A (en) * 1998-01-23 1999-10-19 Motorola, Inc. Peak detector circuit
JP3665711B2 (ja) 1999-02-25 2005-06-29 富士通株式会社 高周波増幅器および増幅素子
CA2378719C (en) * 1999-07-09 2003-12-30 Andrzej Haczewski Biasing circuit for vgs drift and thermal compensation of a power device
KR100392208B1 (ko) * 2000-04-28 2003-07-22 인터내셔널 비지네스 머신즈 코포레이션 무선 주파수 전력 증폭기용 바이어싱 회로
US6456163B1 (en) 2001-03-08 2002-09-24 Koninklijke Philips Electronics N.V. High-frequency amplifier circuit having a directly-connected bias circuit
KR20030034638A (ko) * 2001-10-26 2003-05-09 엘지이노텍 주식회사 절전형 전력 증폭 모듈
GB2389275B (en) 2002-05-31 2006-10-25 Hitachi Ltd Apparatus for mobile communication system
JP4172589B2 (ja) 2004-08-31 2008-10-29 シャープ株式会社 消費電力制御装置、高周波通信装置、消費電力制御方法および消費電力制御プログラム
US9793883B2 (en) * 2015-09-28 2017-10-17 Cypress Semiconductor Corporation Valley detection circuit and drive circuit
WO2019192735A1 (en) * 2018-04-06 2019-10-10 Huawei Technologies Co., Ltd. Distributed amplifier with a nonlinear component
JP7302160B2 (ja) 2018-10-29 2023-07-04 富士通株式会社 増幅回路及びアンテナ装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3641414A (en) * 1970-10-16 1972-02-08 United Control Corp Transducer system with floating input circuit and constant current output electronics
JPS6072017U (ja) * 1983-10-20 1985-05-21 山水電気株式会社 電力増幅器
US4532477A (en) * 1983-12-23 1985-07-30 At&T Bell Laboratories Distortion compensation for a microwave amplifier
FI80815C (fi) * 1988-09-13 1990-07-10 Nokia Mobira Oy Linearisation av en foerstaerkning i en rf-foerstaerkare.
JPH02101808A (ja) * 1988-10-07 1990-04-13 Mitsubishi Electric Corp 高周波増幅回路
FR2651623A1 (fr) * 1989-09-01 1991-03-08 Radiotechnique Compelec Circuit integre presentant une detection d'etat de saturation.
JPH05235646A (ja) * 1992-02-04 1993-09-10 Nec Corp 非線形歪補償回路
JP2598913Y2 (ja) * 1992-07-27 1999-08-23 ミツミ電機株式会社 データスライサ
JP2730474B2 (ja) * 1993-12-29 1998-03-25 日本電気株式会社 Fet増幅器
US5483191A (en) * 1994-09-23 1996-01-09 At&T Corp. Apparatus for biasing a FET with a single voltage supply

Also Published As

Publication number Publication date
EP0771068B1 (en) 2001-09-26
KR970024519A (ko) 1997-05-30
AU7037496A (en) 1997-05-01
DE69615497D1 (de) 2001-10-31
US5798665A (en) 1998-08-25
CA2188729A1 (en) 1997-04-26
EP0771068A1 (en) 1997-05-02
JPH09121125A (ja) 1997-05-06
KR100228564B1 (ko) 1999-11-01
DE69615497T2 (de) 2002-05-29
CA2188729C (en) 1999-12-28
AU705429B2 (en) 1999-05-20

Similar Documents

Publication Publication Date Title
US6897730B2 (en) Method and apparatus for controlling the output power of a power amplifier
US5422598A (en) High-frequency power amplifier device with drain-control linearizer circuitry
JP2720851B2 (ja) 増幅器のバイアス電流制御回路
JPH03128514A (ja) 高周波増幅回路
JP2004171359A (ja) 直流安定化電源装置
US6486738B2 (en) Device for controlling power in power amplifier of a portable wireless terminal
JP4856332B2 (ja) 移動端末の送信信号を増幅制御して、移動端末の連続動作能力を高める方法および装置
GB2356756A (en) An efficient low distortion amplifier using phase and amplitude detection at input and output to produce correction commands
US5164679A (en) AC power amplifier having current limit control
US7825730B2 (en) Bias circuit for the wireless transceiver
JP3403195B2 (ja) 特にマイクロ波信号増幅用の衛星搭載mesfet電力増幅器およびその電源ユニット
JP3075635B2 (ja) 温度補償型増幅器
JPH05267941A (ja) 高効率型高周波電力増幅器
US6121834A (en) Signal compressing apparatus
JPH0728530B2 (ja) スイツチングレギユレ−タ
US20030174011A1 (en) Method of stabilization of operating conditions in electronic devices
KR100289392B1 (ko) 컴프레서
JPH06309046A (ja) 電流式出力回路
KR19980017914U (ko) 휴대폰에서 전력증폭기의 효율개선회로
JPH0514587Y2 (ja)
JP2004274316A (ja) 電力増幅器
KR20050037837A (ko) 전력증폭기의 전력 제어 장치
JPH01265605A (ja) 多段出力制御装置
JPH04107916U (ja) 自動電力制御回路
JPH04220007A (ja) トランジスタ電力増幅回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071121

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081121

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081121

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091121

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091121

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101121

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees