JPH02101808A - 高周波増幅回路 - Google Patents
高周波増幅回路Info
- Publication number
- JPH02101808A JPH02101808A JP63254346A JP25434688A JPH02101808A JP H02101808 A JPH02101808 A JP H02101808A JP 63254346 A JP63254346 A JP 63254346A JP 25434688 A JP25434688 A JP 25434688A JP H02101808 A JPH02101808 A JP H02101808A
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- effect transistor
- gate bias
- signal level
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 claims abstract description 37
- 238000001514 detection method Methods 0.000 claims description 29
- 230000003321 amplification Effects 0.000 claims description 21
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 21
- 238000005513 bias potential Methods 0.000 claims 1
- 101150096622 Smr2 gene Proteins 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 10
- 241001125929 Trisopterus luscus Species 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- ZJJXGWJIGJFDTL-UHFFFAOYSA-N glipizide Chemical compound C1=NC(C)=CN=C1C(=O)NCCC1=CC=C(S(=O)(=O)NC(=O)NC2CCCCC2)C=C1 ZJJXGWJIGJFDTL-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/306—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in junction-FET amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
- H03F3/601—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators using FET's, e.g. GaAs FET's
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は高周波増幅回路に関し、特に電界効果トラン
ジスタを用いた高周波増幅回路に関するものである。
ジスタを用いた高周波増幅回路に関するものである。
第３図は従来のガリウム砒素電界効果トランジスタ（以
下、ＧａＡｓ ＦＥＴと称す）を用いた高周波増幅回路
の一部であり、図において、１は入力部、２は出力部、
３はドレインバイアス部、４はケ゛−トバイアス部、１
０は入力部ストリップライン、６はゲートバイアス部ス
トリップライン、７はドレインバイアス部ストリップラ
イン、８は出力部ストリップライン、９は出力整合用コ
ンデンサ、１４はＧａ＾５ＦＥＴ、１１，１２．１３は
それぞれ第１、第２．及び第３のゲートバイアス抵抗で
ある。
下、ＧａＡｓ ＦＥＴと称す）を用いた高周波増幅回路
の一部であり、図において、１は入力部、２は出力部、
３はドレインバイアス部、４はケ゛−トバイアス部、１
０は入力部ストリップライン、６はゲートバイアス部ス
トリップライン、７はドレインバイアス部ストリップラ
イン、８は出力部ストリップライン、９は出力整合用コ
ンデンサ、１４はＧａ＾５ＦＥＴ、１１，１２．１３は
それぞれ第１、第２．及び第３のゲートバイアス抵抗で
ある。
前記各部品は第４図のように結線がなされ、高周波増幅
を行なう。
を行なう。
次に動作について説明する。
ＧａＡｓ ＦＥＴ １４には、ドレイン電圧がドレイン
バイアス部３から、ドレインバイアスストリップライン
７を経て印加され、又ゲートバイアス電圧がゲートバイ
アス部４から、ゲートバイアス抵抗１１．１２，１３．
及びゲートバイアスストリップライン６を経て印加され
る。この状態において、入力部１より高周波信号が増幅
回路に入れば、出力部２より増幅された信号を取り出す
ことができる。
バイアス部３から、ドレインバイアスストリップライン
７を経て印加され、又ゲートバイアス電圧がゲートバイ
アス部４から、ゲートバイアス抵抗１１．１２，１３．
及びゲートバイアスストリップライン６を経て印加され
る。この状態において、入力部１より高周波信号が増幅
回路に入れば、出力部２より増幅された信号を取り出す
ことができる。
第４図は高周波増幅回路の動作時における、入出力特性
図を示す図である。横軸に入力信号レベルＰ ｉｎｓ左
縦軸に出力信号レベルＰｏｕｔ、右縦軸に電力付加効率
ηａｄｄ ｓ及びドレイン電流Ｉ、を示し、実線が入力
信号レベルＰｉｎと出力信号レベルＰｏｕｔとの関係、
点線が入力信号レベルＰｉｎと効率ηａｄｄとの関係、
−点鎖線が入力信号レベルＰｉｎとトランジスタ１４の
ドレイン電流■。との関係を示している。また、 であり、Ｖゎはソース・ドレイン間電圧を示す。
図を示す図である。横軸に入力信号レベルＰ ｉｎｓ左
縦軸に出力信号レベルＰｏｕｔ、右縦軸に電力付加効率
ηａｄｄ ｓ及びドレイン電流Ｉ、を示し、実線が入力
信号レベルＰｉｎと出力信号レベルＰｏｕｔとの関係、
点線が入力信号レベルＰｉｎと効率ηａｄｄとの関係、
−点鎖線が入力信号レベルＰｉｎとトランジスタ１４の
ドレイン電流■。との関係を示している。また、 であり、Ｖゎはソース・ドレイン間電圧を示す。
〔発明が解決しようとする課題〕
従来の高周波増幅回路は以上のように構成されているの
で、Ａ級増幅動作で入力信号レベルＰｉｎが低い場合、
効率ηａｄｄが低くくなるという欠点があった。即ち、
利得ＧＬＩ−は、 より、上記の０式は、 と書き換えることができ、ゲートバイアス電圧は一定で
あるためドレイン電流ＩＯ＋ ドレイ７を圧■。もほ
ぼ一定となる。また、利得ＧＬＰも一定値をとることか
ら上記■°は、 ｙｙａｄｄ ＝に’ ・Ｐｉｎ （但し、に゛は定数
）と表わされ、第５図に示すように電力付加効率ηａｄ
ｄは入力レベルＰｉｎに正比例することとなる。
で、Ａ級増幅動作で入力信号レベルＰｉｎが低い場合、
効率ηａｄｄが低くくなるという欠点があった。即ち、
利得ＧＬＩ−は、 より、上記の０式は、 と書き換えることができ、ゲートバイアス電圧は一定で
あるためドレイン電流ＩＯ＋ ドレイ７を圧■。もほ
ぼ一定となる。また、利得ＧＬＰも一定値をとることか
ら上記■°は、 ｙｙａｄｄ ＝に’ ・Ｐｉｎ （但し、に゛は定数
）と表わされ、第５図に示すように電力付加効率ηａｄ
ｄは入力レベルＰｉｎに正比例することとなる。
従って、入力レベルが低い場合では、高周波増幅に寄与
しない無駄な直流電力が消費されることとなり、高い効
率を得ることができなかった。
しない無駄な直流電力が消費されることとなり、高い効
率を得ることができなかった。
この発明は上記のような問題点を解消するためになされ
たもので、低入力信号レベルでも高効率を得ることので
きる高周波増幅回路を提供することを目的とする。
たもので、低入力信号レベルでも高効率を得ることので
きる高周波増幅回路を提供することを目的とする。
この発明に係る高周波増幅回路は、増幅を行なう電界効
果トランジスタの出力側のストリップラインに出力信号
レベルを検出する出力検出用ストリップライン、抵抗、
及びダイオードからなる出力検出部を設けるとともに、
ゲートバイアス回路に第２の電界効果トランジスタを挿
入し、かつ、前記の抵抗の端子電圧を前記第２の電界効
果トランジスタに印加し、増幅を行なう電界効果トラン
ジスタのゲートバイアス電圧を上記出力信号レベル合わ
せて可変にしたものである。
果トランジスタの出力側のストリップラインに出力信号
レベルを検出する出力検出用ストリップライン、抵抗、
及びダイオードからなる出力検出部を設けるとともに、
ゲートバイアス回路に第２の電界効果トランジスタを挿
入し、かつ、前記の抵抗の端子電圧を前記第２の電界効
果トランジスタに印加し、増幅を行なう電界効果トラン
ジスタのゲートバイアス電圧を上記出力信号レベル合わ
せて可変にしたものである。
この発明においては、増幅を行なう電界効果トランジス
タの出力側に出力ネ食出部を設けるとともに、電界効果
トランジスタのゲートバイアス回路に第２の電界効果ト
ランジスタを挿入し、これらを結線するようにしたので
、第２の電界効果トランジスタのゲートには前記出力検
出部の信号に基づいた電圧が印加され、出力信号レベル
の減少とともに前記第２の電界効果トランジスタのドレ
イン電流は増加する。これに伴い第１の電界効果トラン
ジスタのゲートバイアスは深くなり、ソース・ドレイン
間電流が減少し、低信号レベルでの効率が向上すること
となる。
タの出力側に出力ネ食出部を設けるとともに、電界効果
トランジスタのゲートバイアス回路に第２の電界効果ト
ランジスタを挿入し、これらを結線するようにしたので
、第２の電界効果トランジスタのゲートには前記出力検
出部の信号に基づいた電圧が印加され、出力信号レベル
の減少とともに前記第２の電界効果トランジスタのドレ
イン電流は増加する。これに伴い第１の電界効果トラン
ジスタのゲートバイアスは深くなり、ソース・ドレイン
間電流が減少し、低信号レベルでの効率が向上すること
となる。
以下、この発明の一実施例を歯について説明する。
第１図は本発明の一実施例による高周波増幅回路のブロ
ック図であり、図において、１は入力部、２は出力部、
３はドレインバイアス部、４はゲートバイアス部、５は
検出バイアス部、６はゲートバイアスストリップライン
Ｓ、、７はドレインバイアスストリップラインＳＩ、、
８は出力部ストリップラインＳ０．９は整合用コンデン
サ、１０は入力部ストリップラインＳＩＮ、１１は第１
のケートバイアス抵抗Ｒｃ＋、１２は第２のゲートバイ
アス抵抗Ｒｃｚ１１４はＧａＡｓよりなる第１の電界効
果トランジスタＦＥＴＩ、１５は出力部ストリップライ
ン８に並設された出力検出部ストリップラインＳＤｉ、
１６は出力検出部ストリップライン１５に結線された検
出用ダイオードＤＪ 、１７８．１７ｂはそれぞれ出力
検出部ストリップライン１５の両端と接地との間に挿入
された検出用抵抗ＲＤ ｉ１８はゲートバイアス部４と
第１及び第２のゲートバイアス抵抗１１．１２との間に
挿入された第２の電界効果トランジスタＦｆ！Ｔ２．１
９ａ、１９ｂはそれぞれ検出用抵抗１７３．１７ｂと接
地間に挿入されたコンデンサである。
ック図であり、図において、１は入力部、２は出力部、
３はドレインバイアス部、４はゲートバイアス部、５は
検出バイアス部、６はゲートバイアスストリップライン
Ｓ、、７はドレインバイアスストリップラインＳＩ、、
８は出力部ストリップラインＳ０．９は整合用コンデン
サ、１０は入力部ストリップラインＳＩＮ、１１は第１
のケートバイアス抵抗Ｒｃ＋、１２は第２のゲートバイ
アス抵抗Ｒｃｚ１１４はＧａＡｓよりなる第１の電界効
果トランジスタＦＥＴＩ、１５は出力部ストリップライ
ン８に並設された出力検出部ストリップラインＳＤｉ、
１６は出力検出部ストリップライン１５に結線された検
出用ダイオードＤＪ 、１７８．１７ｂはそれぞれ出力
検出部ストリップライン１５の両端と接地との間に挿入
された検出用抵抗ＲＤ ｉ１８はゲートバイアス部４と
第１及び第２のゲートバイアス抵抗１１．１２との間に
挿入された第２の電界効果トランジスタＦｆ！Ｔ２．１
９ａ、１９ｂはそれぞれ検出用抵抗１７３．１７ｂと接
地間に挿入されたコンデンサである。
前記部品は第１図のように結線され、高周波増幅を行な
うことができる。
うことができる。
次に動作について説明する。
第１の電界効果トランジスタ１４には、ドレイン電圧が
ドレインバイアス部３から、ドレインストリップライン
７を経て印加され、又ゲートバイアス電圧も、ゲートバ
イアス部４から第２の電界効果形トランジスタ１８、ゲ
ートバイアス抵抗１１．１２およびゲートバイアススト
リップライン６を経て印加される。前記状態において、
入力部１より高周波信号が増幅回路に入れば、出力部２
より増幅された信号を取り出すことができる。
ドレインバイアス部３から、ドレインストリップライン
７を経て印加され、又ゲートバイアス電圧も、ゲートバ
イアス部４から第２の電界効果形トランジスタ１８、ゲ
ートバイアス抵抗１１．１２およびゲートバイアススト
リップライン６を経て印加される。前記状態において、
入力部１より高周波信号が増幅回路に入れば、出力部２
より増幅された信号を取り出すことができる。
ここで本発明により付加された、自動バイアス制御回路
系の動作について説明する。
系の動作について説明する。
出力信号レベルＰｏｕｔは、前記出力検出部ストリップ
ライン１５、検出ダイオード１６及び検出用抵抗１７ａ
、１７ｂによって前記検出用抵抗１７ｂの両端に直流電
圧として取り出すことができる。この電圧を第２の電界
効果形トランジスタ１８のゲートにＶ ＧＳｔとして印
加することにより、前記電界効果トランジスタ１８のソ
ース・ドレイン間電流ｔａｘを制御することができる。
ライン１５、検出ダイオード１６及び検出用抵抗１７ａ
、１７ｂによって前記検出用抵抗１７ｂの両端に直流電
圧として取り出すことができる。この電圧を第２の電界
効果形トランジスタ１８のゲートにＶ ＧＳｔとして印
加することにより、前記電界効果トランジスタ１８のソ
ース・ドレイン間電流ｔａｘを制御することができる。
即ち、検出用抵抗ＲＤロアｂを流れる電流Ｉ□は、
ｌ６４＝に＋ ・ Ｐｏｕｔ −ＲＤ！（但し、ｋｌ
は定数） であるので、第２の電界効果トランジスタ１８のゲート
印加電圧ＶＧＳ□は、 Ｖｅｓｔ −（ｋＩ’ ・Ｐｏｕｔ −Ｒｏｉ
ｌ Ｖ＋ ｌ）（但し、ｋｌｏは定数、■１は検出バ
イアス電圧；Ｖ＋＜Ｏ） となり、従って、トランジスタ１８のソース・ドレイン
間電流ｔｏｗは、 ＩＤ２＝ ｋｇ（ｋ＋’ ・Ｐｏｕｔ −ＲＩ、
＝ ｌ’ｉ’＋ ｌ） ＋Ａ（但し、ｋ、は定数） と表すことができる。又、第１の電界効果トランジスタ
１４のゲートに印加されるバイアス電圧Ｖ０１１は、第
２のゲートバイアス抵抗１２の抵抗をＲＧ！とすると、 Ｖａｓｔ ＝ Ｒａｔ ＣＡ ｋｚｌ＜１ ・Ｐ
ｏｕｔ −Ｒ，，１＋ｋＺＩＶｌ ＋３ 即ち、 Ｖａｓｔ ＝ ＲｃｚＸ Ｉ ｔｒｚであ
り、従って上式より出力信号レベルＰｏｕｔが低い場合
は、トランジスタ１４のゲート印加電圧ｖＧ３１は小さ
く （深いバイアスと）なり、ソース・ドレイン間電流
■。も減少する。即ち、出力信号レベルＰｏｕｔが低い
ときでも主増幅トランジスタ１４のソース・ドレイン間
電流Ｉ。を下げることができ、高効率を得ることができ
ることとなる。
は定数） であるので、第２の電界効果トランジスタ１８のゲート
印加電圧ＶＧＳ□は、 Ｖｅｓｔ −（ｋＩ’ ・Ｐｏｕｔ −Ｒｏｉ
ｌ Ｖ＋ ｌ）（但し、ｋｌｏは定数、■１は検出バ
イアス電圧；Ｖ＋＜Ｏ） となり、従って、トランジスタ１８のソース・ドレイン
間電流ｔｏｗは、 ＩＤ２＝ ｋｇ（ｋ＋’ ・Ｐｏｕｔ −ＲＩ、
＝ ｌ’ｉ’＋ ｌ） ＋Ａ（但し、ｋ、は定数） と表すことができる。又、第１の電界効果トランジスタ
１４のゲートに印加されるバイアス電圧Ｖ０１１は、第
２のゲートバイアス抵抗１２の抵抗をＲＧ！とすると、 Ｖａｓｔ ＝ Ｒａｔ ＣＡ ｋｚｌ＜１ ・Ｐ
ｏｕｔ −Ｒ，，１＋ｋＺＩＶｌ ＋３ 即ち、 Ｖａｓｔ ＝ ＲｃｚＸ Ｉ ｔｒｚであ
り、従って上式より出力信号レベルＰｏｕｔが低い場合
は、トランジスタ１４のゲート印加電圧ｖＧ３１は小さ
く （深いバイアスと）なり、ソース・ドレイン間電流
■。も減少する。即ち、出力信号レベルＰｏｕｔが低い
ときでも主増幅トランジスタ１４のソース・ドレイン間
電流Ｉ。を下げることができ、高効率を得ることができ
ることとなる。
また、第２図は本発明による高周波増幅回路の動作時に
おける入出力特性を示す図である。表示内容は従来例で
説明した第４図と同一であり、実線が入力信号レベルＰ
ｉｎと出力信号レベルＰｏｕｔとの関係、点線が入力信
号レベルＰｉｎと効率ηａｄｄの関係、及び−点鎖線が
入力信号レベルＰｉｎとトランジスタ１４のドレイン電
流Ｉ０との関係を示している。第２図と第４図を比較す
ると明らかのように本発明による第２図では、低入力信
号レベルでも高効率が得られていることが分かる。
おける入出力特性を示す図である。表示内容は従来例で
説明した第４図と同一であり、実線が入力信号レベルＰ
ｉｎと出力信号レベルＰｏｕｔとの関係、点線が入力信
号レベルＰｉｎと効率ηａｄｄの関係、及び−点鎖線が
入力信号レベルＰｉｎとトランジスタ１４のドレイン電
流Ｉ０との関係を示している。第２図と第４図を比較す
ると明らかのように本発明による第２図では、低入力信
号レベルでも高効率が得られていることが分かる。
以上のように本実施例によれば、出力検出部ストリップ
ライン１５．検出用ダイオード１６．検出用抵抗１７ａ
、１７ｂ、 トランジスタ１８等から構成される出力
信号検出回路とゲートバイアス電圧制御回路を設けるよ
うにしたので、出力信号レベルの減少とともに第１の電
界効果トランジスタ１４のゲートバイアス部に挿入した
トランジスタ１８のドレイン電流が増加し、これに伴い
トランジスタ１４のゲートバイアスは深くなるので、ソ
ース・ドレイン間電流を減少することができ、従って、
低い入力信号レベルでも高い効率を得ることができる。
ライン１５．検出用ダイオード１６．検出用抵抗１７ａ
、１７ｂ、 トランジスタ１８等から構成される出力
信号検出回路とゲートバイアス電圧制御回路を設けるよ
うにしたので、出力信号レベルの減少とともに第１の電
界効果トランジスタ１４のゲートバイアス部に挿入した
トランジスタ１８のドレイン電流が増加し、これに伴い
トランジスタ１４のゲートバイアスは深くなるので、ソ
ース・ドレイン間電流を減少することができ、従って、
低い入力信号レベルでも高い効率を得ることができる。
また、上記出力検出用回路とゲートバイアス電圧制御回
路はトランジスタ１４の近傍に容易に設けることができ
るので、高周波混成集積回路としても使用できる。
路はトランジスタ１４の近傍に容易に設けることができ
るので、高周波混成集積回路としても使用できる。
以上のようにこの発明によれば、増幅された出力信号レ
ベルを検出する出力信号レベル検出部と、増幅を行なう
電界効果トランジスタのゲートバイアス電圧を上記出力
信号レベルに応じて制御するゲートバイアス制御回路を
設けるようにしたので、入力信号レベルが小さい時には
増幅を行なう電界効果トランジスタのソース・ドレイン
間電流を低減させることができ、これにより、入力信号
レベルが小さい時にも高効率を有する高周波増幅回路を
得ることができる。またこの出力信号レベル検出部とゲ
ートバイアス制御回路は主増幅電界効果トランジスタの
近傍に容易に構成することができるので、高周波混成集
積回路として使用できる効果がある。
ベルを検出する出力信号レベル検出部と、増幅を行なう
電界効果トランジスタのゲートバイアス電圧を上記出力
信号レベルに応じて制御するゲートバイアス制御回路を
設けるようにしたので、入力信号レベルが小さい時には
増幅を行なう電界効果トランジスタのソース・ドレイン
間電流を低減させることができ、これにより、入力信号
レベルが小さい時にも高効率を有する高周波増幅回路を
得ることができる。またこの出力信号レベル検出部とゲ
ートバイアス制御回路は主増幅電界効果トランジスタの
近傍に容易に構成することができるので、高周波混成集
積回路として使用できる効果がある。
第１図は本発明の一実施例による高周波増幅回路の構成
を示す図、第２図は本発明の一実施例による高周波増幅
回路の入出力特性を示す図、第３図は従来の高周波増幅
回路の構成を示す図、第４図は従来の高周波増幅回路の
入出力特性を示す図、第５図は従来の高周波増幅回路に
おいて、低入力信号レベルにおける入力信号レベルＰｉ
ｎと効率ηａｄｄとの関係を示す図である。 図中、１は入力部、２は出力部、３はドレインバイアス
部、４はゲートバイアス部、５は検出バイアス部、６は
ゲートバイアスストリップライン、７はドレインバイア
スストリップライン、８は出力部ストリップライン、９
は整合用コンデンサ、１０は入力部ストリップライン、
１１は第１のゲートバイアス抵抗、１２は第２のゲート
バイアス抵抗、１４は第１の電界効果トランジスタ、１
５は出力検出部ストリップライン、１６は検出用ダイオ
ード、１７ａ、１７ｂは検出用抵抗、１８は第２の電界
効果トランジスタ、１９ａ 、１９ｂはコンデンサで
ある。 なお図中同一符号は同−又は相当部分を示す。
を示す図、第２図は本発明の一実施例による高周波増幅
回路の入出力特性を示す図、第３図は従来の高周波増幅
回路の構成を示す図、第４図は従来の高周波増幅回路の
入出力特性を示す図、第５図は従来の高周波増幅回路に
おいて、低入力信号レベルにおける入力信号レベルＰｉ
ｎと効率ηａｄｄとの関係を示す図である。 図中、１は入力部、２は出力部、３はドレインバイアス
部、４はゲートバイアス部、５は検出バイアス部、６は
ゲートバイアスストリップライン、７はドレインバイア
スストリップライン、８は出力部ストリップライン、９
は整合用コンデンサ、１０は入力部ストリップライン、
１１は第１のゲートバイアス抵抗、１２は第２のゲート
バイアス抵抗、１４は第１の電界効果トランジスタ、１
５は出力検出部ストリップライン、１６は検出用ダイオ
ード、１７ａ、１７ｂは検出用抵抗、１８は第２の電界
効果トランジスタ、１９ａ 、１９ｂはコンデンサで
ある。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- （１）電界効果トランジスタを用いた高周波増幅回路に
おいて、 主増幅を行なう電界効果トランジスタの出力信号レベル
を検出するための出力検出用ストリップラインと、 該出力検出用ストリップラインの両端と接地との間にそ
れぞれ設けられた抵抗と、 該抵抗の端子電圧がそのゲートに印加されるよう上記電
界効果トランジスタのゲートバイアス回路にダイオード
とともに挿入された第２の電界効果トランジスタとを備
え、 上記電界効果トランジスタのゲートバイアス電位を該電
界効果トランジスタの出力信号レベルに応じた電位とす
ることを特徴とする高周波増幅回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63254346A JPH02101808A (ja) | 1988-10-07 | 1988-10-07 | 高周波増幅回路 |
| US07/415,610 US4987384A (en) | 1988-10-07 | 1989-10-02 | High frequency amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63254346A JPH02101808A (ja) | 1988-10-07 | 1988-10-07 | 高周波増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02101808A true JPH02101808A (ja) | 1990-04-13 |
Family
ID=17263719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63254346A Pending JPH02101808A (ja) | 1988-10-07 | 1988-10-07 | 高周波増幅回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4987384A (ja) |
| JP (1) | JPH02101808A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0785528B2 (ja) * | 1989-12-25 | 1995-09-13 | 日本電気株式会社 | 高出力マイクロ波ミリ波トランジスタ安定化回路 |
| US5079454A (en) * | 1990-08-08 | 1992-01-07 | Pacific Monolithics | Temperature compensated FET power detector |
| JP3381283B2 (ja) * | 1991-12-24 | 2003-02-24 | 株式会社デンソー | 可変リアクタンス回路およびこれを用いた可変整合回路 |
| JPH06334445A (ja) * | 1993-05-19 | 1994-12-02 | Mitsubishi Electric Corp | 半導体集積回路 |
| JP2720851B2 (ja) * | 1995-10-25 | 1998-03-04 | 日本電気株式会社 | 増幅器のバイアス電流制御回路 |
| KR970055703A (ko) * | 1995-12-20 | 1997-07-31 | 양승택 | 능동 직각 전력 분배기 |
| US8816775B2 (en) * | 2012-09-13 | 2014-08-26 | Freescale Semiconductor, Inc. | Quiescent current determination using in-package voltage measurements |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62213404A (ja) * | 1986-03-14 | 1987-09-19 | Fujitsu Ltd | 電力増幅回路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3965445A (en) * | 1975-02-03 | 1976-06-22 | Motorola, Inc. | Microstrip or stripline coupled-transmission-line impedance transformer |
| SU657587A1 (ru) * | 1977-04-25 | 1979-04-15 | Московский авиационный технологический институт им. К.Э.Циолковского | Сверхвысокочастотный транзисторный усилитель |
| JPS5890810A (ja) * | 1981-11-26 | 1983-05-30 | Alps Electric Co Ltd | マイクロ波回路装置 |
-
1988
- 1988-10-07 JP JP63254346A patent/JPH02101808A/ja active Pending
-
1989
- 1989-10-02 US US07/415,610 patent/US4987384A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62213404A (ja) * | 1986-03-14 | 1987-09-19 | Fujitsu Ltd | 電力増幅回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4987384A (en) | 1991-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02101808A (ja) | 高周波増幅回路 | |
| JP2720851B2 (ja) | 増幅器のバイアス電流制御回路 | |
| JPH02149108A (ja) | ゲート電圧制御回路 | |
| JP2573666B2 (ja) | 非平衡・平衡変換回路 | |
| US4077014A (en) | Automatic gain control circuit | |
| US6836199B2 (en) | Tuning circuit | |
| JP3075635B2 (ja) | 温度補償型増幅器 | |
| JPH05175747A (ja) | 高出力ｆｅｔ増幅器 | |
| EP1107451A2 (en) | Transmission path switching circuit | |
| JP2850034B2 (ja) | 電界効果トランジスタ用バイアス自動設定回路 | |
| JPH03100814A (ja) | 定電圧回路 | |
| US20040130416A1 (en) | Tuning circuit | |
| JPH032988Y2 (ja) | ||
| JPS641781Y2 (ja) | ||
| JPH07112136B2 (ja) | 差動入力差動出力型増幅器 | |
| JPS6272211A (ja) | トランジスタ増幅器 | |
| JP3912124B2 (ja) | 復調回路 | |
| JP3280788B2 (ja) | 利得制御増幅回路 | |
| US20210152129A1 (en) | Supply circuit | |
| JPH0540575Y2 (ja) | ||
| JPH02257317A (ja) | 電流源回路 | |
| EP1315287A2 (en) | A low noise biasing technique | |
| SU1534754A1 (ru) | Формирователь стабилизированного напр жени на МДП-транзисторах | |
| JPH0722874A (ja) | 増幅装置 | |
| JP3617704B2 (ja) | 対数増幅器 |