JP2850034B2 - 電界効果トランジスタ用バイアス自動設定回路 - Google Patents
電界効果トランジスタ用バイアス自動設定回路Info
- Publication number
- JP2850034B2 JP2850034B2 JP6840790A JP6840790A JP2850034B2 JP 2850034 B2 JP2850034 B2 JP 2850034B2 JP 6840790 A JP6840790 A JP 6840790A JP 6840790 A JP6840790 A JP 6840790A JP 2850034 B2 JP2850034 B2 JP 2850034B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- drain current
- setting
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Microwave Amplifiers (AREA)
- Bipolar Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
- Waveguide Connection Structure (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マイクロ波回路などのFET,HEMTのバイアス
を自動的に設定するIC化したバイアス自動設定回路に関
する。
を自動的に設定するIC化したバイアス自動設定回路に関
する。
第５図は従来のマイクロ波回路のFETのバイアスの設
定方法を示す。
定方法を示す。
図において１はマイクロ波回路の一部分、11は50Ω線
路、12はGaAsFET,13はカップリングキャパシタ、14はチ
ョークコイル、３は正電源端子、４は負電源端子、5,6
は抵抗である。
路、12はGaAsFET,13はカップリングキャパシタ、14はチ
ョークコイル、３は正電源端子、４は負電源端子、5,6
は抵抗である。
マイクロ波回路などでは、FETから所定のドレイン電
流を得るには、FETのID−VG特性のばらつきに応じてゲ
ート電圧を設定しなければならない。
流を得るには、FETのID−VG特性のばらつきに応じてゲ
ート電圧を設定しなければならない。
従来、上記のような場合のバイアス設定には、FETの
ドレインとゲートに別々に電圧を印加し、ドレイン電流
をモニターしながら、ゲート印加電圧を半固定抵抗器な
どで調整することにより、ドレイン電流を所定の電流値
に設定する方法を採ってきた。
ドレインとゲートに別々に電圧を印加し、ドレイン電流
をモニターしながら、ゲート印加電圧を半固定抵抗器な
どで調整することにより、ドレイン電流を所定の電流値
に設定する方法を採ってきた。
従来の上記のようなバイアス設定方法は、手間がかか
り、ドレイン電流をモニターしにくい構造の場合、正確
なバイアス設定ができないという問題があった。
り、ドレイン電流をモニターしにくい構造の場合、正確
なバイアス設定ができないという問題があった。
本発明は上記のような問題を解消するためになされた
もので、FET,HEMTのバイアスを自動的に設定するICを提
供することを目的とする。
もので、FET,HEMTのバイアスを自動的に設定するICを提
供することを目的とする。
本発明のバイアス自動設定回路は、電界効果トランジ
スタ（HEMTを含む）のドレイン電流を検出するドレイン
電流検出回路と、このドレイン電流を所定値に設定する
ための基準電流を発生する基準電流発生回路と、上記ド
レイン電流検出回路の出力電流と上記基準電流発生回路
の基準電流を比較し、両電流の差の電流を出力する比較
回路と、この比較回路の出力電流に応じて上記電界効果
トランジスタのゲート電圧を変え、ドレイン電流が所定
の電流値になるゲート電圧を設定するゲート電圧設定回
路とを１つのICにまとめたものである。
スタ（HEMTを含む）のドレイン電流を検出するドレイン
電流検出回路と、このドレイン電流を所定値に設定する
ための基準電流を発生する基準電流発生回路と、上記ド
レイン電流検出回路の出力電流と上記基準電流発生回路
の基準電流を比較し、両電流の差の電流を出力する比較
回路と、この比較回路の出力電流に応じて上記電界効果
トランジスタのゲート電圧を変え、ドレイン電流が所定
の電流値になるゲート電圧を設定するゲート電圧設定回
路とを１つのICにまとめたものである。
第１図は本発明のバイアス自動設定回路の構成を、第
２図は本発明のバイアス自動設定回路の具体的回路の一
例を示す。
２図は本発明のバイアス自動設定回路の具体的回路の一
例を示す。
図において第５図と同一の符号は同一または相当する
ものを示し、２はバイアス自動設定回路、21はドレイン
電流検出回路、22は基準電流発生回路、22は比較回路、
24はゲート電圧設定回路である。
ものを示し、２はバイアス自動設定回路、21はドレイン
電流検出回路、22は基準電流発生回路、22は比較回路、
24はゲート電圧設定回路である。
ドレイン電流は、ドレイン電流検出回路21の並列に接
続されたｎ個のトランジスタQ1により1/nに均等分さ
れ、均等分された電流はトランジスタQ1にカレントミラ
ー接続されたトランジスタQ2に取り出され、トランジス
タQ3に送られる。トランジスタQ3とQ4がカレントミラー
接続された比較回路23により、ドレイン電流が1/nに均
等分された電流と基準電流発生回路22からの基準電流が
比較され、両電流の差がゲート電圧設定回路24のトラン
ジスタQ5のベースに印加され、トランジスタQ5のベース
電流に比例する電流がゲート電圧設定回路24のトランジ
スタQ5，ダイオードD1…，Dn，抵抗R1を流れ、抵抗R1の
端部に現れる電圧がGaAsFET12のゲートに印加される。
続されたｎ個のトランジスタQ1により1/nに均等分さ
れ、均等分された電流はトランジスタQ1にカレントミラ
ー接続されたトランジスタQ2に取り出され、トランジス
タQ3に送られる。トランジスタQ3とQ4がカレントミラー
接続された比較回路23により、ドレイン電流が1/nに均
等分された電流と基準電流発生回路22からの基準電流が
比較され、両電流の差がゲート電圧設定回路24のトラン
ジスタQ5のベースに印加され、トランジスタQ5のベース
電流に比例する電流がゲート電圧設定回路24のトランジ
スタQ5，ダイオードD1…，Dn，抵抗R1を流れ、抵抗R1の
端部に現れる電圧がGaAsFET12のゲートに印加される。
そして、ドレイン電流が所定の電流値より小さいとき
は、ゲート電圧がドレイン電流を増大させるように変化
し、ドレイン電流が所定の電流値より大きいときは、ゲ
ート電圧はドレイン電流を減少させるように変化し、ド
レイン電流が所定の電流値となるゲート電圧が自動的に
設定される。
は、ゲート電圧がドレイン電流を増大させるように変化
し、ドレイン電流が所定の電流値より大きいときは、ゲ
ート電圧はドレイン電流を減少させるように変化し、ド
レイン電流が所定の電流値となるゲート電圧が自動的に
設定される。
第２図に示す回路は、トランジスタとダイオード、抵
抗のみからなり、IC化に適している。
抗のみからなり、IC化に適している。
第３図、第４図はそれぞれドレイン電流検出回路21の
その他の具体的回路例を示す。
その他の具体的回路例を示す。
第３図に示す回路では、ドレイン電流はトランジスタ
Q6のコレクタ電流となり、トランジスタQ7に流れる電流
はドレイン電流の1/hFEとなり、トランジスタQ8に流れ
る電流はトランジスタQ7に流れる電流の1/nとなり、比
較回路23へ送られる電流はドレイン電流のIDの1/（ｎ×
hFE）となり、回路内を流れる電流を大幅に減少するこ
とができる。
Q6のコレクタ電流となり、トランジスタQ7に流れる電流
はドレイン電流の1/hFEとなり、トランジスタQ8に流れ
る電流はトランジスタQ7に流れる電流の1/nとなり、比
較回路23へ送られる電流はドレイン電流のIDの1/（ｎ×
hFE）となり、回路内を流れる電流を大幅に減少するこ
とができる。
第４図に示す回路では、トランジスタQ9，抵抗R2，R3
はレギュレータ回路の出力段であり、トランジスタQ9の
エミッタ端子が定電圧出力端となる。トランジスタQ9の
コレクタ電流がドレイン電流としてトランジスタQ10に
よって検出される。
はレギュレータ回路の出力段であり、トランジスタQ9の
エミッタ端子が定電圧出力端となる。トランジスタQ9の
コレクタ電流がドレイン電流としてトランジスタQ10に
よって検出される。
以上説明したように、本発明によれば、FET,HEMTのバ
イアスが自動的に設定されるため、ドレイン電流をモニ
ターする必要がなくなり、ドレイン電流をモニターしに
くい構造の回路でも、正確にバイアス設定ができる。
イアスが自動的に設定されるため、ドレイン電流をモニ
ターする必要がなくなり、ドレイン電流をモニターしに
くい構造の回路でも、正確にバイアス設定ができる。
なお、IC構成のため、取り付けが容易である。
第１図は本発明のバイアス自動設定回路の構成を示す説
明図、第２図は本発明のバイアス自動設定回路の具体的
回路の一例を示す回路図、第３図、第４図はそれぞれド
レイン電流検出回路のその他の具体的回路例を示す回路
図、第５図は従来のマイクロ波回路のFETのバイアスの
設定方法を示す説明図である。 １……マイクロ波回路の一部、11……50Ω線路、12……
GaAsFET、13……カップリングキャパシタ、14……チョ
ークコイル、２……バイアス自動設定回路、21……ドレ
イン電流検出回路、22……基準電流発生回路、23……比
較回路、24……ゲート電圧設定回路、３……正電源端
子、４……負電圧端子。 なお図中同一符号は同一または相当するものを示す。
明図、第２図は本発明のバイアス自動設定回路の具体的
回路の一例を示す回路図、第３図、第４図はそれぞれド
レイン電流検出回路のその他の具体的回路例を示す回路
図、第５図は従来のマイクロ波回路のFETのバイアスの
設定方法を示す説明図である。 １……マイクロ波回路の一部、11……50Ω線路、12……
GaAsFET、13……カップリングキャパシタ、14……チョ
ークコイル、２……バイアス自動設定回路、21……ドレ
イン電流検出回路、22……基準電流発生回路、23……比
較回路、24……ゲート電圧設定回路、３……正電源端
子、４……負電圧端子。 なお図中同一符号は同一または相当するものを示す。
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H03F 1/00 - 1/56 H03F 3/00 - 3/60 H01P 1/00
Claims (1)
- 【請求項１】電界効果トランジスタのバイアスを自動的
に設定するバイアス自動設定回路で、 電界効果トランジスタのドレイン電流を検出するドレイ
ン電流検出回路と、該ドレイン電流を所定値に設定する
ための基準電流を発生する基準電流発生回路と、上記ド
レイン電流検出回路の出力電流と上記基準電流発生回路
の基準電流を比較し、両電流の差の電流を出力する比較
回路と、該比較回路の出力電流に応じて上記電界効果ト
ランジスタのゲート電圧を変え、ドレイン電流が所定の
電流値になるゲート電圧を設定するゲート電圧設定回路
とを１つのICにまとめた電界効果トランジスタ用バイア
ス自動設定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6840790A JP2850034B2 (ja) | 1990-03-20 | 1990-03-20 | 電界効果トランジスタ用バイアス自動設定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6840790A JP2850034B2 (ja) | 1990-03-20 | 1990-03-20 | 電界効果トランジスタ用バイアス自動設定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03270405A JPH03270405A (ja) | 1991-12-02 |
| JP2850034B2 true JP2850034B2 (ja) | 1999-01-27 |
Family
ID=13372797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6840790A Expired - Fee Related JP2850034B2 (ja) | 1990-03-20 | 1990-03-20 | 電界効果トランジスタ用バイアス自動設定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2850034B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5736901A (en) * | 1995-04-04 | 1998-04-07 | Matsushita Electric Industrial Co., Ltd. | Radio frequency amplifier with stable operation and restrained oscillation at low frequencies |
| JP2937854B2 (ja) * | 1995-04-04 | 1999-08-23 | 松下電器産業株式会社 | 高周波増幅器 |
| KR100457785B1 (ko) * | 2002-06-05 | 2004-11-18 | 주식회사 웨이브아이씨스 | 전기적 튜닝이 가능한 전치왜곡기 |
-
1990
- 1990-03-20 JP JP6840790A patent/JP2850034B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03270405A (ja) | 1991-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI408525B (zh) | 線性調節器及其方法 | |
| US7486061B2 (en) | Power supply apparatus | |
| US4893211A (en) | Method and circuit for providing adjustable control of short circuit current through a semiconductor device | |
| US6509727B2 (en) | Linear regulator enhancement technique | |
| JPH10283043A (ja) | 負荷ポール安定化電圧調整器回路 | |
| KR930017307A (ko) | 고속 집적 회로용 기준 회로 | |
| US7224230B2 (en) | Bias circuit with mode control and compensation for voltage and temperature | |
| US4678947A (en) | Simulated transistor/diode | |
| US20020089378A1 (en) | Current controlled CMOS transconductive amplifier arrangement | |
| JPH0714916Y2 (ja) | 回路定数測定装置 | |
| EP0066572A1 (en) | Driver circuit having reduced cross-over distortion | |
| US4561047A (en) | Switching regulator current limit circuit | |
| JP2850034B2 (ja) | 電界効果トランジスタ用バイアス自動設定回路 | |
| US6812678B1 (en) | Voltage independent class A output stage speedup circuit | |
| EP1014567B1 (en) | Improvements in or relating to an operational amplifier | |
| JPH0136591B2 (ja) | ||
| US7230492B2 (en) | Robust monolithic automatic bias circuit with current setting apparatus | |
| US5973565A (en) | DC bias feedback circuit for MESFET bias stability | |
| US6621333B1 (en) | Circuit and method to counter offset voltage induced by load changes | |
| EP0604206B1 (en) | Push-pull-type amplifier circuit | |
| JP3580409B2 (ja) | オフセット調整回路 | |
| JP2867432B2 (ja) | 電界効果トランジスタ増幅器 | |
| JPH03164027A (ja) | 過電流保護回路 | |
| US7102443B2 (en) | Temperature-stabilized amplifier circuit | |
| JPH02151109A (ja) | 半導体増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |