JPH03270405A - 電界効果トランジスタ用バイアス自動設定回路 - Google Patents
電界効果トランジスタ用バイアス自動設定回路Info
- Publication number
- JPH03270405A JPH03270405A JP2068407A JP6840790A JPH03270405A JP H03270405 A JPH03270405 A JP H03270405A JP 2068407 A JP2068407 A JP 2068407A JP 6840790 A JP6840790 A JP 6840790A JP H03270405 A JPH03270405 A JP H03270405A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- drain current
- drain
- reference current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 6
- 238000001514 detection method Methods 0.000 claims abstract description 14
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Landscapes
- Waveguide Connection Structure (AREA)
- Microwave Amplifiers (AREA)
- Bipolar Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マイクロ波回路などのＦＥＴ、ＨＥＭＴのバ
イアスを自動的に設定するＩＣ化したバイアス自動設定
回路に関する。
イアスを自動的に設定するＩＣ化したバイアス自動設定
回路に関する。
第５図は従来のマイクロ波回路のＦＥＴのバイアスの設
定方法を示す。
定方法を示す。
図において１はマイクロ波回路の一部分、１１は５０Ω
線路、１２はＧａＡｓＦＥＴ、 １３はカップリングキ
ャパシタ、１４はチョークコイル、３は正電源端子、４
は負電源端子、５．６は抵抗である。
線路、１２はＧａＡｓＦＥＴ、 １３はカップリングキ
ャパシタ、１４はチョークコイル、３は正電源端子、４
は負電源端子、５．６は抵抗である。
マイクロ波回路などでは、ＦＥＴから所定のドレイン電
流を得るには、ＦＥＴのＩゎ−ｖ６特性のばらつきと基
準電流を設定しなければならない。
流を得るには、ＦＥＴのＩゎ−ｖ６特性のばらつきと基
準電流を設定しなければならない。
従来、上記のような場合のバイアス設定には、ＦＥＴの
ドレインとゲートに別々に電圧を印加し、ドレイン電流
をモニターしながら、ゲート印加電圧を半固定抵抗器な
どで調整することにより、ドレイン電流を所定の電流値
に設定する方法を採ってきた。
ドレインとゲートに別々に電圧を印加し、ドレイン電流
をモニターしながら、ゲート印加電圧を半固定抵抗器な
どで調整することにより、ドレイン電流を所定の電流値
に設定する方法を採ってきた。
従来の上記のようなバイアス設定方法は、手間がかかり
、ドレイン電流をモニターしにくい構造の場合、正確な
バイアス設定ができないという問題があった。
、ドレイン電流をモニターしにくい構造の場合、正確な
バイアス設定ができないという問題があった。
本発明は上記のような問題を解消するためになされたも
ので、ＦＥＴ、ＨＥＭＴのバイアスを自動的に設定する
ＩＣを提供することを目的とする。
ので、ＦＥＴ、ＨＥＭＴのバイアスを自動的に設定する
ＩＣを提供することを目的とする。
を拳台権４基準Ｎ流を発生する基準電電界効果トランジ
スタのドレイン電流検出するドレイン電流検出回路と上
記基準電流発生回路の基準電流を比較し、両電流の差の
電流を出力する比較回路と、この比較するドレイン電流
検出回路と上記基準電流発生回路の基準電流を比較し、
両電流の差の電流が所定の電流値になる基準電流を設定
する基準電流設定回路とを１つのＩＣにまとめたもので
ある。
スタのドレイン電流検出するドレイン電流検出回路と上
記基準電流発生回路の基準電流を比較し、両電流の差の
電流を出力する比較回路と、この比較するドレイン電流
検出回路と上記基準電流発生回路の基準電流を比較し、
両電流の差の電流が所定の電流値になる基準電流を設定
する基準電流設定回路とを１つのＩＣにまとめたもので
ある。
第１図は本発明のバイアス自動設定回路の構成を、第２
図は本発明のバイアス自動設定回路の具体的回路の一例
を示す。
図は本発明のバイアス自動設定回路の具体的回路の一例
を示す。
図において第５図と同一の符号は同一または相当するも
のを示し、２はバイアス自動設定回路、２１はドレイン
電流検出回路、２２は基準電流発生回路、２３は比較回
路、２４は基準電流設定回路である。
のを示し、２はバイアス自動設定回路、２１はドレイン
電流検出回路、２２は基準電流発生回路、２３は比較回
路、２４は基準電流設定回路である。
ドレイン電流は、ドレイン電流検出回路２１の並列に接
続されたｎ個のトランジスタＱ、により１／ｎに均等骨
され、均等骨された電流はトランジスタＱ、にカレント
ミラー接続されたトランジスタＱ２に取り出され、トラ
ンジスタＱ３に送られる。トランジスタＱ、とＱ４がカ
レントミラー接続された比較回路２３により、ドレイン
電流が１／ｎに均等骨された電流と基準電流発生回路２
２からの基準電流が比較され、両電流の差が基準電流設
定回路２４のトランジスタＱ、のベースに印加され、ト
ランジスタＱ％のベース電流に比例する電流が基準電流
設定回路２４のトランジスタＱ６．ダイオードＤ、・・
・、Ｄ７．抵抗Ｒ５を流れ、抵抗Ｒ１の端部に現れる電
圧がＧａＡｓＦＥＴ １２のゲートに印加される。
続されたｎ個のトランジスタＱ、により１／ｎに均等骨
され、均等骨された電流はトランジスタＱ、にカレント
ミラー接続されたトランジスタＱ２に取り出され、トラ
ンジスタＱ３に送られる。トランジスタＱ、とＱ４がカ
レントミラー接続された比較回路２３により、ドレイン
電流が１／ｎに均等骨された電流と基準電流発生回路２
２からの基準電流が比較され、両電流の差が基準電流設
定回路２４のトランジスタＱ、のベースに印加され、ト
ランジスタＱ％のベース電流に比例する電流が基準電流
設定回路２４のトランジスタＱ６．ダイオードＤ、・・
・、Ｄ７．抵抗Ｒ５を流れ、抵抗Ｒ１の端部に現れる電
圧がＧａＡｓＦＥＴ １２のゲートに印加される。
そして、ドレイン電流が所定の電流値より小さいときは
、基準電流がドレイン電流を増大させるように変化し、
ドレイン電流が所定の電流値より大きいときは、基準電
流はドレイン電流を減少させるように変化し、ドレイン
を流が所定の電流値となる基準電流が自動的に設定され
る。
、基準電流がドレイン電流を増大させるように変化し、
ドレイン電流が所定の電流値より大きいときは、基準電
流はドレイン電流を減少させるように変化し、ドレイン
を流が所定の電流値となる基準電流が自動的に設定され
る。
第２図に示す回路は、トランジスタとダイオード、抵抗
のみからなり、ＩＣ化に適している。
のみからなり、ＩＣ化に適している。
第３図、第４図はそれぞれドレイン電流検出回路２１の
その他の具体的回路例を示す。
その他の具体的回路例を示す。
第３図に示す回路では、ドレインを流はトランジスタＱ
１．のコレクタ電流となり、トランジスタＱ、に流れる
電流はドレイン電流の１／ｈＦＥとなり、トランジスタ
Ｑ、に流れる電流はトランジスタＱ７に流れる電流の１
／ｎとなり、比較回路２３へ送られる電流はドレイン電
流のＩＤの１／（ｎＸｈ□〉となり、回路内を流れる電
流を大幅に減少することができる。
１．のコレクタ電流となり、トランジスタＱ、に流れる
電流はドレイン電流の１／ｈＦＥとなり、トランジスタ
Ｑ、に流れる電流はトランジスタＱ７に流れる電流の１
／ｎとなり、比較回路２３へ送られる電流はドレイン電
流のＩＤの１／（ｎＸｈ□〉となり、回路内を流れる電
流を大幅に減少することができる。
第４図に示す回路では、トランジスタＱ９１ 抵抗Ｒ，
，Ｒ３はレギュレータ回路の出力段であり、トランジス
タＱ、のエミッタ端子が定電圧出力端となる。トランジ
スタＱ、のコレクタ電流がドレイン電流としてトランジ
スタＱＩＯによって検出される。
，Ｒ３はレギュレータ回路の出力段であり、トランジス
タＱ、のエミッタ端子が定電圧出力端となる。トランジ
スタＱ、のコレクタ電流がドレイン電流としてトランジ
スタＱＩＯによって検出される。
以上説明したように、本発明によれば、ＦＥＴ。
ＨＥＭＴのバイアスが自動的に設定されるため、ドレイ
ン電流をモニターする必要がなくなり、ドレイン電流を
モニターしにくい構造の回路でも、正確にバイアス設定
ができる。
ン電流をモニターする必要がなくなり、ドレイン電流を
モニターしにくい構造の回路でも、正確にバイアス設定
ができる。
なお、ＩＣ＠戒のため、取り付けが容易である。
第１図は本発明のバイアス自動設定回路の構戒を示す説
明図、第２図は本発明のバイアス自動設定回路の具体的
回路の一例を示す回路図、第３図、第４図はそれぞれド
レイン電流検出回路のその他の具体的回路例を示す回路
図、第５図は従来のマイクロ波回路のＦＥＴのバイアス
の設定方法を示す説明図である。 １・・・マイクロ波回路の一部、１１・・・５０Ω線路
、１２・・・ＧａＡｓＦＥＴ 、 １３・・・カンプ
リングキャパシタ、１４・・・チョークコイル、２・・
・バイアス自動設定回路、２１・・・ドレイン電流検出
回路、２２・・・基準電流発生回路、２３・・・比較回
路、２４・・・基準電流設定回路、３・・・正電源端子
、４・・・負電圧端子。 なお図中同一符号は同一または相当するものを示す。
明図、第２図は本発明のバイアス自動設定回路の具体的
回路の一例を示す回路図、第３図、第４図はそれぞれド
レイン電流検出回路のその他の具体的回路例を示す回路
図、第５図は従来のマイクロ波回路のＦＥＴのバイアス
の設定方法を示す説明図である。 １・・・マイクロ波回路の一部、１１・・・５０Ω線路
、１２・・・ＧａＡｓＦＥＴ 、 １３・・・カンプ
リングキャパシタ、１４・・・チョークコイル、２・・
・バイアス自動設定回路、２１・・・ドレイン電流検出
回路、２２・・・基準電流発生回路、２３・・・比較回
路、２４・・・基準電流設定回路、３・・・正電源端子
、４・・・負電圧端子。 なお図中同一符号は同一または相当するものを示す。
Claims (1)
- 電界効果トランジスタのバイアスを自動的に設定する
バイアス自動設定回路で、電界効果トランジスタのドレ
イン電流を検出するドレイン電流検出回路と、該ドレイ
ン電流を所定値に設定するための基準電流を発生する基
準電流発生回路と、上記ドレイン電流検出回路の出力電
流と上記基準電流発生回路の基準電流を比較し、両電流
の差の電流を出力する比較回路と、該比較回路の出力電
流に応じて上記電界効果トランジスタのゲート電圧を変
え、ドレイン電流が所定の電流値になるゲート電圧を設
定するゲート電圧設定回路とを１つのＩＣにまとめた電
界効果トランジスタ用バイアス自動設定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6840790A JP2850034B2 (ja) | 1990-03-20 | 1990-03-20 | 電界効果トランジスタ用バイアス自動設定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6840790A JP2850034B2 (ja) | 1990-03-20 | 1990-03-20 | 電界効果トランジスタ用バイアス自動設定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03270405A true JPH03270405A (ja) | 1991-12-02 |
| JP2850034B2 JP2850034B2 (ja) | 1999-01-27 |
Family
ID=13372797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6840790A Expired - Fee Related JP2850034B2 (ja) | 1990-03-20 | 1990-03-20 | 電界効果トランジスタ用バイアス自動設定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2850034B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08335835A (ja) * | 1995-04-04 | 1996-12-17 | Matsushita Electric Ind Co Ltd | 高周波増幅器 |
| US5736901A (en) * | 1995-04-04 | 1998-04-07 | Matsushita Electric Industrial Co., Ltd. | Radio frequency amplifier with stable operation and restrained oscillation at low frequencies |
| KR100457785B1 (ko) * | 2002-06-05 | 2004-11-18 | 주식회사 웨이브아이씨스 | 전기적 튜닝이 가능한 전치왜곡기 |
-
1990
- 1990-03-20 JP JP6840790A patent/JP2850034B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08335835A (ja) * | 1995-04-04 | 1996-12-17 | Matsushita Electric Ind Co Ltd | 高周波増幅器 |
| US5736901A (en) * | 1995-04-04 | 1998-04-07 | Matsushita Electric Industrial Co., Ltd. | Radio frequency amplifier with stable operation and restrained oscillation at low frequencies |
| KR100457785B1 (ko) * | 2002-06-05 | 2004-11-18 | 주식회사 웨이브아이씨스 | 전기적 튜닝이 가능한 전치왜곡기 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2850034B2 (ja) | 1999-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5646518A (en) | PTAT current source | |
| US4893211A (en) | Method and circuit for providing adjustable control of short circuit current through a semiconductor device | |
| JP2001217689A (ja) | クランプ回路及び非接触式通信用インターフェース回路 | |
| US4097767A (en) | Operational rectifier | |
| JP2019161640A (ja) | 電力増幅モジュール | |
| US10715093B2 (en) | Power amplifier module | |
| US4678947A (en) | Simulated transistor/diode | |
| CN113258770B (zh) | 线损补偿模块、开关电源芯片及系统 | |
| KR20150095585A (ko) | Dc/dc 컨버터 및 전자 기기 | |
| EP0066572A1 (en) | Driver circuit having reduced cross-over distortion | |
| JPH03270405A (ja) | 電界効果トランジスタ用バイアス自動設定回路 | |
| CN105630063A (zh) | 一种基准电源的产生电路 | |
| US6373295B2 (en) | Rail-to-rail driver for use in a regulator, and method | |
| CN114244291B (zh) | 功率驱动放大电路及方法 | |
| US7382192B2 (en) | Bias current compensation circuit for a differential input stage | |
| US20200264647A1 (en) | Current reference circuit | |
| JP3398950B2 (ja) | フィールドバスインターフェース回路 | |
| US4171512A (en) | Circuit for preventing breakdown of a load resulting from wrong connection of a power source | |
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| US6535059B2 (en) | Amplifier circuit | |
| US5939943A (en) | Amplifier with improved output voltage swing | |
| US20240333154A1 (en) | Detection system for switching element saturation | |
| US5406145A (en) | Push-pull-type amplifier circuit | |
| US6160390A (en) | Method and apparatus for error current compensation | |
| US10505534B2 (en) | High voltage low current enable pin startup circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |