KR100457785B1 - 전기적 튜닝이 가능한 전치왜곡기 - Google Patents

전기적 튜닝이 가능한 전치왜곡기 Download PDF

Info

Publication number
KR100457785B1
KR100457785B1 KR10-2002-0031630A KR20020031630A KR100457785B1 KR 100457785 B1 KR100457785 B1 KR 100457785B1 KR 20020031630 A KR20020031630 A KR 20020031630A KR 100457785 B1 KR100457785 B1 KR 100457785B1
Authority
KR
South Korea
Prior art keywords
predistorter
gain
phase
change
power
Prior art date
Application number
KR10-2002-0031630A
Other languages
English (en)
Other versions
KR20030093784A (ko
Inventor
남인호
강현일
김정현
Original Assignee
주식회사 웨이브아이씨스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 웨이브아이씨스 filed Critical 주식회사 웨이브아이씨스
Priority to KR10-2002-0031630A priority Critical patent/KR100457785B1/ko
Publication of KR20030093784A publication Critical patent/KR20030093784A/ko
Application granted granted Critical
Publication of KR100457785B1 publication Critical patent/KR100457785B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3203—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion the amplifier comprising means for back off control in order to reduce distortion

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 전기적 튜닝이 가능한 전치왜곡기에 관한 것으로, 특히, 전기적으로 바이어스와 임피던스 변환을 통해 입력전력의 이득 변화와 방향, 위상 변화와 방향 및 전력 변화 포인트를 전력증폭기의 이득 특성과 위상 특성의 변화에 상관없이 자유롭게 튜닝할 수 있는 전기적 튜닝이 가능한 전치왜곡기에 관한 것이다.
종래의 전치왜곡기는 실제로 전력증폭기가 출력 임피던스에 따라서 위상이 떨어지거나 올라갈 수 있다는 것을 배제하여 설계되었고, 회로 구현이 복잡하고, 전력 변화 포인트의 변화를 주기 위해 감쇠기와 버퍼 증폭기가 필요하며, 대역폭이 좁고 많은 전류 소모가 있고 매칭 회로가 별도로 요구된다. 또한, 종래의 전치왜곡기에서는 위상이 떨어지고 이득이 올라가는 것에 국한되어 사용자가 전력증폭기 이득 특성과 위상 특성의 변화에 따라 자유롭게 튜닝할 수 없으며, 이로 인하여 전력증폭기 모듈이 비선형 특성을 나타내는 문제점이 있었다. 따라서, 상술한 문제점을 해결하기 위한 본 발명의 목적은 전류 소모가 작고, 입출력 매칭이 필요 없으며, 전력증폭기의 이득 특성과 위상 특성의 변화에 상관없이 바이어스와 임피던스 변환을 이용하여 전력증폭기와 반대되는 특성을 갖는 전기적 튜닝이 가능한 전치왜곡기를 구현함으로써, 전력증폭기 모듈의 선형성을 향상시켜 선형성을 만족하는 전력의 한계를 늘이고 이에 따라 백오프를 줄일 수 있으며 출력단 셀 크기를 줄일 수 있어 효율의 증대도 같이 기대할 수 있도록 하는데 있다.

Description

전기적 튜닝이 가능한 전치왜곡기{Apparatus For Pre-distorter With Electronic Tuning}
본 발명은 전기적 튜닝이 가능한 전치왜곡기에 관한 것으로, 특히, 전기적으로 바이어스와 임피던스 변환을 통해 입력전력의 이득 변화와 방향, 위상 변화와 방향 및 전력 변화 포인트를 전력증폭기의 이득 특성과 위상 특성의 변화에 상관없이 자유롭게 튜닝할 수 있는 전기적 튜닝이 가능한 전치왜곡기에 관한 것이다.
일반적으로, 전력소자의 출력 임피던스를 선택하는데 있어서, 출력 임피던스에 따라 효율, 최대파워, ACPR값 혹은 상호변조 특성 값이 많이 변하므로 전력증폭기의 특성에 맞는 출력 임피던스를 선택해야하는데, 전력소자의 가격이 비싸므로 대부분 최대파워를 내는 출력 임피던스를 선택하게 된다.
그리고, 전력증폭기의 출력 임피던스에 따라 입력전력에 따른 위상(Phase)의 방향 및 변화 폭이 달라진다. 또한, 전력증폭기의 이득(Gain) 변화 폭은 등급에 따라 다른데, A급(Class A) 증폭의 경우에는 이득이 입력전력에 따라 떨어지는 특성을 가지나, B급(Class B) 증폭의 경우에는 이득이 입력전력에 따라 큰 변화 폭을 갖는다. 따라서, 이러한 여러 가지 다른 특성을 가지는 전력증폭기 특성에 맞게 전치왜곡기를 튜닝할 수 있어야 한다.
한편, 무선 통신 시장의 폭발적인 발전은 수많은 사람들이 휴대용 단말기를 통해서 시간과 장소에 제한되지 않고 원하는 정보를 주고받을 수 있는 세상을 열었다. 그러나, 더욱 많은 사람들이 무선 통신을 이용하면서 기존의 서비스가 갖고있는 여러 제약들을 인식하게 되었고, 이들의 개선에 대한 요구가 크게 증대되었는데, 그 대표적인 문제가 휴대용 단말기의 짧은 통화 시간과 통화 품질이다.
이에, 통화 품질 개선을 위해서, 특히 디지털 신호 변조방식에서는 더욱더 우수한 선형성을 갖는 전력 증폭기가 요구되어진다. 따라서, 선형성 개선을 위해 전치왜곡기(Pre-distorter)를 이용한 여러 가지 방법이 제시되어왔다.
도 1은 전치왜곡기를 이용하여 선형화된 전력증폭기 모듈의 블록도이다.
도 1에 도시된 바와 같이, 전치왜곡기를 이용하여 선형화된 전력증폭기 모듈은, 전치왜곡기(1) 및 전력증폭기(2)로 구성된다.
상기 전치왜곡기(1)는 전력증폭기(2)에서 발생하는 왜곡 특성을 보상하는 특성을 가져야 한다. 왜냐하면, 상기 전력증폭기(2)는 어느 범위 이상의 입력전력에서는 이득 특성이 포화(이득 압축)되는 특성을 갖기 때문이다.
이에 따라, 전력증폭기(2)의 전단에 위치하는 전치왜곡기(1)가 이득을 확장시키는 특성을 갖고 있다면 전력증폭기(2)의 이득 압축 특성을 개선 할 수 있다.즉, 전력증폭기(2)의 이득 압축 개선은 전력증폭기(2)의 선형성을 개선한 것이 된다.
상기 전치왜곡기(1)로서 종래에 제시되었던 전치왜곡기 중에서 작은 사이즈의 전치왜곡기만을 살펴보면, 종래에는 병렬 다이오드 전치왜곡기 또는 직렬 다이오드 전치왜곡기 그리고 게이트 접지 전계 효과 트랜지스터(Field Effect Transistor;이하, "FET"라 함) 선형화기, 큰 소스 인덕턴스를 가진 FET 구조의 전치왜곡기 등의 여러 가지가 제시되어 왔다.
그러나, 종래의 전치왜곡기는 실제로 전력증폭기가 출력 임피던스에 따라서 위상이 떨어지거나 올라갈 수 있다는 것을 배제하여 설계되었고, 회로 구현이 복잡하고, 전력 변화 포인트의 변화를 주기 위해 감쇠기와 버퍼 증폭기가 필요하며, 대역폭이 좁고 많은 전류 소모가 있고 매칭 회로가 별도로 요구된다. 또한, 종래의 전치왜곡기에서는 위상이 떨어지고 이득이 올라가는 것에 국한되어 사용자가 전력증폭기 이득 특성과 위상 특성의 변화에 따라 자유롭게 튜닝할 수 없으며, 이로 인하여 전력증폭기 모듈이 비선형 특성을 나타내는 문제점이 있었다.
본 발명은 상술한 바와 같은 문제점을 해결하기 위한 것으로, 전류 소모가 작고, 입출력 매칭이 필요 없으며, 전력증폭기의 이득 특성과 위상 특성의 변화에 상관없이 바이어스와 임피던스 변환을 이용하여 전력증폭기와 반대되는 특성을 갖는 전기적 튜닝이 가능한 전치왜곡기를 구현함으로써, 전력증폭기 모듈의 선형성을향상시켜 선형성을 만족하는 전력의 한계를 늘이고 이에 따라 백오프를 줄일 수 있으며 출력단 셀 크기를 줄일 수 있어 효율의 증대도 같이 기대할 수 있도록 하는데, 그 목적이 있다.
도 1은 전치왜곡기를 이용하여 선형화된 전력증폭기 모듈의 블록도.
도 2는 본 발명의 실시예에 따른 전치왜곡기의 회로도.
도 3은 도 2에 있어, FET만을 이용한 전치왜곡기의 회로도.
도 4는 도 2~3에 있어, 드레인 전압이 0V에서의 FET의 등가 회로도.
도 5는 도 3에 있어, FET의 직류 전류전압 곡선으로써 입력전압에 따른 출력전류를 나타낸 그래프.
도 6은 도 2~3에 있어, FET의 RF 전력에 따른 컨덕턴스 변화와 서셉턴스 변화를 나타낸 그래프.
도 7은 도 3에 있어, 전치왜곡기의 RF 전력에 따른 이득 변화와 위상 변화를 나타낸 그래프.
도 8은 도 2에 있어, 전치왜곡기의 RF 전력에 따른 컨덕턴스 변화와 서셉턴스 변화를 나타낸 그래프.
도 9는 도 2에 있어, 전치왜곡기의 RF 전력에 따른 이득 변화와 위상 변화를 나타낸 그래프.
도 10~11은 본 발명의 실시예에 따른 전치왜곡기의 실제 유용성을 보이기 위한 이득 변화와 위상 변화를 나타낸 그래프.
* 도면의 주요 부분에 대한 부호의 설명 *
110 : FET 120 : 임피던스 변환부
121 : 인덕터 122 : 마이크로스트립 선로
상술한 바와 같은 목적을 해결하기 위하여, 본 발명의 전기적 튜닝이 가능한 전치왜곡기는 입력단자에 연결된 제 1 커패시터와, 출력단자에 연결된 제 2 커패시터와, 접지에 연결된 제 3 커패시터 및 접지인덕터와, 바이어스 피드 저항을 구비하여 전력증폭기의 전단에 위치하며 바이어스 전압과 임피던스 변환을 통해 상기 전력증폭기의 이득 및 위상 특성과 반대의 이득 및 위상 특성을 갖는 전치왜곡기에 있어서, 상기 제 1 커패시터, 제 2 커패시터 및 접지인덕터와 연결되어 전기적인 바이어스를 통해 임피던스를 변환하기 위한 임피던스 변화부와; 상기 임피던스 변환부에 연결되는 드레인 단자와 상기 제 3 커패시터 및 바이어스 피드 저항에 연결되는 게이트 단자와 접지에 연결되는 소스 단자를 구비하여 신호를 왜곡하여 증폭하는 FET와; 상기 바이어스 피드 저항에 연결되어 상기 FET의 게이트를 제어하는 바이어스 전압인 게이트 전압을 인가하기 위한 게이트 전압 단자를 포함하여 이루어진 것을 특징으로 한다.
여기서, 상기 FET는, 컨덕턴스와 서셉턴스가 병렬로 연결된 등가 회로임을 특징으로 하고, 상기 임피던스 변환부는, 상기 FET의 드레인 단자에 연결되어 마이크로파 전송을 위한 마이크로스트립 선로와; 상기 마이크로스트립 선로와 상기 접지인덕터 사이에 연결되는 인덕터를 포함하여 이루어진 것을 특징으로 한다.
그리고, 상기 컨덕턴스는, 입력전력에 따라서 커지는 것을 특징으로 하고, 상기 마이크로스트립 선로는, 전기적인 바이어스를 통한 유전율 변화에 의해 특성 임피던스와 길이가 조절됨을 특징으로 하며, 상기 인덕터는, 능동 인덕터로서 전기적인 바이어스를 통해 인덕턴스 값이 변화됨을 특징으로 한다.
또한, 상기 전치왜곡기의 이득과 위상은, 입력전력이 큰 부분에서는 일정한 값을 유지하고, 입력전력이 작은 부분에서는 바이어스 전압과 임피던스 변환을 통해 조절됨을 특징으로 한다.
이하, 본 발명의 실시예를 첨부한 도면을 참조하여 상세하게 설명하면 다음과 같다.
도 2는 본 발명의 실시예에 따른 전치왜곡기의 회로도이다.
도 2에 도시된 전치왜곡기는 소스(S:Source) 단자와 드레인(D:Drain) 단자와 게이트(G:Gate) 단자를 구비하여 소스 단자가 접지에 연결되어 신호를 왜곡하여 증폭하는 FET(110)와, 상기 FET(110)의 게이트 단자에 연결되는 바이어스 피드 저항(Bias Feed Resistor)(160)과, 상기 바이어스 피드 저항(160)에 연결되어 상기 FET(110)의 게이트를 제어하는 바이어스 전압인 게이트 전압(Vg)을 인가하기 위한 게이트 전압 단자(161)와, 상기 FET(110)의 드레인 단자와 연결되어 전기적인 바이어스를 통해 임피던스를 변환하기 위한 임피던스 변환부(120)와, 상기 임피던스 변환부(120)와 접지 사이에 연결되는 접지인덕터(150)와, 입력단자(IN)와 상기 임피던스 변환부(120) 사이에 연결되는 제 1 커패시터(130)와, 출력단자(OUT)와 상기 임피던스 변환부(120) 사이에 연결되는 제 2 커패시터(140)와, 상기 FET(110)의 게이트 단자와 접지 사이에 연결되는 제 3 커패시터(170)를 포함하여 이루어진다.
여기서, 상기 임피던스 변환부(120)는 상기 FET(110)의 드레인 단자에 연결되어 마이크로파(Microwave) 전송을 위한 마이크로스트립 선로(Microstrip Line)(122)와, 상기 마이크로스트립 선로(122)와 상기 접지인덕터(150) 사이에 연결되는 인덕터(121)를 구비하여 이루어진다. 이때, 상기 마이크로스트립 선로(122)는 전기적인 바이어스를 통한 유전율 변화에 의해 특성 임피던스(Z0)와 길이(L)가 변하고, 상기 인덕터(121)는 능동 인덕터로서 전기적인 바이어스를 통해 인덕턴스 값이 변한다.
그리고, 도 3은 도 2에 있어, FET(110)만을 이용한 전치왜곡기의 회로도이고, 도 4는 도 2~3에 있어, 드레인 전압이 0V에서의 FET(110)의 등가 회로도이다. 이때, 도 3에 도시된 전치왜곡기는 도 2의 전치왜곡기와 달리 임피던스 변환부(120)를 구비하지 않는다.
그리고, 도 4에 도시된 바와 같이, 상기 FET(110)의 등가 회로는 드레인 전압이 0V에서의 어드미턴스(Admittance), 즉 컨덕턴스(Gds)와 서셉턴스(Bds(wCds))로 구성되는데, 상기 컨덕턴스는 가변 될 수 있다.
상기 FET(110)는 드레인 전압이 0V에서 전력 스윙(Power Swing)했을 경우에 입력전력에 따라서 컨덕턴스가 커지는데, 이는 도 5에서의 직류 전류전압 곡선으로부터 알 수 있다.
도 5는 도 3에 있어, FET(110)의 직류 전류전압 곡선으로써 입력전압에 따른 출력전류를 나타낸 그래프이다.
여기서, Ids는 FET(110)의 드레인과 소스간의 전류이고, Vds는 FET(110)의 드레인과 소스간의 전압인 드레인 전압이고, Vgs는 FET(110)의 게이트와 소스간의 전압인데, 도 5에는 Vgs가 -1.6V일 때의 곡선(208), Vgs가 -1.2V일 때의 곡선(209), Vgs가 -0.8V일 때의 곡선(210), Vgs가 -0.4V일 때의 곡선(211), Vgs가 0V일 때의 곡선(212)이 나타나 있다.
드레인 바이어스가 0V이며 Vgs가 -1.2V일 때의 곡선(209)을 기준으로 보면 낮은 입력전력에서는 입력전압(207)에 대해서 출력전류가 존재하지 않는다. 즉 컨덕턴스가 0에 가깝다. 그러나, 입력전력이 점점 커짐에 따라 입력전압(204)에 대해서 음의 출력전류(205)가 증가하는 것을 알 수 있다. 이는 컨덕턴스가 점점커지는 것을 의미한다.
도 6은 도 2~3에 있어, FET(110)의 RF 전력에 따른 컨덕턴스 변화와 서셉턴스 변화를 나타낸 그래프이다.
도 6a는 컨덕턴스의 입력전력에 따른 변화를 보여주고 있는데, 도 5에서도 알 수 있듯이 Vgs가 -1V일 때의 곡선(213)이 Vgs가 -2V일 때의 곡선(215)보다 낮은 입력전력 인가에 컨덕턴스의 변화가 빨리 커지는 것을 볼 수 있다. 또한, 드레인 바이어스의 바이어스 0V에서 컨덕턴스가 점점 빨리 커지기 때문에 드레인 0V일 때보다 컨덕턴스가 커지기 위해서는 더 큰 입력전력(206)을 요구하게 된다. 이는 변화 포인트(Turning Point)와 밀접한 관계가 있다.
이와 같은 입력전력에 따른 컨덕턴스와 서셉턴스 값을 알면 하기 수학식 1과 수학식 2를 통해서 이득(｜S21｜)과 위상(∠S21)을 구할 수 있다.
도 6과 상기 수학식 1과 수학식 2를 이용하여 FET(110)자체, 즉 도 3의 이득과 위상을 도 7에 나타내었다.
도 7은 도 3에 있어, 전치왜곡기의 RF 전력에 따른 이득 변화와 위상 변화를 나타낸 그래프이다.
도 7a와 도 7b를 살펴보면, 일반적으로 전치왜곡기가 가지는 특성의 위상 변화와 이득 변화를 FET(110)만으로는 얻을 수 없다는 것을 알 수 있다. 그러나, 상기 수학식 1과 수학식 2를 보면, Bds 즉 서셉턴스값을 조절한다면 충분히 원하는 이득 변화와 위상 변화를 얻을 수 있다는 것을 알 수 있다.
도 2의 본 발명에서는 입력전력이 작을 때는 마이크로스트립 선로(122)를 통해 FET(110)의 서셉턴스 값을 크게 해준다. 즉, FET(110) 자체의 입력전력이 작을때 임피던스값이 크기 때문에, 적당한 마이크로스트립 선로(122)를 통해 임피던스를 작게 해준 다음, 마이크로스트립 선로(122)위의 인덕터(121) 값을 조절하여 서셉턴스 값을 음 또는 양으로 변환시킬 수 있다.
도 6a에서와 같이 입력전력이 큰, 즉 컨덕턴스가 큰 부분의 경우에는 스미스 차트(Smith Chart)에서 중앙근처이므로 마이크로스트립 선로(122)의 영향은 크게 받지 않고 인덕터(121) 값에 상관없이 서셉턴스가 스미스 차트의 1사분면 존재하게 된다.
따라서, 입력전력이 큰 부분에서는 마이크로스트립 선로(122)와 인덕터(121)를 통한 임피던스 변환에 의한 컨덕턴스와 서셉턴스의 변화가 작으므로 일정한 값의 이득 값과 위상 값을 유지하게 된다. 즉 입력전력이 큰 부분은 일정한 값으로 정해져있고 입력전력이 작은 부분은 스미스 차트의 가장자리에 위치하여 마이크로스트립 선로(122)와 인덕터(121)를 통한 임피던스 변환에 의해 서셉턴스의 값을 음과 양으로 조절하고 또한 그 변화양도 조절하게 되면 사용자가 자유자재로 이득과 위상을 조절할 수 있게 된다.
그리고, 상기 수학식 2를 살펴보면, 위상은 서셉턴스에 의한 영향을 많이 받으므로, 위상 곡선이 서셉턴스 곡선을 따르는 것을 도 8b의 서셉턴스 곡선(400)과 도 9b의 위상 곡선(600)의 비교를 통해 알 수 있다. 여기서, 도 8은 도 2에 있어, 전치왜곡기의 RF 전력에 따른 컨덕턴스 변화와 서셉턴스 변화를 나타낸 그래프이고, 도 9는 도 2에 있어, 전치왜곡기의 RF 전력에 따른 이득 변화와 위상 변화를 나타낸 그래프이다.
반면에, 상기 수학식 1을 살펴보면, 이득은 컨덕턴스와 서셉턴스에 의한 영향을 동시에 받는데, 이는 도 9a의 이득 곡선(502)를 보면 알 수 있다. 그리고, 변화 포인트는 서셉턴스 곡선(402)을 따라가며, 이득의 크기는 컨덕턴스 와 서셉턴스 값의 조합임을 알 수 있다.
따라서, 도 2에 제시한 바와 같이 신호 라인에 분노(Shunt)로 달린 FET(110)의 컨덕턴스와 서셉턴스를 마이크로스트립 라인(122)과 인덕터(121)를 통해 임피던스 변환을 시켜주며, 해당 임피던스 변환은 마이크로스트립 라인(122)의 특성 임피던스(Z0), 길이(L) 또는 인덕터(121) 값에 따라 다르게 구현이 가능하다.
또한, FET(110)의 게이트 전압 단자(161)에서 인가되는 게이트 전압의 바이어스에 따라 도 6a의 입력전력에 따른 컨덕턴스 곡선(213, 215)과 같은 변화를 얻을 수 있는데, 이는 변화 포인트를 전기적으로 바꿔줌으로써 필요한 입력전력이 크고 작거나 상관없이 전력증폭기와 반대되는 특성을 얻을 수 있다.
이하, 본 발명에 따른 전치왜곡기의 실제 유용성을 도 10과 도 11을 참조하여 설명한다.
도 10~11은 본 발명의 실시예에 따른 전치왜곡기의 실제 유용성을 보이기 위한 이득 변화와 위상 변화를 나타낸 그래프이다.
도 10a의 이득 곡선(225)의 변화가 크고, 도 10b의 위상(228)이 떨어지는 B급 증폭을 할 때, 본 발명은 도 9a의 이득 곡선(500)과 도 9b의 위상 곡선(600)을 이용하여 도 10a의 이득 곡선(226)과 도 10b의 위상 곡선(229)과 같은 이득과 위상곡선을 얻을 수 있다.
또한, 도 11a의 이득 곡선(230)과 같이 이득의 변화가 없지만 입력전력에 따라 이득이 계속 감소하고, 도 11b의 위상 곡선(233)과 같이 위상이 올라갈 때, 본 발명은 도 9a의 이득 곡선(501)과 도 9b의 위상 곡선(601)을 이용하여 도 11a의 이득 곡선(231)과 도 11b의 위상 곡선(234)과 같은 이득과 위상 곡선을 얻을 수 있다.
또한, 본 발명에 따른 실시예는 상술한 것으로 한정되지 않고, 본 발명과 관련하여 통상의 지식을 가진 자에게 자명한 범위 내에서 여러 가지의 대안, 수정 및 변경하여 실시할 수 있다.
이상과 같이, 본 발명은 바이어스 전압과 임피던스 변환을 통해 이득 변화와 방향, 위상 변화와 방향 및 전력 변화 포인트를 자유롭게 변화시킬 수 있는 전기적으로 튜닝 가능한 전치왜곡기를 구현함으로써 전력증폭기의 어떠한 이득 및 위상 특성에도 상관없이 전력증폭기와 반대의 이득 및 위상 특성을 갖는 전치왜곡기를 이용하여 전력증폭기 모듈의 선형성을 향상시켜, 선형성을 만족하는 전력의 정도를 높이고 이에 따라 백오프를 줄일 수 있으며 출력단 셀 크기를 줄일 수 있고 효율의 증대도 같이 기대할 수 있다.

Claims (7)

  1. 입력단자에 연결된 제 1 커패시터와, 출력단자에 연결된 제 2 커패시터와, 접지에 연결된 제 3 커패시터 및 접지인덕터와, 바이어스 피드 저항을 구비하여 전력증폭기의 전단에 위치하며 바이어스 전압과 임피던스 변환을 통해 상기 전력증폭기의 이득 및 위상 특성과 반대의 이득 및 위상 특성을 갖는 전치왜곡기에 있어서,
    상기 제 1 커패시터, 제 2 커패시터 및 접지인덕터와 한 접합점(node)을 통해 연결되어 전기적인 바이어스를 통해 임피던스를 변환하기 위한 임피던스 변환부와;
    상기 임피던스 변환부에 연결되는 드레인 단자와 상기 제 3 커패시터 및 바이어스 피드 저항에 연결되는 게이트 단자와 접지에 연결되는 소스 단자를 구비하여 신호를 왜곡하여 증폭하며, 상기 드레인 단자의 전압이 0V인 경우에 컨덕턴스와 서셉턴스가 병렬로 연결된 등가회로를 갖는 FET와;
    상기 바이어스 피드 저항에 연결되어 상기 FET의 게이트를 제어하는 바이어스 전압인 게이트 전압을 인가하기 위한 게이트 전압 단자를 포함하여 이루어진 것을 특징으로 하는 전기적 튜닝이 가능한 전치왜곡기.
  2. 삭제
  3. 제 1항에 있어서,
    상기 임피던스 변환부는,
    상기 FET의 드레인 단자에 연결되어 마이크로파 전송을 위한 마이크로스트립 선로와;
    상기 마이크로스트립 선로와 상기 접지인덕터 사이에 연결되는 인덕터를 포함하여 이루어진 것을 특징으로 하는 전기적 튜닝이 가능한 전치왜곡기.
  4. 제 1항에 있어서,
    상기 컨덕턴스는,
    입력전력이 증가함에 따라서 커지는 것을 특징으로 하는 전기적 튜닝이 가능한 전치왜곡기.
  5. 제 3항에 있어서,
    상기 마이크로스트립 선로는,
    전기적인 바이어스를 통한 유전율 변화에 의해 특성 임피던스와 길이가 조절됨을 특징으로 하는 전기적 튜닝이 가능한 전치왜곡기.
  6. 제 3항에 있어서,
    상기 인덕터는,
    능동 인덕터로서 전기적인 바이어스를 통해 인덕턴스 값이 변화됨을 특징으로 하는 전기적 튜닝이 가능한 전치왜곡기.
  7. 제 1항에 있어서,
    상기 전치왜곡기의 이득과 위상은,
    입력전력이 큰 부분에서는 일정한 값을 유지하고, 입력전력이 작은 부분에서는 바이어스 전압과 임피던스 변환을 통해 조절됨을 특징으로 하는 전기적 튜닝이 가능한 전치왜곡기.
KR10-2002-0031630A 2002-06-05 2002-06-05 전기적 튜닝이 가능한 전치왜곡기 KR100457785B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0031630A KR100457785B1 (ko) 2002-06-05 2002-06-05 전기적 튜닝이 가능한 전치왜곡기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0031630A KR100457785B1 (ko) 2002-06-05 2002-06-05 전기적 튜닝이 가능한 전치왜곡기

Publications (2)

Publication Number Publication Date
KR20030093784A KR20030093784A (ko) 2003-12-11
KR100457785B1 true KR100457785B1 (ko) 2004-11-18

Family

ID=32386034

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0031630A KR100457785B1 (ko) 2002-06-05 2002-06-05 전기적 튜닝이 가능한 전치왜곡기

Country Status (1)

Country Link
KR (1) KR100457785B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100965700B1 (ko) * 2005-03-04 2010-06-24 삼성전자주식회사 전치왜곡기

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62109410A (ja) * 1985-11-07 1987-05-20 Mitsubishi Electric Corp マイクロ波増幅器用バイアス回路
JPH03270405A (ja) * 1990-03-20 1991-12-02 New Japan Radio Co Ltd 電界効果トランジスタ用バイアス自動設定回路
JPH04252506A (ja) * 1990-04-09 1992-09-08 Siemens Telecomunicazioni Spa 先行歪み線形化器
JPH0575357A (ja) * 1991-09-10 1993-03-26 Mitsubishi Electric Corp 低雑音増幅器
JPH07235842A (ja) * 1993-10-13 1995-09-05 Pacific Monolithics Inc 高効率パワー増幅器システム
JPH08139542A (ja) * 1994-11-04 1996-05-31 Toshiba Corp 半導体電力増幅器
KR970013652A (ko) * 1995-08-29 1997-03-29 모리 가즈히로 전력증폭회로
JPH0993058A (ja) * 1995-09-28 1997-04-04 New Japan Radio Co Ltd マイクロ波利得制御増幅器
JP2000013150A (ja) * 1998-06-18 2000-01-14 Nec Corp 半導体増幅器
JP2002043862A (ja) * 2000-07-26 2002-02-08 Yrp Kokino Idotai Tsushin Kenkyusho:Kk プリディストーション回路

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62109410A (ja) * 1985-11-07 1987-05-20 Mitsubishi Electric Corp マイクロ波増幅器用バイアス回路
JPH03270405A (ja) * 1990-03-20 1991-12-02 New Japan Radio Co Ltd 電界効果トランジスタ用バイアス自動設定回路
JPH04252506A (ja) * 1990-04-09 1992-09-08 Siemens Telecomunicazioni Spa 先行歪み線形化器
JPH0575357A (ja) * 1991-09-10 1993-03-26 Mitsubishi Electric Corp 低雑音増幅器
JPH07235842A (ja) * 1993-10-13 1995-09-05 Pacific Monolithics Inc 高効率パワー増幅器システム
JPH08139542A (ja) * 1994-11-04 1996-05-31 Toshiba Corp 半導体電力増幅器
KR970013652A (ko) * 1995-08-29 1997-03-29 모리 가즈히로 전력증폭회로
JPH0993058A (ja) * 1995-09-28 1997-04-04 New Japan Radio Co Ltd マイクロ波利得制御増幅器
JP2000013150A (ja) * 1998-06-18 2000-01-14 Nec Corp 半導体増幅器
JP2002043862A (ja) * 2000-07-26 2002-02-08 Yrp Kokino Idotai Tsushin Kenkyusho:Kk プリディストーション回路

Also Published As

Publication number Publication date
KR20030093784A (ko) 2003-12-11

Similar Documents

Publication Publication Date Title
KR100965700B1 (ko) 전치왜곡기
CN112543005B (zh) 幅度调制对相位调制的补偿电路、射频功率放大器及设备
US6724253B2 (en) Predistortion type linearizer controlled by two control voltages
CN107306118B (zh) 功率放大模块
WO2004047351B1 (en) Radio frequency power amplifier adaptive bias control circuit
US8587378B2 (en) Analog pre-distortion linearizer
JP3854840B2 (ja) 電力増幅回路およびそれを用いた通信装置
JPS62277806A (ja) 高周波増幅器
TWI642272B (zh) 具有加強線性之分離偏壓射頻功率放大器
CN104393859A (zh) 一种电压切换电路
KR100457785B1 (ko) 전기적 튜닝이 가능한 전치왜곡기
KR100471386B1 (ko) 전기적 튜닝이 가능한 전치왜곡기
CN110719077B (zh) 一种功率放大器及电子设备
WO2021056881A1 (zh) 射频功率放大器幅度调制对幅度调制的补偿电路
JP3393514B2 (ja) モノリシック集積化低位相歪電力増幅器
JP2000357927A (ja) リニアライザ
CN220798223U (zh) 增益可数字控制的低噪声放大器
CN220798225U (zh) 工作频段可数字控制的负反馈低噪声放大器
JP3393518B2 (ja) モノリシック集積化低位相歪電力増幅器
JP2822733B2 (ja) 増幅回路
JPH09162657A (ja) マイクロ波電力増幅回路
CN118117977A (zh) 线性化电路、功率放大器、芯片以及设备
KR100248604B1 (ko) 마이크로파 증폭기
Mesquita et al. High-efficiency watt-level MASMOS® power amplifier for LTE applications
JPH0553321B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121019

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131017

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20141022

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181031

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20191029

Year of fee payment: 16