JPH09162657A - マイクロ波電力増幅回路 - Google Patents
マイクロ波電力増幅回路Info
- Publication number
- JPH09162657A JPH09162657A JP32294995A JP32294995A JPH09162657A JP H09162657 A JPH09162657 A JP H09162657A JP 32294995 A JP32294995 A JP 32294995A JP 32294995 A JP32294995 A JP 32294995A JP H09162657 A JPH09162657 A JP H09162657A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- signal
- microwave power
- power amplifier
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Abstract
(57)【要約】
【課題】 歪が少なく、また動作が安定なマイクロ波電
力増幅回路を提供すること。 【解決手段】 信号が入力されるゲートＧおよび信号が
出力されるドレインＤ、そして接地されるソースＳの各
電極を有する電界効果トランジスタ１５を用いたマイク
ロ波電力増幅回路において、電界効果トランジスタ１５
のゲートＧに、入力信号の波長の約１／８の長さを有
し、その一端が開放された伝送線路２１を接続してい
る。
力増幅回路を提供すること。 【解決手段】 信号が入力されるゲートＧおよび信号が
出力されるドレインＤ、そして接地されるソースＳの各
電極を有する電界効果トランジスタ１５を用いたマイク
ロ波電力増幅回路において、電界効果トランジスタ１５
のゲートＧに、入力信号の波長の約１／８の長さを有
し、その一端が開放された伝送線路２１を接続してい
る。
Description
【０００１】
【発明の属する技術分野】本発明は、マイクロ波通信装
置などに用いられるマイクロ波電力増幅回路に関する。
置などに用いられるマイクロ波電力増幅回路に関する。
【０００２】
【従来の技術】マイクロ波帯の電力増幅回路に使用され
るマイクロ波電力増幅回路では、その増幅素子として電
界効果トランジスタ（以下ＦＥＴと略称する）が多く用
いられている。
るマイクロ波電力増幅回路では、その増幅素子として電
界効果トランジスタ（以下ＦＥＴと略称する）が多く用
いられている。
【０００３】ここで、従来のマイクロ波電力増幅回路に
ついて、ＦＥＴを使用した場合を例に取って図４を参照
して説明する。４１は高周波信号源で、４２は、高周波
信号源４１の内部インピーダンスを示している。高周波
信号源４１は、図に示すように直流を阻止するコンデン
サ４３を通して入力整合回路４４に接続され、入力整合
回路４４はＦＥＴ４５のゲートＧに接続されている。
ついて、ＦＥＴを使用した場合を例に取って図４を参照
して説明する。４１は高周波信号源で、４２は、高周波
信号源４１の内部インピーダンスを示している。高周波
信号源４１は、図に示すように直流を阻止するコンデン
サ４３を通して入力整合回路４４に接続され、入力整合
回路４４はＦＥＴ４５のゲートＧに接続されている。
【０００４】ＦＥＴ４５は、ゲートＧやドレインＤ、ソ
ースＳの各電極を有し、ソースＳは接地されている。ま
た、ドレインＤは出力整合回路４６に接続され、出力整
合回路４６は直流を阻止するコンデンサ４７に接続され
ている。そして、コンデンサ４７は負荷４８に接続され
ている。
ースＳの各電極を有し、ソースＳは接地されている。ま
た、ドレインＤは出力整合回路４６に接続され、出力整
合回路４６は直流を阻止するコンデンサ４７に接続され
ている。そして、コンデンサ４７は負荷４８に接続され
ている。
【０００５】また、ＦＥＴ４５のゲートＧに対し直流バ
イアスを印加するゲートバイアス回路４９が入力整合回
路４４に接続され、また、ＦＥＴ４５のドレインＤに対
しドレインバイアスを印加するドレインバイアス回路５
０が出力整合回路４６に接続されている。なお、ゲート
バイアス回路４９にはゲートバイアス電圧Ｖｇが、ま
た、ドレインバイアス回路５０にはドレインバイアス電
圧Ｖｄが供給されている。 上記した構成の場合、ＦＥ
Ｔ４５のゲートＧのインピーダンスと高周波信号源４１
の内部インピーダンス４２は入力整合回路４４で整合が
取られ、また、ドレインＤのインピーダンスと負荷４８
のインピーダンスは出力整合回路４６で整合が取られ、
効率よく電力を増幅できるようにしている。
イアスを印加するゲートバイアス回路４９が入力整合回
路４４に接続され、また、ＦＥＴ４５のドレインＤに対
しドレインバイアスを印加するドレインバイアス回路５
０が出力整合回路４６に接続されている。なお、ゲート
バイアス回路４９にはゲートバイアス電圧Ｖｇが、ま
た、ドレインバイアス回路５０にはドレインバイアス電
圧Ｖｄが供給されている。 上記した構成の場合、ＦＥ
Ｔ４５のゲートＧのインピーダンスと高周波信号源４１
の内部インピーダンス４２は入力整合回路４４で整合が
取られ、また、ドレインＤのインピーダンスと負荷４８
のインピーダンスは出力整合回路４６で整合が取られ、
効率よく電力を増幅できるようにしている。
【０００６】
【発明が解決しようとする課題】上記した構成のマイク
ロ波電力増幅回路では、高周波信号の入力電力が大きく
なるとこれに従い出力電力も増大する。このとき、最大
に流れるドレイン電流に制限があるため、入力電力と出
力電力の関係は図５に示すような特性となる。
ロ波電力増幅回路では、高周波信号の入力電力が大きく
なるとこれに従い出力電力も増大する。このとき、最大
に流れるドレイン電流に制限があるため、入力電力と出
力電力の関係は図５に示すような特性となる。
【０００７】図５の横軸は入力電力を、また縦軸は出力
電力を示している。曲線Ａは、小信号時の動作電流を飽
和ドレイン電流の約１／２とした場合で、一般にＡ級動
作と呼ばれている。また、曲線Ｂは、曲線Ａに対してゲ
ートバイアス電圧を深くバイアスし、動作電流を小さく
した場合である。
電力を示している。曲線Ａは、小信号時の動作電流を飽
和ドレイン電流の約１／２とした場合で、一般にＡ級動
作と呼ばれている。また、曲線Ｂは、曲線Ａに対してゲ
ートバイアス電圧を深くバイアスし、動作電流を小さく
した場合である。
【０００８】ゲートバイアスを深くし動作電流を小さし
た場合（曲線Ｂ）は、Ａ級動作の場合（曲線Ａ）に比べ
て線形動作するドレイン電流の許容振幅が小さくなって
いる。したがって、小さな入力レベルから非線形性が現
れることになる。このとき、入力電力をさらに大きくし
ていくと、出力レベルが急激に増大する非線形特性が現
れる。
た場合（曲線Ｂ）は、Ａ級動作の場合（曲線Ａ）に比べ
て線形動作するドレイン電流の許容振幅が小さくなって
いる。したがって、小さな入力レベルから非線形性が現
れることになる。このとき、入力電力をさらに大きくし
ていくと、出力レベルが急激に増大する非線形特性が現
れる。
【０００９】このような現象を調和平衡法で解析したと
ころ、高周波信号によってピンチオフ電圧より深い電圧
がゲートに印加されると、ゲート側に発生した高調波成
分の影響でゲート電圧が負側に急激に深く振り込まれる
ことが分かった。この結果、ゲートとドレイン間の電圧
がブレイクダウン電圧以上となり、ドレインからゲート
に電流が流れ、そして、ゲートバイアス回路の抵抗によ
ってゲートバイアスが変動することになる。
ころ、高周波信号によってピンチオフ電圧より深い電圧
がゲートに印加されると、ゲート側に発生した高調波成
分の影響でゲート電圧が負側に急激に深く振り込まれる
ことが分かった。この結果、ゲートとドレイン間の電圧
がブレイクダウン電圧以上となり、ドレインからゲート
に電流が流れ、そして、ゲートバイアス回路の抵抗によ
ってゲートバイアスが変動することになる。
【００１０】このようなゲートバイアスの変動は、歪の
増大や不安定動作の原因となる。したがって、信号の線
形性が強く要求される通信機器用の電力増幅装置に使用
する場合などに問題があった。
増大や不安定動作の原因となる。したがって、信号の線
形性が強く要求される通信機器用の電力増幅装置に使用
する場合などに問題があった。
【００１１】本発明は、上記欠点を解除するもので、歪
が少なく、また動作が安定なマイクロ波電力増幅回路を
提供することを目的とする。
が少なく、また動作が安定なマイクロ波電力増幅回路を
提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明は、信号が入力さ
れるゲートおよび信号が出力されるドレイン、そして接
地されるソースの各電極を有する電界効果トランジスタ
を用いたマイクロ波電力増幅回路において、前記電界効
果トランジスタの前記ゲートに、入力信号の波長の約１
／８の長さを有し、その一端が開放された伝送線路を接
続している。
れるゲートおよび信号が出力されるドレイン、そして接
地されるソースの各電極を有する電界効果トランジスタ
を用いたマイクロ波電力増幅回路において、前記電界効
果トランジスタの前記ゲートに、入力信号の波長の約１
／８の長さを有し、その一端が開放された伝送線路を接
続している。
【００１３】また、信号が入力されるゲートおよび信号
が出力されるドレイン、そして接地されるソースの各電
極を有する電界効果トランジスタを用いたマイクロ波電
力増幅回路において、前記電界効果トランジスタの前記
ゲートに、入力信号の波長の約１／４の長さを有し、そ
の一端がキャパシタ等で高周波的に接地された伝送線路
を接続している。
が出力されるドレイン、そして接地されるソースの各電
極を有する電界効果トランジスタを用いたマイクロ波電
力増幅回路において、前記電界効果トランジスタの前記
ゲートに、入力信号の波長の約１／４の長さを有し、そ
の一端がキャパシタ等で高周波的に接地された伝送線路
を接続している。
【００１４】また、信号が入力されるゲートおよび信号
が出力されるドレイン、そして接地されるソースの各電
極を有する電界効果トランジスタを用いたマイクロ波電
力増幅回路において、前記電界効果トランジスタの前記
ゲートに、インダクタとキャパシタが直列に接続され、
共振周波数が入力信号の約２倍の直列共振回路の一端を
接続し、かつ、他端を接地している。
が出力されるドレイン、そして接地されるソースの各電
極を有する電界効果トランジスタを用いたマイクロ波電
力増幅回路において、前記電界効果トランジスタの前記
ゲートに、インダクタとキャパシタが直列に接続され、
共振周波数が入力信号の約２倍の直列共振回路の一端を
接続し、かつ、他端を接地している。
【００１５】また、信号が入力されるゲートおよび信号
が出力されるドレイン、そして接地されるソースの各電
極を有する電界効果トランジスタを用いたマイクロ波電
力増幅回路において、前記電界効果トランジスタの前記
ゲートに、一端が開放の第１伝送線路および第２伝送線
路を接続し、前記第１伝送線路または前記第２伝送線路
の一方の長さを入力信号の下限周波数の波長の約１／８
の長さとし、他方の長さを入力信号の上限周波数の波長
の約１／８の長さとしている。
が出力されるドレイン、そして接地されるソースの各電
極を有する電界効果トランジスタを用いたマイクロ波電
力増幅回路において、前記電界効果トランジスタの前記
ゲートに、一端が開放の第１伝送線路および第２伝送線
路を接続し、前記第１伝送線路または前記第２伝送線路
の一方の長さを入力信号の下限周波数の波長の約１／８
の長さとし、他方の長さを入力信号の上限周波数の波長
の約１／８の長さとしている。
【００１６】また、信号が入力されるゲートおよび信号
が出力されるドレイン、そして接地されるソースの各電
極を有する電界効果トランジスタを用いたマイクロ波電
力増幅回路において、前記電界効果トランジスタの前記
ゲートに、一端がキャパシタ等で高周波的に接地された
第１伝送線路および第２伝送線路を接続し、前記第１伝
送線路または前記第２伝送線路の一方の長さを入力信号
の下限周波数の波長の約１／４とし、他方の長さを入力
信号の上限周波数の波長の約１／４としている。 ま
た、信号が入力されるゲートおよび信号が出力されるド
レイン、そして接地されるソースの各電極を有する電界
効果トランジスタを用いたマイクロ波電力増幅回路にお
いて、前記電界効果トランジスタの前記ゲートに、キャ
パシタとインダクタを直列に接続した第１直列共振回路
および第２直列共振回路のそれぞれの一端を接続し、そ
して、それぞれの他端を接地し、かつ、前記第１直列共
振回路または前記第２直列共振回路の一方の共振周波数
を入力信号の下限周波数の約２倍とし、他方の共振周波
数を入力信号の上限周波数の約２倍としている。
が出力されるドレイン、そして接地されるソースの各電
極を有する電界効果トランジスタを用いたマイクロ波電
力増幅回路において、前記電界効果トランジスタの前記
ゲートに、一端がキャパシタ等で高周波的に接地された
第１伝送線路および第２伝送線路を接続し、前記第１伝
送線路または前記第２伝送線路の一方の長さを入力信号
の下限周波数の波長の約１／４とし、他方の長さを入力
信号の上限周波数の波長の約１／４としている。 ま
た、信号が入力されるゲートおよび信号が出力されるド
レイン、そして接地されるソースの各電極を有する電界
効果トランジスタを用いたマイクロ波電力増幅回路にお
いて、前記電界効果トランジスタの前記ゲートに、キャ
パシタとインダクタを直列に接続した第１直列共振回路
および第２直列共振回路のそれぞれの一端を接続し、そ
して、それぞれの他端を接地し、かつ、前記第１直列共
振回路または前記第２直列共振回路の一方の共振周波数
を入力信号の下限周波数の約２倍とし、他方の共振周波
数を入力信号の上限周波数の約２倍としている。
【００１７】上記した構成によれば、電界効果トランジ
スタの信号が入力されるゲートに、入力信号の波長の約
１／８の長さを有してその一端が開放された伝送線路
や、入力信号の波長の約１／４の長さを有してその一端
がキャパシタで高周波的に接地された伝送線路、そし
て、インダクタとキャパシタが直列に接続され、共振周
波数が入力信号の約２倍で他端が接地された直列共振回
路など、高調波電圧を処理する回路が接続されている。
スタの信号が入力されるゲートに、入力信号の波長の約
１／８の長さを有してその一端が開放された伝送線路
や、入力信号の波長の約１／４の長さを有してその一端
がキャパシタで高周波的に接地された伝送線路、そし
て、インダクタとキャパシタが直列に接続され、共振周
波数が入力信号の約２倍で他端が接地された直列共振回
路など、高調波電圧を処理する回路が接続されている。
【００１８】このような高調波電圧を処理する回路をゲ
ートに接続することにより、ゲートとドレイン間の電圧
増大を抑止できる。この結果、動作電流を小さくした場
合でも、入力電力を大きくした場合に見られるような出
力レベルの急激な増大のないマイクロ波電力増幅回路を
実現できる。また、高調波電圧を処理する回路によっ
て、ゲートに発生する高調波電圧が抑圧される。このた
め、高周波信号によりピンチオフ電圧以下に印加された
場合でも、ゲートの電圧が負側に深く振り込まれず、ゲ
ートとドレイン間の電圧をブレイクダウン電圧以下に抑
圧できる。
ートに接続することにより、ゲートとドレイン間の電圧
増大を抑止できる。この結果、動作電流を小さくした場
合でも、入力電力を大きくした場合に見られるような出
力レベルの急激な増大のないマイクロ波電力増幅回路を
実現できる。また、高調波電圧を処理する回路によっ
て、ゲートに発生する高調波電圧が抑圧される。このた
め、高周波信号によりピンチオフ電圧以下に印加された
場合でも、ゲートの電圧が負側に深く振り込まれず、ゲ
ートとドレイン間の電圧をブレイクダウン電圧以下に抑
圧できる。
【００１９】この結果、歪が少なく、また動作が安定な
マイクロ波電力増幅回路が実現される。
マイクロ波電力増幅回路が実現される。
【００２０】また、一端が開放された第１および第２伝
送線路や、一端がキャパシタで高周波的に接地された第
１および第２伝送線路、インダクタとキャパシタが直列
に接続された他端が接地された第１および第２直列共振
回路など、高調波電圧を処理する複数の回路を、電界効
果トランジスタに信号入力されるゲートに接続してい
る。そして、一端が開放された第１および第２伝送線路
では、第１伝送線路または第２伝送線路の一方の長さを
入力信号の下限周波数の波長の約１／８の長さとし、他
方の長さを入力信号の上限周波数の波長の約１／８の長
さとしている。また、一端がキャパシタで高周波的に接
地された第１および第２伝送線路では、第１伝送線路ま
たは第２伝送線路の一方の長さを入力信号の下限周波数
の波長の約１／４とし、他方の長さを入力信号の上限周
波数の波長の約１／４としている。また、第１および第
２直列共振回路では、第１直列共振回路または第２直列
共振回路の一方の共振周波数を入力信号の下限周波数の
約２倍とし、他方の共振周波数を入力信号の上限周波数
の約２倍としている。
送線路や、一端がキャパシタで高周波的に接地された第
１および第２伝送線路、インダクタとキャパシタが直列
に接続された他端が接地された第１および第２直列共振
回路など、高調波電圧を処理する複数の回路を、電界効
果トランジスタに信号入力されるゲートに接続してい
る。そして、一端が開放された第１および第２伝送線路
では、第１伝送線路または第２伝送線路の一方の長さを
入力信号の下限周波数の波長の約１／８の長さとし、他
方の長さを入力信号の上限周波数の波長の約１／８の長
さとしている。また、一端がキャパシタで高周波的に接
地された第１および第２伝送線路では、第１伝送線路ま
たは第２伝送線路の一方の長さを入力信号の下限周波数
の波長の約１／４とし、他方の長さを入力信号の上限周
波数の波長の約１／４としている。また、第１および第
２直列共振回路では、第１直列共振回路または第２直列
共振回路の一方の共振周波数を入力信号の下限周波数の
約２倍とし、他方の共振周波数を入力信号の上限周波数
の約２倍としている。
【００２１】このような構成の場合は、広帯域に亘って
第２高調波を抑圧できる。この結果、広帯域に亘って歪
が少なく、また動作が安定なマイクロ波電力増幅回路を
実現できる。
第２高調波を抑圧できる。この結果、広帯域に亘って歪
が少なく、また動作が安定なマイクロ波電力増幅回路を
実現できる。
【００２２】
【発明の実施の形態】本発明の実施の形態について図１
を参照して説明する。
を参照して説明する。
【００２３】１１は高周波信号源で、１２は、高周波信
号源１１の内部インピーダンスを示している。高周波信
号源１１は、図に示すように直流を阻止するコンデンサ
１３を通して入力整合回路１４に接続され、入力整合回
路１４はＦＥＴ１５のゲートＧに接続されている。ＦＥ
Ｔ１５は、ゲートＧやドレインＤ、ソースＳの各電極を
有し、ソースＳは接地されている。また、ドレインＤ
は、出力整合回路１６に接続され、出力整合回路１６は
直流を阻止するコンデンサ１７に接続されている。な
お、コンデンサ１７は負荷１８に接続されている。
号源１１の内部インピーダンスを示している。高周波信
号源１１は、図に示すように直流を阻止するコンデンサ
１３を通して入力整合回路１４に接続され、入力整合回
路１４はＦＥＴ１５のゲートＧに接続されている。ＦＥ
Ｔ１５は、ゲートＧやドレインＤ、ソースＳの各電極を
有し、ソースＳは接地されている。また、ドレインＤ
は、出力整合回路１６に接続され、出力整合回路１６は
直流を阻止するコンデンサ１７に接続されている。な
お、コンデンサ１７は負荷１８に接続されている。
【００２４】また、ＦＥＴ１５のゲートＧに対し直流バ
イアスを印加するゲートバイアス回路１９が入力整合回
路１４に接続され、また、ＦＥＴ１５のドレインＤに対
し直流バイアスを印加するドレインバイアス回路２０が
出力整合回路１６に接続されている。なお、ゲートバイ
アス回路１９にはゲートバイアス電圧Ｖｇが、また、ド
レインバイアス回路２０にはドレインバイアス電圧Ｖｄ
が供給されている。
イアスを印加するゲートバイアス回路１９が入力整合回
路１４に接続され、また、ＦＥＴ１５のドレインＤに対
し直流バイアスを印加するドレインバイアス回路２０が
出力整合回路１６に接続されている。なお、ゲートバイ
アス回路１９にはゲートバイアス電圧Ｖｇが、また、ド
レインバイアス回路２０にはドレインバイアス電圧Ｖｄ
が供給されている。
【００２５】そして、ＦＥＴ１５のゲートＧに入力信号
の波長の約１／８の長さを有し、一端が開放の伝送線路
２１が接続されている。
の波長の約１／８の長さを有し、一端が開放の伝送線路
２１が接続されている。
【００２６】上記した構成の場合、ゲートＧのインピー
ダンスと高周波信号源１１の内部インピーダンス１２は
入力整合回路１４で整合が取られ、また、ドレインＤの
インピーダンスと負荷１８のインピーダンスは出力整合
回路１６で整合が取られ、効率よく電力を増幅できるよ
うにしている。
ダンスと高周波信号源１１の内部インピーダンス１２は
入力整合回路１４で整合が取られ、また、ドレインＤの
インピーダンスと負荷１８のインピーダンスは出力整合
回路１６で整合が取られ、効率よく電力を増幅できるよ
うにしている。
【００２７】また、ゲートＧに接続された一端が開放の
伝送線路２１は、入力信号の波長の約１／８の長さであ
るため、第２高調波の波長に対しては約１／４の長さと
なっている。したがって、伝送線路２１が接続されてい
るゲートＧは、第２高調波に対して高周波的に短絡とな
る。このため、ゲートＧにおける第２高調波電圧の発生
が抑えられる。
伝送線路２１は、入力信号の波長の約１／８の長さであ
るため、第２高調波の波長に対しては約１／４の長さと
なっている。したがって、伝送線路２１が接続されてい
るゲートＧは、第２高調波に対して高周波的に短絡とな
る。このため、ゲートＧにおける第２高調波電圧の発生
が抑えられる。
【００２８】例えば、調和平衡法により計算した結果に
よると、出力が３ｄＢ圧縮されるレベルまで、入力電力
を入力させた場合でも、ブレイクダウンによるドレイン
Ｄ・ゲートＧ間の電流が抑えられている。そして、入力
電力対出力電力の関係は図３のような特性になってい
る。図３の横軸は入力電力を、また縦軸は出力電力を示
し、曲線ＣはＡ級動作の場合で、曲線Ｄはゲートバイア
ス電圧を深くバイアスし、動作電流を小さくした場合で
ある。
よると、出力が３ｄＢ圧縮されるレベルまで、入力電力
を入力させた場合でも、ブレイクダウンによるドレイン
Ｄ・ゲートＧ間の電流が抑えられている。そして、入力
電力対出力電力の関係は図３のような特性になってい
る。図３の横軸は入力電力を、また縦軸は出力電力を示
し、曲線ＣはＡ級動作の場合で、曲線Ｄはゲートバイア
ス電圧を深くバイアスし、動作電流を小さくした場合で
ある。
【００２９】図５の曲線Ｂ（従来技術）と図３の曲線Ｄ
（本発明）を比べると、曲線Ｄの方が非線形性が改善さ
れている。また、ブレイクダウンによる電流も流れない
ことから、信頼性も改善される。
（本発明）を比べると、曲線Ｄの方が非線形性が改善さ
れている。また、ブレイクダウンによる電流も流れない
ことから、信頼性も改善される。
【００３０】なお、一端を開放した伝送線路は、入力信
号の周波数では容量性の素子としてみることができる。
したがって、入力整合回路の回路定数を調整することに
よって、従来例と同様なインピーダンス整合（ＶＳＷ
Ｒ）や利得を入力信号に対して得ることができる。
号の周波数では容量性の素子としてみることができる。
したがって、入力整合回路の回路定数を調整することに
よって、従来例と同様なインピーダンス整合（ＶＳＷ
Ｒ）や利得を入力信号に対して得ることができる。
【００３１】次に、本発明の他の実施態様について図２
を参照して説明する。なお、図２では図１に対応する部
分には同一の符号を付し、重複する説明は省略する。
を参照して説明する。なお、図２では図１に対応する部
分には同一の符号を付し、重複する説明は省略する。
【００３２】図２では、ＦＥＴ１５のゲートＧに、一端
を開放した第１伝送線路２１、および、一端を開放した
第２伝送線路２２が接続されている。そして、第１伝送
線路２１の長さを入力信号の下限周波数の波長の約１／
８とし、また、第２伝送線路２２の長さを入力信号の上
限周波数の波長の約１／８としている。
を開放した第１伝送線路２１、および、一端を開放した
第２伝送線路２２が接続されている。そして、第１伝送
線路２１の長さを入力信号の下限周波数の波長の約１／
８とし、また、第２伝送線路２２の長さを入力信号の上
限周波数の波長の約１／８としている。
【００３３】図２の構成の場合、その動作周波数帯域が
広い場合であっても、第１伝送線路２１と第２伝送線路
２２によって、広帯域に亘って第２高調波を抑圧でき
る。この場合、第１伝送線路２１の長さを入力信号の上
限周波数の波長の約１／８とし、第２伝送線路５２の長
さを入力信号の下限周波数の波長の約１／８とした場合
でも同様である。
広い場合であっても、第１伝送線路２１と第２伝送線路
２２によって、広帯域に亘って第２高調波を抑圧でき
る。この場合、第１伝送線路２１の長さを入力信号の上
限周波数の波長の約１／８とし、第２伝送線路５２の長
さを入力信号の下限周波数の波長の約１／８とした場合
でも同様である。
【００３４】なお、上記した実施の形態では、ＦＥＴの
ゲートに加わる高調波を抑圧するために、入力信号の約
１／８の長さで一端を開放した伝送線路を用いている。
しかし、伝送線路の長さを、入力信号の波長の約１／４
の長さとし、その一端をキャパシタ等により高周波的に
接地した場合や、あるいは、伝送線路に代えて、共振周
波数が入力信号の約２倍となるようなインダクタとキャ
パシタを直列に接続した直列共振回路を用いた場合で
も、同様の効果が得られる。また、一端が開放、あるい
は一端が高周波的に接地された上記寸法の伝送線路と直
列共振回路を組み合わせて接続することもできる。
ゲートに加わる高調波を抑圧するために、入力信号の約
１／８の長さで一端を開放した伝送線路を用いている。
しかし、伝送線路の長さを、入力信号の波長の約１／４
の長さとし、その一端をキャパシタ等により高周波的に
接地した場合や、あるいは、伝送線路に代えて、共振周
波数が入力信号の約２倍となるようなインダクタとキャ
パシタを直列に接続した直列共振回路を用いた場合で
も、同様の効果が得られる。また、一端が開放、あるい
は一端が高周波的に接地された上記寸法の伝送線路と直
列共振回路を組み合わせて接続することもできる。
【００３５】
【発明の効果】本発明によれば、歪が少なく、動作が安
定なマイクロ波電力増幅回路を実現できる。
定なマイクロ波電力増幅回路を実現できる。
【図１】本発明の実施態様を示す回路図である。
【図２】本発明の他の実施態様を示す回路図である。
【図３】本発明の特性を説明する特性図である。
【図４】従来例を示す回路図である。
【図５】従来例の特性を説明する特性図である。
１１…高周波信号源 １２…高周波信号源の内部インピーダンス １３…コンデンサ １４…入力整合回路 １５…電界効果トランジスタ（ＦＥＴ） １６…出力整合回路 １７…コンデンサ １８…負荷 １９…ゲートバイアス回路 ２０…ドレインバイアス回路 ２１…第１伝送線路 ２２…第２伝送線路 Ｇ…ゲート Ｄ…ドレイン Ｓ…ソース
Claims (6)
- 【請求項１】 信号が入力されるゲートおよび信号が出
力されるドレイン、そして接地されるソースの各電極を
有する電界効果トランジスタを用いたマイクロ波電力増
幅回路において、前記電界効果トランジスタの前記ゲー
トに、入力信号の波長の約１／８の長さを有し、その一
端が開放された伝送線路を接続したことを特徴とするマ
イクロ波電力増幅回路。 - 【請求項２】 信号が入力されるゲートおよび信号が出
力されるドレイン、そして接地されるソースの各電極を
有する電界効果トランジスタを用いたマイクロ波電力増
幅回路において、前記電界効果トランジスタの前記ゲー
トに、入力信号の波長の約１／４の長さを有し、その一
端が高周波的に接地された伝送線路を接続したことを特
徴とするマイクロ波電力増幅回路。 - 【請求項３】 信号が入力されるゲートおよび信号が出
力されるドレイン、そして接地されるソースの各電極を
有する電界効果トランジスタを用いたマイクロ波電力増
幅回路において、前記電界効果トランジスタの前記ゲー
トに、インダクタとキャパシタが直列に接続され、共振
周波数が入力信号の約２倍の直列共振回路の一端を接続
し、かつ、他端を接地したことを特徴とするマイクロ波
電力増幅回路。 - 【請求項４】 信号が入力されるゲートおよび信号が出
力されるドレイン、そして接地されるソースの各電極を
有する電界効果トランジスタを用いたマイクロ波電力増
幅回路において、前記電界効果トランジスタの前記ゲー
トに、一端が開放の第１伝送線路および第２伝送線路を
接続し、前記第１伝送線路または前記第２伝送線路の一
方の長さを入力信号の下限周波数の波長の約１／８の長
さとし、他方の長さを入力信号の上限周波数の波長の約
１／８の長さとしたことを特徴とするマイクロ波電力増
幅回路。 - 【請求項５】 信号が入力されるゲートおよび信号が出
力されるドレイン、そして接地されるソースの各電極を
有する電界効果トランジスタを用いたマイクロ波電力増
幅回路において、前記電界効果トランジスタの前記ゲー
トに、一端が高周波的に接地された第１伝送線路および
第２伝送線路を接続し、前記第１伝送線路または前記第
２伝送線路の一方の長さを入力信号の下限周波数の波長
の約１／４とし、他方の長さを入力信号の上限周波数の
波長の約１／４としたことを特徴とするマイクロ波電力
増幅回路。 - 【請求項６】 信号が入力されるゲートおよび信号が出
力されるドレイン、そして接地されるソースの各電極を
有する電界効果トランジスタを用いたマイクロ波電力増
幅回路において、前記電界効果トランジスタの前記ゲー
トに、キャパシタとインダクタを直列に接続した第１直
列共振回路および第２直列共振回路のそれぞれの一端を
接続し、そして、それぞれの他端を接地し、かつ、前記
第１直列共振回路または前記第２直列共振回路の一方の
共振周波数を入力信号の下限周波数の約２倍とし、他方
の共振周波数を入力信号の上限周波数の約２倍としたこ
とを特徴とするマイクロ波電力増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32294995A JPH09162657A (ja) | 1995-12-12 | 1995-12-12 | マイクロ波電力増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32294995A JPH09162657A (ja) | 1995-12-12 | 1995-12-12 | マイクロ波電力増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09162657A true JPH09162657A (ja) | 1997-06-20 |
Family
ID=18149446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32294995A Abandoned JPH09162657A (ja) | 1995-12-12 | 1995-12-12 | マイクロ波電力増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09162657A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6249186B1 (en) | 1998-04-10 | 2001-06-19 | Taiyo Yuden Co., Ltd. | High-frequency power amplifier circuit and high-frequency power amplifier module |
| JP2002057535A (ja) * | 2000-06-28 | 2002-02-22 | Trw Inc | 高ダイナミック・レンジ低雑音増幅器 |
| JP2010531060A (ja) * | 2007-06-22 | 2010-09-16 | クリー インコーポレイテッド | 内部における高調波周波数低減を伴うｒｆパワートランジスタパッケージ、及び内部における高調波周波数低減を伴うｒｆパワートランジスタパッケージを形成する方法 |
| JP2012257111A (ja) * | 2011-06-09 | 2012-12-27 | Mitsubishi Electric Corp | 能動回路 |
-
1995
- 1995-12-12 JP JP32294995A patent/JPH09162657A/ja not_active Abandoned
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6249186B1 (en) | 1998-04-10 | 2001-06-19 | Taiyo Yuden Co., Ltd. | High-frequency power amplifier circuit and high-frequency power amplifier module |
| JP2002057535A (ja) * | 2000-06-28 | 2002-02-22 | Trw Inc | 高ダイナミック・レンジ低雑音増幅器 |
| JP2010531060A (ja) * | 2007-06-22 | 2010-09-16 | クリー インコーポレイテッド | 内部における高調波周波数低減を伴うｒｆパワートランジスタパッケージ、及び内部における高調波周波数低減を伴うｒｆパワートランジスタパッケージを形成する方法 |
| US8076994B2 (en) | 2007-06-22 | 2011-12-13 | Cree, Inc. | RF power transistor packages with internal harmonic frequency reduction and methods of forming RF power transistor packages with internal harmonic frequency reduction |
| JP2013141291A (ja) * | 2007-06-22 | 2013-07-18 | Cree Inc | 内部における高調波周波数低減を伴うｒｆパワートランジスタパッケージ、及び内部における高調波周波数低減を伴うｒｆパワートランジスタパッケージを形成する方法 |
| JP2012257111A (ja) * | 2011-06-09 | 2012-12-27 | Mitsubishi Electric Corp | 能動回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10171047B2 (en) | Power amplifier with stabilising network | |
| JP4206589B2 (ja) | 分布増幅器 | |
| KR101058994B1 (ko) | 2단 마이크로웨이브 클래스 ｅ 전력 증폭기 | |
| US5349306A (en) | Apparatus and method for high performance wide-band power amplifier monolithic microwave integrated circuits | |
| JP2002043862A (ja) | プリディストーション回路 | |
| US6933780B2 (en) | Predistortion circuit and power amplifier | |
| JPS6115426A (ja) | ミキサ装置 | |
| US11171607B2 (en) | Source injection mixer | |
| JP3339892B2 (ja) | 集積回路およびその使用方法 | |
| US5315265A (en) | Low intermodulation distortion FET amplifier using parasitic resonant matching | |
| JP2005501459A5 (ja) | ||
| US7135931B2 (en) | Negative conductance power amplifier | |
| JPH09162657A (ja) | マイクロ波電力増幅回路 | |
| US9356564B1 (en) | Broadband linear amplifier architecture by combining two distributed amplifiers | |
| US5767743A (en) | Radio frequency power amplifier having a tertiary harmonic wave feedback circuit | |
| US7176769B1 (en) | Harmonic termination circuit for medium bandwidth microwave power amplifiers | |
| US20190305733A1 (en) | Second Harmonic Terminations for AM-AM and AM-PM Suppression | |
| JPH01173908A (ja) | 発振装置 | |
| JPH07273557A (ja) | 周波数変換回路 | |
| JP2001077637A (ja) | プリディストーション回路 | |
| JP4572032B2 (ja) | 周波数変換回路 | |
| JP2000196365A (ja) | 高周波アイソレ―ションアンプ | |
| JPH09199956A (ja) | 高周波電力増幅器 | |
| JP2002043855A (ja) | 電力増幅器およびそれを具備した通信端末 | |
| JPH11195932A (ja) | 温度補償機能付き増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20040130 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20040210 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20040309 |