JP2001077637A

JP2001077637A - プリディストーション回路

Info

Publication number: JP2001077637A
Application number: JP24832299A
Authority: JP
Inventors: Keiichi Kitamura; 圭一北村
Original assignee: YRP KOKINO IDOTAI TSUSHIN KENK; YRP Advanced Mobile Communication Systems Research Laboratories Co Ltd
Current assignee: YRP KOKINO IDOTAI TSUSHIN KENK; YRP Advanced Mobile Communication Systems Research Laboratories Co Ltd
Priority date: 1999-09-02
Filing date: 1999-09-02
Publication date: 2001-03-23

Abstract

(57)【要約】【課題】コンデンサを不要として部品点数を削減す
る。【解決手段】ＦＥＴ１２をバッファアンプ１１と補助
増幅器１３との間とアース間に接続する。ゲート電極に
所定のバイアス電圧を与えたＦＥＴ１２の微分抵抗はド
レイン・ソース間電圧が高くなると右上がりに指数関数
的に上昇し、また、ゲート・ソース間電圧が高くなると
微分抵抗は低くなる。このような、微分抵抗の非線形を
利用することにより、電力増幅器３の非線形特性を補償
してほぼ線形とすることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、非線形性を有する
電力増幅器を補償するためのプリディストーション回路
に関する。

【０００２】

【従来の技術】無線システムや映像システムにおける送
信機の最終段とされる高周波信号の電力増幅器に非線形
性が生じていると、複数の周波数の異なるキャリア信号
を増幅する際に相互変調（Inter Modulation）が生じる
ようになる。例えば図１０に示すように、電力増幅器に
入力される第１のキャリア信号の周波数をｆ₁とし、第
２のキャリア信号の周波数をｆ₂（ただし、ｆ₂＞ｆ₁）
とすると、スプリアスの周波数が（２ｆ₂−ｆ₁）および
（２ｆ₁−ｆ₂）とされる３次相互変調歪成分や、スプリ
アスの周波数が（３ｆ₂−２ｆ₁）および（３ｆ₁−２
ｆ₂）とされる５次相互変調歪成分が生じるようにな
る。このように、相互変調が生じると、多くのスプリア
スが発生し、隣接するチャンネルに妨害を与えるように
なる。そこで、電力増幅器には、３次相互変調歪成分の
キャリア信号に対する抑圧量（ＩＭ３）および５次相互
変調歪成分のキャリア信号に対する抑圧量（ＩＭ５）を
規定されている所定量以上の大きな抑圧量とできる増幅
特性が求められている。ただし、５次相互変調歪成分は
３次相互変調歪成分に比べて小さな電力のスプリアスと
されることから、現実的には３次相互変調歪成分の電力
を所定値以下とすればよいことになる。

【０００３】しかし、電力増幅器としては、電力効率の
点から一般に非線形性を有しているＣ級とされた飽和増
幅器が用いられている。そこで、飽和増幅器を用いても
非線形特性により生じる３次相互変調歪成分の電力を所
定値以下とするために、電力増幅器に前置して電力増幅
器の非線形と逆の非線形を有するプリディストーション
回路を設けるようにしている。

【０００４】１８ＧＨｚ帯の電力増幅器におけるプリデ
ィストーション回路の従来の一例（信学技報 TECNICAL
REPORT OF IEICE. NW-99-54(1999-7) P.27-32）を図１
１に示す。図１１に示すプリディストーション回路にお
いては、入出力間に並列に接続されたダイオードＤ１の
非線形特性を利用している。すなわち、ダイオードＤ１
には電源＋Ｖｃから抵抗Ｒ１で定まる電流が供給され
て、ダイオードＤ１のアノードには所定量のバイアス電
圧が生じている。ここで、コンデンサＣ１を介して入力
端子ＩＮから供給された入力信号がダイオードＤ１のア
ノードに印加されると、入力信号の信号電力の増加に伴
いその波形がクリップされてダイオードＤ１に整流電流
が流れるようになる。これにより、ダイオードＤ１に流
れる電流に整流電流が加算されて、結果的にそのバイア
ス点が移動する。移動したバイアス点では、アノード電
流はより大きくなるがアノード電圧は低くなり、移動し
たバイアス点における交流抵抗は、移動前のバイアス点
の交流抵抗より大きくなる。

【０００５】このように、入力端子ＩＮに入力された入
力信号の信号電力が大きくなるほど、ダイオードＤ１の
交流抵抗が大きくなってダイオードＤ１による減衰量が
減少し、出力端子ＯＵＴから出力される信号電力はより
大きくなる。すなわち、出力端子ＯＵＴに後続される電
力増幅器と逆の特性を得ることができるようになる。な
お、前置される第１の増幅器Ａｍｐ１は入力側に整合し
た入力インピーダンスのバッファアンプであり、ダイオ
ードＤ１により減衰される入力信号のレベルを第１の増
幅器Ａｍｐ１と後置される第２の増幅器Ａｍｐ２で補償
するようにしている。また、コンデンサＣ１，Ｃ２はダ
イオードＤ１に印加された直流のバイアス電圧に入力端
子ＩＮあるいは出力端子ＯＵＴの直流レベルが影響しな
いように、直流を遮断する直流カット用のコンデンサで
ある。さらに、ダイオードＤ１に並列に接続されたコン
デンサＣ３は、プリディストーション回路の非線形特性
を調節してプリディストーション回路で補償された高周
波電力増幅器の出力電力特性を線形にすると共に、出力
される信号の位相を補償するためのコンデンサであり、
信号周波数が１８ＧＨｚとされた際に０．３５ｐＦとさ
れる。

【０００６】

【発明が解決しようとする課題】しかしながら、業務用
の通信における周波数帯には４００ＭＨｚ帯の低い周波
数が割り当てられている場合があり、このような周波数
帯における電力増幅器におけるプリディストーション回
路を、前記した図１１に示すプリディストーション回路
とすると、直流カット用コンデンサＣ１，Ｃ２およびコ
ンデンサＣ３の容量を大きくしなければならず、直流カ
ット用コンデンサＣ１，Ｃ２およびコンデンサＣ３の物
理的大きさが大きくなることから回路全体が大きくなっ
てしまうという問題点があった。また、通過帯域幅が直
流カット用コンデンサＣ１，Ｃ２の容量によって決定さ
れてしまうという欠点も有していると共に、部品点数を
多く必要とするという問題点もある。さらに、集積化す
る際には、直流カット用コンデンサＣ１，Ｃ２およびコ
ンデンサＣ３を外付けしなければならず、その端子を設
ける必要があることから、回路の組立が煩雑であると共
に集積回路パターンも複雑になるという問題点があっ
た。

【０００７】そこで、本発明は、コンデンサを不要とし
て部品点数を少なくすることができると共に、容易に集
積化・小型化することのできるプリディストーション回
路を提供することを目的としている。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に本発明のプリディストーション回路は、電力増幅器に
前置して設けられると共に、その非線形性を補償するた
めのプリディストーション回路であって、入力端子と出
力端子とを接続するラインとアース間に並列に接続され
たトランジスタと、該トランジスタの制御電極に所定の
バイアス電圧を与えるバイアス電圧源とを備えている。

【０００９】また、上記本発明のプリディストーション
回路において、前記トランジスタが電界効果トランジス
タとされ、そのドレイン電極が前記ラインに接続され、
そのソース電極がアースに接続されていてもよい。さら
に、上記本発明のプリディストーション回路において、
前記入力端子と前記トランジスタが接続されているライ
ン間にバッファ増幅器が挿入されていると共に、前記ト
ランジスタが接続されているラインと前記出力端子との
間に、前記トランジスタによる減衰量を補償するための
補助増幅器が挿入されていてもよい。さらにまた、上記
本発明のプリディストーション回路において、前記バイ
アス電圧源が、可変電圧源とされていてもよい。

【００１０】このような本発明によれば、制御電極に与
えるバイアス電圧により非線形特性を変化することので
きるトランジスタの非線形特性を利用したプリディスト
ーション回路としたので、直流カット用コンデンサを省
略することができると共に、コンデンサにより非線形特
性を調節する必要がなくなる。これにより、コンデンサ
を不要とすることができ、部品点数を少なくすることが
できると共に、小型化することができる。さらに、集積
化する際にも外付け部品を必要とすることのないプリデ
ィストーション回路とすることができるので、電力増幅
器内に一体にプリディストーション回路を集積化するこ
とができるようになる。

【００１１】

【発明の実施の形態】本発明のプリディストーション回
路の実施の形態における回路構成を図１に示す。図１に
示すプリディストーション回路１の入力端子ＩＮには、
入力信号源２から入力信号ｅ_inが入力されており、プリ
ディストーション回路１の出力端子ＯＵＴには電力増幅
器３が後置されている。この電力増幅器３の出力は負荷
抵抗ＲＬ４に供給されるが、電力増幅器３が送信機の最
終段とされる場合は負荷抵抗ＲＬ４はアンテナ系とな
る。アンテナ系は、一般に整合回路とアンテナから構成
される。そして、プリディストーション回路１を前置す
ることにより、入力信号ｅ_inに対する電力増幅器３の出
力信号の入力・出力特性がほぼ線形とされる。

【００１２】プリディストーション回路１は、利得がほ
ぼ０ｄＢとされるバッファアンプ１１と、バッファアン
プ１１に後置接続された補助増幅器１３を含んでいる。
このバッファアンプ１１と補助増幅器１３の入力インピ
ーダンスは入力側のインピーダンスに整合していると共
に、その出力インピーダンスは出力側のインピーダンス
に整合するようにされている。そして、バッファアンプ
１１の出力を補助増幅器１３に入力させるラインとアー
ス間に電界効果トランジスタ（ＦＥＴ）１２が接続され
ている。このＦＥＴ１２は、例えばＮチャンネルＭＯＳ
（Metal OxideSemiconductor）ＦＥＴとされており、そ
のドレイン電極（Ｄ）が上記ラインに接続され、ソース
電極（Ｓ）がアースに接続されている。さらに、ゲート
電極（Ｇ）にはバイアス電圧源１４からのバイアス電圧
Ｖｇｓが供給されている。一般に、電界効果トランジス
タにおいてドレイン・ソース間電圧を変化させた時に、
ドレイン電流の変化は非線形特性となる。すなわち、ド
レイン・ソース間電圧に対するドレイン・ソース間抵抗
は非線形に変化するようになる。この非線形特性は、ゲ
ート電極に印加されるバイアス電圧Ｖｇｓにより変化す
るようになる。本発明に係るプリディストーション回路
１は、この非線形特性を利用して後置される電力増幅器
３の非線形特性を補償するようにしている。

【００１３】上記プリディストーション回路１の等価回
路を図２に示す。この等価回路では、プリディストーシ
ョン回路１におけるＦＥＴ１２は入出力間に並列接続さ
れた抵抗Ｒｄｓとして示されている。ただし、バッファ
アンプ１１と補助増幅器１３の入出力インピーダンス
は、入力側および出力側に整合されて後述する伝達特性
に影響を与えないためバッファアンプ１１と補助増幅器
１３を省略して示している。なお、入力信号源２のイン
ピーダンスはＲｓで表され、入力インピーダンスＲｓは
例えば５０Ωとされ、負荷抵抗はＲＬで表され、負荷抵
抗ＲＬは例えば５０Ωとされる。このプリディストーシ
ョン回路１の入出力伝達特性Ｇは、Ｇ＝｛Ｒｄｓ・ＲＬ／（Ｒｄｓ＋ＲＬ）｝／｛Ｒｓ＋Ｒｄｓ・ＲＬ／（Ｒｄｓ＋ＲＬ）｝（１）と表される。ただし、ＲｄｓはＦＥＴ１２のドレイン・
ソース間微分抵抗すなわち交流抵抗である。

【００１４】ＦＥＴ１２のＩｄ−Ｖｄｓ特性と、微分抵
抗Ｒｄｓのドレイン・ソース間電圧Ｖｄｓに対する特性
を図３に示す。図３に示すように、ドレイン・ソース間
電圧Ｖｄｓの変化に対するドレイン電流Ｉｄは右上がり
の飽和特性を示し、Ｖｇｓ１＜Ｖｇｓ２＜Ｖｇｓ３とさ
れていることからドレイン電流Ｉｄは、ゲート・ソース
間電圧Ｖｇｓが大きくなるほど大きくなることがわか
る。そして、図３に示すようにドレイン・ソース間電圧
Ｖｄｓに対する微分抵抗Ｒｄｓは指数関数的に右上がり
に変化するようになり、微分抵抗Ｒｄｓはドレイン・ソ
ース間電圧Ｖｄｓが大きくなると増加すると共に、微分
抵抗Ｒｄｓはゲート・ソース間電圧Ｖｇｓが大きくなる
と減少するようになる。すなわち、ゲート・ソース間電
圧がＶｇｓ１の時の微分抵抗Ｒｄｓ１は図示する変化特
性となり、ゲート・ソース間電圧がＶｇｓ１より大きい
Ｖｇｓ２となると、微分抵抗Ｒｄｓ２は図示するように
微分抵抗Ｒｄｓ１の変化特性を右下にシフトした微分抵
抗が全体的に減少した変化特性になる。さらに、ゲート
・ソース間電圧がＶｇｓ２より大きいＶｇｓ３となる
と、微分抵抗Ｒｄｓ３は図示するように微分抵抗Ｒｄｓ
２の変化特性を右下にシフトしたより微分抵抗が全体的
に減少した変化特性になる。

【００１５】このように微分抵抗Ｒｄｓが変化すること
から、上記（１）式で示す伝達特性によるプリディスト
ーション回路１の損失特性は図４に示すように右下がり
の非線形特性となる。ただし、図４において、横軸は入
力信号源２の入力信号ｅ_inの入力信号振幅であり、図３
に示す微分抵抗Ｒｄｓ１，Ｒｄｓ２，Ｒｄｓ３の変化特
性とされた際のプリディストーション回路１の損失特性
が示されている。図４において、プリディストーション
回路１の損失が最も小さくなるのは微分抵抗Ｒｄｓが最
大になった場合であり、例えば微分抵抗Ｒｄｓが無限大
になったとすると上記（１）式で示される伝達関数Ｇ
は、Ｇ_Rds=∞＝ＲＬ／（Ｒｓ＋ＲＬ）となる。ここで、
Ｒｓ＝ＲＬとされていると、Ｇ_Rds=∞＝１／２となる。
すなわち、プリディストーション回路１の最小損失は、
図示するように６ｄＢとなる。また、入力信号振幅がゼ
ロとされた際に、微分抵抗Ｒｄｓは最も小さくなるから
プリディストーション回路１の損失は最大となる。例え
ば、ゲート・ソース間電圧がＶｇｓ３とされた際の入力
信号振幅がゼロの時の微分抵抗Ｒｄｓ３が１０オームで
あったとすると、伝達関数Ｇが約０．１４２となること
からプリディストーション回路１の損失は約１７ｄＢと
なる。このことから、プリディストーション回路１の損
失を補償する図１に示す補助増幅器１３の利得は、１５
ｄＢないし２０ｄＢとされる。

【００１６】以上のことを総合すると、図１に示すプリ
ディストーション回路１の動作は図５に示すフローのよ
うになる。すなわち、図５に示すように入力信号源２の
入力信号ｅ_inの振幅が大きくなる（ステップＳ１）と、
ＦＥＴ１２のドレイン・ソース間電圧Ｖｄｓが増加し
（ステップＳ２）、この結果図３に示すように微分抵抗
Ｒｄｓが増加し（ステップＳ３）、図４に示すようにプ
リディストーション回路１の損失が減少するようになる
（ステップＳ４）。このように、入力信号源２の入力信
号ｅ_inの振幅が大きくなると、プリディストーション回
路１の損失が減少するので、より大きな入力信号が電力
増幅器３に入力されるようになる。このため、図６にａ
で示す飽和特性とされた電力増幅器３の非線形特性が、
図６にｂで示すプリディストーション回路１の非線形特
性で補償されて出力レベルはほぼ線形となる。すなわ
ち、電力増幅器３の非線形特性とプリディストーション
回路１非線形特性が逆の特性とされるので、図６にｃで
示すようにプリディストーション回路１を前置した電力
増幅器３の総合特性はほぼ線形となるのである。

【００１７】次に、プリディストーション回路１により
電力増幅器３の非線形特性を補償する際のシミュレーシ
ョン結果を図７ないし図９を参照しながら説明する。図
７は、シミュレーションに用いた図１に示すプリディス
トーション回路１におけるＦＥＴ１２のドレイン電流Ｉ
ｄ−ドレイン・ソース間電圧Ｖｄｓ特性である。このＦ
ＥＴ１２のコンダクタンス係数Ｋｐは、Ｋｐ＝０．２Ａ
／ｍ²（Ｋ＝０．１Ａ／Ｖ²）とされ、その閾値電圧Ｖｔ
ｈは、Ｖｔｈ＝０Ｖとされている。また、プリディスト
ーション回路１に後置する電力増幅器３は、１ｄＢ利得
圧縮出力Ｐ１ｄＢが４３ｄＢｍとされ、そのインターセ
プトポイントＩＰ３が６０ｄＢｍとされ、その利得が２
０ｄＢとされているものとする。なお、このような電力
増幅器３において、出力電力Ｐｏｕｔが４３ｄＢｍとさ
れたときの３次相互変調歪成分のキャリアに対する抑圧
量ＩＭ３（以下、「３次相互変調歪ＩＭ３」という）は
約−３１ｄＢｃとなり、出力電力Ｐｏｕｔが２０ｄＢｍ
とされたときの３次相互変調歪ＩＭ３は約−８０ｄＢｃ
となる。

【００１８】上記した条件によりシミュレーションを行
った結果を図８に示す。図８は、３次相互変調歪ＩＭ３
のゲート・ソース間電圧Ｖｇｓの依存性を表すグラフで
あり、横軸はゲート・ソース間電圧Ｖｇｓであり、縦軸
は３次相互変調歪ＩＭ３とされている。ただし、電力増
幅器３の特性は、１ｄＢ利得圧縮出力Ｐ１ｄＢが４３ｄ
Ｂｍとされ、インターセプトポイントＩＰ３が６０ｄＢ
ｍとされ、利得は２０ｄＢとされている。電力増幅器３
の出力電力Ｐｏｕｔが２０ｄＢｍとされた際の電力増幅
器３の単体の３次相互変調歪ＩＭ３は、図８にｃとして
示すように−８０ｄＢｃとなる。そして、プリディスト
ーション回路１を電力増幅器３に前置した際の３次相互
変調歪ＩＭ３は、図８にｄとして示すようにＦＥＴ１２
のゲート・ソース間電圧Ｖｇｓに依存しており、バイア
ス電圧源１４を調節してゲート・ソース間電圧Ｖｇｓを
１．２Ｖから２．２Ｖまで変化させると３次相互変調歪
ＩＭ３は約−７０ｄＢｃから約−１１４．３ｄＢｃまで
変化する。最も３次相互変調歪ＩＭ３が小さくなるのは
ＦＥＴ１２のゲート・ソース間電圧を１．８５Ｖと設定
した時であり、この際には電力増幅器３単体の３次相互
変調歪ＩＭ３が、図示するようにプリディストーション
回路１の作用により３４．３ｄＢ改善されるようにな
る。

【００１９】また、電力増幅器３の出力電力Ｐｏｕｔが
４３ｄＢｍとされた際の電力増幅器３の単体の３次相互
変調歪ＩＭ３は図８にａとして示すように約−３１ｄＢ
ｃとなる。そして、プリディストーション回路１を電力
増幅器３に前置した際の３次相互変調歪ＩＭ３は、図８
にｂとして示すようにＦＥＴ１２のゲート・ソース間電
圧Ｖｇｓに大きく依存しており、ゲート・ソース間電圧
Ｖｇｓを１．２Ｖから２．２Ｖまで変化させると３次相
互変調歪ＩＭ３は約−２５ｄＢｃから約−３９．５ｄＢ
ｃまで変化する。ここで、バイアス電圧源１４により設
定されたＦＥＴ１２のゲート・ソース間電圧を１．８５
Ｖとすると、図示するように電力増幅器３単体のＩＭ３
がプリディストーション回路１の作用により６．６ｄＢ
改善されるようになる。このように、図８に示す特性を
参照して最も３次相互変調歪ＩＭ３が改善されるよう
に、バイアス電圧源１４で設定するゲート・ソース間電
圧Ｖｇｓの大きさを決定するようにする。この場合に
は、ゲート・ソース間電圧Ｖｇｓが１．８５Ｖに設定さ
れる。

【００２０】また、図９は３次相互変調歪電力ＩＭ’３
と出力電力Ｐｏｕｔの入力電力の依存性を表すグラフで
あり、横軸は入力電力であり、縦軸は３次相互変調歪電
力ＩＭ’３および出力電力Ｐｏｕｔとされている。図９
において、入力電力に対する出力電力Ｐｏｕｔの特性は
ｃで示すようになる。ここで、入力電力が０ｄＢｍとさ
れた際の電力増幅器３の出力電力Ｐｏｕｔは２０ｄＢｍ
であり、利得は２０ｄＢとされている。また、入力電力
が２４ｄＢｍとされた際の電力増幅器３の出力電力Ｐｏ
ｕｔは４３ｄＢｍとなり、利得は１９ｄＢとなる。すな
わち、１ｄＢ利得圧縮出力Ｐ１ｄＢが４３ｄＢｍとな
る。ここでは、最大４３ｄＢｍまでの出力電力の範囲で
使用するものとする。

【００２１】また、入力電力に対する３次相互変調歪電
力ＩＭ’３の特性は、プリディストーション回路１なし
の場合はａで示され、プリディストーション回路有りの
場合がｂで示されている。４３ｄＢｍまでの出力電力Ｐ
ｏｕｔの範囲内ではプリディストーション回路１なしの
場合よりプリディストーション回路有りの場合の３次相
互変調歪電力ＩＭ’３が低減されていることがわかる。
例えば、入力電力が０ｄＢｍとされた際に、電力増幅器
３から出力される３次相互変調歪電力ＩＭ’３は、プリ
ディストーション回路１を前置しない場合に−６０ｄＢ
ｍであり、プリディストーション回路１を前置した場合
に約−９４．３ｄＢｍとなる。すなわち、入力電力が０
ｄＢｍの場合は３次相互変調歪電力ＩＭ’３は、３４．
３ｄＢ低減されることになる。

【００２２】さらに、入力電力が２４ｄＢｍとされた際
に、電力増幅器３から出力される３次相互変調歪電力Ｉ
Ｍ’３は、プリディストーション回路１を前置しない場
合に１２ｄＢｍであり、プリディストーション回路１を
前置した場合に約５．４ｄＢｍとなる。すなわち、入力
電力が２４ｄＢｍの場合は３次相互変調歪電力ＩＭ’３
は、６．６ｄＢ低減されることになる。なお、３次相互
変調歪電力ＩＭ’３が−６０ｄＢｍの場合、３次相互変
調歪ＩＭ３はＩＭ’３−Ｐｏｕｔ＝−８０ｄＢｃとな
り、３次相互変調歪電力ＩＭ’３が−９４．３Ｂｍの場
合、３次相互変調歪ＩＭ３はＩＭ’３−Ｐｏｕｔ＝−１
１４．３ｄＢｃとなる。また、３次相互変調歪電力Ｉ
Ｍ’３が１２ｄＢｍの場合、３次相互変調歪ＩＭ３はＩ
Ｍ’３−Ｐｏｕｔ＝−３１ｄＢｃとなり、３次相互変調
歪電力ＩＭ’３が５．４ｄＢｍの場合、３次相互変調歪
ＩＭ３はＩＭ’３−Ｐｏｕｔ＝−３７．６ｄＢｃとな
る。このように、本発明のプリディストーション回路１
を電力増幅器３に前置することにより、電力増幅器３が
Ｃ級の飽和増幅器とされても線形性を向上することがで
き、規定の３次相互変調歪ＩＭ３を達成することができ
る。

【００２３】なお、図１に示すプリディストーション回
路１におけるＦＥＴ１２としては、ＮチャンネルＭＯＳ
ＦＥＴに限られるものではなく、ＰチャンネルＭＯＳＦ
ＥＴであってもよい。また、ＭＯＳ型に限るものではな
くＭＩＳ（Metal InsulatorSemiconductor）等の絶縁ゲ
ート型、ＭＥＳ（Metal Semiconductor ）、ＳＩＴ（St
atic induction Transistor）等のジャンクション型の
いずれでもよい。さらにまた、電界効果トランジスタに
替えてバイポーラトランジスタ、ＨＥＭＴ（High Elect
ron Mobility Transistor）やＨＢＴ（Heterojunction
BipolarTransistor）を使用してもよい。

【００２４】

【発明の効果】本発明は以上説明したように、制御電極
に与えるバイアス電圧により非線形特性を変化すること
のできるトランジスタの非線形特性を利用したプリディ
ストーション回路としたので、直流カット用コンデンサ
を省略することができると共に、コンデンサにより非線
形特性を調節する必要がなくなる。これにより、コンデ
ンサを不要とすることができ、部品点数を少なくするこ
とができると共に、小型化することができる。さらに、
集積化する際にも外付け部品を必要とすることのないプ
リディストーション回路とすることができるので、電力
増幅器内に一体にプリディストーション回路を集積化す
ることができるようになる。

【図面の簡単な説明】

【図１】本発明のプリディストーション回路の実施の形
態における回路構成を示す回路図である。

【図２】本発明の実施の形態のプリディストーション回
路の等価回路を示す図である。

【図３】本発明の実施の形態のプリディストーション回
路におけるＦＥＴのＩｄ−Ｖｄｓ特性と、微分抵抗Ｒｄ
ｓのドレイン・ソース間電圧Ｖｄｓに対する特性を示す
図である。

【図４】本発明のプリディストーション回路の実施の形
態における入力信号振幅に対する損失特性を示す図であ
る。

【図５】本発明のプリディストーション回路の動作を示
すフロー図である。

【図６】本発明のプリディストーション回路の実施の形
態における入力電力に対する出力電力特性を示す図であ
る。

【図７】本発明のプリディストーション回路のシミュレ
ーションに用いたＦＥＴのＩｄ−Ｖｄｓ特性を示す図で
ある。

【図８】本発明のプリディストーション回路の実施の形
態における３次相互変調歪ＩＭ３のＶｇｓ依存性を示す
図である。

【図９】本発明のプリディストーション回路の実施の形
態における３次相互変調歪ＩＭ３と出力電力の入力電力
依存性を示す図である。

【図１０】相互変調により３次相互変調歪ＩＭ３や５次
相互変調歪ＩＭ５が発生する原理を示す回路図である。

【図１１】従来のプリディストーション回路の回路構成
を示す図である。

【符号の説明】

１プリディストーション回路２入力信号源３電力増幅器４負荷抵抗１１バッファアンプ１２ＦＥＴ１３補助増幅器１４バイアス電圧源Ａｍｐ１，Ａｍｐ２増幅器Ｃ１，Ｃ２直流カット用コンデンサＣ３コンデンサＤ１ダイオードＩＮ入力端子ＯＵＴ出力端子Ｒ１抵抗

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5J090 AA01 AA41 CA21 CA93 FA20 GN03 HA09 HA19 HA25 HA29 HA32 HN02 KA03 KA11 KA12 KA30 SA14 TA02 TA03 TA07 5J091 AA01 AA41 CA21 CA93 FA20 HA09 HA19 HA25 HA29 HA32 KA03 KA11 KA12 KA30 SA14 TA02 TA03 TA07

Claims

【特許請求の範囲】

【請求項１】電力増幅器に前置して設けられると共
に、その非線形性を補償するためのプリディストーショ
ン回路であって、入力端子と出力端子とを接続するラインとアース間に並
列に接続されたトランジスタと、該トランジスタの制御電極に所定のバイアス電圧を与え
るバイアス電圧源と、を備えていることを特徴とするプリディストーション回
路。
【請求項２】前記トランジスタが電界効果トランジス
タとされ、そのドレイン電極が前記ラインに接続され、
そのソース電極がアースに接続されていることを特徴と
する請求項１記載のプリディストーション回路。
【請求項３】前記入力端子と前記トランジスタが接続
されているライン間にバッファ増幅器が挿入されている
と共に、前記トランジスタが接続されているラインと前
記出力端子との間に、前記トランジスタによる減衰量を
補償するための補助増幅器が挿入されていることを特徴
とする請求項１記載のプリディストーション回路。
【請求項４】前記バイアス電圧源が、可変電圧源とさ
れていることを特徴とする請求項１記載のプリディスト
ーション回路。