JP4572032B2 - 周波数変換回路 - Google Patents
周波数変換回路 Download PDFInfo
- Publication number
- JP4572032B2 JP4572032B2 JP2000360589A JP2000360589A JP4572032B2 JP 4572032 B2 JP4572032 B2 JP 4572032B2 JP 2000360589 A JP2000360589 A JP 2000360589A JP 2000360589 A JP2000360589 A JP 2000360589A JP 4572032 B2 JP4572032 B2 JP 4572032B2
- Authority
- JP
- Japan
- Prior art keywords
- fet
- signal
- gate
- frequency conversion
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、移動体通信機器や放送受信機器等において受信高周波信号を中間周波数信号に変換する周波数変換回路に係わり、特にその歪み特性を向上させる技術に関するものである。
【０００２】
【従来の技術】
図２は、デュアルゲート構造の電界効果トランジスタ２４（以下、ＦＥＴ２４とする）を使用した従来の周波数変換回路の一例を示す回路図である。この種の周波数変換回路は、半導体微細加工技術を使用して、使用素子すべてまたは一部を外部素子として集積回路化される。図２の回路例では、集積回路２３’が内部回路として構成され、その他は外部素子を使用する構成である。
【０００３】
この周波数変換回路では、受信高周波信号（以下、ＲＦ信号とする）がＲＦ入力端子からＲＦ入力整合回路５及びカップリングコンデンサ６を介してＦＥＴ２４の第１ゲートＧ１に入力され、局部発振信号（以下、ＬＯ信号とする）がＬＯ入力端子からＬＯ入力整合回路１４及びカップリングコンデンサ１５を介してソース接地型増幅回路を構成するデュアルゲート構造の電界効果トランジスタ３（以下、ＦＥＴ３とする）の第１ゲートＧ１に入力され、このＦＥＴ３により増幅されたＬＯ信号がＦＥＴ３のドレインＤより出力され、カップリングコンデンサ１９を介してＦＥＴ２４の第２ゲートＧ２に入力される。
【０００４】
このようにＲＦ信号及びＬＯ信号がＦＥＴ２４に入力されると、ＦＥＴ２４の非線形動作によリＦＥＴ２４のドレインＤからＲＦ信号とＬＯ信号の和または差の周波数成分が得られる。これを中間周波数信号（以下、ＩＦ信号とする）とし、希望の中間周波数に整合したＩＦ出力整合回路１１を介してＩＦ出力端子にＩＦ信号が出力されることにより周波数変換される。
【０００５】
周波数変換用のＦＥＴ２４の第１、２ゲートＧ１，Ｇ２にはそれぞれバイアス電圧を与える抵抗７，８が接続され、自己バイアス抵抗９とともに無信号時のＦＥＴ２４のドレイン電流を決めている。抵抗９に並列接続されたバイパスコンデンサ１０は接続された点のＲＦ信号、ＬＯ信号、ＩＦ信号に対する対接地インピーダンスを低くしている。ＦＥＴ２４のドレインＤにはチョークコイル１２を介して直流電源Ｖｄ１が接続されている。１３はＩＦ信号に対する接地インピーダンスを低くするためのバイパスコンデンサである。
【０００６】
ＬＯ信号増幅用のＦＥＴ３の第１ゲートＧ１にはバイアス電圧を与える抵抗１６が接続され、第２ゲートＧ２はＦＥＴ３のソースに接続され、自己バイアス抵抗１７とともにＦＥＴ３のドレイン電流を決めている。抵抗１７に並列接続されたバイパスコンデンサ１８は、ＦＥＴ３のソースＳのＬＯ信号に対する対接地インピーダンスを低くしている。ＦＥＴ３のドレインＤにはインダクタンス２１及び安定化抵抗２０を介して直流電源Ｖｄ２が接続されている。２２はＬＯ信号に対する接地インピーダンスを低くするためのバイパスコンデンサである。
【０００７】
なお、デュアルゲート構造のＦＥＴ２４の代わりに、シングルゲート構造の電界効果トランジスタを２つカスコード接続したものを使用しても前記と同様に動作する。
【０００８】
【発明が解決しようとする課題】
しかしながら、図２に示される従来の周波数変換回路では、周波数変換部のＦＥＴ２４がデュアルゲート構造であるため、ＦＥＴ２４の第１ゲートＧ１と第２ゲートＧ２の間のアイソレーション特性が劣化している。これについては、シングルゲート構造の電界効果トランジスタを２つカスコード接続したものを使用した場合も同様である。
【０００９】
また、ＦＥＴ２４のソースＳに接続されたインダクタンス素子４により、ＦＥＴ２４のソースＳの電位が高くなるため、ＦＥＴ３で増幅されＦＥＴ２４の第２ゲートＧ２に入力されたＬＯ信号が、ＦＥＴ２４の第１ゲートＧ１とソースＳの間に接続された付加コンデンサ２５を介してＲＦ入力端子に漏洩するため、ＬＯ入力端子からＲＦ入力端子へ漏洩するＬＯ信号の電力レベルが高くなる。
【００１０】
以上のような２種類の原因によリ、ＦＥＴ２４の第２ゲートＧ２に入力されたＬＯ信号の損失が発生し、移動体通信機器で重要な特性の１つである３次相互変調歪み値のレベルが高いという問題がある。
【００１１】
本発明は、以上の問題点に鑑みてなされたもので、その目的は発生する歪み、例えば、移動体通信機器で特に重要な特性である３次相互変調歪みを小さくし、低歪み特性を有する周波数変換回路を提供することにある。
【００１２】
【課題を解決するための手段】
前記目的を達成するために第１の発明は、第１及び第２の電界効果トランジスタと、該第１の電界効果トランジスタのドレインと該第２の電界効果トランジスタのソースとの間に接続された局部発振信号減衰用のインダクタンス素子と、を具備し、前記第１の電界効果トランジスタは局部発振信号が入力するゲートと高周波的に接地されるソースを有し、前記第２の電界効果トランジスタは受信高周波信号が入力するゲートと直流電源が印加するとともに中間周波数信号が出力するドレインを有する構成とした。
【００１３】
第２の発明は、第１の発明において、前記第１及び第２の電界効果トランジスタのゲート幅が互いに異なる構成とした。
【００１４】
第３の発明は、第１の発明において、前記第１及び第２の電界効果トランジスタのゲート長が互いに異なる構成とした。
【００１５】
第４の発明は、第１の発明において、前記第１の電界効果トランジスタのゲート幅とゲート長を前記第２の電界効果トランジスタのそれらと異ならせた構成とした。
【００１６】
【発明の実施の形態】
図１は、本発明の周波数変換回路の１つの実施形態を示す回路図である。この周波数変換回路では、電界効果トランジスタ１（以下、ＦＥＴ１とする）と、電界効果トランジスタ２（以下、ＦＥＴ２とする）と、ＦＥＴ１のドレインＤとＦＥＴ２のソースＳとの間に接続されたインダクタンス素子４とから周波数変換部の主要部が構成されている。ＦＥＴ１，２のゲートＧにはそれぞれバイアス電圧を与える抵抗７，８が接続され、ＦＥＴ１のソースＳに接続された自己バイアス抵抗９とともに無信号時のＦＥＴ１，２のドレイン電流を決めている。抵抗９に並列接続のバイパスコンデンサ１０はＦＥＴ１のソースＳのＲＦ信号、ＬＯ信号、ＩＦ信号に対する対接地インピーダンスを低くしている。ＦＥＴ２のドレインＤにはチョークコイル１２を介して直流電源Ｖｄ１が接続されている。１３はＩＦ信号に対する接地インピーダンスを低くするためのバイパスコンデンサである。
【００１７】
ＬＯ信号増幅用のソース接地型増幅回路を構成するＦＥＴ３の第１ゲートＧ１にはバイアス電圧を与える抵抗１６が接続され、第２ゲートＧ２はＦＥＴ３のソースＳに接続され、自己バイアス抵抗１７とともにＦＥＴ３のドレイン電流を決めている。抵抗１７に並列接続のバイパスコンデンサ１８は、ＦＥＴ３のソースＳのＬＯ信号に対する対接地インピータンスを低くしている。ＦＥＴ３のドレインＤにはインダクタンス２１及び安定化抵抗２０を介して直流電源Ｖｄ２が接続されている。２２はＬＯ信号に対する接地インピーダンスを低くするためのバイパスコンデンサである。
【００１８】
ＲＦ信号はＲＦ入力端子からＲＦ入力整合回路５及びカップリングコンデンサ６を介してＦＥＴ２のゲートＧに入力され、ＬＯ信号はＬＯ入力整合回路１４及びカップリングコンデンサ１５を介してＦＥＴ３の第１ゲートＧ１に入力され、このＦＥＴ３により増幅されたＬＯ信号はＦＥＴ３のドレインＤより出力され、カップリングコンデンサ１９を介してＦＥＴ１のゲートＧに入力され、ＩＦ信号はＦＥＴ２のドレインＤからＩＦ出力整合回路１１を介してＩＦ出力端子に出力される。
【００１９】
以上のように、周波数変換部をＦＥＴ１、２と、ＦＥＴ１のドレインＤとＦＥＴ２のソースＳとの間に接続したインダクタンス素子４からなる回路構成にすることによリ、ＬＯ入力端子からＲＦ入力端子へ漏洩するＬＯ信号の電力レベルが抑制され、３次相互変調歪みの劣化が抑制される。また、このインダクタンス素子４はＦＥＴ２に対して負帰還回路として動作し、３次相互変調歪み特性が向上する。
【００２０】
実際に図１に示す周波数変換回路において、ＦＥＴ１，２，３としてＧａＡｓＭＥＳＦＥＴを使用して集積回路２３を半導体集積回路化し、その他の素子を外部素子として構成し、ＲＦ信号周波数８８１ＭＨｚ、ＬＯ信号周波数１０６４．６ＭＨｚ、ＩＦ信号周波数１８３．６ＭＨｚ、ＬＯ信号電力レベル−１２ｄＢｍの条件で測定をすると、出力３次インターセプトポイント値が、図２に示した従来の周波数変換回路では１５ｄＢｍであったものが、図１に示す周波数変換回路では１７．５ｄＢｍになって２．５ｄＢｍ増加し、３次相互変調歪み特性が改善されていることが確認できた。
【００２１】
なお、前記実施形態ではＦＥＴ１のゲート幅及びゲート長はＦＥＴ２のそれと等しく構成しているがこれに限られない。例えば、ＦＥＴ１のゲート幅をＦＥＴ２のそれに対して１．５〜２倍に設定すると、出力３次インターセプトポイント値が０．２〜１．４ｄＢｍ改善される。また、逆にＦＥＴ２のゲート幅をＦＥＴ１のそれに対して１．５〜８倍に設定しても、出力３次インターセプトポイント値が０．８〜４．２ｄＢｍ改善される。さらに、ＦＥＴ２のゲート長を１μｍとしＦＥＴ１のそれを０．５μｍに設定すると、出力３次インターセプトポイント値が２．３ｄＢｍ改善される。さらに、ＦＥＴ１のゲート幅とゲート長のそれぞれがＦＥＴ２のそれぞれと異なる構成として３次相互変調歪み特性を改善することも可能である。インダクタンス素子４については、これを０．１〜２ｎＨの範囲から選択すると３次相互変調歪み特性の改善に効果的である。
【００２２】
また、前記回路構成において、直流電源Ｖｄ１はチョークコイル１２を介してＦＥＴ２のドレインＤに供給しているが、このチョークコイル１２を使用せずにＩＦ出力整合回路１１内に存在するインダクタンス素子をチョークコイルとして兼用させ、これを介してＦＥＴ２のドレインＤに電源電圧を供給することも可能である。
【００２３】
さらに、図１の周波数変換回路はその使用素子すべてを集積回路化すること、または一部の素子を外部素子として集積回路化することが可能である。
【００２４】
【発明の効果】
以上説明したように本発明によれば、受信高周波信号を入力する第２のＦＥＴと局部発振信号を入力する第１のＦＥＴの間にインダクタンス素子を接続することで、周波数変換回路の３次相互変調歪み特性の向上が図られ、集積回路化が容易な周波数変換回路が実現できる利点がある。
【図面の簡単な説明】
【図１】 本発明の周波数変換回路の１つの実施形態の回路図である。
【図２】 従来の周波数変換器の回路図である。
【符号の説明】
１，２：ＦＥＴ、３：デュアルゲート構造ＦＥＴ、４：インダクタンス素子、５：ＲＦ入力整合回路、６：カップリングコンデンサ、７，８：ゲートバイアス抵抗、９：自己バイアス抵抗、１０：バイパスコンデンサ、１１：ＩＦ出力整合回路、１２：チョークコイル、１３：バイパスコンデンサ、１４：ＬＯ入力整合回路、１５：カップリングコンデンサ、１６：ゲートバイアス抵抗、１７：自己バイアス抵抗、１８：バイパスコンデンサ、１９：カップリングコンデンサ、２０：安定化抵抗、２１：インダクタンス、２２：バイパスコンデンサ、２３，２３’：集積回路、２４：デュアルゲート構造ＦＥＴ、２５：ゲート・ソース間付加コンデンサ、ＲＦ：ＲＦ入力端子、ＬＯ：ＬＯ入力端子、ＩＦ：ＩＦ出力端子、Ｖｄ１，Ｖｄ２：直流電源
【発明の属する技術分野】
本発明は、移動体通信機器や放送受信機器等において受信高周波信号を中間周波数信号に変換する周波数変換回路に係わり、特にその歪み特性を向上させる技術に関するものである。
【０００２】
【従来の技術】
図２は、デュアルゲート構造の電界効果トランジスタ２４（以下、ＦＥＴ２４とする）を使用した従来の周波数変換回路の一例を示す回路図である。この種の周波数変換回路は、半導体微細加工技術を使用して、使用素子すべてまたは一部を外部素子として集積回路化される。図２の回路例では、集積回路２３’が内部回路として構成され、その他は外部素子を使用する構成である。
【０００３】
この周波数変換回路では、受信高周波信号（以下、ＲＦ信号とする）がＲＦ入力端子からＲＦ入力整合回路５及びカップリングコンデンサ６を介してＦＥＴ２４の第１ゲートＧ１に入力され、局部発振信号（以下、ＬＯ信号とする）がＬＯ入力端子からＬＯ入力整合回路１４及びカップリングコンデンサ１５を介してソース接地型増幅回路を構成するデュアルゲート構造の電界効果トランジスタ３（以下、ＦＥＴ３とする）の第１ゲートＧ１に入力され、このＦＥＴ３により増幅されたＬＯ信号がＦＥＴ３のドレインＤより出力され、カップリングコンデンサ１９を介してＦＥＴ２４の第２ゲートＧ２に入力される。
【０００４】
このようにＲＦ信号及びＬＯ信号がＦＥＴ２４に入力されると、ＦＥＴ２４の非線形動作によリＦＥＴ２４のドレインＤからＲＦ信号とＬＯ信号の和または差の周波数成分が得られる。これを中間周波数信号（以下、ＩＦ信号とする）とし、希望の中間周波数に整合したＩＦ出力整合回路１１を介してＩＦ出力端子にＩＦ信号が出力されることにより周波数変換される。
【０００５】
周波数変換用のＦＥＴ２４の第１、２ゲートＧ１，Ｇ２にはそれぞれバイアス電圧を与える抵抗７，８が接続され、自己バイアス抵抗９とともに無信号時のＦＥＴ２４のドレイン電流を決めている。抵抗９に並列接続されたバイパスコンデンサ１０は接続された点のＲＦ信号、ＬＯ信号、ＩＦ信号に対する対接地インピーダンスを低くしている。ＦＥＴ２４のドレインＤにはチョークコイル１２を介して直流電源Ｖｄ１が接続されている。１３はＩＦ信号に対する接地インピーダンスを低くするためのバイパスコンデンサである。
【０００６】
ＬＯ信号増幅用のＦＥＴ３の第１ゲートＧ１にはバイアス電圧を与える抵抗１６が接続され、第２ゲートＧ２はＦＥＴ３のソースに接続され、自己バイアス抵抗１７とともにＦＥＴ３のドレイン電流を決めている。抵抗１７に並列接続されたバイパスコンデンサ１８は、ＦＥＴ３のソースＳのＬＯ信号に対する対接地インピーダンスを低くしている。ＦＥＴ３のドレインＤにはインダクタンス２１及び安定化抵抗２０を介して直流電源Ｖｄ２が接続されている。２２はＬＯ信号に対する接地インピーダンスを低くするためのバイパスコンデンサである。
【０００７】
なお、デュアルゲート構造のＦＥＴ２４の代わりに、シングルゲート構造の電界効果トランジスタを２つカスコード接続したものを使用しても前記と同様に動作する。
【０００８】
【発明が解決しようとする課題】
しかしながら、図２に示される従来の周波数変換回路では、周波数変換部のＦＥＴ２４がデュアルゲート構造であるため、ＦＥＴ２４の第１ゲートＧ１と第２ゲートＧ２の間のアイソレーション特性が劣化している。これについては、シングルゲート構造の電界効果トランジスタを２つカスコード接続したものを使用した場合も同様である。
【０００９】
また、ＦＥＴ２４のソースＳに接続されたインダクタンス素子４により、ＦＥＴ２４のソースＳの電位が高くなるため、ＦＥＴ３で増幅されＦＥＴ２４の第２ゲートＧ２に入力されたＬＯ信号が、ＦＥＴ２４の第１ゲートＧ１とソースＳの間に接続された付加コンデンサ２５を介してＲＦ入力端子に漏洩するため、ＬＯ入力端子からＲＦ入力端子へ漏洩するＬＯ信号の電力レベルが高くなる。
【００１０】
以上のような２種類の原因によリ、ＦＥＴ２４の第２ゲートＧ２に入力されたＬＯ信号の損失が発生し、移動体通信機器で重要な特性の１つである３次相互変調歪み値のレベルが高いという問題がある。
【００１１】
本発明は、以上の問題点に鑑みてなされたもので、その目的は発生する歪み、例えば、移動体通信機器で特に重要な特性である３次相互変調歪みを小さくし、低歪み特性を有する周波数変換回路を提供することにある。
【００１２】
【課題を解決するための手段】
前記目的を達成するために第１の発明は、第１及び第２の電界効果トランジスタと、該第１の電界効果トランジスタのドレインと該第２の電界効果トランジスタのソースとの間に接続された局部発振信号減衰用のインダクタンス素子と、を具備し、前記第１の電界効果トランジスタは局部発振信号が入力するゲートと高周波的に接地されるソースを有し、前記第２の電界効果トランジスタは受信高周波信号が入力するゲートと直流電源が印加するとともに中間周波数信号が出力するドレインを有する構成とした。
【００１３】
第２の発明は、第１の発明において、前記第１及び第２の電界効果トランジスタのゲート幅が互いに異なる構成とした。
【００１４】
第３の発明は、第１の発明において、前記第１及び第２の電界効果トランジスタのゲート長が互いに異なる構成とした。
【００１５】
第４の発明は、第１の発明において、前記第１の電界効果トランジスタのゲート幅とゲート長を前記第２の電界効果トランジスタのそれらと異ならせた構成とした。
【００１６】
【発明の実施の形態】
図１は、本発明の周波数変換回路の１つの実施形態を示す回路図である。この周波数変換回路では、電界効果トランジスタ１（以下、ＦＥＴ１とする）と、電界効果トランジスタ２（以下、ＦＥＴ２とする）と、ＦＥＴ１のドレインＤとＦＥＴ２のソースＳとの間に接続されたインダクタンス素子４とから周波数変換部の主要部が構成されている。ＦＥＴ１，２のゲートＧにはそれぞれバイアス電圧を与える抵抗７，８が接続され、ＦＥＴ１のソースＳに接続された自己バイアス抵抗９とともに無信号時のＦＥＴ１，２のドレイン電流を決めている。抵抗９に並列接続のバイパスコンデンサ１０はＦＥＴ１のソースＳのＲＦ信号、ＬＯ信号、ＩＦ信号に対する対接地インピーダンスを低くしている。ＦＥＴ２のドレインＤにはチョークコイル１２を介して直流電源Ｖｄ１が接続されている。１３はＩＦ信号に対する接地インピーダンスを低くするためのバイパスコンデンサである。
【００１７】
ＬＯ信号増幅用のソース接地型増幅回路を構成するＦＥＴ３の第１ゲートＧ１にはバイアス電圧を与える抵抗１６が接続され、第２ゲートＧ２はＦＥＴ３のソースＳに接続され、自己バイアス抵抗１７とともにＦＥＴ３のドレイン電流を決めている。抵抗１７に並列接続のバイパスコンデンサ１８は、ＦＥＴ３のソースＳのＬＯ信号に対する対接地インピータンスを低くしている。ＦＥＴ３のドレインＤにはインダクタンス２１及び安定化抵抗２０を介して直流電源Ｖｄ２が接続されている。２２はＬＯ信号に対する接地インピーダンスを低くするためのバイパスコンデンサである。
【００１８】
ＲＦ信号はＲＦ入力端子からＲＦ入力整合回路５及びカップリングコンデンサ６を介してＦＥＴ２のゲートＧに入力され、ＬＯ信号はＬＯ入力整合回路１４及びカップリングコンデンサ１５を介してＦＥＴ３の第１ゲートＧ１に入力され、このＦＥＴ３により増幅されたＬＯ信号はＦＥＴ３のドレインＤより出力され、カップリングコンデンサ１９を介してＦＥＴ１のゲートＧに入力され、ＩＦ信号はＦＥＴ２のドレインＤからＩＦ出力整合回路１１を介してＩＦ出力端子に出力される。
【００１９】
以上のように、周波数変換部をＦＥＴ１、２と、ＦＥＴ１のドレインＤとＦＥＴ２のソースＳとの間に接続したインダクタンス素子４からなる回路構成にすることによリ、ＬＯ入力端子からＲＦ入力端子へ漏洩するＬＯ信号の電力レベルが抑制され、３次相互変調歪みの劣化が抑制される。また、このインダクタンス素子４はＦＥＴ２に対して負帰還回路として動作し、３次相互変調歪み特性が向上する。
【００２０】
実際に図１に示す周波数変換回路において、ＦＥＴ１，２，３としてＧａＡｓＭＥＳＦＥＴを使用して集積回路２３を半導体集積回路化し、その他の素子を外部素子として構成し、ＲＦ信号周波数８８１ＭＨｚ、ＬＯ信号周波数１０６４．６ＭＨｚ、ＩＦ信号周波数１８３．６ＭＨｚ、ＬＯ信号電力レベル−１２ｄＢｍの条件で測定をすると、出力３次インターセプトポイント値が、図２に示した従来の周波数変換回路では１５ｄＢｍであったものが、図１に示す周波数変換回路では１７．５ｄＢｍになって２．５ｄＢｍ増加し、３次相互変調歪み特性が改善されていることが確認できた。
【００２１】
なお、前記実施形態ではＦＥＴ１のゲート幅及びゲート長はＦＥＴ２のそれと等しく構成しているがこれに限られない。例えば、ＦＥＴ１のゲート幅をＦＥＴ２のそれに対して１．５〜２倍に設定すると、出力３次インターセプトポイント値が０．２〜１．４ｄＢｍ改善される。また、逆にＦＥＴ２のゲート幅をＦＥＴ１のそれに対して１．５〜８倍に設定しても、出力３次インターセプトポイント値が０．８〜４．２ｄＢｍ改善される。さらに、ＦＥＴ２のゲート長を１μｍとしＦＥＴ１のそれを０．５μｍに設定すると、出力３次インターセプトポイント値が２．３ｄＢｍ改善される。さらに、ＦＥＴ１のゲート幅とゲート長のそれぞれがＦＥＴ２のそれぞれと異なる構成として３次相互変調歪み特性を改善することも可能である。インダクタンス素子４については、これを０．１〜２ｎＨの範囲から選択すると３次相互変調歪み特性の改善に効果的である。
【００２２】
また、前記回路構成において、直流電源Ｖｄ１はチョークコイル１２を介してＦＥＴ２のドレインＤに供給しているが、このチョークコイル１２を使用せずにＩＦ出力整合回路１１内に存在するインダクタンス素子をチョークコイルとして兼用させ、これを介してＦＥＴ２のドレインＤに電源電圧を供給することも可能である。
【００２３】
さらに、図１の周波数変換回路はその使用素子すべてを集積回路化すること、または一部の素子を外部素子として集積回路化することが可能である。
【００２４】
【発明の効果】
以上説明したように本発明によれば、受信高周波信号を入力する第２のＦＥＴと局部発振信号を入力する第１のＦＥＴの間にインダクタンス素子を接続することで、周波数変換回路の３次相互変調歪み特性の向上が図られ、集積回路化が容易な周波数変換回路が実現できる利点がある。
【図面の簡単な説明】
【図１】 本発明の周波数変換回路の１つの実施形態の回路図である。
【図２】 従来の周波数変換器の回路図である。
【符号の説明】
１，２：ＦＥＴ、３：デュアルゲート構造ＦＥＴ、４：インダクタンス素子、５：ＲＦ入力整合回路、６：カップリングコンデンサ、７，８：ゲートバイアス抵抗、９：自己バイアス抵抗、１０：バイパスコンデンサ、１１：ＩＦ出力整合回路、１２：チョークコイル、１３：バイパスコンデンサ、１４：ＬＯ入力整合回路、１５：カップリングコンデンサ、１６：ゲートバイアス抵抗、１７：自己バイアス抵抗、１８：バイパスコンデンサ、１９：カップリングコンデンサ、２０：安定化抵抗、２１：インダクタンス、２２：バイパスコンデンサ、２３，２３’：集積回路、２４：デュアルゲート構造ＦＥＴ、２５：ゲート・ソース間付加コンデンサ、ＲＦ：ＲＦ入力端子、ＬＯ：ＬＯ入力端子、ＩＦ：ＩＦ出力端子、Ｖｄ１，Ｖｄ２：直流電源
Claims (4)
- 第１及び第２の電界効果トランジスタと、該第１の電界効果トランジスタのドレインと該第２の電界効果トランジスタのソースとの間に接続された局部発振信号減衰用のインダクタンス素子と、を具備し、
前記第１の電界効果トランジスタは局部発振信号が入力するゲートと高周波的に接地されるソースを有し、前記第２の電界効果トランジスタは受信高周波信号が入力するゲートと直流電源が印加するとともに中間周波数信号が出力するドレインを有することを特徴とする周波数変換回路。 - 請求項１記載の周波数変換回路において、前記第１及び第２の電界効果トランジスタのゲート幅が互いに異なることを特徴とする周波数変換回路。
- 請求項１記載の周波数変換回路において、前記第１及び第２の電界効果トランジスタのゲート長が互いに異なることを特徴とする周波数変換回路。
- 請求項１記載の周波数変換回路において、前記第１の電界効果トランジスタのゲート幅とゲート長を前記第２の電界効果トランジスタのそれらと異ならせたことを特徴とする周波数変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000360589A JP4572032B2 (ja) | 2000-11-28 | 2000-11-28 | 周波数変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000360589A JP4572032B2 (ja) | 2000-11-28 | 2000-11-28 | 周波数変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002164744A JP2002164744A (ja) | 2002-06-07 |
| JP4572032B2 true JP4572032B2 (ja) | 2010-10-27 |
Family
ID=18832164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000360589A Expired - Fee Related JP4572032B2 (ja) | 2000-11-28 | 2000-11-28 | 周波数変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4572032B2 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0738337A (ja) * | 1993-07-20 | 1995-02-07 | Hitachi Ltd | 低歪カスケード回路 |
| JPH0897641A (ja) * | 1994-09-27 | 1996-04-12 | Fujitsu Ltd | 高周波モジュール |
| JP3068000B2 (ja) * | 1995-04-12 | 2000-07-24 | 松下電器産業株式会社 | フロントエンド回路 |
| JPH09294026A (ja) * | 1996-04-26 | 1997-11-11 | Matsushita Electric Ind Co Ltd | 半導体回路 |
| JPH10290121A (ja) * | 1997-04-14 | 1998-10-27 | Matsushita Electric Ind Co Ltd | Ｆｅｔミキサ |
-
2000
- 2000-11-28 JP JP2000360589A patent/JP4572032B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002164744A (ja) | 2002-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6400226B2 (en) | Distributed amplifier with improved flatness of frequency characteristic | |
| US7215196B2 (en) | Variable impedance circuit, variable gain differential amplifier, multiplier, high-frequency circuit and differential distributed amplifier | |
| US6956435B2 (en) | Variable gain differential amplifier and multiplication circuit | |
| JP2004274108A (ja) | 利得可変型増幅器 | |
| KR100574470B1 (ko) | 전류증폭결합기를 포함하는 선형 혼합기회로 | |
| KR101085698B1 (ko) | 주파수 혼합 장치 | |
| JPH0376609B2 (ja) | ||
| JP3339892B2 (ja) | 集積回路およびその使用方法 | |
| JP4572032B2 (ja) | 周波数変換回路 | |
| JP2010213141A (ja) | 利得可変増幅器およびそれを用いた通信機器 | |
| JP3970454B2 (ja) | 高周波アイソレーションアンプ | |
| JP2894893B2 (ja) | ミキサ回路 | |
| JPH0630413B2 (ja) | 広帯域負帰還増幅回路 | |
| JPH11205055A (ja) | 可変利得差動増幅回路 | |
| JPH09162657A (ja) | マイクロ波電力増幅回路 | |
| JPH0878977A (ja) | 高周波増幅回路 | |
| JP4271794B2 (ja) | 周波数変換回路 | |
| JP3068000B2 (ja) | フロントエンド回路 | |
| KR19990040208A (ko) | 캐스코드 방식의 주파수 혼합기 | |
| JP2943348B2 (ja) | 周波数変換器 | |
| JP3176793B2 (ja) | 増幅回路 | |
| JPH05121968A (ja) | 高周波回路用半導体装置 | |
| JP2003264432A (ja) | 周波数変換回路 | |
| JPH0837425A (ja) | 低歪みミキサ | |
| JP2000068750A (ja) | Ｍｏｓミキサ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070903 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100407 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100525 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100708 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100727 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100816 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4572032 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |