JPH0897641A - 高周波モジュール - Google Patents
高周波モジュールInfo
- Publication number
- JPH0897641A JPH0897641A JP6231049A JP23104994A JPH0897641A JP H0897641 A JPH0897641 A JP H0897641A JP 6231049 A JP6231049 A JP 6231049A JP 23104994 A JP23104994 A JP 23104994A JP H0897641 A JPH0897641 A JP H0897641A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- gate
- drain
- frequency
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】高周波信号の増幅，周波数変換等を行う高周波
モジュールに関し、、小型化，低消費電力化が可能な、
高周波モジュールを提供することを目的とする。 【構成】第１のトランジスタＴｒ1 のソースと第２のト
ランジスタＴｒ2 のドレインとを第１の減結合回路２を
介して直列に接続して、第１のトランジスタＴｒ 1 のド
レインにドレイン電源を供給するとともに、第１のトラ
ンジスタと第２のトランジスタのゲートを第２の減結合
回路を介して並列に接続してゲート電源を供給する。そ
して、第１のトランジスタＴｒ1 のゲートに第１の信号
入力を与えてそのドレインから第１の信号出力を得、第
２のトランジスタＴｒ1 のゲートに第２の信号入力を与
えてそのドレインから第２の信号出力を得る。
モジュールに関し、、小型化，低消費電力化が可能な、
高周波モジュールを提供することを目的とする。 【構成】第１のトランジスタＴｒ1 のソースと第２のト
ランジスタＴｒ2 のドレインとを第１の減結合回路２を
介して直列に接続して、第１のトランジスタＴｒ 1 のド
レインにドレイン電源を供給するとともに、第１のトラ
ンジスタと第２のトランジスタのゲートを第２の減結合
回路を介して並列に接続してゲート電源を供給する。そ
して、第１のトランジスタＴｒ1 のゲートに第１の信号
入力を与えてそのドレインから第１の信号出力を得、第
２のトランジスタＴｒ1 のゲートに第２の信号入力を与
えてそのドレインから第２の信号出力を得る。
Description
【０００１】
【産業上の利用分野】本発明は、高周波信号の増幅，周
波数変換等を行う高周波モジュールに関し、特に、小型
化，低消費電力化が可能な、高周波モジュールに関する
ものである。
波数変換等を行う高周波モジュールに関し、特に、小型
化，低消費電力化が可能な、高周波モジュールに関する
ものである。
【０００２】携帯電話，車載電話等の移動通信端末にお
いては、高周波受信信号を増幅し、中間周波信号に変換
するために周波数変換を行う等の目的で、複数のＦＥＴ
を組み込んでモジュール化した回路が多く使用されてい
る。
いては、高周波受信信号を増幅し、中間周波信号に変換
するために周波数変換を行う等の目的で、複数のＦＥＴ
を組み込んでモジュール化した回路が多く使用されてい
る。
【０００３】このような高周波モジュールにおいては、
回路構成をできるだけ簡単にすることによって、小型化
を可能にするとともに、電源回路での損失を少なくして
低消費電力化することが要求されている。
回路構成をできるだけ簡単にすることによって、小型化
を可能にするとともに、電源回路での損失を少なくして
低消費電力化することが要求されている。
【０００４】
【従来の技術】移動通信端末において使用される受信方
式としては、ダイバーシチ方式が主流となっており、そ
のため、受信信号に対して増幅，周波数変換等の機能を
行う受信用高周波モジュールは、２系統のものを必要と
する。
式としては、ダイバーシチ方式が主流となっており、そ
のため、受信信号に対して増幅，周波数変換等の機能を
行う受信用高周波モジュールは、２系統のものを必要と
する。
【０００５】図１０は、従来の受信回路の構成例を示し
たものであって、ダイバーシチ方式に対応するために、
２系統の高周波モジュールを備えた例を示している。
(a) は全体構成を示し、(b) は低雑音増幅器回路の構成
を示す。
たものであって、ダイバーシチ方式に対応するために、
２系統の高周波モジュールを備えた例を示している。
(a) は全体構成を示し、(b) は低雑音増幅器回路の構成
を示す。
【０００６】図１０(a) において、ダイバーシチ方式の
受信に必要な２系統の回路をそれぞれ添字１，２によっ
て示し、ＡＮＴ1,ＡＮＴ2 は２系統の受信信号を受ける
アンテナ、Ｆｉｌ11, Ｆｉｌ12は入力側に設けられた不
要波除去用のフィルタ、ＬＮＡ1,ＬＮＡ2 は受信信号を
増幅する低雑音増幅器、Ｆｉｌ21, Ｆｉｌ22は出力側に
設けられた不要波除去用フィルタ、ＭＩＸ1,ＭＩＸ2 は
２系統の受信信号をそれぞれ中間周波（ＩＦ）出力に変
換するミキサである。
受信に必要な２系統の回路をそれぞれ添字１，２によっ
て示し、ＡＮＴ1,ＡＮＴ2 は２系統の受信信号を受ける
アンテナ、Ｆｉｌ11, Ｆｉｌ12は入力側に設けられた不
要波除去用のフィルタ、ＬＮＡ1,ＬＮＡ2 は受信信号を
増幅する低雑音増幅器、Ｆｉｌ21, Ｆｉｌ22は出力側に
設けられた不要波除去用フィルタ、ＭＩＸ1,ＭＩＸ2 は
２系統の受信信号をそれぞれ中間周波（ＩＦ）出力に変
換するミキサである。
【０００７】図１０(b) において、Ｔｒ1,Ｔｒ2 はそれ
ぞれ高周波入力Ｐin１，Ｐin２を低雑音増幅して、高周
波出力Ｐout １，Ｐout ２を発生する、電界効果トラン
ジスタ（ＦＥＴ）またはバイポーラトランジスタであ
る。Ｔｒ1 は、インダクタＬ11 , コンデンサＣ11からな
るフィルタを介して電源部からゲート電源Ｖggを供給さ
れ、インダクタＬ12, コンデンサＣ12からなるフィルタ
を介して電源部からドレイン電源Ｖddを供給される。コ
ンデンサＣ01, Ｃ02はそれぞれ、ゲート電源Ｖgg , ドレ
イン電源Ｖddの出力側コンデンサである。
ぞれ高周波入力Ｐin１，Ｐin２を低雑音増幅して、高周
波出力Ｐout １，Ｐout ２を発生する、電界効果トラン
ジスタ（ＦＥＴ）またはバイポーラトランジスタであ
る。Ｔｒ1 は、インダクタＬ11 , コンデンサＣ11からな
るフィルタを介して電源部からゲート電源Ｖggを供給さ
れ、インダクタＬ12, コンデンサＣ12からなるフィルタ
を介して電源部からドレイン電源Ｖddを供給される。コ
ンデンサＣ01, Ｃ02はそれぞれ、ゲート電源Ｖgg , ドレ
イン電源Ｖddの出力側コンデンサである。
【０００８】ＦＥＴ2 は、インダクタＬ21, コンデンサ
Ｃ21からなるフィルタを介して電源部からゲート電源Ｖ
ggを供給され、インダクタＬ22, コンデンサＣ22からな
るフィルタを介して電源部からドレイン電源Ｖddを供給
される。コンデンサＣ03, Ｃ 04はそれぞれ、ゲート電源
Ｖgg, ドレイン電源Ｖddの出力側コンデンサである。
Ｃ21からなるフィルタを介して電源部からゲート電源Ｖ
ggを供給され、インダクタＬ22, コンデンサＣ22からな
るフィルタを介して電源部からドレイン電源Ｖddを供給
される。コンデンサＣ03, Ｃ 04はそれぞれ、ゲート電源
Ｖgg, ドレイン電源Ｖddの出力側コンデンサである。
【０００９】
【発明が解決しようとする課題】ダイバーシチ方式を使
用する従来の移動通信端末においては、２系統の受信信
号に対して、同一構成を有する２系統の高周波モジュー
ルを使用し、受信時は、２系統の高周波モジュールは常
に動作状態になっている。
用する従来の移動通信端末においては、２系統の受信信
号に対して、同一構成を有する２系統の高周波モジュー
ルを使用し、受信時は、２系統の高周波モジュールは常
に動作状態になっている。
【００１０】携帯電話，車載電話等の移動通信端末にお
いては、所要の送信電力を発生する送信出力部の構成
上、電源電圧が高く、例えば６Ｖまたは１２Ｖが一般に
使用されている。これに対して、受信回路で使用する最
適な電源電圧は２〜４Ｖである。そのため、電源部にお
いては、２系統の高周波モジュールに対して、それぞれ
ＤＣ／ＤＣコンバータまたは分圧抵抗等の電圧変換回路
を備えて、必要な電源電圧を発生するようにしている。
いては、所要の送信電力を発生する送信出力部の構成
上、電源電圧が高く、例えば６Ｖまたは１２Ｖが一般に
使用されている。これに対して、受信回路で使用する最
適な電源電圧は２〜４Ｖである。そのため、電源部にお
いては、２系統の高周波モジュールに対して、それぞれ
ＤＣ／ＤＣコンバータまたは分圧抵抗等の電圧変換回路
を備えて、必要な電源電圧を発生するようにしている。
【００１１】従って、従来のこの種の高周波モジュール
においては、電源回路の構成が複雑であるとともに、電
源部での損失が大きく、装置全体としての消費電力が大
きくなるという問題があった。また電源部において電圧
変換回路を必要とするため、小型化が困難であるという
問題があった。
においては、電源回路の構成が複雑であるとともに、電
源部での損失が大きく、装置全体としての消費電力が大
きくなるという問題があった。また電源部において電圧
変換回路を必要とするため、小型化が困難であるという
問題があった。
【００１２】本発明は、このような従来技術の課題を解
決しようとするものであって、移動通信端末等において
使用するために、小型化が容易であるとともに、低消費
電力化が可能な、高周波モジュールを提供することを目
的としている。
決しようとするものであって、移動通信端末等において
使用するために、小型化が容易であるとともに、低消費
電力化が可能な、高周波モジュールを提供することを目
的としている。
【００１３】
(1) 図１は、本発明の原理的構成を示したものである。
本発明の高周波モジュールは、第１のトランジスタＴｒ
1 のソースと第２のトランジスタＴｒ2 のドレインとを
第１の減結合回路２を介して直列に接続して、第１のト
ランジスタＴｒ 1 のドレインにドレイン電源Ｖddを供給
するとともに、第１のトランジスタＴｒ 1 と第２のトラ
ンジスタＴｒ2 のゲートを第２の減結合回路３を介して
並列に接続してゲート電源を供給し、第１のトランジス
タＴｒ1 のゲートに第１の信号入力を与えてそのドレイ
ンから第１の信号出力を得、第２のトランジスタＴｒ2
のゲートに第２の信号入力を与えてそのドレインから第
２の信号出力を得るものである。
本発明の高周波モジュールは、第１のトランジスタＴｒ
1 のソースと第２のトランジスタＴｒ2 のドレインとを
第１の減結合回路２を介して直列に接続して、第１のト
ランジスタＴｒ 1 のドレインにドレイン電源Ｖddを供給
するとともに、第１のトランジスタＴｒ 1 と第２のトラ
ンジスタＴｒ2 のゲートを第２の減結合回路３を介して
並列に接続してゲート電源を供給し、第１のトランジス
タＴｒ1 のゲートに第１の信号入力を与えてそのドレイ
ンから第１の信号出力を得、第２のトランジスタＴｒ2
のゲートに第２の信号入力を与えてそのドレインから第
２の信号出力を得るものである。
【００１４】(2) (1) の場合に、第２のトランジスタＴ
ｒ2 のゲートに高周波入力を与えてそのドレイン出力を
第１のトランジスタＴｒ1 のゲートに結合するととも
に、第１のトランジスタＴｒ1 のゲートに局発信号入力
を与えてそのドレインから中間周波出力を得る。
ｒ2 のゲートに高周波入力を与えてそのドレイン出力を
第１のトランジスタＴｒ1 のゲートに結合するととも
に、第１のトランジスタＴｒ1 のゲートに局発信号入力
を与えてそのドレインから中間周波出力を得る。
【００１５】(3) (1) の場合に、第２のトランジスタＴ
ｒ2 のゲートに高周波入力を与えてそのドレイン出力を
第１のトランジスタＴｒ1 のドレインに結合するととも
に、第１のトランジスタＴｒ1 のゲートに局発信号入力
を与えてそのドレインから中間周波出力を得る。
ｒ2 のゲートに高周波入力を与えてそのドレイン出力を
第１のトランジスタＴｒ1 のドレインに結合するととも
に、第１のトランジスタＴｒ1 のゲートに局発信号入力
を与えてそのドレインから中間周波出力を得る。
【００１６】(4) (1) の場合に、第２のトランジスタＴ
ｒ2 のゲートに高周波入力を与えてそのドレイン出力を
第１のトランジスタＴｒ1 のソースに結合するととも
に、第１のトランジスタＴｒ1 のゲートに局発信号入力
を与えてそのドレインから中間周波出力を得る。
ｒ2 のゲートに高周波入力を与えてそのドレイン出力を
第１のトランジスタＴｒ1 のソースに結合するととも
に、第１のトランジスタＴｒ1 のゲートに局発信号入力
を与えてそのドレインから中間周波出力を得る。
【００１７】(5) (1) の場合に、第１のトランジスタＴ
ｒ1 と第２のトランジスタＴｒ2 のゲートにそれぞれ整
合回路を経てそれぞれ第１の信号（ｆ1 ）入力と第２の
信号（ｆ2 ）入力を与え、第１のトランジスタＴｒ1 と
第２のトランジスタＴｒ2 のドレインからそれぞれ整合
回路を経てそれぞれ第１の信号（ｆ1 ）出力と第２の信
号（ｆ2 ）出力を得る。
ｒ1 と第２のトランジスタＴｒ2 のゲートにそれぞれ整
合回路を経てそれぞれ第１の信号（ｆ1 ）入力と第２の
信号（ｆ2 ）入力を与え、第１のトランジスタＴｒ1 と
第２のトランジスタＴｒ2 のドレインからそれぞれ整合
回路を経てそれぞれ第１の信号（ｆ1 ）出力と第２の信
号（ｆ2 ）出力を得る。
【００１８】(6) (1) の場合に、第１のトランジスタＴ
ｒ1 と第２のトランジスタＴｒ2 のゲートにそれぞれ整
合回路を経てそれぞれ第１の信号（ｆ1 ）入力と第２の
信号（ｆ2 ）入力を与えるとともにそれぞれ第１の局発
信号（ｆl1）入力と第２の局発信号（ｆl2）入力を与
え、第１のトランジスタＴｒ1 と第２のトランジスタＴ
ｒ2 のドレインからそれぞれ整合回路を経てそれぞれ第
１の中間周波（ｆi1）出力と第２の中間周波（ｆi2）出
力を得る。
ｒ1 と第２のトランジスタＴｒ2 のゲートにそれぞれ整
合回路を経てそれぞれ第１の信号（ｆ1 ）入力と第２の
信号（ｆ2 ）入力を与えるとともにそれぞれ第１の局発
信号（ｆl1）入力と第２の局発信号（ｆl2）入力を与
え、第１のトランジスタＴｒ1 と第２のトランジスタＴ
ｒ2 のドレインからそれぞれ整合回路を経てそれぞれ第
１の中間周波（ｆi1）出力と第２の中間周波（ｆi2）出
力を得る。
【００１９】(7) (1) の場合に、第２のトランジスタＴ
ｒ2 のゲートに局発信号入力を与えてそのドレイン出力
を第１のトランジスタＴｒ1 のゲートに結合するととも
に、第１のトランジスタＴｒ1 のゲートに高周波入力を
与えてそのドレインから中間周波出力を得る。
ｒ2 のゲートに局発信号入力を与えてそのドレイン出力
を第１のトランジスタＴｒ1 のゲートに結合するととも
に、第１のトランジスタＴｒ1 のゲートに高周波入力を
与えてそのドレインから中間周波出力を得る。
【００２０】(8) (1) の場合に、第２のトランジスタＴ
ｒ2 のゲートに高周波入力と局発信号入力とを与えてそ
のドレインに得られた中間周波信号を第１のトランジス
タＴｒ1 のゲートに入力して、第１のトランジスタＴｒ
1 ドレインから中間周波出力を得る。
ｒ2 のゲートに高周波入力と局発信号入力とを与えてそ
のドレインに得られた中間周波信号を第１のトランジス
タＴｒ1 のゲートに入力して、第１のトランジスタＴｒ
1 ドレインから中間周波出力を得る。
【００２１】
【作用】図１に示された原理的構成においては、２系統
の低雑音増幅器を構成した場合を例示している。トラン
ジスタＴｒ1 のドレインを減結合回路１を経てドレイン
電源Ｖddに接続するとともに、トランジスタＴｒ1 のソ
ースとトランジスタＴｒ 2 のドレイン間を、減結合回路
２を介して接続し、トランジスタＴｒ2 のソースを接地
することによって、トランジスタＴｒ1,Ｔｒ2 は、直流
的に直列に接続されるとともに、相互に高周波的に無関
係にされている。またトランジスタＴｒ1,Ｔｒ2 は、電
圧降下用抵抗Ｒg を経てゲート電源Ｖggに接続するとと
もに、それぞれのゲート間を、減結合回路３を介して接
続することによって、直流的に並列に接続されるととも
に、相互に高周波的に無関係にされている。
の低雑音増幅器を構成した場合を例示している。トラン
ジスタＴｒ1 のドレインを減結合回路１を経てドレイン
電源Ｖddに接続するとともに、トランジスタＴｒ1 のソ
ースとトランジスタＴｒ 2 のドレイン間を、減結合回路
２を介して接続し、トランジスタＴｒ2 のソースを接地
することによって、トランジスタＴｒ1,Ｔｒ2 は、直流
的に直列に接続されるとともに、相互に高周波的に無関
係にされている。またトランジスタＴｒ1,Ｔｒ2 は、電
圧降下用抵抗Ｒg を経てゲート電源Ｖggに接続するとと
もに、それぞれのゲート間を、減結合回路３を介して接
続することによって、直流的に並列に接続されるととも
に、相互に高周波的に無関係にされている。
【００２２】トランジスタＴｒ1 は、ゲートに高周波入
力Ｐin１を与えられることによって、これを増幅して、
高周波出力Ｐout １を発生する。また、トランジスタＴ
ｒ2はゲートに高周波入力Ｐin２を与えられることによ
って、これを増幅して、高周波出力Ｐout ２を発生す
る。トランジスタＴｒ1,Ｔｒ2 は、高周波的には、互い
に独立に動作することができる。
力Ｐin１を与えられることによって、これを増幅して、
高周波出力Ｐout １を発生する。また、トランジスタＴ
ｒ2はゲートに高周波入力Ｐin２を与えられることによ
って、これを増幅して、高周波出力Ｐout ２を発生す
る。トランジスタＴｒ1,Ｔｒ2 は、高周波的には、互い
に独立に動作することができる。
【００２３】図１に示された回路においては、トランジ
スタＴｒ1,Ｔｒ2 は、直流的にドレイン電源Ｖddに対し
て直列に接続されているので、ドレイン電源Ｖddとし
て、図１０に示された場合より高い電圧を使用すること
ができる。またトランジスタＴｒ1,Ｔｒ2 は、直流的に
ゲートバイアスを並列に供給されているので、ゲート電
源Ｖggの回路を共通に使用することができる。従って、
図１に示された回路では、電源回路の構成を簡単化でき
るとともに、電圧降下用の回路が不要になるので、回路
を小型化することが可能となる。
スタＴｒ1,Ｔｒ2 は、直流的にドレイン電源Ｖddに対し
て直列に接続されているので、ドレイン電源Ｖddとし
て、図１０に示された場合より高い電圧を使用すること
ができる。またトランジスタＴｒ1,Ｔｒ2 は、直流的に
ゲートバイアスを並列に供給されているので、ゲート電
源Ｖggの回路を共通に使用することができる。従って、
図１に示された回路では、電源回路の構成を簡単化でき
るとともに、電圧降下用の回路が不要になるので、回路
を小型化することが可能となる。
【００２４】
【実施例】図２は、本発明の実施例（１）を示したもの
であって、ＦＥＴからなる２系統の低雑音増幅器を示
し、ＦＥＴ1,ＦＥＴ2 はそれぞれ高周波入力Ｐin１，Ｐ
in２を増幅して、高周波出力Ｐout １，Ｐout ２を発生
するＦＥＴである。ＦＥＴ1,ＦＥＴ2 は、ドレイン電源
Ｖddと接地間に縦列に接続されるとともに、ＦＥＴ1の
ソースとＦＥＴ2 のドレイン間に、インダクタＬ1,コン
デンサＣ1 からなる減結合回路を接続され、ドレイン電
源Ｖddに対して、インダクタＬd,コンデンサＣ d からな
る減結合回路を介して接続されている。Ｃsdは、ドレイ
ン電源Ｖddの出力側コンデンサである。
であって、ＦＥＴからなる２系統の低雑音増幅器を示
し、ＦＥＴ1,ＦＥＴ2 はそれぞれ高周波入力Ｐin１，Ｐ
in２を増幅して、高周波出力Ｐout １，Ｐout ２を発生
するＦＥＴである。ＦＥＴ1,ＦＥＴ2 は、ドレイン電源
Ｖddと接地間に縦列に接続されるとともに、ＦＥＴ1の
ソースとＦＥＴ2 のドレイン間に、インダクタＬ1,コン
デンサＣ1 からなる減結合回路を接続され、ドレイン電
源Ｖddに対して、インダクタＬd,コンデンサＣ d からな
る減結合回路を介して接続されている。Ｃsdは、ドレイ
ン電源Ｖddの出力側コンデンサである。
【００２５】また、ＦＥＴ1,ＦＥＴ2 のゲートは、イン
ダクタＬg1, Ｌg2 およびコンデンサＣg からなる減結
合回路を介して相互に接続されるとともに、電圧降下用
抵抗Ｒg を経てゲート電源Ｖggに接続されている。Ｃsg
は、ゲート電源Ｖggの出力側コンデンサである。
ダクタＬg1, Ｌg2 およびコンデンサＣg からなる減結
合回路を介して相互に接続されるとともに、電圧降下用
抵抗Ｒg を経てゲート電源Ｖggに接続されている。Ｃsg
は、ゲート電源Ｖggの出力側コンデンサである。
【００２６】図２に示すように、ＦＥＴ1,ＦＥＴ2 は、
ゲート間にはインダクタＬg1, Ｌg2およびコンデンサＣ
g からなる減結合回路を有し、ＦＥＴ1 のソースとＦＥ
Ｔ2のドレイン間には、インダクタＬ1,コンデンサＣ1
からなる減結合回路を有することによって、高周波的に
は、互いに独立に動作することができる。減結合回路の
例として、例えばコンデンサＣ1 には、受信周波数に対
して短絡となるものを使用し、インダクタＬ1 には、受
信周波数に対してλg ／４（λg ：受信波長）となるも
のを用いる。
ゲート間にはインダクタＬg1, Ｌg2およびコンデンサＣ
g からなる減結合回路を有し、ＦＥＴ1 のソースとＦＥ
Ｔ2のドレイン間には、インダクタＬ1,コンデンサＣ1
からなる減結合回路を有することによって、高周波的に
は、互いに独立に動作することができる。減結合回路の
例として、例えばコンデンサＣ1 には、受信周波数に対
して短絡となるものを使用し、インダクタＬ1 には、受
信周波数に対してλg ／４（λg ：受信波長）となるも
のを用いる。
【００２７】ＦＥＴ1,ＦＥＴ2 は、ドレイン電源Ｖddに
対して直流的に直列に接続されているので、ドレイン電
源Ｖddとして、図１０に示された場合より高い電圧を使
用することができる。またＦＥＴ1,ＦＥＴ2 は、直流的
にゲートバイアスを並列に供給されているので、ゲート
電源Ｖggの回路を共通にすることができる。従って、図
２に示された低雑音増幅器では、電源回路の構成を簡単
化できるとともに、電圧降下用の回路が不要になるの
で、回路を小型化することが可能となる。
対して直流的に直列に接続されているので、ドレイン電
源Ｖddとして、図１０に示された場合より高い電圧を使
用することができる。またＦＥＴ1,ＦＥＴ2 は、直流的
にゲートバイアスを並列に供給されているので、ゲート
電源Ｖggの回路を共通にすることができる。従って、図
２に示された低雑音増幅器では、電源回路の構成を簡単
化できるとともに、電圧降下用の回路が不要になるの
で、回路を小型化することが可能となる。
【００２８】図３は、本発明の実施例（２）を示したも
のであって、ＦＥＴからなる低雑音増幅器およびミキサ
を示している。ＦＥＴ1,ＦＥＴ2 は、ドレイン電源Ｖdd
およびゲート電源Ｖggに対しては、図２に示された実施
例の場合と同様に接続されているが、ＦＥＴ2 のゲート
に高周波（ＲＦ）入力を与えられ、ＦＥＴ1 のゲートに
局発信号入力を与えられているとともに、ＦＥＴ2 のド
レインとＦＥＴ1 のゲートとを、結合コンデンサＣc を
介して接続されている点が異なっている。
のであって、ＦＥＴからなる低雑音増幅器およびミキサ
を示している。ＦＥＴ1,ＦＥＴ2 は、ドレイン電源Ｖdd
およびゲート電源Ｖggに対しては、図２に示された実施
例の場合と同様に接続されているが、ＦＥＴ2 のゲート
に高周波（ＲＦ）入力を与えられ、ＦＥＴ1 のゲートに
局発信号入力を与えられているとともに、ＦＥＴ2 のド
レインとＦＥＴ1 のゲートとを、結合コンデンサＣc を
介して接続されている点が異なっている。
【００２９】ＦＥＴ2 は低雑音増幅器を構成し、高周波
（ＲＦ）入力を増幅して、結合コンデンサＣc を経て、
ＦＥＴ1 のゲートに供給する。ＦＥＴ1 はミキサを構成
し、局発信号入力と結合コンデンサＣc を経て入力され
たＲＦ入力とを混合して、中間周波（ＩＦ）出力を発生
する。
（ＲＦ）入力を増幅して、結合コンデンサＣc を経て、
ＦＥＴ1 のゲートに供給する。ＦＥＴ1 はミキサを構成
し、局発信号入力と結合コンデンサＣc を経て入力され
たＲＦ入力とを混合して、中間周波（ＩＦ）出力を発生
する。
【００３０】図３に示された回路においても、実施例
（１）の場合と同様に、電源回路の構成を簡単化できる
とともに、電圧降下用の回路が不要になるので、回路を
小型化することができる。
（１）の場合と同様に、電源回路の構成を簡単化できる
とともに、電圧降下用の回路が不要になるので、回路を
小型化することができる。
【００３１】図４は、本発明の実施例（３）を示したも
のであって、ＦＥＴからなる低雑音増幅器およびミキサ
の他の例を示している。図３に示された実施例と比較し
て、ＦＥＴ1,ＦＥＴ2 の、ドレイン電源Ｖddおよびゲー
ト電源Ｖggに対する接続方法および、ＦＥＴ2 のゲート
に高周波（ＲＦ）入力を接続され、ＦＥＴ1 のゲートに
局発信号入力を接続される点は同じであるが、ＦＥＴ2
のドレインとＦＥＴ1のドレインとを、結合コンデンサ
Ｃc を介して接続されている点が異なっている。
のであって、ＦＥＴからなる低雑音増幅器およびミキサ
の他の例を示している。図３に示された実施例と比較し
て、ＦＥＴ1,ＦＥＴ2 の、ドレイン電源Ｖddおよびゲー
ト電源Ｖggに対する接続方法および、ＦＥＴ2 のゲート
に高周波（ＲＦ）入力を接続され、ＦＥＴ1 のゲートに
局発信号入力を接続される点は同じであるが、ＦＥＴ2
のドレインとＦＥＴ1のドレインとを、結合コンデンサ
Ｃc を介して接続されている点が異なっている。
【００３２】ＦＥＴ2 は低雑音増幅器を構成し、高周波
（ＲＦ）入力を増幅して、結合コンデンサＣc を経て、
ＦＥＴ1 のドレインに供給する。ＦＥＴ1 はミキサを構
成し、局発信号入力と結合コンデンサＣc を経て入力さ
れたＲＦ入力とを混合して、中間周波（ＩＦ）出力を発
生する。
（ＲＦ）入力を増幅して、結合コンデンサＣc を経て、
ＦＥＴ1 のドレインに供給する。ＦＥＴ1 はミキサを構
成し、局発信号入力と結合コンデンサＣc を経て入力さ
れたＲＦ入力とを混合して、中間周波（ＩＦ）出力を発
生する。
【００３３】図５は、本発明の実施例（４）を示したも
のであって、ＦＥＴからなる低雑音増幅器およびミキサ
の他の例を示している。図３に示された実施例と比較し
て、ＦＥＴ1,ＦＥＴ2 の、ドレイン電源Ｖddおよびゲー
ト電源Ｖggに対する接続方法および、ＦＥＴ2 のゲート
に高周波（ＲＦ）入力を与えられ、ＦＥＴ1 のゲートに
局発信号入力を与えられる点は同じであるが、ＦＥＴ2
のドレインとＦＥＴ1のソースとを、結合コンデンサＣ
c を介して接続されている点が異なっている。なお、こ
の実施例の場合は、減結合回路を構成するコンデンサＣ
1 が、ＲＦ信号に対して高いインピーダンスを持つよう
に配慮する必要がある。
のであって、ＦＥＴからなる低雑音増幅器およびミキサ
の他の例を示している。図３に示された実施例と比較し
て、ＦＥＴ1,ＦＥＴ2 の、ドレイン電源Ｖddおよびゲー
ト電源Ｖggに対する接続方法および、ＦＥＴ2 のゲート
に高周波（ＲＦ）入力を与えられ、ＦＥＴ1 のゲートに
局発信号入力を与えられる点は同じであるが、ＦＥＴ2
のドレインとＦＥＴ1のソースとを、結合コンデンサＣ
c を介して接続されている点が異なっている。なお、こ
の実施例の場合は、減結合回路を構成するコンデンサＣ
1 が、ＲＦ信号に対して高いインピーダンスを持つよう
に配慮する必要がある。
【００３４】ＦＥＴ2 は低雑音増幅器を構成し、高周波
（ＲＦ）入力を増幅して、結合コンデンサＣc を経て、
ＦＥＴ1 のソースに供給する。ＦＥＴ1 はミキサを構成
し、局発信号入力と結合コンデンサＣc を経て入力され
たＲＦ入力とを混合して、中間周波（ＩＦ）出力を発生
する。
（ＲＦ）入力を増幅して、結合コンデンサＣc を経て、
ＦＥＴ1 のソースに供給する。ＦＥＴ1 はミキサを構成
し、局発信号入力と結合コンデンサＣc を経て入力され
たＲＦ入力とを混合して、中間周波（ＩＦ）出力を発生
する。
【００３５】図６は、本発明の実施例（５）を示したも
のであって、２種類の周波数で動作可能な低雑音増幅器
の例を示し、電源回路の構成は省略して示されている
が、図２に示された実施例の場合と同様なものとする。
のであって、２種類の周波数で動作可能な低雑音増幅器
の例を示し、電源回路の構成は省略して示されている
が、図２に示された実施例の場合と同様なものとする。
【００３６】１１は第１の整合回路であって、周波数ｆ
1 からなる高周波入力Ｐin１を、ＦＥＴ1 のゲートに対
して整合をとって入力する。１２は第２の整合回路であ
って、周波数ｆ2 からなる高周波入力Ｐin２を、ＦＥＴ
2 のゲートに対して整合をとって入力する。１３は第３
の整合回路であって、ＦＥＴ1 のドレインに対して整合
をとって、周波数ｆ1 からなる高周波出力Ｐout １を発
生する。１４は第４の整合回路であって、ＦＥＴ2 のド
レインに対して整合をとって、周波数ｆ2 からなる高周
波出力Ｐout ２を発生する。
1 からなる高周波入力Ｐin１を、ＦＥＴ1 のゲートに対
して整合をとって入力する。１２は第２の整合回路であ
って、周波数ｆ2 からなる高周波入力Ｐin２を、ＦＥＴ
2 のゲートに対して整合をとって入力する。１３は第３
の整合回路であって、ＦＥＴ1 のドレインに対して整合
をとって、周波数ｆ1 からなる高周波出力Ｐout １を発
生する。１４は第４の整合回路であって、ＦＥＴ2 のド
レインに対して整合をとって、周波数ｆ2 からなる高周
波出力Ｐout ２を発生する。
【００３７】図６に示された回路によれば、ＦＥＴ1,Ｆ
ＥＴ2 は、それぞれ異なる周波数ｆ 1,ｆ2 の信号を増幅
することができる。この際、整合回路１１，１３および
整合回路１２，１４は、それぞれ周波数ｆ1,ｆ2 に対し
て整合を行うので、それぞれの周波数ｆ1,ｆ2 に対し
て、雑音指数, 利得の最適化を行うことができる。かつ
この際、ドレイン電源Ｖddおよびゲート電源Ｖggを共通
にすることによって、電源回路の構成を簡単化できると
ともに、電圧降下用の回路が不要になるので、回路を小
型化することが可能となる。
ＥＴ2 は、それぞれ異なる周波数ｆ 1,ｆ2 の信号を増幅
することができる。この際、整合回路１１，１３および
整合回路１２，１４は、それぞれ周波数ｆ1,ｆ2 に対し
て整合を行うので、それぞれの周波数ｆ1,ｆ2 に対し
て、雑音指数, 利得の最適化を行うことができる。かつ
この際、ドレイン電源Ｖddおよびゲート電源Ｖggを共通
にすることによって、電源回路の構成を簡単化できると
ともに、電圧降下用の回路が不要になるので、回路を小
型化することが可能となる。
【００３８】図７は、本発明の実施例（６）を示したも
のであって、２種類の周波数で動作可能な周波数変換器
の例を示し、電源回路の構成は省略して示されている
が、図３に示された実施例の場合と同様なものとする。
のであって、２種類の周波数で動作可能な周波数変換器
の例を示し、電源回路の構成は省略して示されている
が、図３に示された実施例の場合と同様なものとする。
【００３９】１１は第１の整合回路であって、周波数ｆ
1 からなる高周波入力Ｐin１を、ＦＥＴ1 のゲートに対
して整合をとって入力する。１２は第２の整合回路であ
って、周波数ｆ2 からなる高周波入力Ｐin２を、ＦＥＴ
2 のゲートに対して整合をとって入力する。
1 からなる高周波入力Ｐin１を、ＦＥＴ1 のゲートに対
して整合をとって入力する。１２は第２の整合回路であ
って、周波数ｆ2 からなる高周波入力Ｐin２を、ＦＥＴ
2 のゲートに対して整合をとって入力する。
【００４０】ＦＥＴ1 はミキサとして動作して、高周波
入力Ｐin１を局発信号ｆl1によって周波数変換して、周
波数ｆi1からなるＩＦ信号を出力する。ＦＥＴ2 はミキ
サとして動作して、高周波入力Ｐin２を局発信号ｆl2に
よって周波数変換して、周波数ｆi2からなるＩＦ信号を
出力する。
入力Ｐin１を局発信号ｆl1によって周波数変換して、周
波数ｆi1からなるＩＦ信号を出力する。ＦＥＴ2 はミキ
サとして動作して、高周波入力Ｐin２を局発信号ｆl2に
よって周波数変換して、周波数ｆi2からなるＩＦ信号を
出力する。
【００４１】１３は第３の整合回路であって、ＦＥＴ1
のドレインに対して整合をとって、周波数ｆi1からなる
ＩＦ出力Ｐout １を発生する。１４は第４の整合回路で
あって、ＦＥＴ2 のドレインに対して整合をとって、周
波数ｆi2からなるＩＦ出力Ｐ out ２を発生する。
のドレインに対して整合をとって、周波数ｆi1からなる
ＩＦ出力Ｐout １を発生する。１４は第４の整合回路で
あって、ＦＥＴ2 のドレインに対して整合をとって、周
波数ｆi2からなるＩＦ出力Ｐ out ２を発生する。
【００４２】図７に示された回路によれば、ＦＥＴ1,Ｆ
ＥＴ2 は、それぞれ異なる周波数ｆ 1,ｆ2 の信号を周波
数変換して、それぞれ周波数ｆi1，ｆi2からなるＩＦ出
力を発生することができる。この際、整合回路１１，１
２はそれぞれ周波数ｆ1,ｆ2に対して整合をとり、整合
回路１３，１４は、それぞれ周波数ｆi1, ｆi2に対して
整合をとるので、それぞれの系統において、雑音指数,
利得の最適化を行うことができる。かつ、この際、ドレ
イン電源Ｖddおよびゲート電源Ｖggを共通にすることに
よって、電源回路の構成を簡単化できるとともに、電圧
降下用の回路が不要になるので、回路を小型化すること
が可能となる。
ＥＴ2 は、それぞれ異なる周波数ｆ 1,ｆ2 の信号を周波
数変換して、それぞれ周波数ｆi1，ｆi2からなるＩＦ出
力を発生することができる。この際、整合回路１１，１
２はそれぞれ周波数ｆ1,ｆ2に対して整合をとり、整合
回路１３，１４は、それぞれ周波数ｆi1, ｆi2に対して
整合をとるので、それぞれの系統において、雑音指数,
利得の最適化を行うことができる。かつ、この際、ドレ
イン電源Ｖddおよびゲート電源Ｖggを共通にすることに
よって、電源回路の構成を簡単化できるとともに、電圧
降下用の回路が不要になるので、回路を小型化すること
が可能となる。
【００４３】図８は、本発明の実施例（７）を示したも
のであって、ＦＥＴからなる局発信号増幅器およびミキ
サを示している。ＦＥＴ1,ＦＥＴ2 は、ドレイン電源Ｖ
ddおよびゲート電源Ｖggに対しては、図２に示された実
施例の場合と同様に接続されているが、ＦＥＴ1 のゲー
トに高周波（ＲＦ）入力を接続され、ＦＥＴ2 のゲート
に局発信号入力を接続されるとともに、ＦＥＴ2 のドレ
インとＦＥＴ1 のゲートとを、結合コンデンサＣc およ
び帯域通過フィルタＦｉｌc を介して接続されている点
が異なっている。帯域通過フィルタＦｉｌc は、局発周
波数の信号を選択的に通過させる。
のであって、ＦＥＴからなる局発信号増幅器およびミキ
サを示している。ＦＥＴ1,ＦＥＴ2 は、ドレイン電源Ｖ
ddおよびゲート電源Ｖggに対しては、図２に示された実
施例の場合と同様に接続されているが、ＦＥＴ1 のゲー
トに高周波（ＲＦ）入力を接続され、ＦＥＴ2 のゲート
に局発信号入力を接続されるとともに、ＦＥＴ2 のドレ
インとＦＥＴ1 のゲートとを、結合コンデンサＣc およ
び帯域通過フィルタＦｉｌc を介して接続されている点
が異なっている。帯域通過フィルタＦｉｌc は、局発周
波数の信号を選択的に通過させる。
【００４４】ＦＥＴ2 は局発信号増幅器を構成し、局発
信号入力を増幅して、結合コンデンサＣc および帯域通
過フィルタＦｉｌc を経て、ＦＥＴ1 のゲートに供給す
る。ＦＥＴ1 はミキサを構成し、ＲＦ入力と結合コンデ
ンサＣc および帯域通過フィルタＦｉｌc を経て入力さ
れた局発信号入力とを混合して、ＩＦ出力を発生する。
信号入力を増幅して、結合コンデンサＣc および帯域通
過フィルタＦｉｌc を経て、ＦＥＴ1 のゲートに供給す
る。ＦＥＴ1 はミキサを構成し、ＲＦ入力と結合コンデ
ンサＣc および帯域通過フィルタＦｉｌc を経て入力さ
れた局発信号入力とを混合して、ＩＦ出力を発生する。
【００４５】図８に示された回路においても、他の実施
例の場合と同様に、電源回路の構成を簡単化できるとと
もに、電圧降下用の回路が不要になるので、回路を小型
化することができる。
例の場合と同様に、電源回路の構成を簡単化できるとと
もに、電圧降下用の回路が不要になるので、回路を小型
化することができる。
【００４６】図９は、本発明の実施例（８）を示したも
のであって、ＦＥＴからなるミキサおよびＩＦ信号増幅
器を示している。ＦＥＴ1,ＦＥＴ2 は、ドレイン電源Ｖ
ddおよびゲート電源Ｖggに対しては、図２に示された実
施例の場合と同様に接続されているが、ＦＥＴ2 のゲー
トに高周波（ＲＦ）入力および局発信号入力を接続さ
れ、ＦＥＴ2 のドレインを、結合コンデンサＣc および
帯域通過フィルタＦｉｌ c を介してＦＥＴ1 のゲートに
接続されている点が異なっている。帯域通過フィルタＦ
ｉｌc は、ＩＦ周波数の信号を選択的に通過させる。
のであって、ＦＥＴからなるミキサおよびＩＦ信号増幅
器を示している。ＦＥＴ1,ＦＥＴ2 は、ドレイン電源Ｖ
ddおよびゲート電源Ｖggに対しては、図２に示された実
施例の場合と同様に接続されているが、ＦＥＴ2 のゲー
トに高周波（ＲＦ）入力および局発信号入力を接続さ
れ、ＦＥＴ2 のドレインを、結合コンデンサＣc および
帯域通過フィルタＦｉｌ c を介してＦＥＴ1 のゲートに
接続されている点が異なっている。帯域通過フィルタＦ
ｉｌc は、ＩＦ周波数の信号を選択的に通過させる。
【００４７】ＦＥＴ2 はミキサを構成し、ＲＦ入力と局
発信号入力とを混合して、ＩＦ周波数の信号を発生し、
結合コンデンサＣc および帯域通過フィルタＦｉｌc を
経て、ＦＥＴ1 のゲートに供給する。ＦＥＴ1 はＩＦ信
号増幅器を構成し、結合コンデンサＣc および帯域通過
フィルタＦｉｌc を経て入力されたＩＦ信号を増幅し
て、ＩＦ出力を発生する。
発信号入力とを混合して、ＩＦ周波数の信号を発生し、
結合コンデンサＣc および帯域通過フィルタＦｉｌc を
経て、ＦＥＴ1 のゲートに供給する。ＦＥＴ1 はＩＦ信
号増幅器を構成し、結合コンデンサＣc および帯域通過
フィルタＦｉｌc を経て入力されたＩＦ信号を増幅し
て、ＩＦ出力を発生する。
【００４８】図９に示された回路においても、他の実施
例の場合と同様に、電源回路の構成を簡単化できるとと
もに、電圧降下用の回路が不要になるので、回路を小型
化することができる。
例の場合と同様に、電源回路の構成を簡単化できるとと
もに、電圧降下用の回路が不要になるので、回路を小型
化することができる。
【００４９】
【発明の効果】以上説明したように本発明によれば、移
動通信端末等において使用する高周波モジュールにおい
て、バイアス回路を共通にすることによって、電源回路
の構成を簡単化できるとともに、電圧降下用の回路が不
要になるので、回路規模を縮小し回路を小型化すること
が可能となる。
動通信端末等において使用する高周波モジュールにおい
て、バイアス回路を共通にすることによって、電源回路
の構成を簡単化できるとともに、電圧降下用の回路が不
要になるので、回路規模を縮小し回路を小型化すること
が可能となる。
【００５０】本発明の高周波モジュールは、２種類の信
号に対してそれぞれ低雑音増幅を行ったり、また、低雑
音増幅と周波数変換、局発信号増幅と周波数変換、周波
数変換と中間周波増幅等、多目的に使用することが可能
である。
号に対してそれぞれ低雑音増幅を行ったり、また、低雑
音増幅と周波数変換、局発信号増幅と周波数変換、周波
数変換と中間周波増幅等、多目的に使用することが可能
である。
【図１】本発明の原理的構成を示す図である。
【図２】本発明の実施例（１）を示す図である。
【図３】本発明の実施例（２）を示す図である。
【図４】本発明の実施例（３）を示す図である。
【図５】本発明の実施例（４）を示す図である。
【図６】本発明の実施例（５）を示す図である。
【図７】本発明の実施例（６）を示す図である。
【図８】本発明の実施例（７）を示す図である。
【図９】本発明の実施例（８）を示す図である。
【図１０】従来の受信回路の構成例を示す図であって、
(a) は全体構成を示し、(b) は低雑音増幅器回路の構成
を示す。
(a) は全体構成を示し、(b) は低雑音増幅器回路の構成
を示す。
Ｔｒ1 トランジスタ Ｔｒ2 トランジスタ ２ 減結合回路 ３ 減結合回路 Ｖdd ドレイン電源 Ｖgg ゲート電源
フロントページの続き (72)発明者 蝶野 岳陽 北海道札幌市中央区北一条西２丁目１番地 富士通北海道ディジタル・テクノロジ株 式会社内 (72)発明者 中田 陽司 北海道札幌市中央区北一条西２丁目１番地 富士通北海道ディジタル・テクノロジ株 式会社内 (72)発明者 高橋 健二 北海道札幌市中央区北一条西２丁目１番地 富士通北海道ディジタル・テクノロジ株 式会社内
Claims (8)
- 【請求項１】 第１のトランジスタのソースと第２のト
ランジスタのドレインとを第１の減結合回路を介して直
列に接続して該第１のトランジスタのドレインにドレイ
ン電源を供給するとともに、該第１のトランジスタと第
２のトランジスタのゲートを第２の減結合回路を介して
並列に接続してゲート電源を供給し、該第１のトランジ
スタのゲートに第１の信号入力を与えてそのドレインか
ら第１の信号出力を得、第２のトランジスタのゲートに
第２の信号入力を与えてそのドレインから第２の信号出
力を得ることを特徴とする高周波モジュール。 - 【請求項２】 請求項１に記載の高周波モジュールにお
いて、前記第２のトランジスタのゲートに高周波入力を
与えてそのドレイン出力を第１のトランジスタのゲート
に結合するとともに、該第１のトランジスタのゲートに
局発信号入力を与えてそのドレインから中間周波出力を
得ることを特徴とする高周波モジュール。 - 【請求項３】 請求項１に記載の高周波モジュールにお
いて、前記第２のトランジスタのゲートに高周波入力を
与えてそのドレイン出力を第１のトランジスタのドレイ
ンに結合するとともに、該第１のトランジスタのゲート
に局発信号入力を与えてそのドレインから中間周波出力
を得ることを特徴とする高周波モジュール。 - 【請求項４】 請求項１に記載の高周波モジュールにお
いて、前記第２のトランジスタのゲートに高周波入力を
与えてそのドレイン出力を第１のトランジスタのソース
に結合するとともに、該第１のトランジスタのゲートに
局発信号入力を与えてそのドレインから中間周波出力を
得ることを特徴とする高周波モジュール。 - 【請求項５】 請求項１に記載の高周波モジュールにお
いて、前記第１のトランジスタと第２のトランジスタの
ゲートにそれぞれ整合回路を経てそれぞれ第１の信号入
力と第２の信号入力を与え、該第１のトランジスタと第
２のトランジスタのドレインからそれぞれ整合回路を経
てそれぞれ第１の信号出力と第２の信号出力を得ること
を特徴とする高周波モジュール。 - 【請求項６】 請求項１に記載の高周波モジュールにお
いて、前記第１のトランジスタと第２のトランジスタの
ゲートにそれぞれ整合回路を経てそれぞれ第１の信号入
力と第２の信号入力を与えるとともにそれぞれ第１の局
発信号入力と第２の局発信号入力を与え、該第１のトラ
ンジスタと第２のトランジスタのドレインからそれぞれ
整合回路を経てそれぞれ第１の中間周波出力と第２の中
間周波出力を得ることを特徴とする高周波モジュール。 - 【請求項７】 請求項１に記載の高周波モジュールにお
いて、前記第２のトランジスタのゲートに局発信号入力
を与えてそのドレイン出力を第１のトランジスタのゲー
トに結合するとともに、該第１のトランジスタのゲート
に高周波入力を与えてそのドレインから中間周波出力を
得ることを特徴とする高周波モジュール。 - 【請求項８】 請求項１に記載の高周波モジュールにお
いて、前記第２のトランジスタのゲートに高周波入力と
局発信号入力とを与えてそのドレインに得られた中間周
波信号を第１のトランジスタのゲートに入力して、該第
１のトランジスタのドレインから中間周波出力を得るこ
とを特徴とする高周波モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6231049A JPH0897641A (ja) | 1994-09-27 | 1994-09-27 | 高周波モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6231049A JPH0897641A (ja) | 1994-09-27 | 1994-09-27 | 高周波モジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0897641A true JPH0897641A (ja) | 1996-04-12 |
Family
ID=16917489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6231049A Withdrawn JPH0897641A (ja) | 1994-09-27 | 1994-09-27 | 高周波モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0897641A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001006769A1 (en) * | 1999-07-16 | 2001-01-25 | Thomson Licensing S.A. | Spurious frequencies attenuation for a dc reference voltage |
| JP2002164744A (ja) * | 2000-11-28 | 2002-06-07 | New Japan Radio Co Ltd | 周波数変換回路 |
| JP2009545915A (ja) * | 2006-08-04 | 2009-12-24 | アナログ・デバイシズ・インコーポレーテッド | 積層バッファ |
-
1994
- 1994-09-27 JP JP6231049A patent/JPH0897641A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001006769A1 (en) * | 1999-07-16 | 2001-01-25 | Thomson Licensing S.A. | Spurious frequencies attenuation for a dc reference voltage |
| JP2002164744A (ja) * | 2000-11-28 | 2002-06-07 | New Japan Radio Co Ltd | 周波数変換回路 |
| JP2009545915A (ja) * | 2006-08-04 | 2009-12-24 | アナログ・デバイシズ・インコーポレーテッド | 積層バッファ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6341216B1 (en) | Transmitter-receiver circuit for radio communication and semiconductor integrated circuit device | |
| EP0700169B1 (en) | Transmit-receive switch circuit for radiocommunication apparatus | |
| JP2801563B2 (ja) | 通信用無線機の送受信回路、半導体集積回路装置および通信用無線機 | |
| JP3444653B2 (ja) | 電力増幅器 | |
| CN101010872B (zh) | 用于对输入信号进行频率变换的无线电接收机前端及方法 | |
| CN101494441B (zh) | 宽带低噪声放大器 | |
| CN110995310B (zh) | 一种射频前端电路及其控制方法 | |
| EP0794613B1 (en) | Low noise-high linearity HEMT-HBT composite | |
| US20030001787A1 (en) | Antenna switch | |
| US7317351B2 (en) | Low noise amplifier | |
| CN106888029B (zh) | 一种省略片外滤波器的接收机 | |
| CN1419744A (zh) | 具有正交低噪声放大器的前端和高频接收机 | |
| JPH0376609B2 (ja) | ||
| JP2002141759A (ja) | 利得可変増幅器 | |
| JP3227641B2 (ja) | ミキサ回路および周波数変換方法 | |
| US8126422B2 (en) | Receiver having voltage-to-current and current-to-voltage converters | |
| JPH0897641A (ja) | 高周波モジュール | |
| JPH1056339A (ja) | 高周波増幅器 | |
| CN101212202B (zh) | 具有滤波模块来滤除低频成分以降低噪声指数的混频器 | |
| JP3853604B2 (ja) | 周波数変換回路 | |
| CN213783251U (zh) | 低噪声放大器、低噪声放大电路与电子设备 | |
| CN101842976A (zh) | 混频器结构 | |
| JP3393441B2 (ja) | 通信端末装置 | |
| US20060208792A1 (en) | Amplification system capable of reducing DC offset | |
| JP3560838B2 (ja) | レジスティブミキサ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020115 |