JP3560838B2 - レジスティブミキサ回路 - Google Patents
レジスティブミキサ回路 Download PDFInfo
- Publication number
- JP3560838B2 JP3560838B2 JP36326798A JP36326798A JP3560838B2 JP 3560838 B2 JP3560838 B2 JP 3560838B2 JP 36326798 A JP36326798 A JP 36326798A JP 36326798 A JP36326798 A JP 36326798A JP 3560838 B2 JP3560838 B2 JP 3560838B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- band
- pass filter
- effect transistor
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Superheterodyne Receivers (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、局部発振信号（ＬＯ信号）に基づいて高周波信号（ＲＦ信号）を中間周波数信号（ＩＦ信号）に周波数変換するミキサ回路に関するものである。
【０００２】
【従来の技術】
図５は例えば「Ａ ＧａＡｓ ＭＥＳＦＥＴ Ｍｉｘｅｒ ｗｉｔｈ Ｖｅｒｙ Ｌｏｗ Ｉｎｔｅｒｍｏｄｕｌａｔｉｏｎ」（ＩＥＥＥ Ｔｒａｎｓ． Ｏｎ Ｍｉｃｒｏｗａｖｅ Ｔｈｅｏｒｙ ａｎｄ Ｔｅｃｈｎｉｑｕｅｓ， Ｖｏｌ． ＭＴＴ−３５， Ｎｏ．４， Ａｐｒｉｌ １９８７， ｐｐ．４２５−４２９）に記載の従来のミキサ回路を示すブロック図である。また、図６は、図５の従来のミキサ回路に、ＩＦ信号を増幅するＩＦ増幅器を設けたものを示すブロック図である。
【０００３】
図において、１はＲＦ信号を入力されるＲＦ信号入力端子であり、２はＬＯ信号を入力されるＬＯ信号入力端子であり、３はＩＦ信号を出力するＩＦ信号出力端子であり、４はソース端子を接地された電界効果トランジスタ（以下、ＦＥＴという）である。１１はＦＥＴ４のゲート端子に接続され、ＬＯ信号入力端子２を介してＬＯ信号を入力され、所定のＬＯ信号周波数帯域の信号だけを通過させるＬＯ信号用帯域通過フィルタであり、１２は電源１３に接続されＦＥＴ４のゲート端子にバイアスを加えるゲートバイアス回路であり、２１はＦＥＴ４のドレイン端子に接続され、ＲＦ信号入力端子１を介してＲＦ信号を入力され、所定のＩＦ信号周波数帯域の信号を抑制し、所定のＲＦ信号周波数帯域の信号だけを通過させるＲＦ信号用帯域通過フィルタであり、４０はＦＥＴ４のドレイン端子に接続され、所定のＩＦ信号周波数帯域の信号だけを通過させ、周波数変換後のＩＦ信号をＩＦ信号出力端子３を介して出力するＩＦ信号用帯域通過フィルタである。すなわち、このミキサ回路は、レジスティブＦＥＴミキサ回路である。
【０００４】
次に動作について説明する。
ＲＦ信号入力端子１にＲＦ信号が入力され、ＬＯ信号入力端子２にＬＯ信号が入力される。ＲＦ信号用帯域通過フィルタ２１は、所定のＩＦ信号周波数帯域の信号を抑制し、所定のＲＦ信号周波数帯域の信号だけを通過させる。ＬＯ信号用帯域通過フィルタ１１は、所定のＬＯ信号周波数帯域の信号だけを通過させる。
【０００５】
ＲＦ信号はＲＦ信号用帯域通過フィルタ２１を通過し、ＦＥＴ４のドレイン端子に印加され、ＬＯ信号はＬＯ信号用帯域通過フィルタ１１を通過し、ＦＥＴ４のゲート端子に印加される。そして、それらの信号に基づいてＦＥＴ４が動作し、ＲＦ信号の周波数をｆＲＦ、ＬＯ信号の周波数をｆＬＯとすると、周波数がｆＩＦ（＝｜ｆＲＦ−ｆＬＯ｜）であるＩＦ信号がドレイン端子に生成される。
【０００６】
ＩＦ信号の周波数ｆＩＦはＩＦ信号周波数帯域内の周波数であり、ＲＦ信号周波数帯域外であるので、生成されたＩＦ信号はＲＦ信号用帯域通過フィルタ２１を通過せず、ＩＦ信号用帯域通過フィルタ４０を通過して、ＩＦ信号出力端子３を介して出力される。
【０００７】
なお、図５のミキサ回路では変換利得が低いため、図６に示すようにＩＦ信号出力端子３の前段にＩＦ増幅器３２を設け、ＩＦ信号を増幅して出力するように回路を構成することが多い。
【０００８】
【発明が解決しようとする課題】
従来のミキサ回路は以上のように構成されているので、アクティブミキサ回路よりＬＯ信号の電力を大きくする必要があり、ＦＥＴ４のドレイン端子へ漏洩するＬＯ信号のレベルが高くなり、周波数ｆＬＯにおけるＩＦ信号用帯域通過フィルタ４０による減衰量が十分でないと、漏洩したＬＯ信号に起因してＩＦ増幅器３２の出力信号にひずみが発生し、ミキサ回路のひずみ特性が悪化するなどの課題があった。
【０００９】
特に、移動体通信でこのようなミキサ回路を使用する場合、ＩＦ信号の周波数ｆＩＦが低いため、ＩＦ信号用帯域通過フィルタ４０を小型化することが困難であるとともに、フィルタによる損失も大きくなるという課題があった。
【００１０】
この発明は上記のような課題を解決するためになされたもので、ソース端子を接地されたＦＥＴのドレイン端子とＩＦ信号用の増幅器との間にＬＯ信号の周波数帯域の信号を阻止する帯域阻止フィルタを設けるようにして、ひずみ特性の良好なミキサ回路を得ることを目的とする。
【００１１】
また、ＲＦ信号用の帯域通過フィルタとＦＥＴのドレイン端子との間に、ＲＦ信号とＩＦ信号とを分離する高域通過フィルタを設けるとともに、ＦＥＴのソース端子とＩＦ信号用の増幅器との間に、ＬＯ信号の周波数帯域の信号を阻止する帯域阻止フィルタを設けるようにして、ひずみ特性の良好なミキサ回路を得ることを目的とする。
【００１２】
また、ＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ ）として構成するようにして小型化が可能であるミキサ回路を得ることを目的とする。
【００１３】
【課題を解決するための手段】
この発明に係るミキサ回路は、ソース端子を接地された電界効果トランジスタと、電界効果トランジスタのゲート端子に接続され、ＬＯ信号を入力され、所定のＬＯ信号周波数帯域の信号だけを通過させる第１の帯域通過フィルタと、電界効果トランジスタのゲート端子にバイアスを加えるゲートバイアス回路と、電界効果トランジスタのドレイン端子に接続され、ＲＦ信号を入力され、所定のＲＦ信号周波数帯域の信号だけを通過させる第２の帯域通過フィルタと、電界効果トランジスタのドレイン端子に接続され、ＬＯ信号の周波数帯域の信号を阻止する帯域阻止フィルタと、帯域阻止フィルタを通過したＩＦ信号を増幅し、増幅後のＩＦ信号を出力する増幅器とを備えるものである。
【００１４】
この発明に係るミキサ回路は、電界効果トランジスタと、電界効果トランジスタのゲート端子に接続され、ＬＯ信号を入力され、所定のＬＯ信号周波数帯域の信号だけを通過させる第１の帯域通過フィルタと、電界効果トランジスタのゲート端子にバイアスを加えるゲートバイアス回路と、ＲＦ信号を入力され、所定のＲＦ信号周波数帯域の信号だけを通過させる第２の帯域通過フィルタと、電界効果トランジスタのドレイン端子と第２の帯域通過フィルタとの間に設けられ、所定のＲＦ信号周波数帯域の信号を通過させ、所定のＩＦ信号周波数帯域の信号を阻止して所定のＲＦ信号周波数帯域の信号と所定のＩＦ信号周波数帯域の信号とを分離する高域通過フィルタと、電界効果トランジスタのソース端子に接続され、ＬＯ信号の周波数帯域の信号を阻止する帯域阻止フィルタと、帯域阻止フィルタを通過したＩＦ信号を増幅し、増幅後のＩＦ信号を出力する増幅器とを備えるものである。
【００１５】
この発明に係るミキサ回路は、電界効果トランジスタのドレイン端子と第２の帯域通過フィルタとを接続する信号線と、その信号線と接地点との間に設けられたインダクタとで高域通過フィルタが構成され、電界効果トランジスタのソース端子と増幅器とを接続する信号線と、その信号線と接地点との間に設けられたインダクタおよびコンデンサの直列回路とで帯域阻止フィルタが構成され、ＭＭＩＣとして構成されるものである。
【００１６】
この発明に係るミキサ回路は、電界効果トランジスタのドレイン端子と第２の帯域通過フィルタとを接続する信号線と、その信号線と接地点との間に設けられたインダクタとで高域通過フィルタが構成され、電界効果トランジスタのソース端子と増幅器との間に直列に設けられたインダクタおよびコンデンサの並列回路で帯域阻止フィルタが構成され、ＭＭＩＣとして構成されるものである。
【００１７】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１は、この発明の実施の形態１によるミキサ回路の構成を示すブロック図である。図において、１はＲＦ信号を入力されるＲＦ信号入力端子であり、２はＬＯ信号を入力されるＬＯ信号入力端子であり、３はＩＦ信号を出力するＩＦ信号出力端子であり、４はソース端子を接地された電界効果トランジスタ（以下、ＦＥＴという）である。１１はＦＥＴ４のゲート端子に接続され、ＬＯ信号入力端子２を介してＬＯ信号を入力され、所定のＬＯ信号周波数帯域の信号だけを通過させるＬＯ信号用帯域通過フィルタ（第１の帯域通過フィルタ）であり、１２は電源１３に接続されＦＥＴ４のゲート端子にバイアスを加えるゲートバイアス回路であり、２１はＦＥＴ４のドレイン端子に接続され、ＲＦ信号入力端子１を介してＲＦ信号を入力され、所定のＩＦ信号周波数帯域の信号を抑制し、所定のＲＦ信号周波数帯域の信号だけを通過させるＲＦ信号用帯域通過フィルタ（第２の帯域通過フィルタ）である。
【００１８】
３１はＦＥＴ４のドレイン端子に接続され、ＬＯ信号の周波数帯域の信号だけを阻止するＬＯ信号用帯域阻止フィルタ（帯域阻止フィルタ）であり、３２は、ＬＯ信号用帯域阻止フィルタ３１からのＩＦ信号を増幅してＩＦ信号出力端子３を介して出力するＩＦ増幅器（増幅器）である。すなわち、このミキサ回路は、レジスティブＦＥＴミキサ回路である。
【００１９】
次に動作について説明する。
ＲＦ信号入力端子１にＲＦ信号が入力され、ＬＯ信号入力端子２にＬＯ信号が入力される。ＲＦ信号用帯域通過フィルタ２１は、所定のＩＦ信号周波数帯域の信号を抑制し、所定のＲＦ信号周波数帯域の信号だけを通過させる。ＬＯ信号用帯域通過フィルタ１１は、所定のＬＯ信号周波数帯域の信号だけを通過させる。
【００２０】
ＲＦ信号はＲＦ信号用帯域通過フィルタ２１を通過し、ＦＥＴ４のドレイン端子に印加され、ＬＯ信号はＬＯ信号用帯域通過フィルタ１１を通過し、ＦＥＴ４のゲート端子に印加される。そして、それらの信号に基づいてＦＥＴ４が動作し、ＲＦ信号の周波数をｆＲＦ、ＬＯ信号の周波数をｆＬＯとすると、周波数がｆＩＦ（＝｜ｆＲＦ−ｆＬＯ｜）であるＩＦ信号がドレイン端子に生成される。
【００２１】
ＩＦ信号の周波数ｆＩＦはＩＦ信号周波数帯域内の周波数であり、ＲＦ信号周波数帯域外であるので、生成されたＩＦ信号はＲＦ信号用帯域通過フィルタ２１を通過せず、ＬＯ信号用帯域阻止フィルタ３１を通過して、ＩＦ増幅器３２で増幅された後、ＩＦ信号出力端子３を介して出力される。ここで、ＦＥＴ４のドレイン端子に漏洩するＬＯ信号はＬＯ信号用帯域阻止フィルタ３１で阻止されるため、ＩＦ増幅器３２にはＩＦ信号のみが供給される。
【００２２】
以上のように、この実施の形態１によれば、ソース端子を接地されたＦＥＴ４のドレイン端子とＩＦ増幅器３２との間にＬＯ信号の周波数帯域の信号を阻止するＬＯ信号用帯域阻止フィルタ３１を設けるようにしたので、ひずみ特性を良好にすることができるという効果が得られる。
【００２３】
また、ＬＯ信号用帯域阻止フィルタ３１を使用するようにしたので、ＩＦ信号の周波数ｆＩＦにおけるフィルタの損失が低減するため、ＩＦ増幅器３２の増幅率を低くすることができ、ＩＦ増幅器３２の消費電力を低減することができるという効果が得られる。
【００２４】
実施の形態２．
図２は、この発明の実施の形態２によるミキサ回路の構成を示すブロック図である。図において、１はＲＦ信号を入力されるＲＦ信号入力端子であり、２はＬＯ信号を入力されるＬＯ信号入力端子であり、３はＩＦ信号を出力するＩＦ信号出力端子であり、４はＦＥＴである。１１はＦＥＴ４のゲート端子に接続され、ＬＯ信号入力端子２を介してＬＯ信号を入力され、所定のＬＯ信号周波数帯域の信号だけを通過させるＬＯ信号用帯域通過フィルタであり、１２は電源１３に接続されＦＥＴ４のゲート端子にバイアスを加えるゲートバイアス回路であり、２１はＲＦ信号入力端子１を介してＲＦ信号を入力され、所定のＩＦ信号周波数帯域の信号を抑制し、所定のＲＦ信号周波数帯域の信号だけを通過させるＲＦ信号用帯域通過フィルタである。
【００２５】
２２はＦＥＴ４のドレイン端子とＲＦ信号用帯域通過フィルタ２１との間に設けられ、所定のＲＦ信号周波数帯域の信号を通過させ、所定のＩＦ信号周波数帯域の信号を阻止して所定のＲＦ信号周波数帯域の信号と所定のＩＦ信号周波数帯域の信号とを分離する高域通過フィルタである。
【００２６】
３１はＦＥＴ４のソース端子に接続され、所定のＬＯ信号周波数帯域の信号を阻止するＬＯ信号用帯域阻止フィルタであり、３２は、ＬＯ信号用帯域阻止フィルタ３１からのＩＦ信号を増幅してＩＦ信号出力端子３を介して出力するＩＦ増幅器である。すなわち、このミキサ回路は、レジスティブＦＥＴミキサ回路である。
【００２７】
次に動作について説明する。
ＲＦ信号入力端子１にＲＦ信号が入力され、ＬＯ信号入力端子２にＬＯ信号が入力される。ＲＦ信号用帯域通過フィルタ２１は、所定のＩＦ信号周波数帯域の信号を抑制し、所定のＲＦ信号周波数帯域の信号だけを通過させ、高域通過フィルタ２２は、所定のＲＦ信号周波数帯域の信号を通過させ、所定のＩＦ信号周波数帯域の信号を阻止して所定のＲＦ信号周波数帯域の信号と所定のＩＦ信号周波数帯域の信号とを分離する。ＬＯ信号用帯域通過フィルタ１１は、所定のＬＯ信号周波数帯域の信号だけを通過させる。
【００２８】
ＲＦ信号はＲＦ信号用帯域通過フィルタ２１および高域通過フィルタ２２を通過し、ＦＥＴ４のドレイン端子に印加され、ＬＯ信号はＬＯ信号用帯域通過フィルタ１１を通過し、ＦＥＴ４のゲート端子に印加される。そして、それらの信号に基づいてＦＥＴ４が動作し、ＲＦ信号の周波数をｆＲＦ、ＬＯ信号の周波数をｆＬＯとすると、周波数がｆＩＦ（＝｜ｆＲＦ−ｆＬＯ｜）であるＩＦ信号がソース端子に生成される。
【００２９】
ＩＦ信号の周波数ｆＩＦはＩＦ信号周波数帯域内の周波数であり、ＲＦ信号周波数帯域外であるので、生成されたＩＦ信号は、ＬＯ信号用帯域阻止フィルタ３１を通過して、ＩＦ増幅器３２で増幅された後、ＩＦ信号出力端子３を介して出力される。
【００３０】
ここで、ＦＥＴ４のソース端子に漏洩するＬＯ信号はＬＯ信号用帯域阻止フィルタ３１で阻止されるため、ＩＦ増幅器３２にはＩＦ信号のみが供給される。また、ＦＥＴ４のドレイン端子に生成されるＩＦ信号は高域通過フィルタ２２により阻止され、ＲＦ信号入力端子１に現れるＩＦ信号が低減される。さらに、ＦＥＴ４のソース端子に漏洩するＲＦ信号は、その周波数ｆＲＦがＬＯ信号の周波数ｆＬＯに近いため、ＬＯ信号と同様にＬＯ信号用帯域阻止フィルタ３１で阻止される。
【００３１】
なお、ＦＥＴ４のソース端子に現れるＬＯ信号のレベルのほうがＲＦ信号のレベルより高いので、ＬＯ信号用帯域阻止フィルタ３１を設計する際には、ＬＯ信号の周波数ｆＬＯにおいて減衰量が最大になるようにするのが好ましい。
【００３２】
以上のように、この実施の形態２によれば、ＲＦ信号用帯域通過フィルタ２１とＦＥＴ４のドレイン端子との間に、ＲＦ信号とＩＦ信号とを分離する高域通過フィルタ２２を設けるとともに、ＦＥＴ４のソース端子とＩＦ増幅器３２との間に、ＬＯ信号の周波数帯域の信号を阻止するＬＯ信号用帯域阻止フィルタ３１を設けるようにしたので、ひずみ特性を良好にすることができるという効果が得られる。
【００３３】
また、この実施の形態２によれば、ＲＦ信号入力端子１とＩＦ信号出力端子３とのアイソレーション特性が良好になるという効果が得られる。
【００３４】
実施の形態３．
図３は、この発明の実施の形態３によるミキサ回路の構成を示すブロック図である。この発明の実施の形態３によるミキサ回路は、実施の形態２によるミキサ回路をＭＭＩＣ５として構成したものである。図において、２３はＦＥＴ４のドレイン端子とＲＦ信号用帯域通過フィルタ２１とを接続する信号線と接地点との間に設けられた、高域通過フィルタ２２を構成するインダクタである。３３はＦＥＴ４のソース端子とＩＦ増幅器３２とを接続する信号線とコンデンサ３４との間に設けられた、ＬＯ信号用帯域阻止フィルタ３１を構成するインダクタであり、３４はインダクタ３３と接地点との間に設けられた、ＬＯ信号用帯域阻止フィルタ３１を構成するコンデンサである。
【００３５】
すなわち、高域通過フィルタ２２がインダクタ２３で構成され、ＬＯ信号用帯域阻止フィルタ３１がインダクタ３３およびコンデンサ３４の直列回路で構成される。そして、インダクタ２３は、そのインピーダンスがＲＦ信号の周波数ｆＲＦでは開放状態に近く、ＩＦ信号の周波数ｆＩＦでは短絡状態に近くなるように設定され、インダクタ３３およびコンデンサ３４の直列共振回路は、共振周波数がＬＯ信号の周波数ｆＬＯになるように設定される。
【００３６】
なお、その他の構成要素については、実施の形態２によるものと同様であるので、その説明を省略する。また動作については実施の形態にものと同様であるので、その説明を省略する。
【００３７】
以上のように、この実施の形態３によれば、高域通過フィルタ２２をインダクタ２３で構成し、ＬＯ信号用帯域阻止フィルタ３１をインダクタ３３およびコンデンサ３４の直列回路で構成するようにしたので、１チップのＭＭＩＣとしてミキサ回路を構成することができ、回路を小型化することができるという効果が得られる。
【００３８】
実施の形態４．
図４は、この発明の実施の形態４によるミキサ回路の構成を示すブロック図である。この発明の実施の形態４によるミキサ回路は、実施の形態２によるミキサ回路をＭＭＩＣ５として構成したものである。図において、２３はＦＥＴ４のドレイン端子とＲＦ信号用帯域通過フィルタ２１とを接続する信号線と接地点との間に設けられた、高域通過フィルタ２２を構成するインダクタである。３５はＦＥＴ４のソース端子とＩＦ増幅器３２との間に設けられた、ＬＯ信号用帯域阻止フィルタ３１を構成するインダクタであり、３６はインダクタ３３と並列に設けられた、ＬＯ信号用帯域阻止フィルタ３１を構成するコンデンサである。
【００３９】
すなわち、高域通過フィルタ２２がインダクタ２３で構成され、ＬＯ信号用帯域阻止フィルタ３１がインダクタ３５およびコンデンサ３６の並列回路で構成される。そして、インダクタ２３は、そのインピーダンスがＲＦ信号の周波数ｆＲＦでは開放状態に近く、ＩＦ信号の周波数ｆＩＦでは短絡状態に近くなるように設定され、インダクタ３５およびコンデンサ３６の並列共振回路は、共振周波数がＬＯ信号の周波数ｆＬＯになるように設定される。
【００４０】
なお、その他の構成要素については、実施の形態２によるものと同様であるので、その説明を省略する。また動作については実施の形態のものと同様であるので、その説明を省略する。
【００４１】
以上のように、この実施の形態４によれば、高域通過フィルタ２２をインダクタ２３で構成し、ＬＯ信号用帯域阻止フィルタ３１をインダクタ３５およびコンデンサ３６の並列回路で構成するようにしたので、１チップのＭＭＩＣとしてミキサ回路を構成することができ、回路を小型化することができるという効果が得られる。
【００４２】
【発明の効果】
以上のように、この発明によれば、ソース端子を接地された電界効果トランジスタと、電界効果トランジスタのゲート端子に接続され、ＬＯ信号を入力され、所定のＬＯ信号周波数帯域の信号だけを通過させる第１の帯域通過フィルタと、電界効果トランジスタのゲート端子にバイアスを加えるゲートバイアス回路と、電界効果トランジスタのドレイン端子に接続され、ＲＦ信号を入力され、所定のＲＦ信号周波数帯域の信号だけを通過させる第２の帯域通過フィルタと、電界効果トランジスタのドレイン端子に接続され、ＬＯ信号の周波数帯域の信号を阻止する帯域阻止フィルタと、帯域阻止フィルタを通過したＩＦ信号を増幅し、増幅後のＩＦ信号を出力する増幅器とを備えるようにしたので、ひずみ特性を良好にすることができるという効果がある。
【００４３】
また、帯域阻止フィルタを使用するようにしたので、ＩＦ信号の周波数ｆＩＦにおけるフィルタの損失が低減するため、増幅器の増幅率を低くすることができ、増幅器の消費電力を低減することができるという効果がある。
【００４４】
この発明によれば、電界効果トランジスタと、電界効果トランジスタのゲート端子に接続され、ＬＯ信号を入力され、所定のＬＯ信号周波数帯域の信号だけを通過させる第１の帯域通過フィルタと、電界効果トランジスタのゲート端子にバイアスを加えるゲートバイアス回路と、ＲＦ信号を入力され、所定のＲＦ信号周波数帯域の信号だけを通過させる第２の帯域通過フィルタと、電界効果トランジスタのドレイン端子と第２の帯域通過フィルタとの間に設けられ、所定のＲＦ信号周波数帯域の信号を通過させ、所定のＩＦ信号周波数帯域の信号を阻止して所定のＲＦ信号周波数帯域の信号と所定のＩＦ信号周波数帯域の信号とを分離する高域通過フィルタと、電界効果トランジスタのソース端子に接続され、ＬＯ信号の周波数帯域の信号を阻止する帯域阻止フィルタと、帯域阻止フィルタを通過したＩＦ信号を増幅し、増幅後のＩＦ信号を出力する増幅器とを備えるようにしたので、ひずみ特性を良好にすることができるという効果がある。
【００４５】
この発明によれば、電界効果トランジスタのドレイン端子と第２の帯域通過フィルタとを接続する信号線と、その信号線と接地点との間に設けられたインダクタとで高域通過フィルタが構成され、電界効果トランジスタのソース端子と増幅器とを接続する信号線と、その信号線と接地点との間に設けられたインダクタおよびコンデンサの直列回路とで帯域阻止フィルタが構成され、ＭＭＩＣとして構成されるようにしたので、回路を小型化することができるという効果がある。
【００４６】
この発明によれば、電界効果トランジスタのドレイン端子と第２の帯域通過フィルタとを接続する信号線と、その信号線と接地点との間に設けられたインダクタとで高域通過フィルタが構成され、電界効果トランジスタのソース端子と増幅器との間に直列に設けられたインダクタおよびコンデンサの並列回路とで帯域阻止フィルタが構成され、ＭＭＩＣとして構成されるようにしたので、回路を小型化することができるという効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１によるミキサ回路の構成を示すブロック図である。
【図２】この発明の実施の形態２によるミキサ回路の構成を示すブロック図である。
【図３】この発明の実施の形態３によるミキサ回路の構成を示すブロック図である。
【図４】この発明の実施の形態４によるミキサ回路の構成を示すブロック図である。
【図５】従来のミキサ回路を示すブロック図である。
【図６】図５の従来のミキサ回路に、ＩＦ信号を増幅するＩＦ増幅器を設けたものを示すブロック図である。
【符号の説明】
４ 電界効果トランジスタ（ＦＥＴ）、１１ ＬＯ信号用帯域通過フィルタ（第１の帯域通過フィルタ）、１２ ゲートバイアス回路、２１ ＲＦ信号用帯域通過フィルタ（第２の帯域通過フィルタ）、２２ 高域通過フィルタ、２３，３３，３５ インダクタ、３１ ＬＯ信号用帯域阻止フィルタ（帯域阻止フィルタ）、３２ ＩＦ増幅器（増幅器）、３４，３６ コンデンサ。
【発明の属する技術分野】
この発明は、局部発振信号（ＬＯ信号）に基づいて高周波信号（ＲＦ信号）を中間周波数信号（ＩＦ信号）に周波数変換するミキサ回路に関するものである。
【０００２】
【従来の技術】
図５は例えば「Ａ ＧａＡｓ ＭＥＳＦＥＴ Ｍｉｘｅｒ ｗｉｔｈ Ｖｅｒｙ Ｌｏｗ Ｉｎｔｅｒｍｏｄｕｌａｔｉｏｎ」（ＩＥＥＥ Ｔｒａｎｓ． Ｏｎ Ｍｉｃｒｏｗａｖｅ Ｔｈｅｏｒｙ ａｎｄ Ｔｅｃｈｎｉｑｕｅｓ， Ｖｏｌ． ＭＴＴ−３５， Ｎｏ．４， Ａｐｒｉｌ １９８７， ｐｐ．４２５−４２９）に記載の従来のミキサ回路を示すブロック図である。また、図６は、図５の従来のミキサ回路に、ＩＦ信号を増幅するＩＦ増幅器を設けたものを示すブロック図である。
【０００３】
図において、１はＲＦ信号を入力されるＲＦ信号入力端子であり、２はＬＯ信号を入力されるＬＯ信号入力端子であり、３はＩＦ信号を出力するＩＦ信号出力端子であり、４はソース端子を接地された電界効果トランジスタ（以下、ＦＥＴという）である。１１はＦＥＴ４のゲート端子に接続され、ＬＯ信号入力端子２を介してＬＯ信号を入力され、所定のＬＯ信号周波数帯域の信号だけを通過させるＬＯ信号用帯域通過フィルタであり、１２は電源１３に接続されＦＥＴ４のゲート端子にバイアスを加えるゲートバイアス回路であり、２１はＦＥＴ４のドレイン端子に接続され、ＲＦ信号入力端子１を介してＲＦ信号を入力され、所定のＩＦ信号周波数帯域の信号を抑制し、所定のＲＦ信号周波数帯域の信号だけを通過させるＲＦ信号用帯域通過フィルタであり、４０はＦＥＴ４のドレイン端子に接続され、所定のＩＦ信号周波数帯域の信号だけを通過させ、周波数変換後のＩＦ信号をＩＦ信号出力端子３を介して出力するＩＦ信号用帯域通過フィルタである。すなわち、このミキサ回路は、レジスティブＦＥＴミキサ回路である。
【０００４】
次に動作について説明する。
ＲＦ信号入力端子１にＲＦ信号が入力され、ＬＯ信号入力端子２にＬＯ信号が入力される。ＲＦ信号用帯域通過フィルタ２１は、所定のＩＦ信号周波数帯域の信号を抑制し、所定のＲＦ信号周波数帯域の信号だけを通過させる。ＬＯ信号用帯域通過フィルタ１１は、所定のＬＯ信号周波数帯域の信号だけを通過させる。
【０００５】
ＲＦ信号はＲＦ信号用帯域通過フィルタ２１を通過し、ＦＥＴ４のドレイン端子に印加され、ＬＯ信号はＬＯ信号用帯域通過フィルタ１１を通過し、ＦＥＴ４のゲート端子に印加される。そして、それらの信号に基づいてＦＥＴ４が動作し、ＲＦ信号の周波数をｆＲＦ、ＬＯ信号の周波数をｆＬＯとすると、周波数がｆＩＦ（＝｜ｆＲＦ−ｆＬＯ｜）であるＩＦ信号がドレイン端子に生成される。
【０００６】
ＩＦ信号の周波数ｆＩＦはＩＦ信号周波数帯域内の周波数であり、ＲＦ信号周波数帯域外であるので、生成されたＩＦ信号はＲＦ信号用帯域通過フィルタ２１を通過せず、ＩＦ信号用帯域通過フィルタ４０を通過して、ＩＦ信号出力端子３を介して出力される。
【０００７】
なお、図５のミキサ回路では変換利得が低いため、図６に示すようにＩＦ信号出力端子３の前段にＩＦ増幅器３２を設け、ＩＦ信号を増幅して出力するように回路を構成することが多い。
【０００８】
【発明が解決しようとする課題】
従来のミキサ回路は以上のように構成されているので、アクティブミキサ回路よりＬＯ信号の電力を大きくする必要があり、ＦＥＴ４のドレイン端子へ漏洩するＬＯ信号のレベルが高くなり、周波数ｆＬＯにおけるＩＦ信号用帯域通過フィルタ４０による減衰量が十分でないと、漏洩したＬＯ信号に起因してＩＦ増幅器３２の出力信号にひずみが発生し、ミキサ回路のひずみ特性が悪化するなどの課題があった。
【０００９】
特に、移動体通信でこのようなミキサ回路を使用する場合、ＩＦ信号の周波数ｆＩＦが低いため、ＩＦ信号用帯域通過フィルタ４０を小型化することが困難であるとともに、フィルタによる損失も大きくなるという課題があった。
【００１０】
この発明は上記のような課題を解決するためになされたもので、ソース端子を接地されたＦＥＴのドレイン端子とＩＦ信号用の増幅器との間にＬＯ信号の周波数帯域の信号を阻止する帯域阻止フィルタを設けるようにして、ひずみ特性の良好なミキサ回路を得ることを目的とする。
【００１１】
また、ＲＦ信号用の帯域通過フィルタとＦＥＴのドレイン端子との間に、ＲＦ信号とＩＦ信号とを分離する高域通過フィルタを設けるとともに、ＦＥＴのソース端子とＩＦ信号用の増幅器との間に、ＬＯ信号の周波数帯域の信号を阻止する帯域阻止フィルタを設けるようにして、ひずみ特性の良好なミキサ回路を得ることを目的とする。
【００１２】
また、ＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ ）として構成するようにして小型化が可能であるミキサ回路を得ることを目的とする。
【００１３】
【課題を解決するための手段】
この発明に係るミキサ回路は、ソース端子を接地された電界効果トランジスタと、電界効果トランジスタのゲート端子に接続され、ＬＯ信号を入力され、所定のＬＯ信号周波数帯域の信号だけを通過させる第１の帯域通過フィルタと、電界効果トランジスタのゲート端子にバイアスを加えるゲートバイアス回路と、電界効果トランジスタのドレイン端子に接続され、ＲＦ信号を入力され、所定のＲＦ信号周波数帯域の信号だけを通過させる第２の帯域通過フィルタと、電界効果トランジスタのドレイン端子に接続され、ＬＯ信号の周波数帯域の信号を阻止する帯域阻止フィルタと、帯域阻止フィルタを通過したＩＦ信号を増幅し、増幅後のＩＦ信号を出力する増幅器とを備えるものである。
【００１４】
この発明に係るミキサ回路は、電界効果トランジスタと、電界効果トランジスタのゲート端子に接続され、ＬＯ信号を入力され、所定のＬＯ信号周波数帯域の信号だけを通過させる第１の帯域通過フィルタと、電界効果トランジスタのゲート端子にバイアスを加えるゲートバイアス回路と、ＲＦ信号を入力され、所定のＲＦ信号周波数帯域の信号だけを通過させる第２の帯域通過フィルタと、電界効果トランジスタのドレイン端子と第２の帯域通過フィルタとの間に設けられ、所定のＲＦ信号周波数帯域の信号を通過させ、所定のＩＦ信号周波数帯域の信号を阻止して所定のＲＦ信号周波数帯域の信号と所定のＩＦ信号周波数帯域の信号とを分離する高域通過フィルタと、電界効果トランジスタのソース端子に接続され、ＬＯ信号の周波数帯域の信号を阻止する帯域阻止フィルタと、帯域阻止フィルタを通過したＩＦ信号を増幅し、増幅後のＩＦ信号を出力する増幅器とを備えるものである。
【００１５】
この発明に係るミキサ回路は、電界効果トランジスタのドレイン端子と第２の帯域通過フィルタとを接続する信号線と、その信号線と接地点との間に設けられたインダクタとで高域通過フィルタが構成され、電界効果トランジスタのソース端子と増幅器とを接続する信号線と、その信号線と接地点との間に設けられたインダクタおよびコンデンサの直列回路とで帯域阻止フィルタが構成され、ＭＭＩＣとして構成されるものである。
【００１６】
この発明に係るミキサ回路は、電界効果トランジスタのドレイン端子と第２の帯域通過フィルタとを接続する信号線と、その信号線と接地点との間に設けられたインダクタとで高域通過フィルタが構成され、電界効果トランジスタのソース端子と増幅器との間に直列に設けられたインダクタおよびコンデンサの並列回路で帯域阻止フィルタが構成され、ＭＭＩＣとして構成されるものである。
【００１７】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１は、この発明の実施の形態１によるミキサ回路の構成を示すブロック図である。図において、１はＲＦ信号を入力されるＲＦ信号入力端子であり、２はＬＯ信号を入力されるＬＯ信号入力端子であり、３はＩＦ信号を出力するＩＦ信号出力端子であり、４はソース端子を接地された電界効果トランジスタ（以下、ＦＥＴという）である。１１はＦＥＴ４のゲート端子に接続され、ＬＯ信号入力端子２を介してＬＯ信号を入力され、所定のＬＯ信号周波数帯域の信号だけを通過させるＬＯ信号用帯域通過フィルタ（第１の帯域通過フィルタ）であり、１２は電源１３に接続されＦＥＴ４のゲート端子にバイアスを加えるゲートバイアス回路であり、２１はＦＥＴ４のドレイン端子に接続され、ＲＦ信号入力端子１を介してＲＦ信号を入力され、所定のＩＦ信号周波数帯域の信号を抑制し、所定のＲＦ信号周波数帯域の信号だけを通過させるＲＦ信号用帯域通過フィルタ（第２の帯域通過フィルタ）である。
【００１８】
３１はＦＥＴ４のドレイン端子に接続され、ＬＯ信号の周波数帯域の信号だけを阻止するＬＯ信号用帯域阻止フィルタ（帯域阻止フィルタ）であり、３２は、ＬＯ信号用帯域阻止フィルタ３１からのＩＦ信号を増幅してＩＦ信号出力端子３を介して出力するＩＦ増幅器（増幅器）である。すなわち、このミキサ回路は、レジスティブＦＥＴミキサ回路である。
【００１９】
次に動作について説明する。
ＲＦ信号入力端子１にＲＦ信号が入力され、ＬＯ信号入力端子２にＬＯ信号が入力される。ＲＦ信号用帯域通過フィルタ２１は、所定のＩＦ信号周波数帯域の信号を抑制し、所定のＲＦ信号周波数帯域の信号だけを通過させる。ＬＯ信号用帯域通過フィルタ１１は、所定のＬＯ信号周波数帯域の信号だけを通過させる。
【００２０】
ＲＦ信号はＲＦ信号用帯域通過フィルタ２１を通過し、ＦＥＴ４のドレイン端子に印加され、ＬＯ信号はＬＯ信号用帯域通過フィルタ１１を通過し、ＦＥＴ４のゲート端子に印加される。そして、それらの信号に基づいてＦＥＴ４が動作し、ＲＦ信号の周波数をｆＲＦ、ＬＯ信号の周波数をｆＬＯとすると、周波数がｆＩＦ（＝｜ｆＲＦ−ｆＬＯ｜）であるＩＦ信号がドレイン端子に生成される。
【００２１】
ＩＦ信号の周波数ｆＩＦはＩＦ信号周波数帯域内の周波数であり、ＲＦ信号周波数帯域外であるので、生成されたＩＦ信号はＲＦ信号用帯域通過フィルタ２１を通過せず、ＬＯ信号用帯域阻止フィルタ３１を通過して、ＩＦ増幅器３２で増幅された後、ＩＦ信号出力端子３を介して出力される。ここで、ＦＥＴ４のドレイン端子に漏洩するＬＯ信号はＬＯ信号用帯域阻止フィルタ３１で阻止されるため、ＩＦ増幅器３２にはＩＦ信号のみが供給される。
【００２２】
以上のように、この実施の形態１によれば、ソース端子を接地されたＦＥＴ４のドレイン端子とＩＦ増幅器３２との間にＬＯ信号の周波数帯域の信号を阻止するＬＯ信号用帯域阻止フィルタ３１を設けるようにしたので、ひずみ特性を良好にすることができるという効果が得られる。
【００２３】
また、ＬＯ信号用帯域阻止フィルタ３１を使用するようにしたので、ＩＦ信号の周波数ｆＩＦにおけるフィルタの損失が低減するため、ＩＦ増幅器３２の増幅率を低くすることができ、ＩＦ増幅器３２の消費電力を低減することができるという効果が得られる。
【００２４】
実施の形態２．
図２は、この発明の実施の形態２によるミキサ回路の構成を示すブロック図である。図において、１はＲＦ信号を入力されるＲＦ信号入力端子であり、２はＬＯ信号を入力されるＬＯ信号入力端子であり、３はＩＦ信号を出力するＩＦ信号出力端子であり、４はＦＥＴである。１１はＦＥＴ４のゲート端子に接続され、ＬＯ信号入力端子２を介してＬＯ信号を入力され、所定のＬＯ信号周波数帯域の信号だけを通過させるＬＯ信号用帯域通過フィルタであり、１２は電源１３に接続されＦＥＴ４のゲート端子にバイアスを加えるゲートバイアス回路であり、２１はＲＦ信号入力端子１を介してＲＦ信号を入力され、所定のＩＦ信号周波数帯域の信号を抑制し、所定のＲＦ信号周波数帯域の信号だけを通過させるＲＦ信号用帯域通過フィルタである。
【００２５】
２２はＦＥＴ４のドレイン端子とＲＦ信号用帯域通過フィルタ２１との間に設けられ、所定のＲＦ信号周波数帯域の信号を通過させ、所定のＩＦ信号周波数帯域の信号を阻止して所定のＲＦ信号周波数帯域の信号と所定のＩＦ信号周波数帯域の信号とを分離する高域通過フィルタである。
【００２６】
３１はＦＥＴ４のソース端子に接続され、所定のＬＯ信号周波数帯域の信号を阻止するＬＯ信号用帯域阻止フィルタであり、３２は、ＬＯ信号用帯域阻止フィルタ３１からのＩＦ信号を増幅してＩＦ信号出力端子３を介して出力するＩＦ増幅器である。すなわち、このミキサ回路は、レジスティブＦＥＴミキサ回路である。
【００２７】
次に動作について説明する。
ＲＦ信号入力端子１にＲＦ信号が入力され、ＬＯ信号入力端子２にＬＯ信号が入力される。ＲＦ信号用帯域通過フィルタ２１は、所定のＩＦ信号周波数帯域の信号を抑制し、所定のＲＦ信号周波数帯域の信号だけを通過させ、高域通過フィルタ２２は、所定のＲＦ信号周波数帯域の信号を通過させ、所定のＩＦ信号周波数帯域の信号を阻止して所定のＲＦ信号周波数帯域の信号と所定のＩＦ信号周波数帯域の信号とを分離する。ＬＯ信号用帯域通過フィルタ１１は、所定のＬＯ信号周波数帯域の信号だけを通過させる。
【００２８】
ＲＦ信号はＲＦ信号用帯域通過フィルタ２１および高域通過フィルタ２２を通過し、ＦＥＴ４のドレイン端子に印加され、ＬＯ信号はＬＯ信号用帯域通過フィルタ１１を通過し、ＦＥＴ４のゲート端子に印加される。そして、それらの信号に基づいてＦＥＴ４が動作し、ＲＦ信号の周波数をｆＲＦ、ＬＯ信号の周波数をｆＬＯとすると、周波数がｆＩＦ（＝｜ｆＲＦ−ｆＬＯ｜）であるＩＦ信号がソース端子に生成される。
【００２９】
ＩＦ信号の周波数ｆＩＦはＩＦ信号周波数帯域内の周波数であり、ＲＦ信号周波数帯域外であるので、生成されたＩＦ信号は、ＬＯ信号用帯域阻止フィルタ３１を通過して、ＩＦ増幅器３２で増幅された後、ＩＦ信号出力端子３を介して出力される。
【００３０】
ここで、ＦＥＴ４のソース端子に漏洩するＬＯ信号はＬＯ信号用帯域阻止フィルタ３１で阻止されるため、ＩＦ増幅器３２にはＩＦ信号のみが供給される。また、ＦＥＴ４のドレイン端子に生成されるＩＦ信号は高域通過フィルタ２２により阻止され、ＲＦ信号入力端子１に現れるＩＦ信号が低減される。さらに、ＦＥＴ４のソース端子に漏洩するＲＦ信号は、その周波数ｆＲＦがＬＯ信号の周波数ｆＬＯに近いため、ＬＯ信号と同様にＬＯ信号用帯域阻止フィルタ３１で阻止される。
【００３１】
なお、ＦＥＴ４のソース端子に現れるＬＯ信号のレベルのほうがＲＦ信号のレベルより高いので、ＬＯ信号用帯域阻止フィルタ３１を設計する際には、ＬＯ信号の周波数ｆＬＯにおいて減衰量が最大になるようにするのが好ましい。
【００３２】
以上のように、この実施の形態２によれば、ＲＦ信号用帯域通過フィルタ２１とＦＥＴ４のドレイン端子との間に、ＲＦ信号とＩＦ信号とを分離する高域通過フィルタ２２を設けるとともに、ＦＥＴ４のソース端子とＩＦ増幅器３２との間に、ＬＯ信号の周波数帯域の信号を阻止するＬＯ信号用帯域阻止フィルタ３１を設けるようにしたので、ひずみ特性を良好にすることができるという効果が得られる。
【００３３】
また、この実施の形態２によれば、ＲＦ信号入力端子１とＩＦ信号出力端子３とのアイソレーション特性が良好になるという効果が得られる。
【００３４】
実施の形態３．
図３は、この発明の実施の形態３によるミキサ回路の構成を示すブロック図である。この発明の実施の形態３によるミキサ回路は、実施の形態２によるミキサ回路をＭＭＩＣ５として構成したものである。図において、２３はＦＥＴ４のドレイン端子とＲＦ信号用帯域通過フィルタ２１とを接続する信号線と接地点との間に設けられた、高域通過フィルタ２２を構成するインダクタである。３３はＦＥＴ４のソース端子とＩＦ増幅器３２とを接続する信号線とコンデンサ３４との間に設けられた、ＬＯ信号用帯域阻止フィルタ３１を構成するインダクタであり、３４はインダクタ３３と接地点との間に設けられた、ＬＯ信号用帯域阻止フィルタ３１を構成するコンデンサである。
【００３５】
すなわち、高域通過フィルタ２２がインダクタ２３で構成され、ＬＯ信号用帯域阻止フィルタ３１がインダクタ３３およびコンデンサ３４の直列回路で構成される。そして、インダクタ２３は、そのインピーダンスがＲＦ信号の周波数ｆＲＦでは開放状態に近く、ＩＦ信号の周波数ｆＩＦでは短絡状態に近くなるように設定され、インダクタ３３およびコンデンサ３４の直列共振回路は、共振周波数がＬＯ信号の周波数ｆＬＯになるように設定される。
【００３６】
なお、その他の構成要素については、実施の形態２によるものと同様であるので、その説明を省略する。また動作については実施の形態にものと同様であるので、その説明を省略する。
【００３７】
以上のように、この実施の形態３によれば、高域通過フィルタ２２をインダクタ２３で構成し、ＬＯ信号用帯域阻止フィルタ３１をインダクタ３３およびコンデンサ３４の直列回路で構成するようにしたので、１チップのＭＭＩＣとしてミキサ回路を構成することができ、回路を小型化することができるという効果が得られる。
【００３８】
実施の形態４．
図４は、この発明の実施の形態４によるミキサ回路の構成を示すブロック図である。この発明の実施の形態４によるミキサ回路は、実施の形態２によるミキサ回路をＭＭＩＣ５として構成したものである。図において、２３はＦＥＴ４のドレイン端子とＲＦ信号用帯域通過フィルタ２１とを接続する信号線と接地点との間に設けられた、高域通過フィルタ２２を構成するインダクタである。３５はＦＥＴ４のソース端子とＩＦ増幅器３２との間に設けられた、ＬＯ信号用帯域阻止フィルタ３１を構成するインダクタであり、３６はインダクタ３３と並列に設けられた、ＬＯ信号用帯域阻止フィルタ３１を構成するコンデンサである。
【００３９】
すなわち、高域通過フィルタ２２がインダクタ２３で構成され、ＬＯ信号用帯域阻止フィルタ３１がインダクタ３５およびコンデンサ３６の並列回路で構成される。そして、インダクタ２３は、そのインピーダンスがＲＦ信号の周波数ｆＲＦでは開放状態に近く、ＩＦ信号の周波数ｆＩＦでは短絡状態に近くなるように設定され、インダクタ３５およびコンデンサ３６の並列共振回路は、共振周波数がＬＯ信号の周波数ｆＬＯになるように設定される。
【００４０】
なお、その他の構成要素については、実施の形態２によるものと同様であるので、その説明を省略する。また動作については実施の形態のものと同様であるので、その説明を省略する。
【００４１】
以上のように、この実施の形態４によれば、高域通過フィルタ２２をインダクタ２３で構成し、ＬＯ信号用帯域阻止フィルタ３１をインダクタ３５およびコンデンサ３６の並列回路で構成するようにしたので、１チップのＭＭＩＣとしてミキサ回路を構成することができ、回路を小型化することができるという効果が得られる。
【００４２】
【発明の効果】
以上のように、この発明によれば、ソース端子を接地された電界効果トランジスタと、電界効果トランジスタのゲート端子に接続され、ＬＯ信号を入力され、所定のＬＯ信号周波数帯域の信号だけを通過させる第１の帯域通過フィルタと、電界効果トランジスタのゲート端子にバイアスを加えるゲートバイアス回路と、電界効果トランジスタのドレイン端子に接続され、ＲＦ信号を入力され、所定のＲＦ信号周波数帯域の信号だけを通過させる第２の帯域通過フィルタと、電界効果トランジスタのドレイン端子に接続され、ＬＯ信号の周波数帯域の信号を阻止する帯域阻止フィルタと、帯域阻止フィルタを通過したＩＦ信号を増幅し、増幅後のＩＦ信号を出力する増幅器とを備えるようにしたので、ひずみ特性を良好にすることができるという効果がある。
【００４３】
また、帯域阻止フィルタを使用するようにしたので、ＩＦ信号の周波数ｆＩＦにおけるフィルタの損失が低減するため、増幅器の増幅率を低くすることができ、増幅器の消費電力を低減することができるという効果がある。
【００４４】
この発明によれば、電界効果トランジスタと、電界効果トランジスタのゲート端子に接続され、ＬＯ信号を入力され、所定のＬＯ信号周波数帯域の信号だけを通過させる第１の帯域通過フィルタと、電界効果トランジスタのゲート端子にバイアスを加えるゲートバイアス回路と、ＲＦ信号を入力され、所定のＲＦ信号周波数帯域の信号だけを通過させる第２の帯域通過フィルタと、電界効果トランジスタのドレイン端子と第２の帯域通過フィルタとの間に設けられ、所定のＲＦ信号周波数帯域の信号を通過させ、所定のＩＦ信号周波数帯域の信号を阻止して所定のＲＦ信号周波数帯域の信号と所定のＩＦ信号周波数帯域の信号とを分離する高域通過フィルタと、電界効果トランジスタのソース端子に接続され、ＬＯ信号の周波数帯域の信号を阻止する帯域阻止フィルタと、帯域阻止フィルタを通過したＩＦ信号を増幅し、増幅後のＩＦ信号を出力する増幅器とを備えるようにしたので、ひずみ特性を良好にすることができるという効果がある。
【００４５】
この発明によれば、電界効果トランジスタのドレイン端子と第２の帯域通過フィルタとを接続する信号線と、その信号線と接地点との間に設けられたインダクタとで高域通過フィルタが構成され、電界効果トランジスタのソース端子と増幅器とを接続する信号線と、その信号線と接地点との間に設けられたインダクタおよびコンデンサの直列回路とで帯域阻止フィルタが構成され、ＭＭＩＣとして構成されるようにしたので、回路を小型化することができるという効果がある。
【００４６】
この発明によれば、電界効果トランジスタのドレイン端子と第２の帯域通過フィルタとを接続する信号線と、その信号線と接地点との間に設けられたインダクタとで高域通過フィルタが構成され、電界効果トランジスタのソース端子と増幅器との間に直列に設けられたインダクタおよびコンデンサの並列回路とで帯域阻止フィルタが構成され、ＭＭＩＣとして構成されるようにしたので、回路を小型化することができるという効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１によるミキサ回路の構成を示すブロック図である。
【図２】この発明の実施の形態２によるミキサ回路の構成を示すブロック図である。
【図３】この発明の実施の形態３によるミキサ回路の構成を示すブロック図である。
【図４】この発明の実施の形態４によるミキサ回路の構成を示すブロック図である。
【図５】従来のミキサ回路を示すブロック図である。
【図６】図５の従来のミキサ回路に、ＩＦ信号を増幅するＩＦ増幅器を設けたものを示すブロック図である。
【符号の説明】
４ 電界効果トランジスタ（ＦＥＴ）、１１ ＬＯ信号用帯域通過フィルタ（第１の帯域通過フィルタ）、１２ ゲートバイアス回路、２１ ＲＦ信号用帯域通過フィルタ（第２の帯域通過フィルタ）、２２ 高域通過フィルタ、２３，３３，３５ インダクタ、３１ ＬＯ信号用帯域阻止フィルタ（帯域阻止フィルタ）、３２ ＩＦ増幅器（増幅器）、３４，３６ コンデンサ。
Claims (4)
- ソース端子を接地された電界効果トランジスタと、
前記電界効果トランジスタのゲート端子に接続され、ＬＯ信号を入力され、所定のＬＯ信号周波数帯域の信号だけを通過させる第１の帯域通過フィルタと、
前記電界効果トランジスタのゲート端子にバイアスを加えるゲートバイアス回路と、
前記電界効果トランジスタのドレイン端子に接続され、ＲＦ信号を入力され、所定のＲＦ信号周波数帯域の信号だけを通過させる第２の帯域通過フィルタと、
前記電界効果トランジスタのドレイン端子に接続され、ＬＯ信号の周波数帯域の信号を阻止する帯域阻止フィルタと、
前記帯域阻止フィルタを通過したＩＦ信号を増幅し、増幅後のＩＦ信号を出力する増幅器と
を備えたレジスティブミキサ回路。 - 電界効果トランジスタと、
前記電界効果トランジスタのゲート端子に接続され、ＬＯ信号を入力され、所定のＬＯ信号周波数帯域の信号だけを通過させる第１の帯域通過フィルタと、
前記電界効果トランジスタのゲート端子にバイアスを加えるゲートバイアス回路と、
ＲＦ信号を入力され、所定のＲＦ信号周波数帯域の信号だけを通過させる第２の帯域通過フィルタと、
前記電界効果トランジスタのドレイン端子と前記第２の帯域通過フィルタとの間に設けられ、前記所定のＲＦ信号周波数帯域の信号を通過させ、所定のＩＦ信号周波数帯域の信号を阻止して前記所定のＲＦ信号周波数帯域の信号と前記所定のＩＦ信号周波数帯域の信号とを分離する高域通過フィルタと、
前記電界効果トランジスタのソース端子に接続され、ＬＯ信号の周波数帯域の信号を阻止する帯域阻止フィルタと、
前記帯域阻止フィルタを通過したＩＦ信号を増幅し、増幅後のＩＦ信号を出力する増幅器と
を備えたレジスティブミキサ回路。 - 高域通過フィルタは、電界効果トランジスタのドレイン端子と第２の帯域通過フィルタとを接続する信号線と、その信号線と接地点との間に設けられたインダクタとで構成され、
帯域阻止フィルタは、前記電界効果トランジスタのソース端子と増幅器とを接続する信号線と、その信号線と接地点との間に設けられたインダクタおよびコンデンサの直列回路とで構成され、
前記電界効果トランジスタ、第１の帯域通過フィルタ、ゲートバイアス回路、前記第２の帯域通過フィルタ、前記高域通過フィルタ、前記帯域阻止フィルタおよび前記増幅器はＭＭＩＣとして構成される
ことを特徴とする請求項２記載のレジスティブミキサ回路。 - 高域通過フィルタは、電界効果トランジスタのドレイン端子と第２の帯域通過フィルタとを接続する信号線と、その信号線と接地点との間に設けられたインダクタとで構成され、
帯域阻止フィルタは、前記電界効果トランジスタのソース端子と増幅器との間に直列に設けられたインダクタおよびコンデンサの並列回路で構成され、
前記電界効果トランジスタ、第１の帯域通過フィルタ、ゲートバイアス回路、前記第２の帯域通過フィルタ、前記高域通過フィルタ、前記帯域阻止フィルタおよび前記増幅器はＭＭＩＣとして構成される
ことを特徴とする請求項２記載のレジスティブミキサ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36326798A JP3560838B2 (ja) | 1998-12-21 | 1998-12-21 | レジスティブミキサ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36326798A JP3560838B2 (ja) | 1998-12-21 | 1998-12-21 | レジスティブミキサ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000188516A JP2000188516A (ja) | 2000-07-04 |
| JP3560838B2 true JP3560838B2 (ja) | 2004-09-02 |
Family
ID=18478913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36326798A Expired - Fee Related JP3560838B2 (ja) | 1998-12-21 | 1998-12-21 | レジスティブミキサ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3560838B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002023714A1 (fr) * | 2000-09-13 | 2002-03-21 | Matsushita Electric Industrial Co., Ltd. | Melangeur resistif |
| KR102603803B1 (ko) * | 2020-10-12 | 2023-11-17 | 한국전자통신연구원 | 주파수 혼합 장치 |
| WO2023175696A1 (ja) * | 2022-03-15 | 2023-09-21 | 三菱電機株式会社 | 高調波ミクサ |
-
1998
- 1998-12-21 JP JP36326798A patent/JP3560838B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000188516A (ja) | 2000-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8145176B2 (en) | Front end and high frequency receiver having quadrature low noise amplifier | |
| EP0794613B1 (en) | Low noise-high linearity HEMT-HBT composite | |
| JPH1056340A (ja) | 高周波増幅器 | |
| Xie et al. | A K-band high interference-rejection GaAs low-noise amplifier using multizero control method for satellite communication | |
| KR100340046B1 (ko) | 다중 대역 및 다중 모드용 주파수 변환 수신기 | |
| JPH0452642B2 (ja) | ||
| WO2020134418A1 (zh) | 一种基于GaAs pHEMT工艺的中频放大器 | |
| JP3436850B2 (ja) | 周波数の異なる複数の信号に整合する無線通信機用の高周波増幅器 | |
| JPH10256849A (ja) | マイクロ波・ミリ波回路 | |
| JP3560838B2 (ja) | レジスティブミキサ回路 | |
| JPH11234148A (ja) | デュアルバンドマイクロ波増幅器 | |
| CN112152579B (zh) | 一种无反射放大器 | |
| JPH0376604B2 (ja) | ||
| JP2994231B2 (ja) | 半導体装置 | |
| Sabouri | A GaAs MMIC active filter with low noise and high gain | |
| JP4037654B2 (ja) | 低雑音増幅器 | |
| JPH04304705A (ja) | 低雑音増幅器 | |
| JP2894893B2 (ja) | ミキサ回路 | |
| JP2835150B2 (ja) | マイクロ波帯用増幅器 | |
| KR20030079894A (ko) | 저잡음 및 이미지 억압의 헤테로다인 수신 장치 | |
| JP4088991B2 (ja) | ２帯域用高周波電力増幅器およびそれを用いた移動体通信用端末機 | |
| KR100204597B1 (ko) | 주파수 혼합기 구조 | |
| JP3169600B2 (ja) | 高周波モジュール | |
| JPS6376624A (ja) | 高周波増幅装置 | |
| KR20230120441A (ko) | 고조파 억제 정합 네트워크 및 이를 포함하는 전력 증폭기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040427 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040526 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080604 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090604 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110604 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120604 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |