JPH10256849A - マイクロ波・ミリ波回路 - Google Patents

マイクロ波・ミリ波回路

Info

Publication number
JPH10256849A
JPH10256849A JP9059405A JP5940597A JPH10256849A JP H10256849 A JPH10256849 A JP H10256849A JP 9059405 A JP9059405 A JP 9059405A JP 5940597 A JP5940597 A JP 5940597A JP H10256849 A JPH10256849 A JP H10256849A
Authority
JP
Japan
Prior art keywords
capacitor
inductor
band
circuit
transmission line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9059405A
Other languages
English (en)
Inventor
Shinichi Fujimoto
慎一 藤本
Takuo Kashiwa
卓夫 柏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP9059405A priority Critical patent/JPH10256849A/ja
Priority to US08/943,929 priority patent/US5905409A/en
Priority to DE19752216A priority patent/DE19752216B8/de
Publication of JPH10256849A publication Critical patent/JPH10256849A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H03F3/1935—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices with junction-FET devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/601—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators using FET's, e.g. GaAs FET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microwave Amplifiers (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】 【課題】 より広い帯域でより大きな利得を得ることが
でき。しかも従来技術に比較して小型化することができ
るマイクロ波・ミリ波回路を提供する。 【解決手段】 ソース接地のトランジスタを備え、所定
の増幅中心周波数ｆ0を有する増幅器を入力端子と出力
端子との間に含むマイクロ波・ミリ波回路である。帯域
除去フィルタＦＡは入力端子に接続され、キャパシタＣ
５を備え、阻止周波数ｆaを有し、帯域除去フィルタＦ
Ｂは出力端子に接続され、キャパシタＣ６を備え、阻止
周波数ｆbを有する。帯域除去フィルタＦＣは、入力端
子とゲート間に挿入された伝送線路Ｔ６，Ｔ７の接続点
に接続され、阻止周波数ｆcを有し、帯域除去フィルタ
ＦＤは、ドレインと出力端子間に挿入された伝送線路Ｔ
８，Ｔ９の接続点に接続され、阻止周波数ｆdを有す
る。ここで、ｆa≒ｆb＜ｆc≒ｆd＜ｆ0と設定される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、概ね８００ＭＨｚ
以上でかつ概ね３００ＧＨｚ未満の周波数帯域で、マイ
クロ波、準ミリ波及びミリ波用集積回路（ＩＣ）におい
て用いられるマイクロ波・ミリ波回路に関する。
【０００２】
【従来の技術】図１３は、従来技術１のマイクロ波・ミ
リ波増幅回路の回路図である。図１３において、入力端
子１と出力端子２との間であって、それぞれ伝送線路で
ある２本のマイクロストリップ線路Ｔ１１，Ｔ１２の間
に、ソース接地の電界効果トランジスタ（以下、ＦＥＴ
という。）Ｑのゲート及びドレインが挿入された増幅回
路において、インダクタとして動作する伝送線路である
マイクロストリップ線路Ｔ１３と、キャパシタＣ１１と
の直列回路から構成され、増幅回路の所望の増幅中心周
波数ｆ0よりも低い阻止周波数ｆcを有する帯域阻止フィ
ルタ（以下、ＢＥＦという。）ＦＥがＦＥＴ Ｑのドレ
インに接続されている。この増幅回路は、図１７におい
て利得Ｇ１０で示すような利得周波数特性を有し、ここ
で、阻止周波数ｆc近傍のより低い周波数においてＧ１
１で示す不要な利得が存在するという問題点があった。
【０００３】この問題点を解決するために、従来技術２
を示す図１４に示すように、マイクロストリップ線路Ｔ
１２に代えて、互いに電磁的に結合するように対向され
て形成された１／４波長の２本のマイクロストリップ線
路Ｔ２１，Ｔ２２からなる方向性結合器を備えることに
より、図１７の利得Ｇ１２で示すように、不当な利得Ｇ
１１を除去している。
【０００４】また、図１５は、特開平８−２７４５５２
号公報において開示された従来技術３のマイクロ波・ミ
リ波増幅回路の回路図である。図１５において、１は入
力端子であり、２は出力端子であり、３，４はバイアス
印加端子であり、ＱはＦＥＴであり、Ｔ１１乃至Ｔ１６
はインダクタとして動作する伝送線路であるマイクロス
トリップ線路であり、Ｃ１１及びＣ１２はキャパシタで
あり、Ｒｇは抵抗であり、Ｌｓ１，Ｌｓ２は高周波阻止
用インダクタである。以上のように構成されたマイクロ
波・ミリ波増幅回路の周波数特性は、図１８に示すよう
に、従来技術１と同様に、約２ＧＨｚ以下で不要な利得
が生じている。また、当該回路の安定化係数Ｋは、約１
３ＧＨｚから２７ＧＨｚまでの周波数帯域で１よりも小
さい値となっており、その動作は不安定である。
【０００５】さらに、図１６は、米国特許第５，４１
２，３４７号において開示された従来技術４のマイクロ
波・ミリ波増幅回路の回路図である。図１６において、
１は入力端子であり、２は出力端子であり、３，４はバ
イアス印加端子であり、ＱはＦＥＴであり、Ｔ１１乃至
Ｔ１７はインダクタとして動作する伝送線路であるマイ
クロストリップ線路であり、Ｃ１１乃至Ｃ１５はキャパ
シタであり、Ｒ１１は抵抗である。
【０００６】
【発明が解決しようとする課題】従来技術２において
は、上述のように、従来技術１の問題点を解決している
が、方向性結合器を備えているために、例えば、６０Ｇ
Ｈｚ帯において１／４波長は４００μｍを超えており、
当該方向性結合器は比較的大きく、上記増幅回路を含む
回路を小型化することができないという問題点があっ
た。
【０００７】従来技術３の問題点を解決するために、例
えば、ＦＥＴ Ｑのソースに比較的長いインダクタとし
て動作するマイクロストリップ線路を付加することによ
り、図１９に示すように、安定化係数Ｋを１以上とする
ことができるが、いまだ不要な利得が存在し、また、帰
還回路であるインダクタを挿入することにより、当該増
幅回路の増幅利得も約１８ｄＢから約６ｄＢへと、約１
２ｄＢも低下している。また、従来技術４においても、
従来技術３と同様の問題点があり、より広い帯域でより
大きな利得を得ることができないという問題点があっ
た。
【０００８】本発明の目的は以上の問題点を解決し、よ
り広い帯域でより大きな利得を得ることができ。しかも
従来技術に比較して小型化することができるマイクロ波
・ミリ波回路を提供することにある。
【０００９】
【課題を解決するための手段】第１の発明に係るマイク
ロ波・ミリ波回路は、ゲートとドレインとソースとを有
するソース接地のトランジスタを備え、所定の増幅中心
周波数を有する増幅器を入力端子と出力端子との間に含
むマイクロ波・ミリ波回路において、上記入力端子と上
記トランジスタのゲートとの間に接続されかつ互いに直
列に接続され、それぞれインダクタとして動作する第１
と第２の伝送線路と、上記トランジスタのドレインと上
記出力端子との間に接続されかつ互いに直列に接続さ
れ、それぞれインダクタとして動作する第３と第４の伝
送線路と、上記入力端子に接続され、少なくとも第１の
キャパシタを備え、第１の阻止周波数を有する第１の帯
域除去フィルタと、上記出力端子に接続され、少なくと
も第２のキャパシタを備え、第２の阻止周波数を有する
第２の帯域除去フィルタと、第３のキャパシタと、第４
のキャパシタと第１の抵抗との直列回路との並列回路を
備えるとともに、上記並列回路と、インダクタとして動
作する第５の伝送線路との直列回路を備え、上記第１と
第２の伝送線路の接続点に接続され、第３の阻止周波数
を有する第３の帯域除去フィルタと、第５のキャパシタ
と、第６のキャパシタと第２の抵抗との直列回路との並
列回路を備えるとともに、上記並列回路と、インダクタ
として動作する第６の伝送線路との直列回路を備え、上
記第３と第４の伝送線路の接続点に接続され、第４の阻
止周波数を有する第４の帯域除去フィルタとを備え、上
記第１と第２の阻止周波数及び上記第３と第４の阻止周
波数は上記増幅中心周波数よりも低く設定され、かつ上
記第３と第４の阻止周波数は上記第１と第２の阻止周波
数よりも高く設定されたことを特徴とする。
【００１０】また、第１の発明のマイクロ波・ミリ波回
路において、上記第１の帯域除去フィルタはさらに、上
記第１のキャパシタと直列に接続され、インダクタとし
て動作する第７の伝送線路を備え、上記第２の帯域除去
フィルタはさらに、上記第２のキャパシタと直列に接続
され、インダクタとして動作する第８の伝送線路を備え
たことを特徴とする。
【００１１】さらに、第１の発明のマイクロ波・ミリ波
回路において、上記トランジスタのソースは、インダク
タとして動作する第９の伝送線路を介して接地されたこ
とを特徴とする。
【００１２】第２の発明に係るマイクロ波・ミリ波回路
は、ゲートとドレインとソースとを有するソース接地の
トランジスタを備え、所定の増幅中心周波数を有する増
幅器を入力端子と出力端子との間に含むマイクロ波・ミ
リ波回路において、上記入力端子と上記トランジスタの
ゲートとの間に接続されかつ互いに直列に接続され、そ
れぞれインダクタとして動作する第１と第２の伝送線路
と、上記トランジスタのドレインと上記出力端子との間
に接続されかつ互いに直列に接続され、それぞれインダ
クタとして動作する第３と第４の伝送線路と、上記入力
端子に接続され、少なくとも第１のキャパシタを備え、
第１の阻止周波数を有する第１の帯域除去フィルタと、
第２のキャパシタと、第３のキャパシタと第１の抵抗と
の直列回路との並列回路を備えるとともに、上記並列回
路と、インダクタとして動作する第５の伝送線路との直
列回路を備え、上記第１と第２の伝送線路の接続点に接
続され、第２の阻止周波数を有する第２の帯域除去フィ
ルタと、第４のキャパシタと、第５のキャパシタと第２
の抵抗との直列回路との並列回路を備えるとともに、上
記並列回路と、インダクタとして動作する第６の伝送線
路との直列回路を備え、上記第３と第４の伝送線路の接
続点に接続され、第３の阻止周波数を有する第３の帯域
除去フィルタとを備え、上記第１の阻止周波数及び上記
第２と第３の阻止周波数は上記増幅中心周波数よりも低
く設定され、かつ上記第２と第３の阻止周波数は上記第
１の阻止周波数よりも高く設定されたことを特徴とす
る。
【００１３】また、第２の発明のマイクロ波・ミリ波回
路において、上記第１の帯域除去フィルタはさらに、上
記第１のキャパシタと直列に接続され、インダクタとし
て動作する第７の伝送線路を備えたことを特徴とする。
【００１４】さらに、第２の発明のマイクロ波・ミリ波
回路において、上記トランジスタのソースは、インダク
タとして動作する第８の伝送線路を介して接地されたこ
とを特徴とする。
【００１５】第３の発明に係るマイクロ波・ミリ波回路
は、ゲートとドレインとソースとを有するソース接地の
トランジスタを備え、所定の増幅中心周波数を有する増
幅器を入力端子と出力端子との間に含むマイクロ波・ミ
リ波回路において、上記入力端子と上記トランジスタの
ゲートとの間に接続されかつ互いに直列に接続され、そ
れぞれインダクタとして動作する第１と第２の伝送線路
と、上記トランジスタのドレインと上記出力端子との間
に接続されかつ互いに直列に接続され、それぞれインダ
クタとして動作する第３と第４の伝送線路と、上記出力
端子に接続され、少なくとも第１のキャパシタを備え、
第１の阻止周波数を有する第１の帯域除去フィルタと、
第２のキャパシタと、第３のキャパシタと第１の抵抗と
の直列回路との並列回路を備えるとともに、上記並列回
路と、インダクタとして動作する第５の伝送線路との直
列回路を備え、上記第１と第２の伝送線路の接続点に接
続され、第２の阻止周波数を有する第２の帯域除去フィ
ルタと、第４のキャパシタと、第５のキャパシタと第２
の抵抗との直列回路との並列回路を備えるとともに、上
記並列回路と、インダクタとして動作する第６の伝送線
路との直列回路を備え、上記第３と第４の伝送線路の接
続点に接続され、第３の阻止周波数を有する第３の帯域
除去フィルタとを備え、上記第１の阻止周波数及び上記
第２と第３の阻止周波数は上記増幅中心周波数よりも低
く設定され、かつ上記第２と第３の阻止周波数は上記第
１の阻止周波数よりも高く設定されたことを特徴とす
る。
【００１６】また、第３の発明のマイクロ波・ミリ波回
路において、上記第１の帯域除去フィルタはさらに、上
記第１のキャパシタと直列に接続され、インダクタとし
て動作する第７の伝送線路を備えたことを特徴とする。
【００１７】さらに、第３の発明のマイクロ波・ミリ波
回路において、上記トランジスタのソースは、インダク
タとして動作する第８の伝送線路を介して接地されたこ
とを特徴とする。
【００１８】第４の発明に係るマイクロ波・ミリ波回路
は、ゲートとドレインとソースとを有するソース接地の
トランジスタを備え、所定の増幅中心周波数を有する増
幅器を入力端子と出力端子との間に含むマイクロ波・ミ
リ波回路において、上記入力端子と上記トランジスタの
ゲートとの間に接続されかつ互いに直列に接続され、そ
れぞれインダクタとして動作する第１と第２の伝送線路
と、上記トランジスタのドレインと上記出力端子との間
に接続されかつ互いに直列に接続され、それぞれインダ
クタとして動作する第３と第４の伝送線路と、上記第１
と第２の伝送線路の接続点に接続され、少なくとも第１
のキャパシタを備え、第１の阻止周波数を有する第１の
帯域除去フィルタと、上記第３と第４の伝送線路の接続
点に接続され、少なくとも第２のキャパシタを備え、第
２の阻止周波数を有する第２の帯域除去フィルタと、第
３のキャパシタと、第４のキャパシタと第１の抵抗との
直列回路との並列回路を備えるとともに、上記並列回路
と、インダクタとして動作する第５の伝送線路との直列
回路を備え、上記入力端子に接続され、第３の阻止周波
数を有する第３の帯域除去フィルタと、第５のキャパシ
タと、第６のキャパシタと第２の抵抗との直列回路との
並列回路を備えるとともに、上記並列回路と、インダク
タとして動作する第６の伝送線路との直列回路を備え、
上記出力端子に接続され、第４の阻止周波数を有する第
４の帯域除去フィルタとを備え、上記第１と第２の阻止
周波数及び上記第３と第４の阻止周波数は上記増幅中心
周波数よりも低く設定され、かつ上記第３と第４の阻止
周波数は上記第１と第２の阻止周波数よりも高く設定さ
れたことを特徴とする。
【００１９】また、第４の発明のマイクロ波・ミリ波回
路において、上記第１の帯域除去フィルタはさらに、上
記第１のキャパシタと直列に接続され、インダクタとし
て動作する第７の伝送線路を備え、上記第２の帯域除去
フィルタはさらに、上記第２のキャパシタと直列に接続
され、インダクタとして動作する第８の伝送線路を備え
たことを特徴とする。
【００２０】さらに、第４の発明のマイクロ波・ミリ波
回路において、上記トランジスタのソースは、インダク
タとして動作する第９の伝送線路を介して接地されたこ
とを特徴とする。
【００２１】第５の発明に係るマイクロ波・ミリ波回路
は、ゲートとドレインとソースとを有するソース接地の
トランジスタを備え、所定の増幅中心周波数を有する増
幅器を入力端子と出力端子との間に含むマイクロ波・ミ
リ波回路において、上記入力端子と上記トランジスタの
ゲートとの間に接続されかつ互いに直列に接続され、そ
れぞれインダクタとして動作する第１と第２の伝送線路
と、上記トランジスタのドレインと上記出力端子との間
に接続されかつ互いに直列に接続され、それぞれインダ
クタとして動作する第３と第４の伝送線路と、上記第１
と第２の伝送線路の接続点に接続され、少なくとも第１
のキャパシタを備え、第１の阻止周波数を有する第１の
帯域除去フィルタと、第２のキャパシタと、第３のキャ
パシタと第１の抵抗との直列回路との並列回路を備える
とともに、上記並列回路と、インダクタとして動作する
第５の伝送線路との直列回路を備え、上記入力端子に接
続され、第２の阻止周波数を有する第２の帯域除去フィ
ルタと、第４のキャパシタと、第５のキャパシタと第２
の抵抗との直列回路との並列回路を備えるとともに、上
記並列回路と、インダクタとして動作する第６の伝送線
路との直列回路を備え、上記出力端子に接続され、第３
の阻止周波数を有する第３の帯域除去フィルタとを備
え、上記第１の阻止周波数及び上記第２と第３の阻止周
波数は上記増幅中心周波数よりも低く設定され、かつ上
記第２と第３の阻止周波数は上記第１の阻止周波数より
も高く設定されたことを特徴とする。
【００２２】また、第５の発明のマイクロ波・ミリ波回
路において、上記第１の帯域除去フィルタはさらに、上
記第１のキャパシタと直列に接続され、インダクタとし
て動作する第７の伝送線路を備えたことを特徴とする。
【００２３】さらに、第５の発明のマイクロ波・ミリ波
回路において、上記トランジスタのソースは、インダク
タとして動作する第８の伝送線路を介して接地されたこ
とを特徴とする。
【００２４】第６の発明に係るマイクロ波・ミリ波回路
は、ゲートとドレインとソースとを有するソース接地の
トランジスタを備え、所定の増幅中心周波数を有する増
幅器を入力端子と出力端子との間に含むマイクロ波・ミ
リ波回路において、上記入力端子と上記トランジスタの
ゲートとの間に接続されかつ互いに直列に接続され、そ
れぞれインダクタとして動作する第１と第２の伝送線路
と、上記トランジスタのドレインと上記出力端子との間
に接続されかつ互いに直列に接続され、それぞれインダ
クタとして動作する第３と第４の伝送線路と、上記第３
と第４の伝送線路の接続点に接続され、少なくとも第１
のキャパシタを備え、第１の阻止周波数を有する第１の
帯域除去フィルタと、第２のキャパシタと、第３のキャ
パシタと第１の抵抗との直列回路との並列回路を備える
とともに、上記並列回路と、インダクタとして動作する
第５の伝送線路との直列回路を備え、上記入力端子に接
続され、第２の阻止周波数を有する第２の帯域除去フィ
ルタと、第４のキャパシタと、第５のキャパシタと第２
の抵抗との直列回路との並列回路を備えるとともに、上
記並列回路と、インダクタとして動作する第６の伝送線
路との直列回路を備え、上記出力端子に接続され、第３
の阻止周波数を有する第３の帯域除去フィルタとを備
え、上記第１の阻止周波数及び上記第２と第３の阻止周
波数は上記増幅中心周波数よりも低く設定され、かつ上
記第２と第３の阻止周波数は上記第１の阻止周波数より
も高く設定されたことを特徴とする。
【００２５】また、第６の発明のマイクロ波・ミリ波回
路において、上記第１の帯域除去フィルタはさらに、上
記第１のキャパシタと直列に接続され、インダクタとし
て動作する第７の伝送線路を備えたことを特徴とする。
【００２６】さらに、第６の発明のマイクロ波・ミリ波
回路において、上記トランジスタのソースは、インダク
タとして動作する第８の伝送線路を介して接地されたこ
とを特徴とする。
【００２７】第７の発明に係るマイクロ波・ミリ波回路
は、ゲートとドレインとソースとを有するソース接地の
トランジスタを備え、所定の増幅中心周波数を有する増
幅器を入力端子と出力端子との間に含むマイクロ波・ミ
リ波回路において、上記入力端子と上記トランジスタの
ゲートとの間に接続され、インダクタとして動作する第
１の伝送線路と、上記トランジスタのドレインと上記出
力端子との間に接続され、インダクタとして動作する第
２の伝送線路と、上記入力端子に接続され、少なくとも
第１のキャパシタを備え、第１の阻止周波数を有する第
１の帯域除去フィルタと、上記出力端子に接続され、少
なくとも第２のキャパシタを備え、第２の阻止周波数を
有する第２の帯域除去フィルタと、第３のキャパシタ
と、第４のキャパシタと第１の抵抗との直列回路との並
列回路を備えるとともに、上記並列回路と、インダクタ
として動作する第３の伝送線路との直列回路を備え、上
記入力端子に接続され、第３の阻止周波数を有する第３
の帯域除去フィルタと、第５のキャパシタと、第６のキ
ャパシタと第２の抵抗との直列回路との並列回路を備え
るとともに、上記並列回路と、インダクタとして動作す
る第４の伝送線路との直列回路を備え、上記出力端子に
接続され、第４の阻止周波数を有する第４の帯域除去フ
ィルタとを備え、上記第１と第２の阻止周波数及び上記
第３と第４の阻止周波数は上記増幅中心周波数よりも低
く設定され、かつ上記第３と第４の阻止周波数は上記第
１と第２の阻止周波数よりも高く設定されたことを特徴
とする。
【００２８】また、第７の発明のマイクロ波・ミリ波回
路において、上記第１の帯域除去フィルタはさらに、上
記第１のキャパシタと直列に接続され、インダクタとし
て動作する第５の伝送線路を備え、上記第２の帯域除去
フィルタはさらに、上記第２のキャパシタと直列に接続
され、インダクタとして動作する第６の伝送線路を備え
たことを特徴とする。
【００２９】さらに、第７の発明のマイクロ波・ミリ波
回路において、上記トランジスタのソースは、インダク
タとして動作する第７の伝送線路を介して接地されたこ
とを特徴とする。
【００３０】第８の発明に係るマイクロ波・ミリ波回路
は、ゲートとドレインとソースとを有するソース接地の
トランジスタを備え、所定の増幅中心周波数を有する増
幅器を入力端子と出力端子との間に含むマイクロ波・ミ
リ波回路において、上記入力端子と上記トランジスタの
ゲートとの間に接続され、インダクタとして動作する第
１の伝送線路と、上記トランジスタのドレインと上記出
力端子との間に接続され、インダクタとして動作する第
２の伝送線路と、上記入力端子に接続され、少なくとも
第１のキャパシタを備え、第１の阻止周波数を有する第
１の帯域除去フィルタと、第２のキャパシタと、第３の
キャパシタと第１の抵抗との直列回路との並列回路を備
えるとともに、上記並列回路と、インダクタとして動作
する第３の伝送線路との直列回路を備え、上記入力端子
に接続され、第２の阻止周波数を有する第２の帯域除去
フィルタと、第４のキャパシタと、第５のキャパシタと
第２の抵抗との直列回路との並列回路を備えるととも
に、上記並列回路と、インダクタとして動作する第４の
伝送線路との直列回路を備え、上記出力端子に接続さ
れ、第３の阻止周波数を有する第３の帯域除去フィルタ
とを備え、上記第１の阻止周波数及び上記第２と第３の
阻止周波数は上記増幅中心周波数よりも低く設定され、
かつ上記第２と第３の阻止周波数は上記第１の阻止周波
数よりも高く設定されたことを特徴とする。
【００３１】また、第８の発明のマイクロ波・ミリ波回
路において、上記第１の帯域除去フィルタはさらに、上
記第１のキャパシタと直列に接続され、インダクタとし
て動作する第５の伝送線路を備えたことを特徴とする。
【００３２】さらに、第８の発明のマイクロ波・ミリ波
回路において、上記トランジスタのソースは、インダク
タとして動作する第６の伝送線路を介して接地されたこ
とを特徴とする。
【００３３】第９の発明に係るマイクロ波・ミリ波回路
は、ゲートとドレインとソースとを有するソース接地の
トランジスタを備え、所定の増幅中心周波数を有する増
幅器を入力端子と出力端子との間に含むマイクロ波・ミ
リ波回路において、上記入力端子と上記トランジスタの
ゲートとの間に接続され、インダクタとして動作する第
１の伝送線路と、上記トランジスタのドレインと上記出
力端子との間に接続され、インダクタとして動作する第
２の伝送線路と、上記出力端子に接続され、少なくとも
第１のキャパシタを備え、第１の阻止周波数を有する第
１の帯域除去フィルタと、第２のキャパシタと、第３の
キャパシタと第１の抵抗との直列回路との並列回路を備
えるとともに、上記並列回路と、インダクタとして動作
する第３の伝送線路との直列回路を備え、上記入力端子
に接続され、第２の阻止周波数を有する第２の帯域除去
フィルタと、第４のキャパシタと、第５のキャパシタと
第２の抵抗との直列回路との並列回路を備えるととも
に、上記並列回路と、インダクタとして動作する第４の
伝送線路との直列回路を備え、上記出力端子に接続さ
れ、第３の阻止周波数を有する第３の帯域除去フィルタ
とを備え、上記第１の阻止周波数及び上記第２と第３の
阻止周波数は上記増幅中心周波数よりも低く設定され、
かつ上記第２と第３の阻止周波数は上記第１の阻止周波
数よりも高く設定されたことを特徴とする。
【００３４】また、第９の発明のマイクロ波・ミリ波回
路において、上記第１の帯域除去フィルタはさらに、上
記第１のキャパシタと直列に接続され、インダクタとし
て動作する第５の伝送線路を備えたことを特徴とする。
【００３５】さらに、第９の発明のマイクロ波・ミリ波
回路において、上記トランジスタのソースは、インダク
タとして動作する第６の伝送線路を介して接地されたこ
とを特徴とする。
【００３６】第１０の発明に係るマイクロ波・ミリ波回
路は、ゲートとドレインとソースとを有するソース接地
のトランジスタを備え、所定の増幅中心周波数を有する
増幅器を入力端子と出力端子との間に含むマイクロ波・
ミリ波回路において、上記入力端子と上記トランジスタ
のゲートとの間に接続されかつ互いに直列に接続され、
それぞれインダクタとして動作する第１と第２の伝送線
路と、上記トランジスタのドレインと上記出力端子との
間に接続され、インダクタとして動作する第３の伝送線
路と、上記入力端子に接続され、少なくとも第１のキャ
パシタを備え、第１の阻止周波数を有する第１の帯域除
去フィルタと、上記出力端子に接続され、少なくとも第
２のキャパシタを備え、第２の阻止周波数を有する第２
の帯域除去フィルタと、第３のキャパシタと、第４のキ
ャパシタと第１の抵抗との直列回路との並列回路を備え
るとともに、上記並列回路と、インダクタとして動作す
る第４の伝送線路との直列回路を備え、上記第１と第２
の伝送線路の接続点に接続され、第３の阻止周波数を有
する第３の帯域除去フィルタとを備え、上記第１と第２
の阻止周波数及び上記第３の阻止周波数は上記増幅中心
周波数よりも低く設定され、かつ上記第３の阻止周波数
は上記第１と第２の阻止周波数よりも高く設定されたこ
とを特徴とする。
【００３７】また、第１０の発明のマイクロ波・ミリ波
回路において、上記第１の帯域除去フィルタはさらに、
上記第１のキャパシタと直列に接続され、インダクタと
して動作する第５の伝送線路を備え、上記第２の帯域除
去フィルタはさらに、上記第２のキャパシタと直列に接
続され、インダクタとして動作する第６の伝送線路を備
えたことを特徴とする。
【００３８】さらに、第１０の発明のマイクロ波・ミリ
波回路において、上記トランジスタのソースは、インダ
クタとして動作する第７の伝送線路を介して接地された
ことを特徴とする。
【００３９】第１１の発明のマイクロ波・ミリ波回路
は、ゲートとドレインとソースとを有するソース接地の
トランジスタを備え、所定の増幅中心周波数を有する増
幅器を入力端子と出力端子との間に含むマイクロ波・ミ
リ波回路において、上記入力端子と上記トランジスタの
ゲートとの間に接続されかつ互いに直列に接続され、そ
れぞれインダクタとして動作する第１と第２の伝送線路
と、上記トランジスタのドレインと上記出力端子との間
に接続され、インダクタとして動作する第３の伝送線路
と、上記第１と第２の伝送線路の接続点に接続され、少
なくとも第１のキャパシタを備え、第１の阻止周波数を
有する第１の帯域除去フィルタと、上記出力端子に接続
され、少なくとも第２のキャパシタを備え、第２の阻止
周波数を有する第２の帯域除去フィルタと、第３のキャ
パシタと、第４のキャパシタと第１の抵抗との直列回路
との並列回路を備えるとともに、上記並列回路と、イン
ダクタとして動作する第４の伝送線路との直列回路を備
え、上記入力端子に接続され、第３の阻止周波数を有す
る第３の帯域除去フィルタとを備え、上記第１と第２の
阻止周波数及び上記第３の阻止周波数は上記増幅中心周
波数よりも低く設定され、かつ上記第３の阻止周波数は
上記第１と第２の阻止周波数よりも高く設定されたこと
を特徴とする。
【００４０】また、第１１の発明のマイクロ波・ミリ波
回路において、上記第１の帯域除去フィルタはさらに、
上記第１のキャパシタと直列に接続され、インダクタと
して動作する第５の伝送線路を備え、上記第２の帯域除
去フィルタはさらに、上記第２のキャパシタと直列に接
続され、インダクタとして動作する第６の伝送線路を備
えたことを特徴とする。
【００４１】さらに、第１１の発明のマイクロ波・ミリ
波回路において、上記トランジスタのソースは、インダ
クタとして動作する第７の伝送線路を介して接地された
ことを特徴とする。
【００４２】
【発明の実施の形態】以下、図面を参照して本発明に係
る実施形態について説明する。
【００４３】実施の形態１．図１は、本発明に係る実施
の形態１のマイクロ波・ミリ波増幅回路の回路図であ
る。この実施の形態１は、入力端子１と出力端子２との
間に接続され、かつ、２本のマイクロストリップ線路Ｔ
３，Ｔ３ａの並列回路を介してソース接地された、増幅
用の擬似モルフィック（Pseudo Morphic）ＨＥＭＴ（Hi
gh Electron Mobility Transistor）であるＦＥＴ Ｑ
を備えた増幅回路において、図１に示すように、ＦＥＴ
Ｑのゲートに、（ａ）阻止周波数ｆaを有するＢＥＦ
ＦＡと、（ｂ）阻止周波数ｆcを有するＢＥＦ ＦＣ
とが接続される一方、ＦＥＴ Ｑのドレインに、（ｃ）
阻止周波数ｆdを有するＢＥＦ ＦＤと、（ｄ）阻止周
波数ｆbを有するＢＥＦ ＦＢとが接続されることを特
徴とする。ここで、当該増幅回路の増幅中心周波数をｆ
0とすると、阻止周波数ｆa，ｆb，ｆc，ｆdは好ましく
は次式を満足する。
【数１】ｆa≒ｆb＜ｆc≒ｆd＜ｆ0 すなわち、本実施の形態の増幅回路は、阻止周波数
ｆc，ｆdは増幅中心周波数ｆ0の近傍でｆ0よりも低い周
波数に設定され、阻止周波数ｆa，ｆbは阻止周波数
ｆc，ｆdよりも低い周波数に設定される。言い換えれ
ば、ＢＥＦ ＦＡ及びＦＢ、並びにＢＥＦ ＦＣ及びＦ
Ｄはともに、増幅中心周波数ｆ0よりも低い周波数帯の
信号を減衰させ、ここで、ＢＥＦ ＦＡ及びＦＢはより
低い周波数帯の信号を減衰させる一方、ＢＥＦ ＦＣ及
びＦＤはより高い周波数帯の信号を減衰させる。なお、
阻止周波数ｆaとｆbとは実質的に等しく設定され、阻止
周波数ｆcとｆdとは実質的に等しく設定される。
【００４４】図１において、３はゲートバイアス電圧Ｖ
ｇが印加されるバイアス印加端子であり、４はドレイン
バイアス電圧Ｖｄが印加されるバイアス印加端子であ
り、Ｔ１乃至Ｔ９及びＴ３ａは、それぞれインダクタＬ
１乃至Ｌ９及びＬ３ａとして動作する伝送線路であるマ
イクロストリップ線路であり、Ｃ１乃至Ｃ６は例えばＭ
ＩＭ（Metal-Insulating-Metal）キャパシタ又はインタ
ーディジタル型キャパシタで構成されたキャパシタであ
り、Ｒ１及びＲ２は抵抗であり、Ｌｓ１，Ｌｓ２は高周
波阻止用インダクタである。ここで、マイクロストリッ
プ線路Ｔ４及びＴ５はショートスタブを構成している。
【００４５】ＢＥＦ ＦＡは、マイクロストリップ線路
Ｔ４とキャパシタＣ５との直列回路にてなり、ＢＥＦ
ＦＢは、マイクロストリップ線路Ｔ５とキャパシタＣ６
との直列回路にてなる。また、ＢＥＦ ＦＣは、（ａ）
キャパシタＣ３と抵抗Ｒ１との直列回路と、キャパシタ
Ｃ１との並列回路と、（ｂ）マイクロストリップ線路Ｔ
１との直列回路にてなり、キャパシタＣ３と抵抗Ｒ１と
の間に接続点は高周波阻止用インダクタＬｓ１を介して
バイアス印加端子３に接続される。さらに、ＢＥＦＦＤ
は、（ａ）キャパシタＣ４と抵抗Ｒ２との直列回路と、
キャパシタＣ２との並列回路と、（ｂ）マイクロストリ
ップ線路Ｔ２との直列回路にてなり、キャパシタＣ４と
抵抗Ｒ２との間に接続点は高周波阻止用インダクタＬｓ
２を介してバイアス印加端子４に接続される。
【００４６】入力端子１は、ＢＥＦ ＦＡを介して接地
されるとともに、マイクロストリップ線路Ｔ７及びＴ６
を介してＦＥＴ Ｑのゲートに接続され、マイクロスト
リップ線路Ｔ７及びＴ６の接続点はＢＥＦ ＦＣを介し
て接地される。一方、出力端子２は、ＢＥＦ ＦＢを介
して接地されるとともに、マイクロストリップ線路Ｔ９
及びＴ８を介してＦＥＴ Ｑのドレインに接続され、マ
イクロストリップ線路Ｔ８及びＴ９の接続点はＢＥＦ
ＦＤを介して接地される。また、ＦＥＴ Ｑのソース
は、２本のマイクロストリップ線路Ｔ３及びＴ３ａの並
列回路を介して接地される。
【００４７】実施の形態１における好ましい実施例のマ
イクロ波・ミリ波増幅回路における各素子の好ましい素
子値は次の通りである。この素子値は図２１乃至図２３
の実施例において用いている。
【００４８】
【数２】Ｌ１＝Ｌ２＝０．０３ｎＨ、 Ｌ３＝Ｌ３ａ＝０．０２ｎＨ、 Ｌ４＝Ｌ５＝０ｎＨ、 Ｌ６＝Ｌ９＝０．０２ｎＨ、 Ｌ７＝０．０７ｎＨ、 Ｌ８＝０．１ｎＨ。
【数３】Ｃ１＝Ｃ２＝Ｃ３＝Ｃ４＝０．３ｐＦ、 Ｃ５＝Ｃ６＝１０ｐＦ。
【数４】Ｒ１＝Ｒ２＝５０Ω。
【００４９】また、実施の形態１における好ましい実施
例のマイクロ波・ミリ波増幅回路における各素子の好ま
しい素子値の範囲は次の通りである。ここで、ｗ1乃至
ｗ9及びｗ3aはそれぞれマイクロストリップ線路Ｔ１乃
至Ｔ９及びＴ３ａの幅であり、ｌ1乃至ｌ9及びｌ3aはそ
れぞれマイクロストリップ線路Ｔ１乃至Ｔ９及びＴ３ａ
の長さである。
【００５０】
【数５】５μｍ≦ｗ1＝ｗ2≦５００μｍ、 ０≦ｗ3＝ｗ3a＝ｗ4＝ｗ5＝ｗ6＝ｗ7＝ｗ8＝ｗ9≦５０
０μｍ。
【数６】８μｍ≦ｌ1＝ｌ2≦５０００μｍ、 ０≦ｌ3＝ｌ3a＝ｌ4＝ｌ5≦５０００μｍ、 ０≦ｌ6≦１０００μｍ、 ０≦ｌ7＝ｌ8＝ｌ9≦３０００μｍ。
【数７】０．０１ｐＦ≦Ｃ１＝Ｃ２≦２０ｐＦ、 ０．０１ｐＦ≦Ｃ３＝Ｃ４≦０．９ｐＦ、 １ｐＦ≦Ｃ５＝Ｃ６≦５０ｐＦ。
【数８】０．０１Ω≦Ｒ１≦１０００Ω、 ０≦Ｒ２≦１０００Ω。
【００５１】以上のように構成されたマイクロ波・ミリ
波増幅回路において、マイクロストリップ線路Ｔ９とＢ
ＥＦ ＦＢとからなるＢＥＦ回路の出力電圧Ｖ2に対す
る入力電圧Ｖ1の比の値の絶対値は、次式で表わすこと
ができる。
【００５２】
【数９】│Ｖ2／Ｖ1│＝│−ＺL／[{１−ω2(Ｌ9＋Ｌ5)
Ｃ6}／(１−ω2Ｌ5Ｃ6)＋ｊωＬ9)]│
【００５３】ここで、数９の右辺の分母の第１項は、ミ
リ波など十分に高い周波数においては（Ｌ9＋Ｌ5）／Ｌ
5に漸近する。また、当該ＢＥＦ ＦＢのインダクタＬ
５とキャパシタＣ６との共振周波数に対応する阻止周波
数ｆbは、好ましい実施例においては、例えば、３ＧＨ
ｚであるマイクロ波帯の周波数に設定される。従って、
上記ＢＥＦ回路は、より低い周波数帯の信号を減衰させ
る帯域阻止フィルタ回路となる。
【００５４】すなわち、図１のマイクロ波・ミリ波増幅
回路において、入力端子１に入力されたマイクロ波及び
ミリ波信号は、ＢＥＦ ＦＡにより阻止周波数ｆaで帯
域除去されかつＢＥＦ ＦＣにより阻止周波数ｆcで帯
域除去された後、ＦＥＴ Ｑを備えた増幅器に入力され
る。ＦＥＴ Ｑにより増幅されたマイクロ波及びミリ波
信号は、ＢＥＦ ＦＤにより阻止周波数ｆdで帯域除去
されかつＢＥＦ ＦＢにより阻止周波数ｆbで帯域除去
された後、出力端子２を介して出力される。
【００５５】図１２は、比較例のマイクロ波・ミリ波増
幅回路の回路図である。図１２において、図１と同様の
ものについては同一の符号を付している。比較例のマイ
クロ波・ミリ波増幅回路は、図１のマイクロ波・ミリ波
増幅回路に比較して、ＢＥＦＦＡ及びＦＢ、並びにマイ
クロストリップ線路Ｔ３ａを備えていないことを特徴と
している。図２０は、図１２の比較例のマイクロ波・ミ
リ波増幅回路の周波数特性を示すグラフである。この比
較例においては、図２０から明らかなように、従来技術
１、３及び４と同様に、Ｇ１３で示す不要な利得が生じ
ている。
【００５６】図２２は、図１のＢＥＦ ＦＡ，ＦＢの周
波数特性を示すグラフであり、図２３は、ＢＥＦ Ｆ
Ｃ，ＦＤの周波数特性を示すグラフである。図１の好ま
しい実施例における増幅中心周波数ｆ0は、約３０ＧＨ
ｚであり、阻止周波数ｆa≒ｆbは図２２から明らかなよ
うに約３ＧＨｚであり、阻止周波数ｆc≒ｆdは図２３か
ら明らかなように約７ＧＨｚである。
【００５７】図２１は、マイクロストリップ線路Ｔ４，
Ｔ５及びＴ３ａを備えていないときの実施の形態１のマ
イクロ波・ミリ波増幅回路の周波数特性を示すグラフで
ある。なお、図２０及び図２１において、安定化係数Ｋ
が１以上のときに当該増幅回路が安定に動作する。図２
１から明らかなように、ＦＥＴ Ｑを備えたマイクロ波
・ミリ波増幅回路において、ＢＥＦ ＦＡ及びＦＢと、
ＢＥＦ ＦＣ及びＦＤとを組み合わせることにより、図
２０に示す不要な利得Ｇ１３を減衰させるとともに、従
来技術に比較してより広い周波数帯域でより大きな利得
を有してかつ安定に増幅することができる。また、方向
性結合器を使用しないので、従来技術２に比較して小型
化することができる。
【００５８】実施の形態２．図２は、本発明に係る実施
の形態２のマイクロ波・ミリ波増幅回路の回路図であ
る。図２において、図１と同様のものについては同一の
符号を付している。この実施の形態のマイクロ波・ミリ
波増幅回路は、図１の実施の形態１に比較して、ＢＥＦ
ＦＢを備えないことを特徴としている。
【００５９】以上のように構成されたマイクロ波・ミリ
波増幅回路においては、入力端子１に入力されたマイク
ロ波及びミリ波信号は、ＢＥＦ ＦＡにより阻止周波数
ｆaで帯域除去されかつＢＥＦ ＦＣにより阻止周波数
ｆcで帯域除去された後、ＦＥＴ Ｑを備えた増幅器に
入力される。ＦＥＴ Ｑにより増幅されたマイクロ波及
びミリ波信号は、ＢＥＦ ＦＤにより阻止周波数ｆdで
帯域除去された後、出力端子２を介して出力される。
【００６０】従って、ＦＥＴ Ｑを備えたマイクロ波・
ミリ波増幅回路において、ＢＥＦＦＡと、ＢＥＦ ＦＣ
及びＦＤとを組み合わせることにより、図２０に示す不
要な利得Ｇ１３を減衰させるとともに、従来技術に比較
してより広い周波数帯域でより大きな利得を有してかつ
安定に増幅することができる。また、方向性結合器を使
用しないので、従来技術２に比較して小型化することが
できる。
【００６１】実施の形態３．図３は、本発明に係る実施
の形態３のマイクロ波・ミリ波増幅回路の回路図であ
る。図３において、図１と同様のものについては同一の
符号を付している。この実施の形態のマイクロ波・ミリ
波増幅回路は、図１の実施の形態１に比較して、ＢＥＦ
ＦＡを備えないことを特徴としている。
【００６２】以上のように構成されたマイクロ波・ミリ
波増幅回路においては、入力端子１に入力されたマイク
ロ波及びミリ波信号は、ＢＥＦ ＦＣにより阻止周波数
ｆcで帯域除去された後、ＦＥＴ Ｑを備えた増幅器に
入力される。ＦＥＴ Ｑにより増幅されたマイクロ波及
びミリ波信号は、ＢＥＦ ＦＤにより阻止周波数ｆdで
帯域除去されかつＢＥＦ ＦＢにより阻止周波数ｆbで
帯域除去された後、出力端子２を介して出力される。
【００６３】従って、ＦＥＴ Ｑを備えたマイクロ波・
ミリ波増幅回路において、ＢＥＦＦＢと、ＢＥＦ ＦＣ
及びＦＤとを組み合わせることにより、図２０に示す不
要な利得Ｇ１３を減衰させるとともに、従来技術に比較
してより広い周波数帯域でより大きな利得を有してかつ
安定に増幅することができる。また、方向性結合器を使
用しないので、従来技術２に比較して小型化することが
できる。
【００６４】実施の形態４．図４は、本発明に係る実施
の形態４のマイクロ波・ミリ波増幅回路の回路図であ
る。図４において、図１と同様のものについては同一の
符号を付している。この実施の形態のマイクロ波・ミリ
波増幅回路は、図１の実施の形態１に比較して、（ａ）
ＢＥＦ ＦＡを、マイクロストリップ線路Ｔ６及びＴ７
の接続点に接続したこと、（ｂ）ＢＥＦ ＦＢを、マイ
クロストリップ線路Ｔ８及びＴ９の接続点に接続したこ
と、（ｃ）ＢＥＦ ＦＣを、入力端子１に接続したこ
と、並びに、（ｄ）ＢＥＦ ＦＤを、出力端子２に接続
したこと、を特徴としている。
【００６５】以上のように構成されたマイクロ波・ミリ
波増幅回路においては、入力端子１に入力されたマイク
ロ波及びミリ波信号は、ＢＥＦ ＦＣにより阻止周波数
ｆｃで帯域除去されかつＢＥＦ ＦＡにより阻止周波数
ｆａで帯域除去された後、ＦＥＴ Ｑを備えた増幅器に
入力される。ＦＥＴ Ｑにより増幅されたマイクロ波及
びミリ波信号は、ＢＥＦ ＦＢにより阻止周波数ｆbで
帯域除去されかつＢＥＦ ＦＤにより阻止周波数ｆdで
帯域除去された後、出力端子２を介して出力される。
【００６６】従って、ＦＥＴ Ｑを備えたマイクロ波・
ミリ波増幅回路において、ＢＥＦＦＡ及びＦＢと、ＢＥ
Ｆ ＦＣ及びＦＤとを組み合わせることにより、図２０
に示す不要な利得Ｇ１３を減衰させるとともに、従来技
術に比較してより広い周波数帯域でより大きな利得を有
してかつ安定に増幅することができる。また、方向性結
合器を使用しないので、従来技術２に比較して小型化す
ることができる。
【００６７】実施の形態５．図５は、本発明に係る実施
の形態５のマイクロ波・ミリ波増幅回路の回路図であ
る。図５において、図４と同様のものについては同一の
符号を付している。この実施の形態のマイクロ波・ミリ
波増幅回路は、図４の実施の形態４に比較して、ＢＥＦ
ＦＢを備えないことを特徴としている。
【００６８】以上のように構成されたマイクロ波・ミリ
波増幅回路においては、入力端子１に入力されたマイク
ロ波及びミリ波信号は、ＢＥＦ ＦＣにより阻止周波数
ｆcで帯域除去されかつＢＥＦ ＦＡにより阻止周波数
ｆaで帯域除去された後、ＦＥＴ Ｑを備えた増幅器に
入力される。ＦＥＴ Ｑにより増幅されたマイクロ波及
びミリ波信号は、ＢＥＦ ＦＤにより阻止周波数ｆdで
帯域除去された後、出力端子２を介して出力される。
【００６９】従って、ＦＥＴ Ｑを備えたマイクロ波・
ミリ波増幅回路において、ＢＥＦＦＡと、ＢＥＦ ＦＣ
及びＦＤとを組み合わせることにより、図２０に示す不
要な利得Ｇ１３を減衰させるとともに、従来技術に比較
してより広い周波数帯域でより大きな利得を有してかつ
安定に増幅することができる。また、方向性結合器を使
用しないので、従来技術２に比較して小型化することが
できる。
【００７０】実施の形態６．図６は、本発明に係る実施
の形態６のマイクロ波・ミリ波増幅回路の回路図であ
る。図６において、図４と同様のものについては同一の
符号を付している。この実施の形態のマイクロ波・ミリ
波増幅回路は、図４の実施の形態４に比較して、ＢＥＦ
ＦＡを備えないことを特徴としている。
【００７１】以上のように構成されたマイクロ波・ミリ
波増幅回路においては、入力端子１に入力されたマイク
ロ波及びミリ波信号は、ＢＥＦ ＦＣにより阻止周波数
ｆcで帯域除去された後、ＦＥＴ Ｑを備えた増幅器に
入力される。ＦＥＴ Ｑにより増幅されたマイクロ波及
びミリ波信号は、ＢＥＦ ＦＢにより阻止周波数ｆbで
帯域除去されかつＢＥＦ ＦＤにより阻止周波数ｆdで
帯域除去された後、出力端子２を介して出力される。
【００７２】従って、ＦＥＴ Ｑを備えたマイクロ波・
ミリ波増幅回路において、ＢＥＦＦＢと、ＢＥＦ ＦＣ
及びＦＤとを組み合わせることにより、図２０に示す不
要な利得Ｇ１３を減衰させるとともに、従来技術に比較
してより広い周波数帯域でより大きな利得を有してかつ
安定に増幅することができる。また、方向性結合器を使
用しないので、従来技術２に比較して小型化することが
できる。
【００７３】実施の形態７．図７は、本発明に係る実施
の形態７のマイクロ波・ミリ波増幅回路の回路図であ
る。図７において、図１及び図４と同様のものについて
は同一の符号を付している。この実施の形態のマイクロ
波・ミリ波増幅回路は、図１の実施の形態１に比較し
て、（ａ）ＢＥＦ ＦＡ及びＦＣを、入力端子１に接続
したこと、（ｂ）ＢＥＦ ＦＢ及びＦＤを、出力端子２
に接続したこと、並びに、（ｃ）マイクロストリップ線
路Ｔ７及びＴ９を備えないこと、を特徴としている。
【００７４】以上のように構成されたマイクロ波・ミリ
波増幅回路においては、入力端子１に入力されたマイク
ロ波及びミリ波信号は、ＢＥＦ ＦＣにより阻止周波数
ｆcで帯域除去されかつＢＥＦ ＦＡにより阻止周波数
ｆaで帯域除去された後、ＦＥＴ Ｑを備えた増幅器に
入力される。ＦＥＴ Ｑにより増幅されたマイクロ波及
びミリ波信号は、ＢＥＦ ＦＢにより阻止周波数ｆbで
帯域除去されかつＢＥＦ ＦＤにより阻止周波数ｆdで
帯域除去された後、出力端子２を介して出力される。
【００７５】従って、ＦＥＴ Ｑを備えたマイクロ波・
ミリ波増幅回路において、ＢＥＦＦＡ及びＦＢと、ＢＥ
Ｆ ＦＣ及びＦＤとを組み合わせることにより、図２０
に示す不要な利得Ｇ１３を減衰させるとともに、従来技
術に比較してより広い周波数帯域でより大きな利得を有
してかつ安定に増幅することができる。また、方向性結
合器を使用しないので、従来技術２に比較して小型化す
ることができる。
【００７６】実施の形態８，図８は、本発明に係る実施
の形態８のマイクロ波・ミリ波増幅回路の回路図であ
る。図８において、図７と同様のものについては同一の
符号を付している。この実施の形態のマイクロ波・ミリ
波増幅回路は、図７の実施の形態７に比較して、ＢＥＦ
ＦＢを備えないことを特徴としている。
【００７７】以上のように構成されたマイクロ波・ミリ
波増幅回路においては、入力端子１に入力されたマイク
ロ波及びミリ波信号は、ＢＥＦ ＦＡにより阻止周波数
ｆaで帯域除去されかつＢＥＦ ＦＣにより阻止周波数
ｆcで帯域除去された後、ＦＥＴ Ｑを備えた増幅器に
入力される。ＦＥＴ Ｑにより増幅されたマイクロ波及
びミリ波信号は、ＢＥＦ ＦＤにより阻止周波数ｆdで
帯域除去された後、出力端子２を介して出力される。
【００７８】従って、ＦＥＴ Ｑを備えたマイクロ波・
ミリ波増幅回路において、ＢＥＦＦＡと、ＢＥＦ ＦＣ
及びＦＤとを組み合わせることにより、図２０に示す不
要な利得Ｇ１３を減衰させるとともに、従来技術に比較
してより広い周波数帯域でより大きな利得を有してかつ
安定に増幅することができる。また、方向性結合器を使
用しないので、従来技術２に比較して小型化することが
できる。
【００７９】実施の形態９．図９は、本発明に係る実施
の形態９のマイクロ波・ミリ波増幅回路の回路図であ
る。図９において、図７と同様のものについては同一の
符号を付している。この実施の形態のマイクロ波・ミリ
波増幅回路は、図７の実施の形態７に比較して、ＢＥＦ
ＦＡを備えないことを特徴としている。
【００８０】以上のように構成されたマイクロ波・ミリ
波増幅回路においては、入力端子１に入力されたマイク
ロ波及びミリ波信号は、ＢＥＦ ＦＣにより阻止周波数
ｆcで帯域除去された後、ＦＥＴ Ｑを備えた増幅器に
入力される。ＦＥＴ Ｑにより増幅されたマイクロ波及
びミリ波信号は、ＢＥＦ ＦＤにより阻止周波数ｆdで
帯域除去されかつＢＥＦ ＦＢにより阻止周波数ｆbで
帯域除去された後、出力端子２を介して出力される。
【００８１】従って、ＦＥＴ Ｑを備えたマイクロ波・
ミリ波増幅回路において、ＢＥＦＦＢと、ＢＥＦ ＦＣ
及びＦＤとを組み合わせることにより、図２０に示す不
要な利得Ｇ１３を減衰させるとともに、従来技術に比較
してより広い周波数帯域でより大きな利得を有してかつ
安定に増幅することができる。また、方向性結合器を使
用しないので、従来技術２に比較して小型化することが
できる。
【００８２】実施の形態１０．図１０は、本発明に係る
実施の形態１０のマイクロ波・ミリ波増幅回路の回路図
である。図１０において、図１と同様のものについては
同一の符号を付している。この実施の形態のマイクロ波
・ミリ波増幅回路は、図１の実施の形態１に比較して、
（ａ）ＢＥＦ ＦＤを備えないこと、（ｂ）マイクロス
トリップ線路Ｔ９を備えないこと、並びに、（ｃ）マイ
クロストリップ線路Ｔ５とキャパシタＣ６との接続点
は、高周波除去用インダクタＬｓ２を介してバイアス印
加端子４に接続されることを特徴としている。
【００８３】以上のように構成されたマイクロ波・ミリ
波増幅回路においては、入力端子１に入力されたマイク
ロ波及びミリ波信号は、ＢＥＦ ＦＡにより阻止周波数
ｆaで帯域除去されかつＢＥＦ ＦＣにより阻止周波数
ｆcで帯域除去された後、ＦＥＴ Ｑを備えた増幅器に
入力される。ＦＥＴ Ｑにより増幅されたマイクロ波及
びミリ波信号は、ＢＥＦ ＦＢにより阻止周波数ｆbで
帯域除去された後、出力端子２を介して出力される。
【００８４】従って、ＦＥＴ Ｑを備えたマイクロ波・
ミリ波増幅回路において、ＢＥＦＦＡ及びＦＢと、ＢＥ
Ｆ ＦＣとを組み合わせることにより、図２０に示す不
要な利得Ｇ１３を減衰させるとともに、従来技術に比較
してより広い周波数帯域でより大きな利得を有してかつ
安定に増幅することができる。また、方向性結合器を使
用しないので、従来技術２に比較して小型化することが
できる。
【００８５】実施の形態１１．図１１は、本発明に係る
実施の形態１１のマイクロ波・ミリ波増幅回路の回路図
である。図１１において、図１及び図４と同様のものに
ついては同一の符号を付している。この実施の形態のマ
イクロ波・ミリ波増幅回路は、図４の実施の形態４に比
較して、（ａ）ＢＥＦ ＦＤを備えないこと、（ｂ）マ
イクロストリップ線路Ｔ９を備えないこと、並びに、
（ｃ）マイクロストリップ線路Ｔ５とキャパシタＣ６と
の接続点は、高周波除去用インダクタＬｓ２を介してバ
イアス印加端子４に接続されることを特徴としている。
【００８６】以上のように構成されたマイクロ波・ミリ
波増幅回路においては、入力端子１に入力されたマイク
ロ波及びミリ波信号は、ＢＥＦ ＦＣにより阻止周波数
ｆcで帯域除去されかつＢＥＦ ＦＡにより阻止周波数
ｆaで帯域除去された後、ＦＥＴ Ｑを備えた増幅器に
入力される。ＦＥＴ Ｑにより増幅されたマイクロ波及
びミリ波信号は、ＢＥＦ ＦＢにより阻止周波数ｆbで
帯域除去された後、出力端子２を介して出力される。
【００８７】従って、ＦＥＴ Ｑを備えたマイクロ波・
ミリ波増幅回路において、ＢＥＦＦＡ及びＦＢと、ＢＥ
Ｆ ＦＣとを組み合わせることにより、図２０に示す不
要な利得Ｇ１３を減衰させるとともに、従来技術に比較
してより広い周波数帯域でより大きな利得を有してかつ
安定に増幅することができる。また、方向性結合器を使
用しないので、従来技術２に比較して小型化することが
できる。
【００８８】変形例．以上の実施の形態において、ＨＥ
ＭＴのＦＥＴ Ｑを備えているが、本発明はこれに限ら
ず、種々の高周波増幅用トランジスタを備えてもよい。
【００８９】以上の実施の形態において、ＦＥＴ Ｑの
ソースは２本のマイクロストリップ線路Ｔ３，Ｔ３ａの
並列回路で接地されているが、本発明はこれに限らず、
１本のマイクロストリップ線路Ｔ３のみで接地し、もし
くは、マイクロストリップ線路を介さず、直接に接地し
てもよい。また、ＢＥＦ ＦＡはマイクロストリップ線
路Ｔ４を備えているが、本発明はこれに限らず、備えな
くてもよい。さらに、ＢＥＦ ＦＢはマイクロストリッ
プ線路Ｔ５を備えているが、本発明はこれに限らず、備
えなくてもよい。また、ＢＥＦ ＦＤは抵抗Ｒ２を備え
ているが、本発明はこれに限らず、備えなくてもよい。
さらに、接続用マイクロストリップ線路Ｔ６乃至Ｔ９を
備えているが、本発明はこれに限らず、備えなくてもよ
い。
【００９０】以上の実施の形態において、キャパシタＣ
５及びＣ６を可変容量ダイオードで構成し、当該各可変
容量ダイオードに対して検波電圧が発生しないようにバ
イアス電圧を印加してもよい。
【００９１】
【発明の効果】以上詳述したように、第１の発明に係る
マイクロ波・ミリ波回路においては、ゲートとドレイン
とソースとを有するソース接地のトランジスタを備え、
所定の増幅中心周波数を有する増幅器を入力端子と出力
端子との間に含むマイクロ波・ミリ波回路において、上
記入力端子と上記トランジスタのゲートとの間に接続さ
れかつ互いに直列に接続され、それぞれインダクタとし
て動作する第１と第２の伝送線路と、上記トランジスタ
のドレインと上記出力端子との間に接続されかつ互いに
直列に接続され、それぞれインダクタとして動作する第
３と第４の伝送線路と、上記入力端子に接続され、少な
くとも第１のキャパシタを備え、第１の阻止周波数を有
する第１の帯域除去フィルタと、上記出力端子に接続さ
れ、少なくとも第２のキャパシタを備え、第２の阻止周
波数を有する第２の帯域除去フィルタと、第３のキャパ
シタと、第４のキャパシタと第１の抵抗との直列回路と
の並列回路を備えるとともに、上記並列回路と、インダ
クタとして動作する第５の伝送線路との直列回路を備
え、上記第１と第２の伝送線路の接続点に接続され、第
３の阻止周波数を有する第３の帯域除去フィルタと、第
５のキャパシタと、第６のキャパシタと第２の抵抗との
直列回路との並列回路を備えるとともに、上記並列回路
と、インダクタとして動作する第６の伝送線路との直列
回路を備え、上記第３と第４の伝送線路の接続点に接続
され、第４の阻止周波数を有する第４の帯域除去フィル
タとを備え、上記第１と第２の阻止周波数及び上記第３
と第４の阻止周波数は上記増幅中心周波数よりも低く設
定され、かつ上記第３と第４の阻止周波数は上記第１と
第２の阻止周波数よりも高く設定されたことを特徴とす
る。従って、トランジスタを備えたマイクロ波・ミリ波
増幅回路において、第１と第２の帯域除去フィルタと、
第３と第４の除去フィルタとを組み合わせることによ
り、図２０に示す不要な利得Ｇ１３を減衰させるととも
に、従来技術に比較してより広い周波数帯域でより大き
な利得を有してかつ安定に増幅することができる。ま
た、方向性結合器を使用しないので、従来技術２に比較
して小型化することができる。
【００９２】また、第１の発明のマイクロ波・ミリ波回
路において、上記第１の帯域除去フィルタはさらに、上
記第１のキャパシタと直列に接続され、インダクタとし
て動作する第７の伝送線路を備え、上記第２の帯域除去
フィルタはさらに、上記第２のキャパシタと直列に接続
され、インダクタとして動作する第８の伝送線路を備え
たことを特徴とする。従って、トランジスタを備えたマ
イクロ波・ミリ波増幅回路において、第１と第２の帯域
除去フィルタと、第３と第４の除去フィルタとを組み合
わせることにより、図２０に示す不要な利得Ｇ１３を減
衰させるとともに、従来技術に比較してより広い周波数
帯域でより大きな利得を有してかつ安定に増幅すること
ができる。また、方向性結合器を使用しないので、従来
技術２に比較して小型化することができる。
【００９３】さらに、第１の発明のマイクロ波・ミリ波
回路において、上記トランジスタのソースは、インダク
タとして動作する第９の伝送線路を介して接地されたこ
とを特徴とする。従って、トランジスタを備えたマイク
ロ波・ミリ波増幅回路において、第１と第２の帯域除去
フィルタと、第３と第４の除去フィルタとを組み合わせ
ることにより、図２０に示す不要な利得Ｇ１３を減衰さ
せるとともに、従来技術に比較してより広い周波数帯域
でより大きな利得を有してかつ安定に増幅することがで
きる。また、方向性結合器を使用しないので、従来技術
２に比較して小型化することができる。
【００９４】第２の発明に係るマイクロ波・ミリ波回路
においては、ゲートとドレインとソースとを有するソー
ス接地のトランジスタを備え、所定の増幅中心周波数を
有する増幅器を入力端子と出力端子との間に含むマイク
ロ波・ミリ波回路において、上記入力端子と上記トラン
ジスタのゲートとの間に接続されかつ互いに直列に接続
され、それぞれインダクタとして動作する第１と第２の
伝送線路と、上記トランジスタのドレインと上記出力端
子との間に接続されかつ互いに直列に接続され、それぞ
れインダクタとして動作する第３と第４の伝送線路と、
上記入力端子に接続され、少なくとも第１のキャパシタ
を備え、第１の阻止周波数を有する第１の帯域除去フィ
ルタと、第２のキャパシタと、第３のキャパシタと第１
の抵抗との直列回路との並列回路を備えるとともに、上
記並列回路と、インダクタとして動作する第５の伝送線
路との直列回路を備え、上記第１と第２の伝送線路の接
続点に接続され、第２の阻止周波数を有する第２の帯域
除去フィルタと、第４のキャパシタと、第５のキャパシ
タと第２の抵抗との直列回路との並列回路を備えるとと
もに、上記並列回路と、インダクタとして動作する第６
の伝送線路との直列回路を備え、上記第３と第４の伝送
線路の接続点に接続され、第３の阻止周波数を有する第
３の帯域除去フィルタとを備え、上記第１の阻止周波数
及び上記第２と第３の阻止周波数は上記増幅中心周波数
よりも低く設定され、かつ上記第２と第３の阻止周波数
は上記第１の阻止周波数よりも高く設定されたことを特
徴とする。従って、トランジスタを備えたマイクロ波・
ミリ波増幅回路において、第１の帯域除去フィルタと、
第２と第３の除去フィルタとを組み合わせることによ
り、図２０に示す不要な利得Ｇ１３を減衰させるととも
に、従来技術に比較してより広い周波数帯域でより大き
な利得を有してかつ安定に増幅することができる。ま
た、方向性結合器を使用しないので、従来技術２に比較
して小型化することができる。
【００９５】また、第２の発明のマイクロ波・ミリ波回
路において、上記第１の帯域除去フィルタはさらに、上
記第１のキャパシタと直列に接続され、インダクタとし
て動作する第７の伝送線路を備えたことを特徴とする。
従って、トランジスタを備えたマイクロ波・ミリ波増幅
回路において、第１の帯域除去フィルタと、第２と第３
の除去フィルタとを組み合わせることにより、図２０に
示す不要な利得Ｇ１３を減衰させるとともに、従来技術
に比較してより広い周波数帯域でより大きな利得を有し
てかつ安定に増幅することができる。また、方向性結合
器を使用しないので、従来技術２に比較して小型化する
ことができる。
【００９６】さらに、第２の発明のマイクロ波・ミリ波
回路において、上記トランジスタのソースは、インダク
タとして動作する第８の伝送線路を介して接地されたこ
とを特徴とする。従って、トランジスタを備えたマイク
ロ波・ミリ波増幅回路において、第１の帯域除去フィル
タと、第２と第３の除去フィルタとを組み合わせること
により、図２０に示す不要な利得Ｇ１３を減衰させると
ともに、従来技術に比較してより広い周波数帯域でより
大きな利得を有してかつ安定に増幅することができる。
また、方向性結合器を使用しないので、従来技術２に比
較して小型化することができる。
【００９７】第３の発明に係るマイクロ波・ミリ波回路
においては、ゲートとドレインとソースとを有するソー
ス接地のトランジスタを備え、所定の増幅中心周波数を
有する増幅器を入力端子と出力端子との間に含むマイク
ロ波・ミリ波回路において、上記入力端子と上記トラン
ジスタのゲートとの間に接続されかつ互いに直列に接続
され、それぞれインダクタとして動作する第１と第２の
伝送線路と、上記トランジスタのドレインと上記出力端
子との間に接続されかつ互いに直列に接続され、それぞ
れインダクタとして動作する第３と第４の伝送線路と、
上記出力端子に接続され、少なくとも第１のキャパシタ
を備え、第１の阻止周波数を有する第１の帯域除去フィ
ルタと、第２のキャパシタと、第３のキャパシタと第１
の抵抗との直列回路との並列回路を備えるとともに、上
記並列回路と、インダクタとして動作する第５の伝送線
路との直列回路を備え、上記第１と第２の伝送線路の接
続点に接続され、第２の阻止周波数を有する第２の帯域
除去フィルタと、第４のキャパシタと、第５のキャパシ
タと第２の抵抗との直列回路との並列回路を備えるとと
もに、上記並列回路と、インダクタとして動作する第６
の伝送線路との直列回路を備え、上記第３と第４の伝送
線路の接続点に接続され、第３の阻止周波数を有する第
３の帯域除去フィルタとを備え、上記第１の阻止周波数
及び上記第２と第３の阻止周波数は上記増幅中心周波数
よりも低く設定され、かつ上記第２と第３の阻止周波数
は上記第１の阻止周波数よりも高く設定されたことを特
徴とする。従って、トランジスタを備えたマイクロ波・
ミリ波増幅回路において、第１の帯域除去フィルタと、
第２と第３の除去フィルタとを組み合わせることによ
り、図２０に示す不要な利得Ｇ１３を減衰させるととも
に、従来技術に比較してより広い周波数帯域でより大き
な利得を有してかつ安定に増幅することができる。ま
た、方向性結合器を使用しないので、従来技術２に比較
して小型化することができる。
【００９８】また、第３の発明のマイクロ波・ミリ波回
路において、上記第１の帯域除去フィルタはさらに、上
記第１のキャパシタと直列に接続され、インダクタとし
て動作する第７の伝送線路を備えたことを特徴とする。
従って、トランジスタを備えたマイクロ波・ミリ波増幅
回路において、第１の帯域除去フィルタと、第２と第３
の除去フィルタとを組み合わせることにより、図２０に
示す不要な利得Ｇ１３を減衰させるとともに、従来技術
に比較してより広い周波数帯域でより大きな利得を有し
てかつ安定に増幅することができる。また、方向性結合
器を使用しないので、従来技術２に比較して小型化する
ことができる。
【００９９】さらに、第３の発明のマイクロ波・ミリ波
回路において、上記トランジスタのソースは、インダク
タとして動作する第８の伝送線路を介して接地されたこ
とを特徴とする。従って、トランジスタを備えたマイク
ロ波・ミリ波増幅回路において、第１の帯域除去フィル
タと、第２と第３の除去フィルタとを組み合わせること
により、図２０に示す不要な利得Ｇ１３を減衰させると
ともに、従来技術に比較してより広い周波数帯域でより
大きな利得を有してかつ安定に増幅することができる。
また、方向性結合器を使用しないので、従来技術２に比
較して小型化することができる。
【０１００】第４の発明に係るマイクロ波・ミリ波回路
においては、ゲートとドレインとソースとを有するソー
ス接地のトランジスタを備え、所定の増幅中心周波数を
有する増幅器を入力端子と出力端子との間に含むマイク
ロ波・ミリ波回路において、上記入力端子と上記トラン
ジスタのゲートとの間に接続されかつ互いに直列に接続
され、それぞれインダクタとして動作する第１と第２の
伝送線路と、上記トランジスタのドレインと上記出力端
子との間に接続されかつ互いに直列に接続され、それぞ
れインダクタとして動作する第３と第４の伝送線路と、
上記第１と第２の伝送線路の接続点に接続され、少なく
とも第１のキャパシタを備え、第１の阻止周波数を有す
る第１の帯域除去フィルタと、上記第３と第４の伝送線
路の接続点に接続され、少なくとも第２のキャパシタを
備え、第２の阻止周波数を有する第２の帯域除去フィル
タと、第３のキャパシタと、第４のキャパシタと第１の
抵抗との直列回路との並列回路を備えるとともに、上記
並列回路と、インダクタとして動作する第５の伝送線路
との直列回路を備え、上記入力端子に接続され、第３の
阻止周波数を有する第３の帯域除去フィルタと、第５の
キャパシタと、第６のキャパシタと第２の抵抗との直列
回路との並列回路を備えるとともに、上記並列回路と、
インダクタとして動作する第６の伝送線路との直列回路
を備え、上記出力端子に接続され、第４の阻止周波数を
有する第４の帯域除去フィルタとを備え、上記第１と第
２の阻止周波数及び上記第３と第４の阻止周波数は上記
増幅中心周波数よりも低く設定され、かつ上記第３と第
４の阻止周波数は上記第１と第２の阻止周波数よりも高
く設定されたことを特徴とする。従って、トランジスタ
を備えたマイクロ波・ミリ波増幅回路において、第１と
第２の帯域除去フィルタと、第３と第４の除去フィルタ
とを組み合わせることにより、図２０に示す不要な利得
Ｇ１３を減衰させるとともに、従来技術に比較してより
広い周波数帯域でより大きな利得を有してかつ安定に増
幅することができる。また、方向性結合器を使用しない
ので、従来技術２に比較して小型化することができる。
【０１０１】また、第４の発明のマイクロ波・ミリ波回
路において、上記第１の帯域除去フィルタはさらに、上
記第１のキャパシタと直列に接続され、インダクタとし
て動作する第７の伝送線路を備え、上記第２の帯域除去
フィルタはさらに、上記第２のキャパシタと直列に接続
され、インダクタとして動作する第８の伝送線路を備え
たことを特徴とする。従って、トランジスタを備えたマ
イクロ波・ミリ波増幅回路において、第１と第２の帯域
除去フィルタと、第３と第４の除去フィルタとを組み合
わせることにより、図２０に示す不要な利得Ｇ１３を減
衰させるとともに、従来技術に比較してより広い周波数
帯域でより大きな利得を有してかつ安定に増幅すること
ができる。また、方向性結合器を使用しないので、従来
技術２に比較して小型化することができる。
【０１０２】さらに、第４の発明のマイクロ波・ミリ波
回路において、上記トランジスタのソースは、インダク
タとして動作する第９の伝送線路を介して接地されたこ
とを特徴とする。従って、トランジスタを備えたマイク
ロ波・ミリ波増幅回路において、第１と第２の帯域除去
フィルタと、第３と第４の除去フィルタとを組み合わせ
ることにより、図２０に示す不要な利得Ｇ１３を減衰さ
せるとともに、従来技術に比較してより広い周波数帯域
でより大きな利得を有してかつ安定に増幅することがで
きる。また、方向性結合器を使用しないので、従来技術
２に比較して小型化することができる。
【０１０３】第５の発明に係るマイクロ波・ミリ波回路
においては、ゲートとドレインとソースとを有するソー
ス接地のトランジスタを備え、所定の増幅中心周波数を
有する増幅器を入力端子と出力端子との間に含むマイク
ロ波・ミリ波回路において、上記入力端子と上記トラン
ジスタのゲートとの間に接続されかつ互いに直列に接続
され、それぞれインダクタとして動作する第１と第２の
伝送線路と、上記トランジスタのドレインと上記出力端
子との間に接続されかつ互いに直列に接続され、それぞ
れインダクタとして動作する第３と第４の伝送線路と、
上記第１と第２の伝送線路の接続点に接続され、少なく
とも第１のキャパシタを備え、第１の阻止周波数を有す
る第１の帯域除去フィルタと、第２のキャパシタと、第
３のキャパシタと第１の抵抗との直列回路との並列回路
を備えるとともに、上記並列回路と、インダクタとして
動作する第５の伝送線路との直列回路を備え、上記入力
端子に接続され、第２の阻止周波数を有する第２の帯域
除去フィルタと、第４のキャパシタと、第５のキャパシ
タと第２の抵抗との直列回路との並列回路を備えるとと
もに、上記並列回路と、インダクタとして動作する第６
の伝送線路との直列回路を備え、上記出力端子に接続さ
れ、第３の阻止周波数を有する第３の帯域除去フィルタ
とを備え、上記第１の阻止周波数及び上記第２と第３の
阻止周波数は上記増幅中心周波数よりも低く設定され、
かつ上記第２と第３の阻止周波数は上記第１の阻止周波
数よりも高く設定されたことを特徴とする。従って、ト
ランジスタを備えたマイクロ波・ミリ波増幅回路におい
て、第１の帯域除去フィルタと、第２と第３の除去フィ
ルタとを組み合わせることにより、図２０に示す不要な
利得Ｇ１３を減衰させるとともに、従来技術に比較して
より広い周波数帯域でより大きな利得を有してかつ安定
に増幅することができる。また、方向性結合器を使用し
ないので、従来技術２に比較して小型化することができ
る。
【０１０４】また、第５の発明のマイクロ波・ミリ波回
路において、上記第１の帯域除去フィルタはさらに、上
記第１のキャパシタと直列に接続され、インダクタとし
て動作する第７の伝送線路を備えたことを特徴とする。
従って、トランジスタを備えたマイクロ波・ミリ波増幅
回路において、第１の帯域除去フィルタと、第２と第３
の除去フィルタとを組み合わせることにより、図２０に
示す不要な利得Ｇ１３を減衰させるとともに、従来技術
に比較してより広い周波数帯域でより大きな利得を有し
てかつ安定に増幅することができる。また、方向性結合
器を使用しないので、従来技術２に比較して小型化する
ことができる。
【０１０５】さらに、第５の発明のマイクロ波・ミリ波
回路において、上記トランジスタのソースは、インダク
タとして動作する第８の伝送線路を介して接地されたこ
とを特徴とする。従って、トランジスタを備えたマイク
ロ波・ミリ波増幅回路において、第１の帯域除去フィル
タと、第２と第３の除去フィルタとを組み合わせること
により、図２０に示す不要な利得Ｇ１３を減衰させると
ともに、従来技術に比較してより広い周波数帯域でより
大きな利得を有してかつ安定に増幅することができる。
また、方向性結合器を使用しないので、従来技術２に比
較して小型化することができる。
【０１０６】第６の発明に係るマイクロ波・ミリ波回路
においては、ゲートとドレインとソースとを有するソー
ス接地のトランジスタを備え、所定の増幅中心周波数を
有する増幅器を入力端子と出力端子との間に含むマイク
ロ波・ミリ波回路において、上記入力端子と上記トラン
ジスタのゲートとの間に接続されかつ互いに直列に接続
され、それぞれインダクタとして動作する第１と第２の
伝送線路と、上記トランジスタのドレインと上記出力端
子との間に接続されかつ互いに直列に接続され、それぞ
れインダクタとして動作する第３と第４の伝送線路と、
上記第３と第４の伝送線路の接続点に接続され、少なく
とも第１のキャパシタを備え、第１の阻止周波数を有す
る第１の帯域除去フィルタと、第２のキャパシタと、第
３のキャパシタと第１の抵抗との直列回路との並列回路
を備えるとともに、上記並列回路と、インダクタとして
動作する第５の伝送線路との直列回路を備え、上記入力
端子に接続され、第２の阻止周波数を有する第２の帯域
除去フィルタと、第４のキャパシタと、第５のキャパシ
タと第２の抵抗との直列回路との並列回路を備えるとと
もに、上記並列回路と、インダクタとして動作する第６
の伝送線路との直列回路を備え、上記出力端子に接続さ
れ、第３の阻止周波数を有する第３の帯域除去フィルタ
とを備え、上記第１の阻止周波数及び上記第２と第３の
阻止周波数は上記増幅中心周波数よりも低く設定され、
かつ上記第２と第３の阻止周波数は上記第１の阻止周波
数よりも高く設定されたことを特徴とする。従って、ト
ランジスタを備えたマイクロ波・ミリ波増幅回路におい
て、第１の帯域除去フィルタと、第２と第３の除去フィ
ルタとを組み合わせることにより、図２０に示す不要な
利得Ｇ１３を減衰させるとともに、従来技術に比較して
より広い周波数帯域でより大きな利得を有してかつ安定
に増幅することができる。また、方向性結合器を使用し
ないので、従来技術２に比較して小型化することができ
る。
【０１０７】また、第６の発明のマイクロ波・ミリ波回
路において、上記第１の帯域除去フィルタはさらに、上
記第１のキャパシタと直列に接続され、インダクタとし
て動作する第７の伝送線路を備えたことを特徴とする。
従って、トランジスタを備えたマイクロ波・ミリ波増幅
回路において、第１の帯域除去フィルタと、第２と第３
の除去フィルタとを組み合わせることにより、図２０に
示す不要な利得Ｇ１３を減衰させるとともに、従来技術
に比較してより広い周波数帯域でより大きな利得を有し
てかつ安定に増幅することができる。また、方向性結合
器を使用しないので、従来技術２に比較して小型化する
ことができる。
【０１０８】さらに、第６の発明のマイクロ波・ミリ波
回路において、上記トランジスタのソースは、インダク
タとして動作する第８の伝送線路を介して接地されたこ
とを特徴とする。従って、トランジスタを備えたマイク
ロ波・ミリ波増幅回路において、第１の帯域除去フィル
タと、第２と第３の除去フィルタとを組み合わせること
により、図２０に示す不要な利得Ｇ１３を減衰させると
ともに、従来技術に比較してより広い周波数帯域でより
大きな利得を有してかつ安定に増幅することができる。
また、方向性結合器を使用しないので、従来技術２に比
較して小型化することができる。
【０１０９】第７の発明に係るマイクロ波・ミリ波回路
においては、ゲートとドレインとソースとを有するソー
ス接地のトランジスタを備え、所定の増幅中心周波数を
有する増幅器を入力端子と出力端子との間に含むマイク
ロ波・ミリ波回路において、上記入力端子と上記トラン
ジスタのゲートとの間に接続され、インダクタとして動
作する第１の伝送線路と、上記トランジスタのドレイン
と上記出力端子との間に接続され、インダクタとして動
作する第２の伝送線路と、上記入力端子に接続され、少
なくとも第１のキャパシタを備え、第１の阻止周波数を
有する第１の帯域除去フィルタと、上記出力端子に接続
され、少なくとも第２のキャパシタを備え、第２の阻止
周波数を有する第２の帯域除去フィルタと、第３のキャ
パシタと、第４のキャパシタと第１の抵抗との直列回路
との並列回路を備えるとともに、上記並列回路と、イン
ダクタとして動作する第３の伝送線路との直列回路を備
え、上記入力端子に接続され、第３の阻止周波数を有す
る第３の帯域除去フィルタと、第５のキャパシタと、第
６のキャパシタと第２の抵抗との直列回路との並列回路
を備えるとともに、上記並列回路と、インダクタとして
動作する第４の伝送線路との直列回路を備え、上記出力
端子に接続され、第４の阻止周波数を有する第４の帯域
除去フィルタとを備え、上記第１と第２の阻止周波数及
び上記第３と第４の阻止周波数は上記増幅中心周波数よ
りも低く設定され、かつ上記第３と第４の阻止周波数は
上記第１と第２の阻止周波数よりも高く設定されたこと
を特徴とする。従って、トランジスタを備えたマイクロ
波・ミリ波増幅回路において、第１と第２の帯域除去フ
ィルタと、第３と第４の除去フィルタとを組み合わせる
ことにより、図２０に示す不要な利得Ｇ１３を減衰させ
るとともに、従来技術に比較してより広い周波数帯域で
より大きな利得を有してかつ安定に増幅することができ
る。また、方向性結合器を使用しないので、従来技術２
に比較して小型化することができる。
【０１１０】また、第７の発明のマイクロ波・ミリ波回
路において、上記第１の帯域除去フィルタはさらに、上
記第１のキャパシタと直列に接続され、インダクタとし
て動作する第５の伝送線路を備え、上記第２の帯域除去
フィルタはさらに、上記第２のキャパシタと直列に接続
され、インダクタとして動作する第６の伝送線路を備え
たことを特徴とする。従って、トランジスタを備えたマ
イクロ波・ミリ波増幅回路において、第１と第２の帯域
除去フィルタと、第３と第４の除去フィルタとを組み合
わせることにより、図２０に示す不要な利得Ｇ１３を減
衰させるとともに、従来技術に比較してより広い周波数
帯域でより大きな利得を有してかつ安定に増幅すること
ができる。また、方向性結合器を使用しないので、従来
技術２に比較して小型化することができる。
【０１１１】さらに、第７の発明のマイクロ波・ミリ波
回路において、上記トランジスタのソースは、インダク
タとして動作する第７の伝送線路を介して接地されたこ
とを特徴とする。従って、トランジスタを備えたマイク
ロ波・ミリ波増幅回路において、第１と第２の帯域除去
フィルタと、第３と第４の除去フィルタとを組み合わせ
ることにより、図２０に示す不要な利得Ｇ１３を減衰さ
せるとともに、従来技術に比較してより広い周波数帯域
でより大きな利得を有してかつ安定に増幅することがで
きる。また、方向性結合器を使用しないので、従来技術
２に比較して小型化することができる。
【０１１２】第８の発明に係るマイクロ波・ミリ波回路
においては、ゲートとドレインとソースとを有するソー
ス接地のトランジスタを備え、所定の増幅中心周波数を
有する増幅器を入力端子と出力端子との間に含むマイク
ロ波・ミリ波回路において、上記入力端子と上記トラン
ジスタのゲートとの間に接続され、インダクタとして動
作する第１の伝送線路と、上記トランジスタのドレイン
と上記出力端子との間に接続され、インダクタとして動
作する第２の伝送線路と、上記入力端子に接続され、少
なくとも第１のキャパシタを備え、第１の阻止周波数を
有する第１の帯域除去フィルタと、第２のキャパシタ
と、第３のキャパシタと第１の抵抗との直列回路との並
列回路を備えるとともに、上記並列回路と、インダクタ
として動作する第３の伝送線路との直列回路を備え、上
記入力端子に接続され、第２の阻止周波数を有する第２
の帯域除去フィルタと、第４のキャパシタと、第５のキ
ャパシタと第２の抵抗との直列回路との並列回路を備え
るとともに、上記並列回路と、インダクタとして動作す
る第４の伝送線路との直列回路を備え、上記出力端子に
接続され、第３の阻止周波数を有する第３の帯域除去フ
ィルタとを備え、上記第１の阻止周波数及び上記第２と
第３の阻止周波数は上記増幅中心周波数よりも低く設定
され、かつ上記第２と第３の阻止周波数は上記第１の阻
止周波数よりも高く設定されたことを特徴とする。従っ
て、トランジスタを備えたマイクロ波・ミリ波増幅回路
において、第１の帯域除去フィルタと、第２と第３の除
去フィルタとを組み合わせることにより、図２０に示す
不要な利得Ｇ１３を減衰させるとともに、従来技術に比
較してより広い周波数帯域でより大きな利得を有してか
つ安定に増幅することができる。また、方向性結合器を
使用しないので、従来技術２に比較して小型化すること
ができる。
【０１１３】また、第８の発明のマイクロ波・ミリ波回
路において、上記第１の帯域除去フィルタはさらに、上
記第１のキャパシタと直列に接続され、インダクタとし
て動作する第５の伝送線路を備えたことを特徴とする。
従って、トランジスタを備えたマイクロ波・ミリ波増幅
回路において、第１の帯域除去フィルタと、第２と第３
の除去フィルタとを組み合わせることにより、図２０に
示す不要な利得Ｇ１３を減衰させるとともに、従来技術
に比較してより広い周波数帯域でより大きな利得を有し
てかつ安定に増幅することができる。また、方向性結合
器を使用しないので、従来技術２に比較して小型化する
ことができる。
【０１１４】さらに、第８の発明のマイクロ波・ミリ波
回路において、上記トランジスタのソースは、インダク
タとして動作する第６の伝送線路を介して接地されたこ
とを特徴とする。従って、トランジスタを備えたマイク
ロ波・ミリ波増幅回路において、第１の帯域除去フィル
タと、第２と第３の除去フィルタとを組み合わせること
により、図２０に示す不要な利得Ｇ１３を減衰させると
ともに、従来技術に比較してより広い周波数帯域でより
大きな利得を有してかつ安定に増幅することができる。
また、方向性結合器を使用しないので、従来技術２に比
較して小型化することができる。
【０１１５】第９の発明に係るマイクロ波・ミリ波回路
においては、ゲートとドレインとソースとを有するソー
ス接地のトランジスタを備え、所定の増幅中心周波数を
有する増幅器を入力端子と出力端子との間に含むマイク
ロ波・ミリ波回路において、上記入力端子と上記トラン
ジスタのゲートとの間に接続され、インダクタとして動
作する第１の伝送線路と、上記トランジスタのドレイン
と上記出力端子との間に接続され、インダクタとして動
作する第２の伝送線路と、上記出力端子に接続され、少
なくとも第１のキャパシタを備え、第１の阻止周波数を
有する第１の帯域除去フィルタと、第２のキャパシタ
と、第３のキャパシタと第１の抵抗との直列回路との並
列回路を備えるとともに、上記並列回路と、インダクタ
として動作する第３の伝送線路との直列回路を備え、上
記入力端子に接続され、第２の阻止周波数を有する第２
の帯域除去フィルタと、第４のキャパシタと、第５のキ
ャパシタと第２の抵抗との直列回路との並列回路を備え
るとともに、上記並列回路と、インダクタとして動作す
る第４の伝送線路との直列回路を備え、上記出力端子に
接続され、第３の阻止周波数を有する第３の帯域除去フ
ィルタとを備え、上記第１の阻止周波数及び上記第２と
第３の阻止周波数は上記増幅中心周波数よりも低く設定
され、かつ上記第２と第３の阻止周波数は上記第１の阻
止周波数よりも高く設定されたことを特徴とする。従っ
て、トランジスタを備えたマイクロ波・ミリ波増幅回路
において、第１の帯域除去フィルタと、第２と第３の除
去フィルタとを組み合わせることにより、図２０に示す
不要な利得Ｇ１３を減衰させるとともに、従来技術に比
較してより広い周波数帯域でより大きな利得を有してか
つ安定に増幅することができる。また、方向性結合器を
使用しないので、従来技術２に比較して小型化すること
ができる。
【０１１６】また、第９の発明のマイクロ波・ミリ波回
路において、上記第１の帯域除去フィルタはさらに、上
記第１のキャパシタと直列に接続され、インダクタとし
て動作する第５の伝送線路を備えたことを特徴とする。
従って、トランジスタを備えたマイクロ波・ミリ波増幅
回路において、第１の帯域除去フィルタと、第２と第３
の除去フィルタとを組み合わせることにより、図２０に
示す不要な利得Ｇ１３を減衰させるとともに、従来技術
に比較してより広い周波数帯域でより大きな利得を有し
てかつ安定に増幅することができる。また、方向性結合
器を使用しないので、従来技術２に比較して小型化する
ことができる。
【０１１７】さらに、第９の発明のマイクロ波・ミリ波
回路において、上記トランジスタのソースは、インダク
タとして動作する第６の伝送線路を介して接地されたこ
とを特徴とする。従って、トランジスタを備えたマイク
ロ波・ミリ波増幅回路において、第１の帯域除去フィル
タと、第２と第３の除去フィルタとを組み合わせること
により、図２０に示す不要な利得Ｇ１３を減衰させると
ともに、従来技術に比較してより広い周波数帯域でより
大きな利得を有してかつ安定に増幅することができる。
また、方向性結合器を使用しないので、従来技術２に比
較して小型化することができる。
【０１１８】第１０の発明に係るマイクロ波・ミリ波回
路においては、ゲートとドレインとソースとを有するソ
ース接地のトランジスタを備え、所定の増幅中心周波数
を有する増幅器を入力端子と出力端子との間に含むマイ
クロ波・ミリ波回路において、上記入力端子と上記トラ
ンジスタのゲートとの間に接続されかつ互いに直列に接
続され、それぞれインダクタとして動作する第１と第２
の伝送線路と、上記トランジスタのドレインと上記出力
端子との間に接続され、インダクタとして動作する第３
の伝送線路と、上記入力端子に接続され、少なくとも第
１のキャパシタを備え、第１の阻止周波数を有する第１
の帯域除去フィルタと、上記出力端子に接続され、少な
くとも第２のキャパシタを備え、第２の阻止周波数を有
する第２の帯域除去フィルタと、第３のキャパシタと、
第４のキャパシタと第１の抵抗との直列回路との並列回
路を備えるとともに、上記並列回路と、インダクタとし
て動作する第４の伝送線路との直列回路を備え、上記第
１と第２の伝送線路の接続点に接続され、第３の阻止周
波数を有する第３の帯域除去フィルタとを備え、上記第
１と第２の阻止周波数及び上記第３の阻止周波数は上記
増幅中心周波数よりも低く設定され、かつ上記第３の阻
止周波数は上記第１と第２の阻止周波数よりも高く設定
されたことを特徴とする。従って、トランジスタを備え
たマイクロ波・ミリ波増幅回路において、第１と第２の
帯域除去フィルタと、第３の除去フィルタとを組み合わ
せることにより、図２０に示す不要な利得Ｇ１３を減衰
させるとともに、従来技術に比較してより広い周波数帯
域でより大きな利得を有してかつ安定に増幅することが
できる。また、方向性結合器を使用しないので、従来技
術２に比較して小型化することができる。
【０１１９】また、第１０の発明のマイクロ波・ミリ波
回路において、上記第１の帯域除去フィルタはさらに、
上記第１のキャパシタと直列に接続され、インダクタと
して動作する第５の伝送線路を備え、上記第２の帯域除
去フィルタはさらに、上記第２のキャパシタと直列に接
続され、インダクタとして動作する第６の伝送線路を備
えたことを特徴とする。従って、トランジスタを備えた
マイクロ波・ミリ波増幅回路において、第１と第２の帯
域除去フィルタと、第３の除去フィルタとを組み合わせ
ることにより、図２０に示す不要な利得Ｇ１３を減衰さ
せるとともに、従来技術に比較してより広い周波数帯域
でより大きな利得を有してかつ安定に増幅することがで
きる。また、方向性結合器を使用しないので、従来技術
２に比較して小型化することができる。
【０１２０】さらに、第１０の発明のマイクロ波・ミリ
波回路において、上記トランジスタのソースは、インダ
クタとして動作する第７の伝送線路を介して接地された
ことを特徴とする。従って、トランジスタを備えたマイ
クロ波・ミリ波増幅回路において、第１と第２の帯域除
去フィルタと、第３の除去フィルタとを組み合わせるこ
とにより、図２０に示す不要な利得Ｇ１３を減衰させる
とともに、従来技術に比較してより広い周波数帯域でよ
り大きな利得を有してかつ安定に増幅することができ
る。また、方向性結合器を使用しないので、従来技術２
に比較して小型化することができる。
【０１２１】第１１の発明のマイクロ波・ミリ波回路に
おいては、ゲートとドレインとソースとを有するソース
接地のトランジスタを備え、所定の増幅中心周波数を有
する増幅器を入力端子と出力端子との間に含むマイクロ
波・ミリ波回路において、上記入力端子と上記トランジ
スタのゲートとの間に接続されかつ互いに直列に接続さ
れ、それぞれインダクタとして動作する第１と第２の伝
送線路と、上記トランジスタのドレインと上記出力端子
との間に接続され、インダクタとして動作する第３の伝
送線路と、上記第１と第２の伝送線路の接続点に接続さ
れ、少なくとも第１のキャパシタを備え、第１の阻止周
波数を有する第１の帯域除去フィルタと、上記出力端子
に接続され、少なくとも第２のキャパシタを備え、第２
の阻止周波数を有する第２の帯域除去フィルタと、第３
のキャパシタと、第４のキャパシタと第１の抵抗との直
列回路との並列回路を備えるとともに、上記並列回路
と、インダクタとして動作する第４の伝送線路との直列
回路を備え、上記入力端子に接続され、第３の阻止周波
数を有する第３の帯域除去フィルタとを備え、上記第１
と第２の阻止周波数及び上記第３の阻止周波数は上記増
幅中心周波数よりも低く設定され、かつ上記第３の阻止
周波数は上記第１と第２の阻止周波数よりも高く設定さ
れたことを特徴とする。従って、トランジスタを備えた
マイクロ波・ミリ波増幅回路において、第１と第２の帯
域除去フィルタと、第３の除去フィルタとを組み合わせ
ることにより、図２０に示す不要な利得Ｇ１３を減衰さ
せるとともに、従来技術に比較してより広い周波数帯域
でより大きな利得を有してかつ安定に増幅することがで
きる。また、方向性結合器を使用しないので、従来技術
２に比較して小型化することができる。
【０１２２】また、第１１の発明のマイクロ波・ミリ波
回路において、上記第１の帯域除去フィルタはさらに、
上記第１のキャパシタと直列に接続され、インダクタと
して動作する第５の伝送線路を備え、上記第２の帯域除
去フィルタはさらに、上記第２のキャパシタと直列に接
続され、インダクタとして動作する第６の伝送線路を備
えたことを特徴とする。従って、トランジスタを備えた
マイクロ波・ミリ波増幅回路において、第１と第２の帯
域除去フィルタと、第３の除去フィルタとを組み合わせ
ることにより、図２０に示す不要な利得Ｇ１３を減衰さ
せるとともに、従来技術に比較してより広い周波数帯域
でより大きな利得を有してかつ安定に増幅することがで
きる。また、方向性結合器を使用しないので、従来技術
２に比較して小型化することができる。
【０１２３】さらに、第１１の発明のマイクロ波・ミリ
波回路において、上記トランジスタのソースは、インダ
クタとして動作する第７の伝送線路を介して接地された
ことを特徴とする。従って、トランジスタを備えたマイ
クロ波・ミリ波増幅回路において、第１と第２の帯域除
去フィルタと、第３の除去フィルタとを組み合わせるこ
とにより、図２０に示す不要な利得Ｇ１３を減衰させる
とともに、従来技術に比較してより広い周波数帯域でよ
り大きな利得を有してかつ安定に増幅することができ
る。また、方向性結合器を使用しないので、従来技術２
に比較して小型化することができる。
【図面の簡単な説明】
【図１】 本発明に係る実施の形態１のマイクロ波・ミ
リ波増幅回路の回路図である。
【図２】 本発明に係る実施の形態２のマイクロ波・ミ
リ波増幅回路の回路図である。
【図３】 本発明に係る実施の形態３のマイクロ波・ミ
リ波増幅回路の回路図である。
【図４】 本発明に係る実施の形態４のマイクロ波・ミ
リ波増幅回路の回路図である。
【図５】 本発明に係る実施の形態５のマイクロ波・ミ
リ波増幅回路の回路図である。
【図６】 本発明に係る実施の形態６のマイクロ波・ミ
リ波増幅回路の回路図である。
【図７】 本発明に係る実施の形態７のマイクロ波・ミ
リ波増幅回路の回路図である。
【図８】 本発明に係る実施の形態８のマイクロ波・ミ
リ波増幅回路の回路図である。
【図９】 本発明に係る実施の形態９のマイクロ波・ミ
リ波増幅回路の回路図である。
【図１０】 本発明に係る実施の形態１０のマイクロ波
・ミリ波増幅回路の回路図である。
【図１１】 本発明に係る実施の形態１１のマイクロ波
・ミリ波増幅回路の回路図である。
【図１２】 比較例のマイクロ波・ミリ波増幅回路の回
路図である。
【図１３】 従来技術１のマイクロ波・ミリ波増幅回路
の回路図である。
【図１４】 従来技術２のマイクロ波・ミリ波増幅回路
の回路図である。
【図１５】 従来技術３のマイクロ波・ミリ波増幅回路
の回路図である。
【図１６】 従来技術４のマイクロ波・ミリ波増幅回路
の回路図である。
【図１７】 従来技術１及び２のマイクロ波・ミリ波増
幅回路の周波数特性を示すグラフである。
【図１８】 従来技術３のマイクロ波・ミリ波増幅回路
の周波数特性を示すグラフである。
【図１９】 従来技術３のマイクロ波・ミリ波増幅回路
にソースインダクタを追加したときの周波数特性を示す
グラフである。
【図２０】 比較例のマイクロ波・ミリ波増幅回路の周
波数特性を示すグラフである。
【図２１】 実施の形態１のマイクロ波・ミリ波増幅回
路の周波数特性を示すグラフである。
【図２２】 帯域阻止フィルタ（ＢＥＦ）ＦＡ，ＦＢの
周波数特性を示すグラフである。
【図２３】 帯域阻止フィルタ（ＢＥＦ）ＦＣ，ＦＤの
周波数特性を示すグラフである。
【符号の説明】
１ 入力端子、２ 出力端子、３，４ バイアス印加端
子、Ｑ 電界効果トランジスタ（ＦＥＴ）、ＦＡ，Ｆ
Ｂ，ＦＣ，ＦＤ 帯域阻止フィルタ（ＢＥＦ）、Ｔ１乃
至Ｔ９，Ｔ３ａ マイクロストリップ線路、Ｌ１乃至Ｌ
９，Ｌ３ａ インダクタ、Ｌｓ１，Ｌｓ２ 高周波阻止
用インダクタ。

Claims (33)

    【特許請求の範囲】
  1. 【請求項１】 ゲートとドレインとソースとを有するソ
    ース接地のトランジスタを備え、所定の増幅中心周波数
    を有する増幅器を入力端子と出力端子との間に含むマイ
    クロ波・ミリ波回路において、 上記入力端子と上記トランジスタのゲートとの間に接続
    されかつ互いに直列に接続され、それぞれインダクタと
    して動作する第１と第２の伝送線路と、 上記トランジスタのドレインと上記出力端子との間に接
    続されかつ互いに直列に接続され、それぞれインダクタ
    として動作する第３と第４の伝送線路と、 上記入力端子に接続され、少なくとも第１のキャパシタ
    を備え、第１の阻止周波数を有する第１の帯域除去フィ
    ルタと、 上記出力端子に接続され、少なくとも第２のキャパシタ
    を備え、第２の阻止周波数を有する第２の帯域除去フィ
    ルタと、 第３のキャパシタと、第４のキャパシタと第１の抵抗と
    の直列回路との並列回路を備えるとともに、上記並列回
    路と、インダクタとして動作する第５の伝送線路との直
    列回路を備え、上記第１と第２の伝送線路の接続点に接
    続され、第３の阻止周波数を有する第３の帯域除去フィ
    ルタと、 第５のキャパシタと、第６のキャパシタと第２の抵抗と
    の直列回路との並列回路を備えるとともに、上記並列回
    路と、インダクタとして動作する第６の伝送線路との直
    列回路を備え、上記第３と第４の伝送線路の接続点に接
    続され、第４の阻止周波数を有する第４の帯域除去フィ
    ルタとを備え、 上記第１と第２の阻止周波数及び上記第３と第４の阻止
    周波数は上記増幅中心周波数よりも低く設定され、かつ
    上記第３と第４の阻止周波数は上記第１と第２の阻止周
    波数よりも高く設定されたことを特徴とするマイクロ波
    ・ミリ波回路。
  2. 【請求項２】 上記第１の帯域除去フィルタはさらに、
    上記第１のキャパシタと直列に接続され、インダクタと
    して動作する第７の伝送線路を備え、 上記第２の帯域除去フィルタはさらに、上記第２のキャ
    パシタと直列に接続され、インダクタとして動作する第
    ８の伝送線路を備えたことを特徴とする請求項１記載の
    マイクロ波・ミリ波回路。
  3. 【請求項３】 上記トランジスタのソースは、インダク
    タとして動作する第９の伝送線路を介して接地されたこ
    とを特徴とする請求項１又は２記載のマイクロ波・ミリ
    波回路。
  4. 【請求項４】 ゲートとドレインとソースとを有するソ
    ース接地のトランジスタを備え、所定の増幅中心周波数
    を有する増幅器を入力端子と出力端子との間に含むマイ
    クロ波・ミリ波回路において、 上記入力端子と上記トランジスタのゲートとの間に接続
    されかつ互いに直列に接続され、それぞれインダクタと
    して動作する第１と第２の伝送線路と、 上記トランジスタのドレインと上記出力端子との間に接
    続されかつ互いに直列に接続され、それぞれインダクタ
    として動作する第３と第４の伝送線路と、 上記入力端子に接続され、少なくとも第１のキャパシタ
    を備え、第１の阻止周波数を有する第１の帯域除去フィ
    ルタと、 第２のキャパシタと、第３のキャパシタと第１の抵抗と
    の直列回路との並列回路を備えるとともに、上記並列回
    路と、インダクタとして動作する第５の伝送線路との直
    列回路を備え、上記第１と第２の伝送線路の接続点に接
    続され、第２の阻止周波数を有する第２の帯域除去フィ
    ルタと、 第４のキャパシタと、第５のキャパシタと第２の抵抗と
    の直列回路との並列回路を備えるとともに、上記並列回
    路と、インダクタとして動作する第６の伝送線路との直
    列回路を備え、上記第３と第４の伝送線路の接続点に接
    続され、第３の阻止周波数を有する第３の帯域除去フィ
    ルタとを備え、 上記第１の阻止周波数及び上記第２と第３の阻止周波数
    は上記増幅中心周波数よりも低く設定され、かつ上記第
    ２と第３の阻止周波数は上記第１の阻止周波数よりも高
    く設定されたことを特徴とするマイクロ波・ミリ波回
    路。
  5. 【請求項５】 上記第１の帯域除去フィルタはさらに、
    上記第１のキャパシタと直列に接続され、インダクタと
    して動作する第７の伝送線路を備えたことを特徴とする
    請求項４記載のマイクロ波・ミリ波回路。
  6. 【請求項６】 上記トランジスタのソースは、インダク
    タとして動作する第８の伝送線路を介して接地されたこ
    とを特徴とする請求項４又は５記載のマイクロ波・ミリ
    波回路。
  7. 【請求項７】 ゲートとドレインとソースとを有するソ
    ース接地のトランジスタを備え、所定の増幅中心周波数
    を有する増幅器を入力端子と出力端子との間に含むマイ
    クロ波・ミリ波回路において、 上記入力端子と上記トランジスタのゲートとの間に接続
    されかつ互いに直列に接続され、それぞれインダクタと
    して動作する第１と第２の伝送線路と、 上記トランジスタのドレインと上記出力端子との間に接
    続されかつ互いに直列に接続され、それぞれインダクタ
    として動作する第３と第４の伝送線路と、 上記出力端子に接続され、少なくとも第１のキャパシタ
    を備え、第１の阻止周波数を有する第１の帯域除去フィ
    ルタと、 第２のキャパシタと、第３のキャパシタと第１の抵抗と
    の直列回路との並列回路を備えるとともに、上記並列回
    路と、インダクタとして動作する第５の伝送線路との直
    列回路を備え、上記第１と第２の伝送線路の接続点に接
    続され、第２の阻止周波数を有する第２の帯域除去フィ
    ルタと、 第４のキャパシタと、第５のキャパシタと第２の抵抗と
    の直列回路との並列回路を備えるとともに、上記並列回
    路と、インダクタとして動作する第６の伝送線路との直
    列回路を備え、上記第３と第４の伝送線路の接続点に接
    続され、第３の阻止周波数を有する第３の帯域除去フィ
    ルタとを備え、 上記第１の阻止周波数及び上記第２と第３の阻止周波数
    は上記増幅中心周波数よりも低く設定され、かつ上記第
    ２と第３の阻止周波数は上記第１の阻止周波数よりも高
    く設定されたことを特徴とするマイクロ波・ミリ波回
    路。
  8. 【請求項８】 上記第１の帯域除去フィルタはさらに、
    上記第１のキャパシタと直列に接続され、インダクタと
    して動作する第７の伝送線路を備えたことを特徴とする
    請求項７記載のマイクロ波・ミリ波回路。
  9. 【請求項９】 上記トランジスタのソースは、インダク
    タとして動作する第８の伝送線路を介して接地されたこ
    とを特徴とする請求項７又は８記載のマイクロ波・ミリ
    波回路。
  10. 【請求項１０】 ゲートとドレインとソースとを有する
    ソース接地のトランジスタを備え、所定の増幅中心周波
    数を有する増幅器を入力端子と出力端子との間に含むマ
    イクロ波・ミリ波回路において、 上記入力端子と上記トランジスタのゲートとの間に接続
    されかつ互いに直列に接続され、それぞれインダクタと
    して動作する第１と第２の伝送線路と、 上記トランジスタのドレインと上記出力端子との間に接
    続されかつ互いに直列に接続され、それぞれインダクタ
    として動作する第３と第４の伝送線路と、 上記第１と第２の伝送線路の接続点に接続され、少なく
    とも第１のキャパシタを備え、第１の阻止周波数を有す
    る第１の帯域除去フィルタと、 上記第３と第４の伝送線路の接続点に接続され、少なく
    とも第２のキャパシタを備え、第２の阻止周波数を有す
    る第２の帯域除去フィルタと、 第３のキャパシタと、第４のキャパシタと第１の抵抗と
    の直列回路との並列回路を備えるとともに、上記並列回
    路と、インダクタとして動作する第５の伝送線路との直
    列回路を備え、上記入力端子に接続され、第３の阻止周
    波数を有する第３の帯域除去フィルタと、 第５のキャパシタと、第６のキャパシタと第２の抵抗と
    の直列回路との並列回路を備えるとともに、上記並列回
    路と、インダクタとして動作する第６の伝送線路との直
    列回路を備え、上記出力端子に接続され、第４の阻止周
    波数を有する第４の帯域除去フィルタとを備え、 上記第１と第２の阻止周波数及び上記第３と第４の阻止
    周波数は上記増幅中心周波数よりも低く設定され、かつ
    上記第３と第４の阻止周波数は上記第１と第２の阻止周
    波数よりも高く設定されたことを特徴とするマイクロ波
    ・ミリ波回路。
  11. 【請求項１１】 上記第１の帯域除去フィルタはさら
    に、上記第１のキャパシタと直列に接続され、インダク
    タとして動作する第７の伝送線路を備え、 上記第２の帯域除去フィルタはさらに、上記第２のキャ
    パシタと直列に接続され、インダクタとして動作する第
    ８の伝送線路を備えたことを特徴とする請求項１０記載
    のマイクロ波・ミリ波回路。
  12. 【請求項１２】 上記トランジスタのソースは、インダ
    クタとして動作する第９の伝送線路を介して接地された
    ことを特徴とする請求項１０又は１１記載のマイクロ波
    ・ミリ波回路。
  13. 【請求項１３】 ゲートとドレインとソースとを有する
    ソース接地のトランジスタを備え、所定の増幅中心周波
    数を有する増幅器を入力端子と出力端子との間に含むマ
    イクロ波・ミリ波回路において、 上記入力端子と上記トランジスタのゲートとの間に接続
    されかつ互いに直列に接続され、それぞれインダクタと
    して動作する第１と第２の伝送線路と、 上記トランジスタのドレインと上記出力端子との間に接
    続されかつ互いに直列に接続され、それぞれインダクタ
    として動作する第３と第４の伝送線路と、 上記第１と第２の伝送線路の接続点に接続され、少なく
    とも第１のキャパシタを備え、第１の阻止周波数を有す
    る第１の帯域除去フィルタと、 第２のキャパシタと、第３のキャパシタと第１の抵抗と
    の直列回路との並列回路を備えるとともに、上記並列回
    路と、インダクタとして動作する第５の伝送線路との直
    列回路を備え、上記入力端子に接続され、第２の阻止周
    波数を有する第２の帯域除去フィルタと、 第４のキャパシタと、第５のキャパシタと第２の抵抗と
    の直列回路との並列回路を備えるとともに、上記並列回
    路と、インダクタとして動作する第６の伝送線路との直
    列回路を備え、上記出力端子に接続され、第３の阻止周
    波数を有する第３の帯域除去フィルタとを備え、 上記第１の阻止周波数及び上記第２と第３の阻止周波数
    は上記増幅中心周波数よりも低く設定され、かつ上記第
    ２と第３の阻止周波数は上記第１の阻止周波数よりも高
    く設定されたことを特徴とするマイクロ波・ミリ波回
    路。
  14. 【請求項１４】 上記第１の帯域除去フィルタはさら
    に、上記第１のキャパシタと直列に接続され、インダク
    タとして動作する第７の伝送線路を備えたことを特徴と
    する請求項１３記載のマイクロ波・ミリ波回路。
  15. 【請求項１５】 上記トランジスタのソースは、インダ
    クタとして動作する第８の伝送線路を介して接地された
    ことを特徴とする請求項１３又は１４記載のマイクロ波
    ・ミリ波回路。
  16. 【請求項１６】 ゲートとドレインとソースとを有する
    ソース接地のトランジスタを備え、所定の増幅中心周波
    数を有する増幅器を入力端子と出力端子との間に含むマ
    イクロ波・ミリ波回路において、 上記入力端子と上記トランジスタのゲートとの間に接続
    されかつ互いに直列に接続され、それぞれインダクタと
    して動作する第１と第２の伝送線路と、 上記トランジスタのドレインと上記出力端子との間に接
    続されかつ互いに直列に接続され、それぞれインダクタ
    として動作する第３と第４の伝送線路と、 上記第３と第４の伝送線路の接続点に接続され、少なく
    とも第１のキャパシタを備え、第１の阻止周波数を有す
    る第１の帯域除去フィルタと、 第２のキャパシタと、第３のキャパシタと第１の抵抗と
    の直列回路との並列回路を備えるとともに、上記並列回
    路と、インダクタとして動作する第５の伝送線路との直
    列回路を備え、上記入力端子に接続され、第２の阻止周
    波数を有する第２の帯域除去フィルタと、 第４のキャパシタと、第５のキャパシタと第２の抵抗と
    の直列回路との並列回路を備えるとともに、上記並列回
    路と、インダクタとして動作する第６の伝送線路との直
    列回路を備え、上記出力端子に接続され、第３の阻止周
    波数を有する第３の帯域除去フィルタとを備え、 上記第１の阻止周波数及び上記第２と第３の阻止周波数
    は上記増幅中心周波数よりも低く設定され、かつ上記第
    ２と第３の阻止周波数は上記第１の阻止周波数よりも高
    く設定されたことを特徴とするマイクロ波・ミリ波回
    路。
  17. 【請求項１７】 上記第１の帯域除去フィルタはさら
    に、上記第１のキャパシタと直列に接続され、インダク
    タとして動作する第７の伝送線路を備えたことを特徴と
    する請求項１６記載のマイクロ波・ミリ波回路。
  18. 【請求項１８】 上記トランジスタのソースは、インダ
    クタとして動作する第８の伝送線路を介して接地された
    ことを特徴とする請求項１６又は１７記載のマイクロ波
    ・ミリ波回路。
  19. 【請求項１９】 ゲートとドレインとソースとを有する
    ソース接地のトランジスタを備え、所定の増幅中心周波
    数を有する増幅器を入力端子と出力端子との間に含むマ
    イクロ波・ミリ波回路において、 上記入力端子と上記トランジスタのゲートとの間に接続
    され、インダクタとして動作する第１の伝送線路と、 上記トランジスタのドレインと上記出力端子との間に接
    続され、インダクタとして動作する第２の伝送線路と、 上記入力端子に接続され、少なくとも第１のキャパシタ
    を備え、第１の阻止周波数を有する第１の帯域除去フィ
    ルタと、 上記出力端子に接続され、少なくとも第２のキャパシタ
    を備え、第２の阻止周波数を有する第２の帯域除去フィ
    ルタと、 第３のキャパシタと、第４のキャパシタと第１の抵抗と
    の直列回路との並列回路を備えるとともに、上記並列回
    路と、インダクタとして動作する第３の伝送線路との直
    列回路を備え、上記入力端子に接続され、第３の阻止周
    波数を有する第３の帯域除去フィルタと、 第５のキャパシタと、第６のキャパシタと第２の抵抗と
    の直列回路との並列回路を備えるとともに、上記並列回
    路と、インダクタとして動作する第４の伝送線路との直
    列回路を備え、上記出力端子に接続され、第４の阻止周
    波数を有する第４の帯域除去フィルタとを備え、 上記第１と第２の阻止周波数及び上記第３と第４の阻止
    周波数は上記増幅中心周波数よりも低く設定され、かつ
    上記第３と第４の阻止周波数は上記第１と第２の阻止周
    波数よりも高く設定されたことを特徴とするマイクロ波
    ・ミリ波回路。
  20. 【請求項２０】 上記第１の帯域除去フィルタはさら
    に、上記第１のキャパシタと直列に接続され、インダク
    タとして動作する第５の伝送線路を備え、 上記第２の帯域除去フィルタはさらに、上記第２のキャ
    パシタと直列に接続され、インダクタとして動作する第
    ６の伝送線路を備えたことを特徴とする請求項１９記載
    のマイクロ波・ミリ波回路。
  21. 【請求項２１】 上記トランジスタのソースは、インダ
    クタとして動作する第７の伝送線路を介して接地された
    ことを特徴とする請求項１９又は２０記載のマイクロ波
    ・ミリ波回路。
  22. 【請求項２２】 ゲートとドレインとソースとを有する
    ソース接地のトランジスタを備え、所定の増幅中心周波
    数を有する増幅器を入力端子と出力端子との間に含むマ
    イクロ波・ミリ波回路において、 上記入力端子と上記トランジスタのゲートとの間に接続
    され、インダクタとして動作する第１の伝送線路と、 上記トランジスタのドレインと上記出力端子との間に接
    続され、インダクタとして動作する第２の伝送線路と、 上記入力端子に接続され、少なくとも第１のキャパシタ
    を備え、第１の阻止周波数を有する第１の帯域除去フィ
    ルタと、 第２のキャパシタと、第３のキャパシタと第１の抵抗と
    の直列回路との並列回路を備えるとともに、上記並列回
    路と、インダクタとして動作する第３の伝送線路との直
    列回路を備え、上記入力端子に接続され、第２の阻止周
    波数を有する第２の帯域除去フィルタと、 第４のキャパシタと、第５のキャパシタと第２の抵抗と
    の直列回路との並列回路を備えるとともに、上記並列回
    路と、インダクタとして動作する第４の伝送線路との直
    列回路を備え、上記出力端子に接続され、第３の阻止周
    波数を有する第３の帯域除去フィルタとを備え、 上記第１の阻止周波数及び上記第２と第３の阻止周波数
    は上記増幅中心周波数よりも低く設定され、かつ上記第
    ２と第３の阻止周波数は上記第１の阻止周波数よりも高
    く設定されたことを特徴とするマイクロ波・ミリ波回
    路。
  23. 【請求項２３】 上記第１の帯域除去フィルタはさら
    に、上記第１のキャパシタと直列に接続され、インダク
    タとして動作する第５の伝送線路を備えたことを特徴と
    する請求項２２記載のマイクロ波・ミリ波回路。
  24. 【請求項２４】 上記トランジスタのソースは、インダ
    クタとして動作する第６の伝送線路を介して接地された
    ことを特徴とする請求項２２又は２３記載のマイクロ波
    ・ミリ波回路。
  25. 【請求項２５】 ゲートとドレインとソースとを有する
    ソース接地のトランジスタを備え、所定の増幅中心周波
    数を有する増幅器を入力端子と出力端子との間に含むマ
    イクロ波・ミリ波回路において、 上記入力端子と上記トランジスタのゲートとの間に接続
    され、インダクタとして動作する第１の伝送線路と、 上記トランジスタのドレインと上記出力端子との間に接
    続され、インダクタとして動作する第２の伝送線路と、 上記出力端子に接続され、少なくとも第１のキャパシタ
    を備え、第１の阻止周波数を有する第１の帯域除去フィ
    ルタと、 第２のキャパシタと、第３のキャパシタと第１の抵抗と
    の直列回路との並列回路を備えるとともに、上記並列回
    路と、インダクタとして動作する第３の伝送線路との直
    列回路を備え、上記入力端子に接続され、第２の阻止周
    波数を有する第２の帯域除去フィルタと、 第４のキャパシタと、第５のキャパシタと第２の抵抗と
    の直列回路との並列回路を備えるとともに、上記並列回
    路と、インダクタとして動作する第４の伝送線路との直
    列回路を備え、上記出力端子に接続され、第３の阻止周
    波数を有する第３の帯域除去フィルタとを備え、 上記第１の阻止周波数及び上記第２と第３の阻止周波数
    は上記増幅中心周波数よりも低く設定され、かつ上記第
    ２と第３の阻止周波数は上記第１の阻止周波数よりも高
    く設定されたことを特徴とするマイクロ波・ミリ波回
    路。
  26. 【請求項２６】 上記第１の帯域除去フィルタはさら
    に、上記第１のキャパシタと直列に接続され、インダク
    タとして動作する第５の伝送線路を備えたことを特徴と
    する請求項２５記載のマイクロ波・ミリ波回路。
  27. 【請求項２７】 上記トランジスタのソースは、インダ
    クタとして動作する第６の伝送線路を介して接地された
    ことを特徴とする請求項２５又は２６記載のマイクロ波
    ・ミリ波回路。
  28. 【請求項２８】 ゲートとドレインとソースとを有する
    ソース接地のトランジスタを備え、所定の増幅中心周波
    数を有する増幅器を入力端子と出力端子との間に含むマ
    イクロ波・ミリ波回路において、 上記入力端子と上記トランジスタのゲートとの間に接続
    されかつ互いに直列に接続され、それぞれインダクタと
    して動作する第１と第２の伝送線路と、 上記トランジスタのドレインと上記出力端子との間に接
    続され、インダクタとして動作する第３の伝送線路と、 上記入力端子に接続され、少なくとも第１のキャパシタ
    を備え、第１の阻止周波数を有する第１の帯域除去フィ
    ルタと、 上記出力端子に接続され、少なくとも第２のキャパシタ
    を備え、第２の阻止周波数を有する第２の帯域除去フィ
    ルタと、 第３のキャパシタと、第４のキャパシタと第１の抵抗と
    の直列回路との並列回路を備えるとともに、上記並列回
    路と、インダクタとして動作する第４の伝送線路との直
    列回路を備え、上記第１と第２の伝送線路の接続点に接
    続され、第３の阻止周波数を有する第３の帯域除去フィ
    ルタとを備え、 上記第１と第２の阻止周波数及び上記第３の阻止周波数
    は上記増幅中心周波数よりも低く設定され、かつ上記第
    ３の阻止周波数は上記第１と第２の阻止周波数よりも高
    く設定されたことを特徴とするマイクロ波・ミリ波回
    路。
  29. 【請求項２９】 上記第１の帯域除去フィルタはさら
    に、上記第１のキャパシタと直列に接続され、インダク
    タとして動作する第５の伝送線路を備え、 上記第２の帯域除去フィルタはさらに、上記第２のキャ
    パシタと直列に接続され、インダクタとして動作する第
    ６の伝送線路を備えたことを特徴とする請求項２８記載
    のマイクロ波・ミリ波回路。
  30. 【請求項３０】 上記トランジスタのソースは、インダ
    クタとして動作する第７の伝送線路を介して接地された
    ことを特徴とする請求項２８又は２９記載のマイクロ波
    ・ミリ波回路。
  31. 【請求項３１】 ゲートとドレインとソースとを有する
    ソース接地のトランジスタを備え、所定の増幅中心周波
    数を有する増幅器を入力端子と出力端子との間に含むマ
    イクロ波・ミリ波回路において、 上記入力端子と上記トランジスタのゲートとの間に接続
    されかつ互いに直列に接続され、それぞれインダクタと
    して動作する第１と第２の伝送線路と、 上記トランジスタのドレインと上記出力端子との間に接
    続され、インダクタとして動作する第３の伝送線路と、 上記第１と第２の伝送線路の接続点に接続され、少なく
    とも第１のキャパシタを備え、第１の阻止周波数を有す
    る第１の帯域除去フィルタと、 上記出力端子に接続され、少なくとも第２のキャパシタ
    を備え、第２の阻止周波数を有する第２の帯域除去フィ
    ルタと、 第３のキャパシタと、第４のキャパシタと第１の抵抗と
    の直列回路との並列回路を備えるとともに、上記並列回
    路と、インダクタとして動作する第４の伝送線路との直
    列回路を備え、上記入力端子に接続され、第３の阻止周
    波数を有する第３の帯域除去フィルタとを備え、 上記第１と第２の阻止周波数及び上記第３の阻止周波数
    は上記増幅中心周波数よりも低く設定され、かつ上記第
    ３の阻止周波数は上記第１と第２の阻止周波数よりも高
    く設定されたことを特徴とするマイクロ波・ミリ波回
    路。
  32. 【請求項３２】 上記第１の帯域除去フィルタはさら
    に、上記第１のキャパシタと直列に接続され、インダク
    タとして動作する第５の伝送線路を備え、 上記第２の帯域除去フィルタはさらに、上記第２のキャ
    パシタと直列に接続され、インダクタとして動作する第
    ６の伝送線路を備えたことを特徴とする請求項３１記載
    のマイクロ波・ミリ波回路。
  33. 【請求項３３】 上記トランジスタのソースは、インダ
    クタとして動作する第７の伝送線路を介して接地された
    ことを特徴とする請求項３１又は３２記載のマイクロ波
    ・ミリ波回路。
JP9059405A 1997-03-13 1997-03-13 マイクロ波・ミリ波回路 Pending JPH10256849A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP9059405A JPH10256849A (ja) 1997-03-13 1997-03-13 マイクロ波・ミリ波回路
US08/943,929 US5905409A (en) 1997-03-13 1997-10-03 Microwave and millimeter wave circuit including amplifier and band elimination filters
DE19752216A DE19752216B8 (de) 1997-03-13 1997-11-25 Mit einem Verstärker und einem Trennfilter ausgerüstete Mikrowellen- und Millimeterwellen-Schaltung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9059405A JPH10256849A (ja) 1997-03-13 1997-03-13 マイクロ波・ミリ波回路

Publications (1)

Publication Number Publication Date
JPH10256849A true JPH10256849A (ja) 1998-09-25

Family

ID=13112349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9059405A Pending JPH10256849A (ja) 1997-03-13 1997-03-13 マイクロ波・ミリ波回路

Country Status (3)

Country Link
US (1) US5905409A (ja)
JP (1) JPH10256849A (ja)
DE (1) DE19752216B8 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100441437B1 (ko) * 2002-05-16 2004-07-23 인티그런트 테크놀로지즈(주) 피드백 가변 이득 증폭기
JP2007036786A (ja) * 2005-07-28 2007-02-08 Akita Denshi Systems:Kk 高周波電力増幅装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6236274B1 (en) * 2000-01-04 2001-05-22 Industrial Technology Research Institute Second harmonic terminations for high efficiency radio frequency dual-band power amplifier
DE10036127B4 (de) * 2000-07-25 2007-03-01 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorrichtung zur Versorgungsspannungsentkopplung für HF-Verstärkerschaltungen
US6639471B2 (en) * 2001-04-16 2003-10-28 Matsushita Electric Industrial Co., Ltd. Power amplifier circuit, control method for power amplifier circuit, and portable terminal apparatus for mobile communication
JP2002368553A (ja) * 2001-06-08 2002-12-20 Mitsubishi Electric Corp 高周波増幅器およびそれを用いた無線送信装置
US6961554B1 (en) * 2002-09-23 2005-11-01 Skyworks Solutions, Inc. Power amplifier including a desensitized bias circuit
KR100473811B1 (ko) * 2003-02-21 2005-03-10 학교법인 포항공과대학교 링크 전력 송신기
US6828862B2 (en) * 2003-03-11 2004-12-07 Wiseband Communications Ltd. RF power amplifier with low intermodulation distortion and reduced memory effect
US6995613B2 (en) * 2003-07-30 2006-02-07 Tropian, Inc. Power distribution and biasing in RF switch-mode power amplifiers
JP2006333060A (ja) * 2005-05-26 2006-12-07 Renesas Technology Corp 高周波電力増幅及びそれを用いた無線通信装置
JP5143523B2 (ja) * 2006-10-25 2013-02-13 株式会社エヌ・ティ・ティ・ドコモ バイアス回路
JP2008153746A (ja) * 2006-12-14 2008-07-03 Mitsubishi Electric Corp 高周波発振器
JP2023053462A (ja) * 2021-10-01 2023-04-13 住友電気工業株式会社 高周波回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0732335B2 (ja) * 1990-11-16 1995-04-10 日本電信電話株式会社 高周波増幅器
JP3120583B2 (ja) * 1992-08-25 2000-12-25 株式会社デンソー 高周波増幅器の安定化回路
EP0600548B1 (en) * 1992-12-03 1998-11-04 Philips Electronics Uk Limited Compact cascadable microwave amplifier circuits
JP2722054B2 (ja) * 1995-03-31 1998-03-04 株式会社ミリウェイブ 増幅器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100441437B1 (ko) * 2002-05-16 2004-07-23 인티그런트 테크놀로지즈(주) 피드백 가변 이득 증폭기
JP2007036786A (ja) * 2005-07-28 2007-02-08 Akita Denshi Systems:Kk 高周波電力増幅装置
JP4671225B2 (ja) * 2005-07-28 2011-04-13 株式会社アキタ電子システムズ 高周波電力増幅装置

Also Published As

Publication number Publication date
DE19752216A1 (de) 1998-09-17
DE19752216C2 (de) 2003-04-10
DE19752216B8 (de) 2004-07-08
US5905409A (en) 1999-05-18

Similar Documents

Publication Publication Date Title
US5939939A (en) Power combiner with harmonic selectivity
JPH10256849A (ja) マイクロ波・ミリ波回路
US7245186B2 (en) Bandpass amplifier
US7768348B2 (en) High-frequency circuit
KR100396607B1 (ko) 통과대역 평탄도 보상회로
JP2001203542A (ja) 帰還回路、増幅器および混合器
CN110138345B (zh) 一种宽带放大电路
JP3515811B2 (ja) インピーダンス整合回路
JPH08162859A (ja) 多段増幅器
JP2002368553A (ja) 高周波増幅器およびそれを用いた無線送信装置
CN113839623B (zh) 滤波低噪声放大器和接收机
US20230066275A1 (en) High-frequency, multistage, low-noise amplifier
JP2006005848A (ja) 電力増幅器及び高周波通信装置
JPH09121130A (ja) 高周波用電子回路
JP4744615B2 (ja) マイクロ波、ミリ波帯増幅回路及びそれを用いたミリ波無線機
CN112152579B (zh) 一种无反射放大器
JPH11261314A (ja) 高調波抑圧回路
JP2002176371A (ja) Ｕｈｆテレビジョンチューナの高周波増幅回路
JPH11234063A (ja) 高周波用増幅器
JPH03211904A (ja) 高周波増幅器
US20040130390A1 (en) Travelling wave amplifiers
JP3560838B2 (ja) レジスティブミキサ回路
US5093629A (en) Amplifier circuit having second order signal cancellation
JP2894893B2 (ja) ミキサ回路
JP7190926B2 (ja) 帯域阻止フィルタ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040713

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041109