JPH11234063A - 高周波用増幅器 - Google Patents

Abstract

(57)【要約】 【課題】 準マイクロ波帯やマイクロ波帯で使用されて
いる高周波用増幅器に関し、使用周波数における電気特
性の劣化を招くことなく、負荷安定性が良好な高周波用
増幅器の提供を図ることを目的とする。 【解決手段】 入力側伝送線路を介して入力した高周波
信号を高周波増幅器で増幅した後、出力側伝送線路を介
して出力する高周波用増幅器において、上記入出力側伝
送線路にそれぞれ接続された入出力側整合用線路に、使
用周波数で直列共振する直列共振回路と、該直列共振回
路に並列接続される終端回路を接続するように構成す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、準マイクロ波帯や
マイクロ波帯で使用されている高周波用増幅器に関する
ものである。

【０００２】現在、移動・多重無線装置等で使用されて
いる準マイクロ波帯やマイクロ波帯の高周波用増幅器、
例えば、低雑音増幅器や高周波増幅器は電気的特性は勿
論のこと、負荷安定性が良好であることが望まれてい
る。

【０００３】一般的に、低雑音増幅器には低雑音化が図
れるＨＥＭＴ（高電子移動度トランジスタ）が、高周波
増幅器にはＧａＡｓＦＥＴやＨＥＭＴが、それぞれ用い
られている。

【０００４】しかし、準マイクロ波帯の周波数におい
て、ＨＥＭＴを低雑音増幅器として使用したり、ＧａＡ
ｓＦＥＴやＨＥＭＴを多段の高周波増幅器として使用し
た場合、負荷安定性が悪く、使用周波数帯域外で発振等
の現象を起こしてしまう。

【０００５】そこで、上記の発振を防止する為、低雑音
増幅器では帰還回路を付加しているが、これにより雑音
指数及び利得の低下を招いてしまう。また、高周波増幅
器では入出力側に固定減衰器や帰還回路等を付加して帯
域内・外のインピーダンスを改善しているが、基本周波
数で利得や雑音指数などの電気的性能の劣化を招いてし
まう。

【０００６】この為、雑音指数を劣化させることなく負
荷安定性が良好な低雑音増幅器の実現と、電気特性の劣
化を招くことなく負荷安定性の良好な高周波増幅器の実
現を図ることが必要である。

【０００７】

【従来の技術】図２５は従来の低雑音増幅器要部構成図
の一例（その１）、図２６は従来の低雑音増幅器要部構
成図の一例（その２）、図２７は従来の高周波増幅器要
部構成図の一例（その１）、図２８は従来の高周波増幅
器要部構成図の一例（その２）、図２９は図２７、図２
８に示す高周波増幅器の電気特性説明図、図３０は従来
の高周波増幅器要部構成図の一例（その３）である。

【０００８】以下、図２５〜図３０の動作を説明する。 １．低雑音増幅器の説明（図２５、図２６参照） 図２５において、１１、１２は５０Ωの伝送線路、１３
は入力側整合兼バイアス回路、１３₁ は整合用線路、１
３₂ は抵抗、１３₃ はコンデンサ、１４、１６、１７、
１９は分布定数線路、１５は抵抗、１８はコンデンサ、
２０は出力側整合兼バイアス回路、２０₁ は整合用線
路、２０₂ はコンデンサ、２１、２２は５０Ωの伝送線
路である。

【０００９】なお、抵抗１３₂ はゲート電圧を生成する
為のもので、例えば、１０〜２０ＫΩと高い値を持って
いる。また、ＦＥＴ₁ のドレインとゲートに接続された
抵抗ＲとコンデンサＣで帰還回路を構成している。

【００１０】さて、伝送線路１１、１２を介してＦＥＴ
₁ に入力した信号は、増幅されて伝送線路２１、２２を
介して出力するが、入出力側の整合状態を変える時は点
線で囲った入出力側整合兼バイアス回路内の整合用線路
１３₁ 、２０₁ の長さや幅を変えて入出力インピーダン
スを変えている。また、ＦＥＴ₁ に流す電流は抵抗１５
の値によって決められる。

【００１１】ここで、低雑音増幅器に使用されるデバイ
スとしては、ＧａＡｓＦＥＴや低雑音化が図れるＨＥＭ
Ｔ（高電子移動度トランジスタ）が用いられているが、
これを、特に、準マイクロ波帯の周波数で多段にして使
用する場合、インピーダンスの不整合等により、使用周
波数の帯域外で負性抵抗が発生し、発振等の現象を引き
起こしてしまう。

【００１２】つまり、負荷安定度が悪く使用周波数の帯
域外で発振等の現象を引き起す。そこで、負荷安定性を
良好にする為、増幅器の入出力に帰還回路や固定減衰器
を付加して、使用周波数帯域内及び使用周波数帯域外の
インピーダンスを改善している。

【００１３】しかし、帰還をかけているので、利得が低
下したり、入力側に抵抗分が見えるので、雑音指数が劣
化する。この為、雑音指数を劣化させることなく、入出
力の整合がとれる様にする為、ＦＥＴのソース端子とグ
ランドとの間に、分布定数線路１４、１６、１７、１９
を設けることが行われている。

【００１４】この場合、分布定数線路が入るので、高い
周波数で負性抵抗が発生し負荷安定性が悪くなり（安定
係数Ｋ＜１の状態になり）、発振し易くなる。図２６に
おいて、２１、２２は５０Ωの伝送線路、２３は入力側
整合兼バイアク回路、２３₁ は整合用線路、２３₂ はコ
ンデンサ、２４は分布定数線路、２５は出力側整合兼バ
イアス回路、２５₁ は整合用線路、２５₂ はコンデン
サ、２６、２７は５０Ωの伝送線路である。

【００１５】ここで、図２６が図２５の構成と異なる点
は、ＦＥＴに供給する電源が２種類になっている点を除
けば、高周波的な動作は図２５と全く同じである。な
お、２電源になっている為、図２６の入出力側整合兼バ
イアス回路２３、２５の構成は、コンデンサ２３₂ 、２
５₂ と整合用線路２３₁ ２５₁ のみ、ソース・アース間
は分布定数線路２４のみで部品点数が削減される。 ２．高周波増幅器の説明（図２７〜図３０参照） 図２７において、３１、３３、４２、４４、５４は５０
Ωの伝送線路、３２、３４、３８、４５、４６、５０は
整合用線路、３５、３７、３９、４１、４３、４７、４
９、５１、５３はコンデンサ、３６、４０、４８、５２
は抵抗である。

【００１６】また、点線部分は入出力側安定化・整合兼
バイアス回路であるが、この中の（抵抗３６、コンデン
サ３７）、（抵抗４０、コンデンサ４１）、（抵抗４
８、コンデンサ４９）、（抵抗５２、コンデンサ５３）
の部分は、低雑音増幅器の場合と同様、安定化回路を構
成している。

【００１７】更に、コンデンサ３５、３９、４７、５１
は高周波的には短絡している。さて、図２７中の高周波
増幅器ＦＥＴ₃ 及びＦＥＴ₄ は、上記の入出力側整合兼
バイアス回路からゲート電圧、ドレイン電圧が印加する
ので動作状態となり、高周波増幅器ＦＥＴ₃ は５０Ωの
伝送線路３１、３３を介して入力した高周波信号を増幅
し、伝送線路４２、コンデンサ４３、伝送線路４４を介
して高周波増幅器ＦＥＴ₃ に送出する。

【００１８】そこで、高周波増幅器ＦＥＴ₃ は入力した
高周波信号を、更に、増幅して伝送線路５４を介して出
力する。図２８は、図２７で示した２段構成の高周波増
幅器のうち、初段高周波増幅器ＦＥＴ₃ の入力側にπ型
の固定減衰器ＡＴＴを接続して、帯域内・外のインピー
ダンスを改善する様にしたものである。

【００１９】図２９は、初段高周波増幅ＦＥＴ₃ の入力
側に固定減衰器を付けない場合と付けた場合について、
周波数：利得及び周波数：入力リターンロス( 負性抵
抗) の関係を示す図である。

【００２０】図に示す様に、図２８の場合（点線）は入
力側に固定減衰器を付けた為、図２７の場合（実線）よ
りも利得が低下している。しかし、図２８の場合は入力
リターンロスが高い周波数帯で０以下になっていて負荷
安定性が良好になっているのに対し、図２７の場合は０
よりも大きくなり、負性抵抗が発生して、負荷の状態に
よっては発振などの現象を引き起こして動作が不安定に
なることを示している。

【００２１】図３０は、図２７で示した２段構成の高周
波増幅器のうち、初段高周波増幅器ＦＥＴ₃ の出力側か
ら入力側に帰還回路ＦＢを接続し、帯域内・外のインピ
ーダンスを改善する様にしたものでこの方法によっても
負荷安定性が良好になる。

【００２２】

【発明が解決しようとする課題】上記で説明した様に、
低雑音増幅器の場合、負荷安定性を良好にする為に帰還
回路を付加すると雑音指数及び利得が低下する。

【００２３】そこで、雑音指数を劣化させることなく、
入出力の整合を取る為、ＨＥＭＴのソース端子とグラン
ドとの間に分布定数線路を設けると、高い周波数で発振
し易くなる。

【００２４】一方、高周波増幅器の場合、負荷安定性を
良好にする為には、増幅器の入・出力に固定減衰器や帰
還回路等を付加して、帯域内・外のインピーダンスを改
善しているが、使用周波数における利得及び雑音指数等
の電気特性の劣化を招いてしまうと云う課題がある。

【００２５】本発明は、使用周波数における電気特性の
劣化を招くことなく、負荷安定性が良好な高周波用増幅
器の提供を図ることを目的とする。

【００２６】

【課題を解決するための手段】入力した高周波信号を、
高周波増幅器で増幅して出力する高周波用増幅器におい
て、入力側伝送線路を介して入力した高周波信号を高周
波増幅器で増幅した後、出力側伝送線路を介して出力す
る高周波用増幅器において、第１の本発明は、上記入出
力側伝送線路にそれぞれ接続された入出力側整合用線路
に、使用周波数で直列共振する直列共振回路と、該直列
共振回路に並列接続される終端回路を接続する構成にし
た。

【００２７】第２の本発明は、上記終端回路を、上記高
周波増幅器で発生した負性抵抗を減衰させようとする周
波数において、λ_g （２ｎ＋１）／４の先端開放となる
分布定数線路と、該分布定数線路と直列接続する抵抗で
構成した。

【００２８】第３の本発明は、上記直列共振回路及び終
端回路が、直列接続された分布定数線路とコンデンサ及
び直列接続された５０Ωの抵抗と、上記高周波増幅器で
発生した負性抵抗を減衰させようとする周波数におい
て、短絡状態となるコンデンサで構成した。

【００２９】第４の本発明は、上記終端回路を請求項２
記載の終端回路で構成した。第５の本発明は、上記高周
波増幅器の入力側伝送線路及び出力側伝送線路のうち、
少なくとも、何れか一方の伝送線路に、使用周波数でハ
イインピーダンスとなり、発生した負性抵抗を減衰させ
ようとする周波数においてローインピーダンスとなるハ
イパスフイルタを、抵抗を介して接続する構成にした。

【００３０】第６の本発明は、上記ハイパスフイルタの
代わりに、並列共振回路を用いる構成にした。第７の本
発明は、第５、第６の本発明の抵抗値を変更して、発生
した負性抵抗を減衰させようとする周波数において減衰
量を可変できる構成にした。

【００３１】ここで、高周波増幅器を低雑音増幅器また
は、高周波増幅器として使用することが行われているの
で、以下では低雑音増幅器と高周波増幅器に分けて課題
解決手段について説明する。 １．低雑音増幅器の説明 図１は、本発明の部分がインダクタンス素子４４とコン
デンサ４５及びインダクタンス素子５６とコンデンサ５
７で構成され、使用周波数で直列共振する入力側直列共
振回路及び出力側直列共振回路と、５０Ωの抵抗４６及
び５０Ωの抵抗５８とコンデンサ５９で構成された入力
側終端回路及び出力側終端回路をそれぞれ並列接続し、
並列接続した回路（以下、安定化回路と云う）を、対応
する入力側の整合用線路４３及び出力側の整合用線路５
５に接続する構成になっている。

【００３２】この様な構成にすることにより、使用周波
数ではインダクタンス素子４４とコンデンサ４５が直列
共振するので、整合用線路４３とインダクタンス素子の
接続点が接地状態となる。

【００３３】これにより、使用周波数ではインダクタン
ス素子４４、コンデンサ４５、抵抗４６は整合用線路４
３に対して影響を与えない。しかし、高い周波数では、
直列接続されたインダクタンス素子４４とコンデンサ４
５のインピーダンスが高くなるが、これに５０Ωの抵抗
４６が並列に接続しているので、整合用線路４３が５０
Ωの抵抗を介して接地されることになる。

【００３４】一方、出力側のインダクタンス素子５６、
コンデンサ５７、５９、５０Ωの抵抗５８で構成された
出力側安定化回路は、高い周波数では入力側安定化回路
と同様に、整合用線路５５が５０Ωの抵抗５８を介して
接地されるので、出力側から入力側への高周波信号の戻
りが抑圧される。

【００３５】この為、高い周波数で生じていた負性抵抗
が減衰されるので安定性が良好となり、課題が解決でき
る。図２は、本発明の部分が図１と同じく、インダクタ
ンス素子６４、コンデンサ６５及びインダクタンス素子
７２、コンデンサ７３で構成された入力側直列共振回路
及び出力側直列共振回路と、抵抗６６、コンデンサ６７
及び抵抗７４とコンデンサ６０で構成された入力側終端
回路及び出力側終端回路でそれぞれ構成されている為、
高い周波数では整合用線路６３、７１が５０Ωの抵抗６
６、７４を介して接地されるので、出力側から入力側へ
の高周波信号の戻りが抑圧され、高い周波数で生じてい
た負性抵抗が減衰されるので安定性が良好となる。

【００３６】また、使用周波数では整合用線路６３、７
１の一端が接地状態となるので、整合用線路は安定化回
路の影響を受けない。図３は、入力側終端回路が抵抗８
０のみで構成され、図１の入力側終端回路の構成と同一
であるが、出力側終端回路が、図１の構成と異なり、５
０Ωの抵抗９２₁ と、負性抵抗を減衰させたい周波数に
おいてλg ／４の先端開放となる分布定数線路９２₂ を
接続し、高い周波数で生じていた負性抵抗を減衰させる
様にした。

【００３７】図４は、入力側終端回路及び出力側終端回
路の両方に設けた５０Ωの抵抗１００₁ 、１０７₁ を、
それぞれ、負性抵抗を減衰させたい周波数でλg ／４の
先端開放状態となる分布定数線路１００₂ 、１０７₂ に
接続し、高い周波数で生じていた負性抵抗を減衰させる
様にした。

【００３８】また、使用周波数では、直列接続されたイ
ンダクタンス素子９８とコンデンサ９９及びインダクタ
ンス素子１０５とコンデンサ１０６が直列共振するの
で、整合用線路９７及び１０３が接地状態となる。

【００３９】図５は、入力側直列共振回路及び出力側直
列共振回路を、分布定数線路１１４とコンデンサ１１５
及び分布定数線路１２４とコンデンサ１２５で構成し、
入力側終端回路及び出力側終端回路を５０Ωの抵抗１１
３及び５０Ωの抵抗１２７とコンデンサ１２８で構成
し、これらの終端回路を用いて整合用線路１１２、１２
３を接地して、高い周波数で生じていた負性抵抗を減衰
させる様にした。

【００４０】図６は、入力側直列共振回路及び出力側直
列共振回路を、分布定数線路１３５とコンデンサ１３６
及び分布定数線路１４１とコンデンサ１４２で構成し、
入力側終端回路及び出力側終端回路を、５０Ωの抵抗１
３４とコンデンサ１３３及び５０Ωの抵抗１４３とコン
デンサ１４４で構成することにより、これらの終端回路
を用いて整合用線路１３２、１４０を接地して、高い周
波数で生じていた負性抵抗を減衰させる様にした。

【００４１】図７は、入力側直列共振回路及び出力側直
列共振回路と入力側終端回路の構成は図５と同一である
が、出力側終端回路を、５０Ωの抵抗１６７と、λg ／
４の先端開放状態となる分布定数線路１６８で構成し、
これらの終端回路を用いて整合用線路１５２、１６４を
接地して、高い周波数で生じていた負性抵抗を減衰させ
る様にした。

【００４２】図８は、入力側直列共振回路及び出力側直
列共振回路の構成は図６と同一であるが、入力側終端回
路及び出力側終端回路を、５０Ωの抵抗１７４及び１８
３と、負性抵抗を減衰させたい周波数においてλg ／４
の先端開放状態となる分布定数線路１７５及び１８４で
構成し、これらの終端回路を用いて整合用線路１７３、
１８１を接地して、高い周波数で生じていた負性抵抗を
減衰させる様にした。

【００４３】この様に、低雑音増幅器の入力側及び出力
側に安定化・整合兼バイアス回路（入力側及び出力側の
点線で囲った部分）設けることにより、使用周波数では
影響を与えずに小型化が図れ、雑音指数を劣化させるこ
となく、負荷安定性が良好な低雑音増幅器を実現するこ
とができる。２．高周波増幅器の説明図９は、コンデン
サ６０１とインダクタンス素子６０２で構成され、使用
周波数では減衰領域（即ち、ハイインピーダンス）とな
り、負性抵抗を減衰させたい周波数では通過領域となる
様な特性を持つハイパスフイルタを、抵抗６００を介し
てＦＥＴ₁ の入力側伝送線路６０４に接続する。

【００４４】この為、使用周波数ではハイパスフイルタ
側は見えなくなり、抵抗６００はオープン状態となる。
一方、負性抵抗を減衰させたい周波数では、抵抗６００
がコンデンサ６０１、６０３を介して低インピーダンス
で接地されるので、帯域外のインピーダンスが改善さ
れ、安定係数Ｋ＞１となり負荷安定性が良好な高周波増
幅器が得られる。

【００４５】図１０は、図９に示したハイパスフイルタ
の代わりに、使用周波数で並列共振状態となるＬＣ並列
共振回路（インダクタンス素子６３１、コンデンサ６３
２で構成）を付加する様にした。

【００４６】この為、ＬＣ並列共振回路が並列共振状態
になると、抵抗６３０はオープン状態となり、負性抵抗
を減衰させたい周波数では低インピーダンスで接地状態
となるので、図９と同様な機能を持つことになる。

【００４７】図１１は、高周波増幅器の入力側に、抵抗
６６３と使用周波数で並列共振状態となるＬＣ並列共振
回路（インダクタンス素子６６４、コンデンサ６６５で
構成）を設け、この共振回路に図１０で説明した機能と
同様な機能を持たせると共に、バイアス回路と兼用する
様にしたものである。

【００４８】なお、図９、図１０、図１１中の抵抗６０
０、６３０、６６３の値を変更することにより、使用周
波数外の減衰量を可変にすることができるので、負性抵
抗の発生している周波数及び値などに柔軟に対応するこ
とができる。

【００４９】この様に、高周波増幅器の入力側の任意の
点（例えば、図１０中のＦＥＴ₁ の入力側のＡ点、Ｂ
点、Ｃ点のうちの任意の点）に、直列接続した抵抗及び
ハイパスフイルタ、あるいは、抵抗及びＬＣ並列共振回
路を付加することにより、使用周波数帯域の電気的性能
に影響を与えずに帯域外のインピーダンスが改善される
ので、負荷安定性の良好な高周波増幅器を実現すること
ができる。

【００５０】

【発明の実施の形態】図１は本発明の実施例の低雑音増
幅器要部構成図の一例（その１）、図２は本発明の実施
例の低雑音増幅器要部構成図の一例（その２）、図３は
本発明の実施例の低雑音増幅器要部構成図の一例（その
３）、図４は本発明の実施例の低雑音増幅器要部構成図
の一例（その４）、図５は本発明の実施例の低雑音増幅
器要部構成図の一例（その５）である。

【００５１】図６は本発明の実施例の低雑音増幅器要部
構成図の一例（その６）、図７は本発明の実施例の低雑
音増幅器要部構成図の一例（その７）、図８は本発明の
実施例の低雑音増幅器要部構成図の一例（その８）、図
９は本発明の実施例の高周波増幅器要部構成図の一例
（その１）である。

【００５２】図１０は本発明の実施例の高周波増幅器要
部構成図の一例（その２）、図１１は本発明の実施例の
高周波増幅器要部構成図の一例（その３）、図１２は本
発明の実施例の低雑音増幅器要部実装図の一例（その
１）、図１３は本発明の実施例の低雑音増幅器要部実装
図の一例（その２）、図１４は本発明の実施例の低雑音
増幅器要部実装図の一例（その３）である。

【００５３】図１５は本発明の実施例の低雑音増幅器要
部実装図の一例（その４）、図１６は本発明の実施例の
低雑音増幅器要部実装図の一例（その５）、図１７は本
発明の実施例の低雑音増幅器要部実装図の一例（その
６）、図１８は本発明の実施例の低雑音増幅器要部実装
図の一例（その７）、図１９は本発明の実施例の低雑音
増幅器要部実装図の一例（その８）である。

【００５４】図２０は図１の実施例回路説明図、図２１
は図２０の動作特性説明図、図２２は図９の高周波増幅
器の出力側にもハイパスフィルタを付けた時の動作・実
装説明図、図２３は図１０の高周波増幅器の出力側にも
並列共振回路を付けた時の動作・実装説明図、図２４は
図１１の高周波増幅器の全入出力側に並列共振回路を付
けた時の動作・実装説明図である。

【００５５】以下、図１〜図８及び図１２〜図２１を用
いて低雑音増幅器の動作及び実装説明を、図９〜図１１
及び図２２〜図２４を用いて高周波増幅器の動作及び実
装説明をそれぞれ行うが、上記で詳細説明した部分につ
いては概略説明する。１．低雑音増幅器の説明図１にお
いて、図中の４１、４２、４７、５４は５０Ωの伝送線
路、４３、５５は整合用線路、４８、５０、５１、５３
は分布定数線路、４４、５６はインダクタンス素子、４
５、５２、５７、５９はコンデンサ、４６、５８は抵抗
をそれぞれ示す。

【００５６】さて、１電源から電圧が印加されるＦＥＴ
のゲートが、５０Ωの伝送線路４１、４２を介して入力
端子と、ドレインが同じく５０Ωの伝送線路４７、５４
を介して出力端子と接続され、ソースが、直列接続され
た分布定数線路４８、５０と抵抗４９及び直列接続され
た分布定数回路５１、５３とコンデンサ５２を介して接
地されている。

【００５７】また、整合用線路４３の他端は、使用周波
数で直列共振するインダクタンス素子４４とコンデンサ
４５からなる入力側直列共振回路と、この直列共振回路
に並列接続した５０Ωの抵抗４６からなる終端回路を介
して接地されており、整合用線路５５の他端は、使用周
波数で直列共振するインダクタンス素子５６とコンデン
サ５７からなる出力側直列共振回路と、この直列共振回
路に並列接続した５０Ωの抵抗５８とコンデンサ５９か
らなる終端回路を介して接地されている。

【００５８】この為、高い周波数では入力側直列共振回
路及び出力側直列共振回路のインピーダンスが高くなる
が、これらの共振回路は並列接続された５０Ωの抵抗４
６、５８で接地される。

【００５９】これにより、高い周波数で生じていた負性
抵抗が減衰されるので、増幅器としての安定性が良好と
なる。一方、使用周波数に対してはインダクタンス素子
４４、５６とコンデンサ４５、５７がそれぞれ直列共振
するので、整合用線路４３、５５は他端が接地され、終
端回路の影響はなくなる。

【００６０】なお、図１２は図１に示す低雑音増幅器を
プリント基板上に実装した時の要部実装図で、図１２中
の符号は図１の符号と同一になっており、図１２中の２
つの点線部分内に、使用周波数で直列共振するＬＣ直列
共振回路４４、４５及び５６、５７と、５０Ωの抵抗４
６、５８とコンデンサ５９による終端回路が設けられて
いる。

【００６１】更に、図２０、図２１は、図１に示す構成
の低雑音増幅器を製作した時の回路説明図及び動作特性
説明図である。図２０において、プリント基板は、誘電
率４．５のガラス・エポキシ系基板で基板厚：０．８ｍ
ｍ、導体の厚み：３５μｍを用い、ＬＣ直列共振回路は
１．９ＧＨｚで共振周波数となる様にした。

【００６２】なお、図２０には共振回路を構成するイン
ダクタンス素子４４、５６とコンデンサ４５の値の一例
が示してあり、入出力側のコンデンサＣ₁ 、Ｃ₂ は、増
幅器の入出力側インピーダンスを５０Ωに整合させる為
のものである。

【００６３】また、図２１は図２０に示して回路のシミ
ュレーション結果を示すが、太線が本発明の部分を付加
した場合、細線は本発明の部分を付加しない場合で、
（ａ）は周波数：雑音指数（ＮＦ）及びＳ２１（入力波
と出力波の比）の関係を、（ｂ）は周波数：Ｓ１１及び
Ｓ２２（入力側及び出力側の反射係数）の関係を、
（ｃ）は周波数：安定係数Ｋの関係をそれぞれ示してい
る。

【００６４】そこで、図２１（ａ）からは、周波数軸上
の↑印の部分が１．９ＧＨｚの点であるが、この点にお
けるＳ２１の値及び雑音指数ＮＦは、本発明の回路を付
加しても付加しなくても、太線と細線が一致しているの
で、変化していないことが判る。

【００６５】また、図２１（ｂ）からは、周波数軸上の
↑印の点（７．５ＧＨｚ〜８．５ＧＨｚの間）で本発明
の回路を使用しない場合には負性抵抗の山が見え、この
周波数帯で動作不安定になることを示しているが（Ｓ２
２参照）、本発明の回路では上記の山がなくなって、ー
側の値となり安定動作が可能であることが判る。

【００６６】更に、図２１（ｃ）からは、周波数軸上の
↑印の点（７．５ＧＨｚ〜８．５ＧＨｚ）では、本発明
の回路を使用しない場合には安定係数Ｋがー側になり、
動作不安定の状態にあることを示しているが、本発明の
回路を使用することにより安定係数が＋側にとなり、安
定動作が可能であることを示している。

【００６７】図２において、図中の６１、６２、６８、
６９は５０Ωの伝送線路、６３、７１は整合用線路、７
０は分布定数線路、６４、７２はインダクタンス素子、
６５、６７、７３、６０はコンデンサ、６６、７４は抵
抗を示す。

【００６８】さて、図２の構成は図１の場合と異なり、
ＦＥＴのゲートとドレインに別々の電源から電力を供給
する為、入力側終端回路を構成する５０Ωの抵抗６６を
コンデンサ６７を介して接地し、ＦＥＴのソースを分布
定数線路７０を介して接地する構成にした。これによ
り、部品点数が図１よりも減るが、効果は図１と同等の
ものが得られる。

【００６９】図１３は図２に示す低雑音増幅器をプリン
ト基板上に実装した時の要部実装図で、図中の符号は図
２の符号と同一になっており、図１３中の抵抗６６がコ
ンデンサ６７を介して接地され、ＦＥＴのソースが分布
定数線路７０を介して接地されている。

【００７０】図３において、図中の７５、７６、８７、
８８は５０Ωの伝送線路、７７、８９は整合用線路、８
１、８３、８４、８６は分布定数線路、７８、９０はイ
ンダクタンス素子、７９、８５、９１はコンデンサ、８
０、８２、９２₁ は抵抗、９２₂ はλg ／４の先端開放
分布定数線路を示す。

【００７１】さて、図３の構成は、図１と同様に１電源
でＦＥＴに電力を供給するが、出力側終端回路を構成す
る抵抗９２₁ を、負性抵抗を減衰させたい周波数におい
て、λg ／４の先端開放となる分布定数線路９２₂ と接
続することにより、減衰させたい周波数に対しては図１
の抵抗５８とコンデンサ５９と同等の効果が得られる様
にした。

【００７２】図１４は図３に示す低雑音増幅器をプリン
ト基板上に実装した時の要部実装図で、図１４中の符号
は図２中の符号と同一になっており、図１４中の抵抗９
２₁ が、負性抵抗を減衰させたい周波数においてλg ／
４の先端開放となる分布定数線路９２₂ と接続され、上
記の周波数において抵抗９２₁と分布定数線路９２の接
続点が等価的に接地状態となる。

【００７３】図４において、図中の９５、９６、１０
２、１０４は５０Ωの伝送線路、９７、１０３は整合用
線路、１０１は分布定数線路、１００₂ 、１０７₂ はλ
g ／４の先端開放分布定数線路、９８、１０５はインダ
クタンス素子、９９、１０６はコンデンサ、１００₁ 、
１０７₁ は抵抗を示す。

【００７４】さて、図４の構成は、図２と同様に、２電
源で電力を供給する為、入力側終端回路及び出力側終端
回路の５０Ωの抵抗１００₁ 及び１０７₁ を負性抵抗を
減衰させたい周波数で接地しなければならない。

【００７５】この為、図４では抵抗１００₁ 、１０７₁
を、負性抵抗を減衰させたい周波数においてλg ／４の
先端開放となる分布定数線路１００₂ 、１０７₂ に接続
することにより、図２と同等の効果が得られる様にし
た。

【００７６】図１５は図４に示す低雑音増幅器をプリン
ト基板上に実装した時の要部実装図で、図１５中の符号
は図４中の符号と同一になっており、図１５中の抵抗１
００₁ 及び１０７₁ が、負性抵抗を減衰させたい周波数
において先端開放状態となるλg ／４分布定数線路１０
０₂ 及び１０７₂ と接続され、上記の周波数において抵
抗１００₁ 及び１０７₁ が接地状態となる。

【００７７】図５において、図中の１１０、１１１、１
２２、１２６は５０Ωの伝送線路、１１２、１２３は整
合用線路、１１４、１１６、１１８、１１９、１２１、
１２４は分布定数線路、１１３、１１７、１２７は抵
抗、１１５、１２０、１２５、１２８はコンデンサを示
す。

【００７８】さて、図５の構成は、図１と同様に１電源
でＦＥＴに電力を供給するが、入力側直列共振回路及び
出力側直列共振回路をインダクタンス素子とコンデンサ
で構成するのではなく、分布定数線路１１４とコンデン
サ１１５及び分布定数線路１２４とコンデンサ１２５で
構成すると共に、ドレイン電圧を分布定数線路１２４と
コンデンサ１２５の接続点から印加する構成にして図１
と同等の効果が得られる様にした。

【００７９】図１６中の分布定数線路１１４とコンデン
サ１１５で入力側直列共振回路を、分布定数線路１２４
とコンデンサ１２５で出力側直列共振回路をそれぞれ構
成し、ドレイン電圧は分布定数線路１２４とコンデンサ
の接続点を介してＦＥＴのドレインに印加する構成にし
た。

【００８０】図６において、図中の１３０、１３１、１
３８、１３９は５０Ωの伝送線路、１３２、１４０は整
合用線路、１３５、１３７、１４１は分布定数線路、１
３３、１３６、１４２、１４４はコンデンサ、１３４、
１４３は抵抗を示す。

【００８１】さて、図６の構成は、図２と同様に２電源
でＦＥＴに電力を供給するが、入力側直列共振回路及び
出力側直列共振回路を構成するインダクタンス素子を分
布定数線路１３５及び１４１で構成して図２と同等の効
果が得られる様にした。

【００８２】また、ゲートバイアス電圧及びドレイン電
圧を分布定数線路１３５及び１４１を介して印加する構
成にした。図１７中の分布定数線路１３５とコンデンサ
１３６で入力側直列共振回路を構成し、分布定数線路１
４１とコンデンサ１４２で出力側直列共振回路を構成
し、ゲート電圧は分布定数線路１３５とコンデンサ１３
６の接続点から印加し、ドレイン電圧は分布定数線路１
４１とコンデンサ１４２の接続点から印加する構成にし
た。

【００８３】図７において、図中の１５０、１５１、１
６０、１６９、は５０Ωの伝送線路、１５２、１６４は
整合用線路、１５３、１５７、１５９、１６１、１６
３、１６５は分布定数線路、１５４、１６２、１６６は
コンデンサ、１５６、１５８、１６７は抵抗、１６８は
λg ／４の先端開放分布定数線路を示す。

【００８４】さて、図７の構成は、図１と同様に、１電
源でＦＥＴに電力を印加するが、出力側終端回路を構成
する抵抗１６７を、コンデンサでなく負性抵抗を減衰さ
せたい周波数においてλg ／４の先端開放となる分布定
数線路１６８に接続することにより、上記の周波数にお
いて等価的に接地状態となり、図１と同等の効果が得ら
れる。

【００８５】また、ドレイン電圧の印加を分布定数線路
１６５とコンデンサ１６６から構成される出力側共振回
路を介して、ドレイン電圧を印加する構成にした。図１
８中の出力側に設けられた分布定数線路１６４と１６５
の接続点に、一端が接続された抵抗１６７の他端をλg
／４の先端開放となる分布定数線路１６８に接続すると
共に、分布定数線路１６５とコンデンサ１６６の接続点
を介してドレイン電圧を印加する構成にした。

【００８６】図８において、図中の１７１、１７２、１
７９、１８０は５０Ωの伝送線路、１７３、１８１は整
合用線路、１７６、１７８、１８２は分布定数線路、１
７５、１８４はλg ／４の先端開放となる分布定数線
路、１７４、１８３は抵抗、１７７、１８３はコンデン
サを示す。

【００８７】さて、図８の構成は、図２と同様に２電源
でＦＥＴに電力を供給するが、入力側終端回路及び出力
側終端回路を構成する抵抗１７４、１８３を、負性抵抗
を減衰させたい周波数のλg ／４の先端開放分布定数線
路１７５及び１８４に接続することにより、上記の周波
数において等価的に接地状態となり、図２と同等の効果
が得られる。

【００８８】なお、ゲート電圧を入力側直列共振回路を
構成する分布定数線路１７６とコンデンサ１７７の接続
点を介してＦＥＴのゲートに、ドレイン電圧を出力側直
列共振回路を構成する分布定数線路１８２とコンデンサ
１８３の接続点を介してＦＥＴのドレインにそれぞれ印
加する構成にした。

【００８９】図１９中の入力側終端回路及び出力側終端
回路を構成する抵抗１７４及び１８３の他端に、負性抵
抗を減衰させたい周波数において先端開放状態となる、
λg／４分布定数線路１７５及び１８４をそれぞれ接続
することにより、上記の周波数において等価的に接地状
態となり、図２と同等の効果が得られる。

【００９０】また、ゲート電圧を入力側直列共振回路を
介してＦＥＴのゲートに、ドレイン電圧を出力側直列共
振回路を介してＦＥＴのドレインにそれぞれ印加する構
成にした。

【００９１】以上、本発明により、使用周波数帯域には
影響を与えず、高性能な雑音指数を維持しつつ、負荷安
定性が良好な低雑音増幅器の実現が可能となる。２．高
周波増幅器の説明図９において、図中の６０４、６０
６、６１５、６１７、６２７は５０Ωの伝送線路、６０
５、６０７、６１１、６１８、６１９、６２３は整合用
線路、６０１、６０３、６０８、６１０、６１２、６１
４、６１６、６２０、６２２、６２４、６２６はコンデ
ンサ、６０２はインダクタンス素子、６００、６０９、
６１３、６２１、６２５は抵抗を示す。

【００９２】なお、点線部分は入出力側安定化・整合兼
バイアス回路であるが、この中の（抵抗６０９、コンデ
ンサ６１０）、（抵抗６１３、コンデンサ６１４）、
（抵抗６２１、コンデンサ６２２）、（抵抗６２５、コ
ンデンサ６２６）の部分は、低雑音増幅器の場合と同
様、安定化回路を構成している。

【００９３】さて、図９中の高周波増幅器ＦＥＴ₁ 及び
ＦＥＴ₂ は、対応する入出力側安定化・整合兼バイアス
回路からゲート電圧、ドレイン電圧が印加するので動作
状態となり、高周波増幅器ＦＥＴ₁ は５０Ωの伝送線路
６０４、６０６を介して入力した高周波信号を増幅し、
伝送線路６１５、コンデンサ６１６、伝送線路６１７を
介して高周波増幅器ＦＥＴ₂ に送出する。そこで、高周
波増幅器ＦＥＴ₂ は更に、増幅して伝送線路６２７を介
して出力する。

【００９４】ここで、伝送線路６０４の入力側は、直列
接続した抵抗６００とハイパスフイルタ（コンデンサ６
０１、インダクタンス素子６０２で構成）を介して接地
すると共に、コンデンサ６０１とインダクタンス素子６
０２の接続点をコンデンサ６０３を介して接地する様に
してあるが、上記のハイパスフイルタは、使用周波数で
は減衰領域（即ち、ハイインピーダンス）となり、負性
抵抗を減衰させたい周波数では通過領域となる様な特性
を持っている。

【００９５】この為、使用周波数ではハイパスフイルタ
側は見えなくなり、抵抗６００はオープン状態となり、
ハイパスフイルタ接続の影響はなくなる。一方、負性抵
抗を減衰させたい周波数では、抵抗６００が低インピー
ダンスのハイパスフイルタで接地されるので、帯域外の
インピーダンスが改善され、安定係数Ｋ＞１となり負荷
安定性が良好な高周波増幅器が得られる。

【００９６】図２２は、図９に示す２段目高周波増幅器
の出力側にもハイパスフイルタを接続した場合の構成図
（ａ）と、ハイパスフイルタを全く接続しない２段高周
波増幅器（図２７参照）との特性比較図（ｂ）と、
（ｃ）の実装説明図から構成されている。

【００９７】図２２（ａ）に示す構成は、２段高周波増
幅器の入力側と出力側に同一のハイパスフイルタが接続
されているが、動作は図９と同一である。なお、出力側
に設けたハイパスフイルタ以外の各部の部品番号は図９
の部品番号と同一になっている。

【００９８】図２２（ｂ）はハイパスフイルタによる効
果の説明図であるが、細線がハイパフフイルタなしの場
合、太線がハイパスフイルタありの場合で、使用周波数
帯域における周波数：利得の特性は変わらない。

【００９９】しかし、入力リターンロスを比較すると、
ハイパスフイルタ無しの場合は帯域外の高い周波数で入
力リターンロスが＋になるが（安定係数Ｋ＜１）、ハイ
パスフイルタ有りの場合は帯域外の高い周波数でも入力
リターンロスがーの状態を保ち、負荷安定性が良好なこ
とを示している。

【０１００】図２２（ｃ）は実装説明図で、プリント基
板上に各部品がどの様に配置されるかを示したもので、
（ａ）の部品番号と対応している。図１０において、図
中の６３３、６３５、６４４、６４６、６５４は５０Ω
の伝送線路、６３４、６３６、６４０、６４７、６４
８、６５０は整合用線路、６３２、６３７、６３９、６
４１、６４３、６４５、６４９、６５１、６５３、６５
５はコンデンサ、６３０、６３８、６４２、６５２、６
５６は抵抗、インダクタンス素子６３１を示す。

【０１０１】また、点線部分は入出力側安定化・整合兼
バイアス回路であるが、この中の（抵抗６３８、コンデ
ンサ６３９）、（抵抗６４２、コンデンサ６４３）、
（抵抗６５６、コンデンサ６５５）、（抵抗６５２、コ
ンデンサ６５３）の部分は、低雑音増幅器の場合と同
様、安定化回路を構成している。

【０１０２】さて、図１０中の高周波増幅器ＦＥＴ₁ 及
びＦＥＴ₂ は、対応するバイアス回路からゲート電圧、
ドレイン電圧が印加するので動作状態となり、高周波増
幅器ＦＥＴ₁ は５０Ωの伝送線路６３３、６３５を介し
て入力した高周波信号を増幅し、５０Ωの伝送線路６４
４、コンデンサ６４５、５０Ωの伝送線路６４６を介し
て高周波増幅器ＦＥＴ₂ に送出する。

【０１０３】そこで、高周波増幅器ＦＥＴ₂ は更に、増
幅して５０Ωの伝送線路６５４を介して出力する。ここ
で、伝送線路６３３の入力側は、直列接続した抵抗６３
０とＬＣ共振回路（コンデンサ６３２、インダクタンス
素子６３１で構成）を介して接地する様にしてあるが、
上記のＬＣ共振回路が所要周波数で並列共振するとハイ
インピーダンスとなる為、抵抗６３０はオープン状態と
なる。しかし、負性抵抗を減衰させたい周波数ではコン
デンサ６３２により低インピーダンスを呈するので、図
９の機能と同様な機能になる。

【０１０４】図２３は、図１０に示す２段目高周波増幅
器の出力側にも並列共振回路を接続した場合の構成図
（ａ）と、構成図（ａ）の実装説明図からなっている。
図２３（ａ）において、初段高周波増幅器の入力側と２
段目高周波増幅器の出力側に同一のＬＣ並列共振回路が
接続されているが、動作としては図１０と同一である。

【０１０５】なお、入出力側に設けたＬＣ並列共振回路
以外の、各部の部品番号は図１０と同一であるが、入出
力側のＬＣ並列共振回路は図２３（ａ）で付与した８０
０、８０１と同一にしてある。

【０１０６】図１１において、図中の６６０、６６２、
６７０、６７６、６８６は５０Ωの伝送線路、６６１、
６７１、６７７、６７８、６８２は整合用線路、６６
５、６６７〜６６９、６７２、６７４、６７５、６７
９、６８１、６８３、６８５はコンデンサ、６６３、６
６６、６７３、６８０、６８４は抵抗、６６４はインダ
クタンス素子を示す。

【０１０７】また、点線部分は安定化・整合兼バイアス
回路であるが、この中の（抵抗６６６、コンデンサ６６
７）、（抵抗６７３、コンデンサ６７４）、（抵抗６８
０、コンデンサ６８１）、（抵抗６８４、コンデンサ６
８５）の部分は、低雑音増幅器の場合と同様、安定化回
路を構成している。

【０１０８】さて、図１１中の高周波増幅器ＦＥＴ₁ 及
びＦＥＴ₂ は、対応する入出力側安定化・整合兼バイア
ス回路からゲート電圧、ドレイン電圧が印加するので動
作状態となり、高周波増幅器ＦＥＴ₁ は５０Ωの伝送線
路６６０、６６２を介して入力した高周波信号を増幅
し、５０Ωの伝送線路６７０、コンデンサ６７５、５０
Ωの伝送線路６７６を介して高周波増幅器ＦＥＴ₂ に送
出する。そこで、高周波増幅器ＦＥＴ₂ は、更に、増幅
して５０Ωの伝送線路６８６を介して出力する。

【０１０９】ここで、伝送線路６６２の出力側は、直列
接続した抵抗６６３とＬＣ共振回路（コンデンサ６６
５、インダクタンス素子６６４で構成）を、並列接続し
たコンデンサ６６８、６６９及び直列接続した抵抗６６
６とコンデンサ６６６を介して接地する様にしてある。

【０１１０】そこで、上記のＬＣ共振回路は所要周波数
で並列共振するとハイインピーダンス状態となって抵抗
６６３はオープン状態となり、負性抵抗を減衰させたい
周波数では低インピーダンスを呈するので、図９、図１
０と同様な機能になる。

【０１１１】図２４は、図１１中の２つの高周波増幅器
の全ての入出力側にＬＣ並列共振回路を接続した場合の
構成図（ａ）と、（ａ）の実装説明図である。図２４
（ａ）において、２つの高周波増幅器の全入出力側に同
一のＬＣ並列共振回路がバイアス回路の中に実装されて
いるので、バイアス回路がＬＣ並列共振回路に実装され
ない図１０の構成よりも、増幅器の小型化が図れる。

【０１１２】なお、図２４（ａ）、（ｂ）共、全ての部
品番号を付加すると見ずらくなるので、ＬＣ共振回路の
みの番号を付加してある。また、図２４（ａ）に示す２
段構成の高周波増幅器の動作及びＬＣ共振回路の機能
は、図１０、図１１の動作説明で詳細に説明してあるの
で省略する。

【０１１３】以上、本発明により、所要周波数帯域の電
気的特性には影響を与えることなく、帯域外のインピー
ダンスが改善され、負荷安定性の良好な高周波増幅器の
実現が可能となる。

【０１１４】

【発明の効果】本発明を使用することにより、デバイス
が持つ雑音指数の性能を劣化させることなく、且つ、使
用周波数帯域に影響を与えず、負荷安定性が良好な低雑
音増幅器の実現が可能となる。

【０１１５】また、安定化回路を整合回路兼バイアス回
路と兼用することにより、低雑音増幅器の小型化が図れ
る。更に、本発明を使用することにより、所要周波数帯
域の電気特性に影響を与えず、負荷安定性の良好な高周
波増幅器の実現が可能となる。

【０１１６】そして、本発明回路をバイアス回路と兼用
することにより、高周波増幅器の小型化を図ることがで
きる。また、本発明回路の抵抗値を変更することによ
り、所要周波数帯域外の減衰量を可変させることができ
るため、負性抵抗の発生している周波数及び値等に、柔
軟に対応することが可能となる。

【図面の簡単な説明】

【図１】本発明の実施例の低雑音増幅器要部構成図の一
例（その１）である。

【図２】本発明の実施例の低雑音増幅器要部構成図の一
例（その２）である。

【図３】本発明の実施例の低雑音増幅器要部構成図の一
例（その３）である。

【図４】本発明の実施例の低雑音増幅器要部構成図の一
例（その４）である。

【図５】本発明の実施例の低雑音増幅器要部構成図の一
例（その５）である。

【図６】本発明の実施例の低雑音増幅器要部構成図の一
例（その６）である。

【図７】本発明の実施例の低雑音増幅器要部構成図の一
例（その７）である。

【図８】本発明の実施例の低雑音増幅器要部構成図の一
例（その８）である。

【図９】本発明の実施例の高周波増幅器要部構成図の一
例（その１）である。

【図１０】本発明の実施例の高周波増幅器要部構成図の
一例（その２）である。

【図１１】本発明の実施例の高周波増幅器要部構成図の
一例（その３）である。

【図１２】本発明の実施例の低雑音増幅器要部実装図の
一例（その１）である。

【図１３】本発明の実施例の低雑音増幅器要部実装図の
一例（その２）である。

【図１４】本発明の実施例の低雑音増幅器要部実装図の
一例（その３）である。

【図１５】本発明の実施例の低雑音増幅器要部実装図の
一例（その４）である。

【図１６】本発明の実施例の低雑音増幅器要部実装図の
一例（その５）である。

【図１７】本発明の実施例の低雑音増幅器要部実装図の
一例（その６）である。

【図１８】本発明の実施例の低雑音増幅器要部実装図の
一例（その７）である。

【図１９】本発明の実施例の低雑音増幅器要部実装図の
一例（その８）である。

【図２０】図１の実施例回路説明図である。

【図２１】図２０の動作特性説明図である。

【図２２】図９の高周波増幅器の出力側にハイパスフィ
ルタを付けた時の動作・実装説明図である。

【図２３】図１０の高周波増幅器の出力側にも並列共振
回路を付けた時の動作・実装説明図である。

【図２４】図１１の高周波増幅器の全入出力側に並列共
振回路を付けた時の動作・実装説明図である。

【図２５】従来の低雑音増幅器要部構成図の一例（その
１）である。

【図２６】従来の低雑音増幅器要部構成図の一例（その
２）である。

【図２７】従来の高周波増幅器要部構成図の一例（その
１）である。

【図２８】従来の高周波増幅器要部構成図の一例（その
２）である。

【図２９】図２７、図２８に示す高周波増幅器の電気特
性説明図である。

【図３０】従来の高周波増幅器要部構成図の一例（その
３）である。

【符号の説明】

４１、４２、４７、５４は５０Ωの伝送線路 ４３、５５は整合用線路 ４８、５０、５１、５３は分布定数線路 ４４、５６はインダクタンス素子 ４５、５２、５７、５９はコンデンサ ４６、５８は抵抗 ７５、７６、８７、８８は５０Ωの伝送線路 ７７、８９は整合用線路 ８１、８３、８４、８６は分布定数線路 ７８、９０はインダクタンス素子 ７９、８５、９１はコンデンサ ８０、８２、９２₁ は抵抗 ９２₂ はλg ／４の先端開放分布定数線路 １１０、１１１、１２２、１２６は５０Ωの伝送線路 １１２、１２３は整合用線路 １１４、１１６、１１８、１１９、１２１、１２４は分
布定数線路 １１３、１１７、１２７は抵抗 １１５、１２０、１２５、１２８はコンデンサ １７１、１７２、１７９、１８０は５０Ωの伝送線路 １７３、１８１は整合用線路 １７６、１７８、１８２は分布定数線路 １７５、１８４はλg ／４の先端開放となる分布定数線
路 １７４、１８３は抵抗 １７７、１８３はコンデンサ ６０４、６０６、６１５、６１７、６２７は５０Ωの伝
送線路 ６０５、６０７、６１１、６１８、６１９、６２３は整
合用線路 ６０１、６０３、６０８、６１０、６１２、６１４、６
１６、６２０、 ６２２、６２４、６２６はコンデンサ ６０２はインダクタンス素子 ６００、６０９、６１３、６２１、６２５は抵抗

Claims (7)

【特許請求の範囲】
1. 【請求項１】 入力側伝送線路を介して入力した高周波
   信号を高周波増幅器で増幅した後、出力側伝送線路を介
   して出力する高周波用増幅器において、 上記入出力側伝送線路にそれぞれ接続された入出力側整
   合用線路に、使用周波数で直列共振する直列共振回路
   と、該直列共振回路に並列接続される終端回路を接続す
   る構成にしたことを特徴とする高周波用増幅器。
2. 【請求項２】 上記終端回路を、 上記高周波増幅器で発生した負性抵抗を減衰させようと
   する周波数において、λ_g （２ｎ＋１）／４（ｎは０及
   び正の整数）の先端開放となる分布定数線路と、該分布
   定数線路と直列接続する抵抗で構成したことを特徴とす
   る請求項１の高周波用増幅器。
3. 【請求項３】 上記直列共振回路及び終端回路を、 直列接続された分布定数線路とコンデンサ及び直列接続
   された５０Ωの抵抗と上記高周波増幅器で発生した負性
   抵抗を減衰させようとする周波数において短絡状態とな
   るコンデンサで構成したことを特徴とする請求項１の高
   周波用増幅器。
4. 【請求項４】 上記終端回路が、 請求項２記載の終端回路で構成されたことを特徴とする
   請求項３の高周波用増幅器。
5. 【請求項５】 上記高周波増幅器の入力側伝送線路及び
   出力側伝送線路のうち、少なくとも、何れか一方の伝送
   線路に、 使用周波数でハイインピーダンスとなり、発生した負性
   抵抗を減衰させようとする周波数においてローインピー
   ダンスとなるハイパスフイルタを、抵抗を介して接続す
   る構成にしたことを特徴とする高周波用増幅器。
6. 【請求項６】 上記ハイパスフイルタの代わりに、並列
   共振回路を用いたことを特徴とする請求項５の高周波用
   増幅器。
7. 【請求項７】 上記抵抗の値を変更して、発生した負性
   抵抗を減衰させようとする周波数において減衰量を可変
   できる構成にしたことを特徴とする請求項５、６の高周
   波用増幅器。