JP2004088203A - 周波数逓倍器 - Google Patents
周波数逓倍器 Download PDFInfo
- Publication number
- JP2004088203A JP2004088203A JP2002243226A JP2002243226A JP2004088203A JP 2004088203 A JP2004088203 A JP 2004088203A JP 2002243226 A JP2002243226 A JP 2002243226A JP 2002243226 A JP2002243226 A JP 2002243226A JP 2004088203 A JP2004088203 A JP 2004088203A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- wave
- harmonic
- input
- multiplier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【課題】広帯域に亘り基本波及び不要高調波成分を抑圧した周波数逓倍器を提供することを課題とする。
【解決手段】周波数逓倍器を逓倍部１と増幅部２とから構成し、前記逓倍部１には必要帯域に亘り基本波を抑圧し２倍波を通過させる高域通過フィルタ１０を配す。前記増幅部２においては、必要帯域に亘り２倍波を増幅し３倍波以上の不要高調波を減衰させる周波数特性を、１／４波長線路等を用いた共振回路に依らず、入出力整合回路２０及び２１により実現する。
【選択図】 図３
【解決手段】周波数逓倍器を逓倍部１と増幅部２とから構成し、前記逓倍部１には必要帯域に亘り基本波を抑圧し２倍波を通過させる高域通過フィルタ１０を配す。前記増幅部２においては、必要帯域に亘り２倍波を増幅し３倍波以上の不要高調波を減衰させる周波数特性を、１／４波長線路等を用いた共振回路に依らず、入出力整合回路２０及び２１により実現する。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
本発明は、マイクロ波・ミリ波帯で用いられる周波数逓倍器に関する。
【０００２】
【従来の技術】
従来のマイクロ波・ミリ波帯における周波数逓倍器について、図面を参照して説明する。
【０００３】
図１５は、従来の周波数逓倍器の例を示す回路図である。
【０００４】
この従来の周波数逓倍器は、ヘテロ接合バイポーラトランジスタ（Ｈｅｔｅｒｏ−ｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ、以下「ＨＢＴ」という）４７を能動素子として用い、基本波周波数（ｆ０）成分を２倍波周波数（２ｆ０）成分に変換する。基本波周波数（ｆ０）成分は入力端子４５から入力され、２倍波周波数（２ｆ０）成分は出力端子４６から出力される。ＨＢＴ４７のベース端子には、ベースバイアス回路５０から直流電源が供給される。ベースバイアス回路５０は、伝送線路５６、高周波接地容量５７ａ、ベースバイアス端子５３から構成される。伝送線路５６は基本波周波数ｆ０において１／４波長の電気長を有する。ＨＢＴ４７のコレクタ端子には、コレクタバイアス回路５１から直流電源が供給される。コレクタバイアス回路５１は、伝送線路５８、高周波接地容量５７ｂ、コレクタバイアス端子５４から構成される。伝送線路５８は２倍波周波数２ｆ０において１／４波長の電気長を有する。コレクタバイアス回路５１は直流電源供給を目的とした回路であるが付随的に４の整数倍の次数の高調波成分（４ｆ０、８ｆ０、・・・）を除去する機能を有する。直流電源は入出力端子に設けられた直流遮断容量５２及び直流遮断容量５５により回路外部と遮断される。回路の入力側には入力整合回路４８が挿入される。入力整合回路４８は、伝送線路５９ａと先端開放スタブ６０ａとから構成される。入力整合回路４８は通常、回路の入力インピーダンスが基本波周波数ｆ０において信号源インピーダンスと整合するよう設計される。出力整合回路４９は、伝送線路５９ｂと先端開放スタブ６０ｂとから構成される。出力整合回路４９は通常、回路の出力インピーダンスが２倍波周波数２ｆ０において負荷インピーダンスと整合するよう設計される。回路の出力側には先端開放スタブ６１が接続される。先端開放スタブ６１は、基本波周波数ｆ０において１／４波長の電気長を持ち、基本波及び奇数次高調波周波数成分（ｆ０、３ｆ０、５ｆ０、・・・）を抑圧する機能を有する。
【０００５】
次に図１６は、従来の周波数逓倍器の別の例を示す回路図である。
【０００６】
図１６に示す従来の周波数逓倍器は、図１５に示した周波数逓倍器の先端開放スタブ６１の代りに帯域通過フィルタ６２が出力端に接続された構成である。図１５と同一符号は同一部、同一機能を示すので説明を省略する。基本波周波数ｆ０を２倍波周波数２ｆ０に変換する。帯域通過フィルタ６２は、２倍波（２ｆ０）成分を低損失で通過させ、基本波（ｆ０）及び不要高調波（３ｆ０、４ｆ０、・・・）成分を抑圧する機能を有する。
【０００７】
また図１７は、従来の周波数逓倍器の別の例を示す回路図である。このような例は特開平１０−４３１９に示されている。なお特開平１０−４３１９では、ｎ逓倍器（基本波周波数ｆ０をｎ倍波周波数ｎｆ０に変換する回路）として一般化されているが、以下では例としてｎ＝２の場合、すなわち基本波周波数ｆ０を２倍波周波数２ｆ０に変換する回路について説明する。
【０００８】
この従来の周波数逓倍器は、逓倍部６３と増幅部６４から構成される。基本波周波数（ｆ０）成分は入力端子６５から入力され、２倍波周波数（２ｆ０）成分は出力端子６６から出力される。逓倍部６３と増幅部６４はＤＣカット７３を介して接続される。逓倍部６３、増幅部６４は、能動素子としてＧａＡｓ電界効果トランジスタ（ＧａＡｓ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ、以下「ＧａＡｓ ＦＥＴ」という）６９及び７０を含む。逓倍部６３の入力側には基本波整合回路６８が設けられる。逓倍部６３の出力側には先端開放スタブ７５ａが設けられる。先端開放スタブ７５ａは、基本波周波数ｆ０における１／４波長の電気長を有し、基本波周波数成分ｆ０（及び奇数次高調波成分３ｆ０、５ｆ０、・・・）を除去する機能を有する。直流電源は開放スタブ用電源端子７６ａからＧａＡｓ ＦＥＴ６９に供給される。逓倍部６３の出力側には更に高域通過フィルタ６７が設けられる。高域通過フィルタ６７は、インダクタ７１ａ、７１ｂ、及びキャパシタ７２から構成され、基本波周波数ｆ０を更に抑圧し、２倍波以上の周波数成分（２ｆ０、３ｆ０、・・・）を低損失で通過させる機能を有する。逓倍部６３と増幅部６４を接続するＤＣカット７３は、２倍波周波数２ｆ０における１／４波長の電気長を有する結合線路で構成され、偶数次高調波成分（２ｆ０、４ｆ０、６ｆ０、・・・）を低損失で通過させ、基本波及び奇数次高調波成分（ｆ０、３ｆ０、５ｆ０、・・・）を抑圧する機能を有する。増幅部６４の入力及び出力側に設けられたインダクタ７４ａ及び７４ｂは、２倍波周波数（２ｆ０）成分における入出力整合の機能を有する。増幅部６４の出力側には先端開放スタブ７５ｂが設けられる。先端開放スタブ７５ｂは、先端開放スタブ７５ａと同様、基本波周波数ｆ０における１／４波長の電気長を有し、基本波周波数成分ｆ０（及び奇数次高調波成分３ｆ０、５ｆ０、・・・）を除去する機能を有する。直流電源は開放スタブ用電源端子７６ｂからＧａＡｓ ＦＥＴ７０に供給される。
【０００９】
【発明が解決しようとする課題】
先に図１５に示した従来の周波数逓倍器では、先端開放スタブ６１によって基本波（ｆ０）及び奇数次不要高調波（３ｆ０、５ｆ０、・・・）成分の抑圧を行い、コレクタバイアス回路５１により４の整数倍次の不要高調波成分（４ｆ０、８ｆ０、・・・）の抑圧を行う。しかしながら、先端開放スタブ６１やコレクタバイアス回路５１は１／４波長線路を用いた共振回路であるため、前記の基本波及び不要高調波成分除去機能が狭帯域でしか実現されないという問題があった。また、一部の高調波成分（６ｆ０、１０ｆ０、・・・）が原理的に抑圧されないという問題があった。
【００１０】
これに対し図１６に示した従来の周波数逓倍器では、基本波及び不要高調波成分抑圧機能を帯域通過フィルタ６２に負わせている。したがって帯域通過フィルタ６２の通過帯域や帯域外抑圧比を所望の値に設計すれば、所望の帯域で基本波及び不要高調波成分抑圧機能が実現される。しかしながら、そのような帯域通過フィルタ６２は複雑な構成となるため、設計性の確保が困難であり、また回路が大型化するという問題があった。
【００１１】
また図１７に示した従来の周波数逓倍器では、高域通過フィルタ６７を用いて基本波成分（ｆ０）の抑圧を行うため、広帯域に亘って基本波成分抑圧が可能となる。またここで用いられる高域通過フィルタ６７は、図１６における帯域通過フィルタ６２に比べ単純な構成で実現可能で、小型化及び設計性の確保も比較的容易である。しかしながら、奇数次の不要高調波成分（３ｆ０、５ｆ０、・・・）の抑圧は先端開放スタブ７５ａ、７５ｂ、及びＤＣカット７３によっている。先端開放スタブ７５ａ、７５ｂによる抑圧機能は共振回路を利用しているために狭帯域であり、一方、ＤＣカット７３に依る抑圧機能は比較的広帯域であるが抑圧比が十分確保できず、結果的に、奇数次の不要高調波成分（３ｆ０、５ｆ０、・・・）の抑圧は狭帯域でしか十分に実現されないという問題があった。更に、偶数次の不要高調波成分（４ｆ０、６ｆ０、・・・）の抑圧機能を有しないという問題があった。
【００１２】
そこで本発明は以上の点に鑑みためされたもので、広帯域に亘って基本波及び不要な逓倍波抑圧を実現した周波数逓倍器を提供することを課題とする。
【００１３】
【問題を解決するための手段】
上記課題を解決するため、請求項１に記載の発明は、基本波を入力し、入力された前記基本波の逓倍波を生成する逓倍部と、前記逓倍波のうち、あらかじめ設定された周波数を有する対象逓倍波を増幅し出力する増幅部と、を有する周波数逓倍器において、前記逓倍部は、前記基本波と、前記逓倍波のうち前記対象逓倍波の周波数に満たない周波数を有する低逓倍波を、必要帯域に亘り抑圧する第１の抑圧手段を備え、前記増幅部は、前記逓倍波のうち前記対象逓倍波の周波数を超える周波数を有する高逓倍波を、必要帯域に亘り抑圧する第２の抑圧手段を備えることを特徴として構成する。
【００１４】
請求項１に記載の発明によれば、基本波と、所望される対象逓倍波以外の低逓倍波及び高逓倍波、すなわち不要高調波を必要帯域に亘り抑圧することができる。
【００１５】
上記課題を解決するため、請求項２に記載の発明は、請求項１に記載の発明において、前記第１の抑圧手段は、高域通過フィルタであることを特徴として構成する。
【００１６】
請求項２に記載の発明によれば、請求項１に記載の発明の効果に加えて、高域通過フィルタが広帯域特性を有するため、基本波及び不要高調波を広帯域に亘り抑圧することができる。
【００１７】
上記課題を解決するため、請求項３に記載の発明は、請求項１又は請求項２に記載の発明において、前記第２の抑圧手段は、前記対象逓倍波の周波数及びその周辺の必要帯域における入力反射係数及び出力反射係数の絶対値がそれぞれ０．２以下であり、前記高逓倍波の周波数及びその周辺の必要帯域における入力反射係数及び出力反射係数の絶対値の少なくともいずれか一方が０．８以上となる入力整合回路及び出力整合回路であることを特徴として構成する。
【００１８】
請求項３に記載の発明によれば、請求項１又は請求項２に記載の発明の効果に加えて、所望される対象逓倍波周波数及びその周辺の必要帯域において入出力整合がとられているため、対象逓倍波を広帯域にわたり増幅することができる。
【００１９】
また、高逓倍波の周波数及びその周辺の必要帯域において、増幅部の入力反射係数及び出力反射係数の絶対値の少なくともいずれか一方が０．８以上の値を有するので、不要高調波を十分に抑圧することができる。
【００２０】
さらに、帯域通過フィルタのような複雑な構成によらず、設計性を確保しつつ、回路の大型化を抑えることができる。
【００２１】
上記課題を解決するため、請求項４に記載の発明は、請求項３に記載の発明において、前記入力整合回路及び前記出力整合回路は、伝送線路と先端開放スタブを配した回路を含むことを特徴して構成する。
【００２２】
請求項４に記載の発明によれば、請求項３に記載の発明の効果に加えて、入力整合回路及び出力整合回路は、伝送線路と先端開放スタブを配した回路を含むので、簡易な構成で各周波数帯域における所望の反射係数を実現することができる。
【００２３】
上記課題を解決するため、請求項５に記載の発明は、請求項３に記載の発明において、前記入力整合回路及び前記出力整合回路は、伝送線路と先端開放スタブを２重に配した回路を含むことを特徴として構成する。
【００２４】
請求項５に記載の発明によれば、請求項３に記載の発明の効果に加えて、入力整合回路及び出力整合回路は、伝送線路と先端開放スタブを２重に配した回路を含むので、能動素子の周波数特性等に応じた回路定数選択の自由度が上がり、所望の反射係数特性を各周波数帯域で実現することができる。
【００２５】
上記課題を解決するため、請求項６に記載の発明は、請求項１乃至請求項５いずれか１項に記載の発明において、前記増幅部の能動素子の接地端子に誘導性素子を付加したことを特徴として構成する。
【００２６】
請求項６に記載の発明によれば、請求項１乃至請求項５いずれか１項に記載の発明の効果に加えて、能動素子の接地端子に付加された誘導性素子は増幅部の利得を下げる効果を有し、その効果は高周波になるほど顕著であるため、対象逓倍波成分に対する不要高調波成分の抑圧比を高めることができる。
【００２７】
上記課題を解決するため、請求項７に記載の発明は、請求項１又は請求項２に記載の発明において、前記第２の抑圧手段は、カスコード型分布型増幅器であり、前記カスコード型分布型増幅器は、前記対象逓倍波と、前記高逓倍波のうち前記対象逓倍波に最も近似する周波数を有する１の前記高逓倍波と、の間の帯域に位置する遮断周波数を有することを特徴して構成する。
【００２８】
請求項７に記載の発明によれば、請求項１又は請求項２に記載の発明の効果に加えて、広帯域に亘って平坦な利得を有し、遮断周波数を超えると利得が急激に減少し、以降十分な損失を有しかつ周波数依存性の少ない安定した減衰器として動作するため、対象逓倍波成分に対し不要高調波成分を広帯域に亘り大きな抑圧比で抑圧することができる。
【００２９】
【実施の形態】
以下、図面を参照して本発明の実施の形態について詳細に説明する。なお、以下に説明する実施の形態は、基本波を入力し、２倍波を必要逓倍波として取り出し、基本波及び３倍波以上の不要高調波成分を効果的に抑圧する周波数逓倍器について本発明を適用したものである。
１．第一の実施形態
まず本発明に係る第一の実施形態について図１を用いて説明する。図１は、本発明の第一の実施の形態の周波数逓倍器の構成図である。本実施形態の周波数逓倍器は、逓倍部１、増幅部２、入力端子３、出力端子４とを含んで構成される。
【００３０】
前記逓倍部１は、ＨＢＴ５、入力整合回路６、出力整合回路７、ベースバイアス回路８、コレクタバイアス回路９、高域通過フィルタ１０、伝送線路１１、直流遮断キャパシタ１２と、を含んで構成される。
【００３１】
前記ベースバイアス回路８は、インダクタ１３ａ及びベースバイアス端子１４ａとから構成される。前記コレクタバイアス回路９は、インダクタ１３ｂ及びコレクタバイアス端子１５ａとから構成される。前記高域通過フィルタ１０は、容量１６、容量１７、及びインダクタ１８から構成され、第１の抑圧手段として機能する。
【００３２】
前記入力整合回路６は、基本波周波数ｆ０及びその周辺の必要帯域において逓倍部１の入力反射係数の絶対値を０．２以下とするような特性を有する。前記出力整合回路７は、２倍波周波数２ｆ０及びその周辺の必要帯域において逓倍部１の出力反射係数の絶対値を０．２以下とするような特性を有する。前記高域通過フィルタ１０は、基本波周波数ｆ０及びその周辺の必要帯域の信号を抑圧し、２倍波周波数２ｆ０及びその周辺の必要帯域の信号を低損失で通過させるよう、容量１６、容量１７、及びインダクタ１８の値が設定される。
【００３３】
前記増幅部２は、ＨＢＴ１９、入力整合回路２０、出力整合回路２１、ベースバイアス回路２２、コレクタバイアス回路２３、直流遮断容量２４とを含んでから構成される。前記ベースバイアス回路２２は、インダクタ１３ｃ及びベースバイアス端子１４ｂとから構成される。前記コレクタバイアス回路２３は、インダクタ１３ｄ及びコレクタバイアス端子１５ｂと、から構成される。前記入力整合回路２０及び前記出力整合回路２１は、２倍波周波数２ｆ０及びその周辺の必要帯域において増幅部２の入力及び出力反射係数の絶対値の両方を０．２以下とし且つ、３倍波以上の高調波周波数及びそれらの周辺の必要帯域において増幅部２の入力及び出力反射係数の絶対値の少なくとも一方を０．８以上とするような特性を有する第２の抑圧手段として機能する。
【００３４】
次にこの実施の形態の周波数逓倍器の動作について説明する。入力信号である基本波周波数（ｆ０）成分は入力端子３から入力される。この基本波周波数（ｆ０）成分は入力整合回路６を介してＨＢＴ５のベース端子に入力され、ＨＢＴ５の非線型性により対象逓倍波としての２倍波（２ｆ０）成分及び３倍波以上の不要高調波成分（３ｆ０、４ｆ０、・・・）が生成される。したがってＨＢＴ５のコレクタ端子からは基本波周波数（ｆ０）成分、２倍波（２ｆ０）成分及び３倍波以上の不要高調波成分（３ｆ０、４ｆ０、・・・）が出力される。
【００３５】
これらのうち、基本波周波数（ｆ０）成分は高域通過フィルタ１０により抑圧され、２倍波（２ｆ０）成分及び３倍波以上の不要高調波成分（３ｆ０、４ｆ０、・・・）は低損失で高域通過フィルタ１０を通過する。この基本波周波数（ｆ０）成分の抑圧は、高域通過フィルタ１０が広帯域特性を有するため、広帯域に亘り実現される。通過した２倍波（２ｆ０）成分及び３倍波以上の不要高調波成分（３ｆ０、４ｆ０、・・・）は、出力整合回路７を介して増幅部２へ入力される。
【００３６】
増幅部２の入力及び出力反射係数の絶対値は２倍波周波数２ｆ０及びその周辺の必要帯域において０．２以下の値を有する。すなわち、前記周波数帯域において入出力整合がとられているため、２倍波周波数（２ｆ０）成分は広帯域に亘り増幅される。逆に３倍波以上の高調波周波数（３ｆ０、４ｆ０、・・・）及びそれらの周辺の必要帯域においては、増幅部２の入力及び出力反射係数の絶対値の少なくとも一方は０．８以上の値を有するため、増幅部２はこれらの周波数帯域において減衰器として動作する。
【００３７】
以上により、出力端子４には２倍波周波数（２ｆ０）成分が出力され、基本波周波数（ｆ０）成分及び３倍波以上の不要高調波成分（３ｆ０、４ｆ０、・・・）は十分に抑圧されることになる。この抑圧作用は、１／４波長線路等を用いた共振回路に依るものでないことから、広帯域に亘り実現される。
２．第二の実施形態
次に本発明に係る第二の実施形態について図２を用いて説明する。図２は、本発明の第二の実施の形態の周波数逓倍器の構成図である。なお図１に示した第一の実施の形態の周波数逓倍器と同一部には同一の符号を付してある。
【００３８】
本実施の形態の周波数逓倍器においては、逓倍部１のベースバイアス回路８は、伝送線路２５、高周波接地容量２６ａ、ベースバイアス端子１４ａとから構成され、コレクタバイアス回路９は、伝送線路２７ａ、高周波接地容量２６ｂ、コレクタバイアス端子１５ａとから構成される。
【００３９】
また、増幅部１のベースバイアス回路２２は、伝送線路２７ｂ、高周波接地容量２６ｃ、ベースバイアス端子１４ｂとから構成され、コレクタバイアス回路２３は、伝送線路２７ｃ、高周波接地容量２６ｄ、コレクタバイアス端子１５ｂとから構成される。ここで、伝送線路２５は基本波周波数ｆ０において１／４波長の電気長を有する。また、伝送線路２７ａ、２７ｂ、２７ｃは２倍波周波数２ｆ０において１／４波長の電気長を有する。また高域通過フィルタ１０は、容量１６、容量１７、及び先端短絡スタブ２８とから構成される。
【００４０】
上述した第一の実施の形態との動作上の相違は、バイアス回路９、２２、２３が不要高調波成分のうち４倍波の整数倍の周波数成分（４ｆ０、８ｆ０、・・・）の抑圧機能を有することである。この抑圧機能は、共振回路に依るものであり狭帯域でしか実現されない。しかし、第一の実施の形態と同様、４倍波の整数倍の周波数成分（４ｆ０、８ｆ０、・・・）を含む不要高調波成分に対する抑圧機能は増幅部２に依り広帯域に亘って実現されている。したがって、この実施の形態においても、不要高調波成分の抑圧機能が広帯域に亘り実現されることに変りは無い。
３．第三の実施形態
次に本発明に係る第三の実施形態について図３を用いて説明する。図３は、本発明の第三の実施の形態の周波数逓倍器の構成図である。なお図２に示した第二の実施の形態の周波数逓倍器と同一部には同一の符号を付してある。
【００４１】
この実施の形態の周波数逓倍器においては、逓倍部１の入力整合回路６が伝送線路２９ａ及び先端開放スタブ３０ａから構成され、出力整合回路７が伝送線路２９ｂ及び先端開放スタブ３０ｂから構成される。
【００４２】
増幅部２の入力整合回路２０が伝送線路２９ｃ及び先端開放スタブ３０ｃから構成され、出力整合回路２１が伝送線路２９ｄ及び先端開放スタブ３０ｄから構成される。逓倍部１の伝送線路２９ａ、２９ｂ、及び先端開放スタブ３０ａ、３０ｂの特性インピーダンスと電気長は、基本波周波数ｆ０及びその周辺の必要帯域における逓倍部１の入力反射係数の絶対値を０．２以下とし、２倍波周波数２ｆ０及びその周辺の必要帯域における逓倍部１の出力反射係数の絶対値を０．２以下とするよう決定される。
【００４３】
増幅部２の伝送線路２９ｃ、２９ｄ、及び先端開放スタブ３０ｃ、３０ｄの特性インピーダンスと電気長は、２倍波周波数２ｆ０及びその周辺の必要帯域において増幅部２の入力及び出力反射係数の絶対値の両方を０．２以下とし且つ、３倍波以上の高調波周波数及びその周辺の必要帯域において増幅部２の入力及び出力反射係数の絶対値の少なくとも一方を０．８以上とするよう決定される。
【００４４】
この実施の形態の周波数逓倍器の動作についてシミュレーション結果を用いて説明する。なおこの周波数逓倍器は４０Ｇｂｐｓ光通信システムを想定し設計されたもので、基本波周波数ｆ０は２０ＧＨｚ帯、２倍波周波数２ｆ０は４０ＧＨｚ帯である。２つのクロック信号周波数３９．８ＧＨｚと４３．０ＧＨｚを含む広帯域で動作することを目的として設計されている。
【００４５】
まず、高域通過フィルタの挿入損失の周波数依存性について図４を用いて説明する。図４は高域通過フィルタの挿入損失の周波数依存性（シミュレーション）を示した図である。
【００４６】
図４に示すように、基本波周波数ｆ０＝２０ＧＨｚにおける挿入損失は−６９．７ｄＢ、２倍波周波数２ｆ０＝４０ＧＨｚにおける挿入損失は−２．０ｄＢ、抑圧比は６７．７ｄＢと十分な値が得られている。さらに、周辺の周波数帯域においても十分な抑圧比が得られていることが分かる。
【００４７】
次に、増幅部２の入力及び出力反射係数について図５及び図６を用いて説明する。図５は増幅部２の入力反射係数を、図６は増幅部２の出力反射係数をそれぞれスミス図表により示したものである。
【００４８】
図５及び図６に示すように、２倍波周波数２ｆ０＝４０ＧＨｚにおける入力反射係数の絶対値は０．１４９、出力反射係数の絶対値は０．０７５であり、何れも０．２以下と小さい値となっている。また４０ＧＨｚの周辺の周波数帯においても入力反射係数の絶対値は小さな値に保たれている。すなわち、２倍波周波数２ｆ０及びその周辺の周波数帯に対しては入出力整合がとられており、２倍波周波数成分は広帯域に増幅される。
【００４９】
一方、３倍波周波数３ｆ０＝６０ＧＨｚにおける入力反射係数の絶対値は０．９７９であり十分１に近い。６０ＧＨｚの周辺の周波数帯においても入力反射係数の絶対値は１に近い値に保たれている。このことは逓倍部１から増幅部２へ入力された３倍波周波数成分のほとんどが広帯域に反射されることを意味している。したがって出力端４へは３倍波周波数成分はほとんど出力されることなく、広帯域に亘って抑圧される。
【００５０】
また４倍波周波数４ｆ０＝８０ＧＨｚにおける入力反射係数及び出力反射係数はそれぞれ０．９６１及び０．９６６であり何れも１に近い。８０ＧＨｚの周辺の周波数帯においても入力反射係数の絶対値は１に近い値に保たれている。これは逓倍部１から増幅部２へ入力された４倍波周波数成分のほとんどが反射され、さらに僅かに増幅部２の出力側に漏れ出た４倍波周波数成分も負荷で広帯域に反射されることを意味している。
【００５１】
次に増幅部２の入力及び出力反射損失の周波数依存性について図７及び図８を用いて説明する。図７は増幅部２の入力反射損失の周波数依存性を、図８は増幅部２の出力反射損失の周波数依存性を、それぞれ示した図である。これらは図５及び図６で示した事項を別の側面で現したものである。
【００５２】
図７及び図８に示すように、２倍波周波数２ｆ０＝４０ＧＨｚにおける入力反射損失は−１６．５ｄＢ、出力反射損失は−２２．５ｄＢであり、何れも周辺の周波数帯を含め小さな値に保たれている。
【００５３】
一方、３倍波周波数３ｆ０＝６０ＧＨｚにおける入力反射損失は−０．２ｄＢであり、周辺の周波数帯を含め０ｄＢに近い値に保たれている。また４倍波周波数４ｆ０＝８０ＧＨｚにおける入力及び出力反射損失は何れも−０．３ｄＢであり、周辺の周波数帯を含め０ｄＢに近い値に保たれている。
【００５４】
次に増幅部２の利得の周波数依存性について図９を用いて説明する。図９は、増幅部２の利得の周波数依存性を示した図である。
【００５５】
図９に示すように、２倍波周波数２ｆ０＝４０ＧＨｚにおける利得は８．４ｄＢであり、４０ＧＨｚの周辺の周波数帯においてもほぼ同等の利得が保たれている。
【００５６】
一方、３倍波周波数３ｆ０＝６０ＧＨｚ及び４倍波周波数４ｆ０＝８０ＧＨｚにおける損失は２８ｄＢ及び４１ｄＢであり、それぞれの周辺の周波数帯を含め大きな損失が保たれていることがわかる。つまり、２倍波周波数（２ｆ０＝４０ＧＨｚ）成分に対して、３倍波周波数（３ｆ０＝６０ＧＨｚ）成分及び４倍波周波数（４ｆ０＝８０ＧＨｚ）成分はそれぞれ３６．４ｄＢ、４９．４ｄＢの抑圧比で抑圧される。これらの抑圧比は、それぞれの周辺の周波数帯においても同等の値が保たれている。
【００５７】
図９に示した増幅部２の周波数特性は、増幅部２の入出力反射係数が各周波数帯において図５乃至図８に示したような所望の値となるよう定数を設定した入力整合回路２０及び出力整合２１を付加した結果である。
【００５８】
次に本実施形態の周波数逓倍器の大信号特性について図１０を用いて説明する。図１０は、図３に示した周波数逓倍器についてハーモニック・バランス法により計算した大信号特性であり、出力端子４における出力電圧の２倍波周波数（２ｆ０）成分の、入力周波数（基本波周波数ｆ０）依存性を示している。
【００５９】
図１０に示すように、入力端子３から入力される入力電圧は８００ｍＶｐ−ｐとしている。２ｆ０＝３９．８ＧＨｚと４３．０ＧＨｚを含む広い周波数帯域で２倍波出力が得られていることが分かる。
【００６０】
また図１１は、図１０同様、本実施形態に係る周波数逓倍器についてハーモニック・バランス法により計算した大信号特性である。出力端子４における出力電圧の基本波（ｆ０）及び不要高調波（３ｆ０、４ｆ０）成分の２倍波周波数（２ｆ０）成分に対する抑圧比の、入力周波数（基本波周波数ｆ０）依存性を示している。簡単のため５倍波以上の不要高調波成分を省略したが、それらの成分は示した周波数範囲で−３０ｄＢ以下に抑圧されている。図１１に示したように、３９．８ＧＨｚと４３．０ＧＨｚを含む広い周波数帯域で、基本波及び不要高調波成分が十分抑圧されていることが分かる。
４．第四の実施形態
次に本発明に係る第四の実施形態について図１２を用いて説明する。図１２は、本発明の第四の実施の形態の周波数逓倍器の構成図である。なお図３に示した第三の実施の形態の周波数逓倍器と同一部には同一の符号を付してある。
【００６１】
図１２に示すように、この実施の形態の周波数逓倍器においては、増幅部２の入力整合回路を、伝送線路２９ｃ、３１ａ、先端開放スタブ３０ｃ、３２ａにより構成している。また増幅部２の出力整合回路を、伝送線路２９ｄ、３１ｂ、先端開放スタブ３０ｄ、３２ｂにより構成している。
【００６２】
図３に示した第三の実施の形態においては、本実施形態に比較し単純な構成の整合回路で各周波数帯域における所望の反射係数を実現できたが、能動素子の周波数特性等によっては所望の反射係数特性を各周波数帯域で同時に実現することが困難な場合も想定される。そのような場合には、例えば本実施形態のように２重スタブ構造とすることにより回路定数選択の自由度を上げることで対応することが可能である。
【００６３】
なお本形態では、伝送線路と先端開放スタブで構成された２重スタブ構造を一例として示したが、より自由度の高い様々な整合回路形式が可能であることは言うまでもない。
５．第五の実施形態
次に本発明に係る第五の実施形態について図１３を用いて説明する。図１３は、本発明の第五の実施の形態の周波数逓倍器の構成図である。なお図３に示した第三の実施の形態の周波数逓倍器と同一部には同一の符号を付してある。
【００６４】
図１３に示すように、この実施の形態の周波数逓倍器においては、ＨＢＴ１９のエミッタ端子に誘導性の先端短絡スタブ３３を誘導性素子として付加している。
【００６５】
この誘導性の先端短絡スタブ３３は増幅部２の利得を下げる効果を有し、その効果は高周波になる程顕著となる。したがって、誘導性の先端短絡スタブ３３を付加することにより、２倍波成分に対する不要高調波成分の抑圧比を高める効果が得られる。
【００６６】
なお、誘導性素子は、先端短絡スタブ３３に限るものではなく、他端を接地したインダクタを付加しても同様の効果が得られる。
６．第六の実施形態
次に本発明に係る第六の実施形態について図１４を用いて説明する。図１４は、本発明の第六の実施の形態の周波数逓倍器の構成図である。なお図３に示した第三の実施の形態の周波数逓倍器と同一部には同一の符号を付してある。
【００６７】
図１４に示すようにこの実施の形態の周波数逓倍器においては、逓倍部１における第１の抑圧手段としての高域通過フィルタ１０を有し、増幅部２においてはカスコード型分布型増幅器を有して構成している。
【００６８】
本形態におけるカスコード型分布型増幅器は、ＨＢＴ３４とＨＢＴ３５をカスコード接続し構成したＨＢＴカスコード対３６を用いたカスコード型の３段構成の分布型増幅器であり、第２の抑圧手段として機能する。ＨＢＴ３４のベース端子には、終端抵抗４３を介してベースバイアス端子４０より直流電源が供給される。ＨＢＴ３５のコレクタ端子には、終端抵抗４３を介してコレクタバイアス端子４１より直流電源が供給される。ＨＢＴ３５のベース端子には、終端抵抗４３を介してカスコードバイアス端子４２より直流電源が供給される。ＨＢＴ３５のベース端子は、高周波接地容量４４を介して高周波的に接地されている。ＨＢＴ３４及びＨＢＴ３５の寄生リアクタンスと高インピーダンス伝送線路３７及び３８を組み合わせてカットオフ周波数の高い、信号源インピーダンス及び負荷インピーダンスに等しい特性インピーダンスを有する伝送線路を形成している。
【００６９】
このような構成の増幅器は、広帯域にわたって平坦な利得を有し、且つ遮断周波数を越えると利得が急激に減少し、以降十分な損失を有し且つ周波数依存性の少ない安定した減衰器として動作する特徴を有する。
【００７０】
したがって、遮断周波数を２倍波周波数以上３倍波周波数以下に設定することにより、２倍波周波数成分に対し不要高調波成分を、広帯域に亘り大きな抑圧比で抑圧することが可能になる。即ちこのような構成の増幅器で増幅部２を構成することは、広帯域で不要高調波成分の抑圧比の大きい周波数逓倍器を実現する効果を有する。また、このような構成の増幅器は、上記実施の形態１乃至５に示した構成の増幅器に比較し一般に小型であるため、周波数逓倍器全体を小型化できる効果をも有する。
【００７１】
なお、以上の実施の形態１乃至６においては、基本素子としてヘテロ接合バイポーラトランジスタＨＢＴを用いているが、本発明はこれに限るものではなく、ＭＥＳＦＥＴ（Ｍｅｔａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）やＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）等のＦＥＴや、シリコンバイポ−ラトランジスタ等、如何なる種類のデバイスを用いた回路に適用可能であることは言うまでもない。
【００７２】
さらに、以上の実施の形態１乃至６においては、基本周波数を２倍波周波数に変換する回路について説明したが、本発明は２倍波周波数に変換する場合に限るものではなく、基本周波数をｎ倍波周波数に変換する一般的なｎ逓倍器として適用可能であることは言うまでもない。その際には高域通過フィルタ１０は基本波及び逓倍波のうちｎ逓倍波周波数に満たない周波数を有する低逓倍波を、必要帯域に亘り抑圧するように設定される。
【００７３】
【発明の効果】
以上説明したように本発明は、周波数逓倍器を逓倍部と増幅部とから構成し、前記逓倍部には必要帯域に亘り基本波及び不要な低逓倍波を抑圧し対象逓倍波を通過させる高域通過フィルタを配し、且つ、前記増幅部においては、必要帯域に亘り対象逓倍波を増幅し不要な高逓倍波を減衰させる周波数特性を１／４波長線路等を用いた共振回路に依らずに実現することにより、広帯域に亘る基本波及び不要高調波成分の抑圧を可能にする効果を有する。
【図面の簡単な説明】
【図１】本発明の第一の実施の形態の周波数逓倍器の構成図である。
【図２】本発明の第二の実施の形態の周波数逓倍器の構成図である。
【図３】本発明の第三の実施の形態の周波数逓倍器の構成図である。
【図４】本発明の第三の実施の形態における高域通過フィルタ１０の挿入損失の周波数依存性（シミュレーション）を示した図である。
【図５】本発明の第三の実施の形態における増幅部２の入力反射係数を示した図である。
【図６】本発明の第三の実施の形態における増幅部２の出力反射係数を示した図である。
【図７】本発明の第三の実施の形態における増幅部２の入力反射損失の周波数依存性を示した図である。
【図８】本発明の第三の実施の形態における増幅部２の出力反射損失の周波数依存性を示した図である。
【図９】本発明の第三の実施の形態における増幅部２の利得の周波数依存性を示した図である。
【図１０】本発明の第三の実施の形態における出力端子４における出力電圧の２倍波周波数成分の入力周波数依存性を示した図である。
【図１１】本発明の第三の実施の形態における出力端子４における出力電圧の基本波及び不要高調波成分の２倍波周波数成分に対する抑圧比の入力周波数依存性を示した図である。
【図１２】本発明の第四の実施の形態の周波数逓倍器の構成図である。
【図１３】本発明の第五の実施の形態の周波数逓倍器の構成図である。
【図１４】本発明の第六の実施の形態の周波数逓倍器の構成図である。
【図１５】従来の周波数逓倍器を説明するための回路図である。
【図１６】従来の周波数逓倍器を説明するための回路図である。
【図１７】従来の周波数逓倍器を説明するための回路図である。
【符号の説明】
１・・・逓倍部
２・・・増幅部
３・・・入力端子
４・・・出力端子
５・・・ヘテロ接合バイポーラトランジスタ（ＨＢＴ）
６・・・入力整合回路
７・・・出力整合回路
８・・・ベースバイアス回路
９・・・コレクタバイアス回路
１０・・・高域通過フィイルタ
１１・・・伝送線路
１２・・・直流遮断容量
１３ａ、１３ｂ、１３ｃ、１３ｄ・・・インダクタ
１４ａ、１４ｂ・・・ベースバイアス端子
１５ａ、１５ｂ・・・コレクタバイアス端子
１６・・・容量
１７・・・容量
１８・・・インダクタ
１９・・・ヘテロ接合バイポーラトランジスタ（ＨＢＴ）
２０・・・入力整合回路
２１・・・出力整合回路
２２・・・ベースバイアス回路
２３・・・コレクタバイアス回路
２４・・・直流遮断容量
２５・・・伝送線路
２６ａ、２６ｂ、２６ｃ、２６ｄ・・・高周波接地容量
２７ａ、２７ｂ、２７ｃ・・・伝送線路
２８・・・先端短絡スタブ
２９ａ、２９ｂ、２９ｃ、２９ｄ・・・伝送線路
３０ａ、３０ｂ、３０ｃ、３０ｄ・・・先端開放スタブ
３１ａ、３１ｂ・・・伝送線路
３２ａ、３２ｂ・・・先端開放スタブ
３３・・・先端短絡スタブ
３４、３５・・・ヘテロ接合バイポーラトランジスタ（ＨＢＴ）
３６・・・ＨＢＴカスコード対
３７・・・出力側高インピーダンス伝送線路
３８・・・入力側高インピーダンス伝送線路
３９・・・伝送線路
４０・・・ベースバイアス端子
４１・・・コレクタバイアス端子
４２・・・カスコードバイアス端子
４３・・・終端抵抗
４４・・・高周波接地容量
４５・・・入力端子
４６・・・出力端子
４７・・・ヘテロ接合バイポーラトランジスタ（ＨＢＴ）
４８・・・入力整合回路
４９・・・出力整合回路
５０・・・ベースバイアス回路
５１・・・コレクタバイアス回路
５２・・・直流遮断容量
５３・・・ベースバイアス端子
５４・・コレクタバイアス端子
５５・・・直流遮断容量
５６・・・伝送線路
５７ａ、５７ｂ・・・高周波接地容量
５８・・・伝送線路
５９ａ、５９ｂ・・・伝送線路
６０ａ、６０ｂ・・・先端開放スタブ
６１・・・先端開放スタブ
６２・・・帯域通過フィルタ
６３・・・逓倍部
６４・・・増幅部
６５・・・入力端子
６６・・・出力端子
６７・・・高域通過フィイルタ
６８・・・基本波整合回路
６９、７０・・・ＧａＡｓ ＦＥＴ（ＧａＡｓ電界効果トランジスタ）
７１ａ、７１ｂ・・・インダクタ
７２・・・キャパシタ
７３・・・ＤＣカット（分布定数形直流電圧阻止回路）
７４ａ、７４ｂ・・・インダクタ
７５ａ、７５ｂ・・・先端開放スタブ
７６ａ、７６ｂ・・・開放スタブ用電源端子
【発明の属する技術分野】
本発明は、マイクロ波・ミリ波帯で用いられる周波数逓倍器に関する。
【０００２】
【従来の技術】
従来のマイクロ波・ミリ波帯における周波数逓倍器について、図面を参照して説明する。
【０００３】
図１５は、従来の周波数逓倍器の例を示す回路図である。
【０００４】
この従来の周波数逓倍器は、ヘテロ接合バイポーラトランジスタ（Ｈｅｔｅｒｏ−ｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ、以下「ＨＢＴ」という）４７を能動素子として用い、基本波周波数（ｆ０）成分を２倍波周波数（２ｆ０）成分に変換する。基本波周波数（ｆ０）成分は入力端子４５から入力され、２倍波周波数（２ｆ０）成分は出力端子４６から出力される。ＨＢＴ４７のベース端子には、ベースバイアス回路５０から直流電源が供給される。ベースバイアス回路５０は、伝送線路５６、高周波接地容量５７ａ、ベースバイアス端子５３から構成される。伝送線路５６は基本波周波数ｆ０において１／４波長の電気長を有する。ＨＢＴ４７のコレクタ端子には、コレクタバイアス回路５１から直流電源が供給される。コレクタバイアス回路５１は、伝送線路５８、高周波接地容量５７ｂ、コレクタバイアス端子５４から構成される。伝送線路５８は２倍波周波数２ｆ０において１／４波長の電気長を有する。コレクタバイアス回路５１は直流電源供給を目的とした回路であるが付随的に４の整数倍の次数の高調波成分（４ｆ０、８ｆ０、・・・）を除去する機能を有する。直流電源は入出力端子に設けられた直流遮断容量５２及び直流遮断容量５５により回路外部と遮断される。回路の入力側には入力整合回路４８が挿入される。入力整合回路４８は、伝送線路５９ａと先端開放スタブ６０ａとから構成される。入力整合回路４８は通常、回路の入力インピーダンスが基本波周波数ｆ０において信号源インピーダンスと整合するよう設計される。出力整合回路４９は、伝送線路５９ｂと先端開放スタブ６０ｂとから構成される。出力整合回路４９は通常、回路の出力インピーダンスが２倍波周波数２ｆ０において負荷インピーダンスと整合するよう設計される。回路の出力側には先端開放スタブ６１が接続される。先端開放スタブ６１は、基本波周波数ｆ０において１／４波長の電気長を持ち、基本波及び奇数次高調波周波数成分（ｆ０、３ｆ０、５ｆ０、・・・）を抑圧する機能を有する。
【０００５】
次に図１６は、従来の周波数逓倍器の別の例を示す回路図である。
【０００６】
図１６に示す従来の周波数逓倍器は、図１５に示した周波数逓倍器の先端開放スタブ６１の代りに帯域通過フィルタ６２が出力端に接続された構成である。図１５と同一符号は同一部、同一機能を示すので説明を省略する。基本波周波数ｆ０を２倍波周波数２ｆ０に変換する。帯域通過フィルタ６２は、２倍波（２ｆ０）成分を低損失で通過させ、基本波（ｆ０）及び不要高調波（３ｆ０、４ｆ０、・・・）成分を抑圧する機能を有する。
【０００７】
また図１７は、従来の周波数逓倍器の別の例を示す回路図である。このような例は特開平１０−４３１９に示されている。なお特開平１０−４３１９では、ｎ逓倍器（基本波周波数ｆ０をｎ倍波周波数ｎｆ０に変換する回路）として一般化されているが、以下では例としてｎ＝２の場合、すなわち基本波周波数ｆ０を２倍波周波数２ｆ０に変換する回路について説明する。
【０００８】
この従来の周波数逓倍器は、逓倍部６３と増幅部６４から構成される。基本波周波数（ｆ０）成分は入力端子６５から入力され、２倍波周波数（２ｆ０）成分は出力端子６６から出力される。逓倍部６３と増幅部６４はＤＣカット７３を介して接続される。逓倍部６３、増幅部６４は、能動素子としてＧａＡｓ電界効果トランジスタ（ＧａＡｓ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ、以下「ＧａＡｓ ＦＥＴ」という）６９及び７０を含む。逓倍部６３の入力側には基本波整合回路６８が設けられる。逓倍部６３の出力側には先端開放スタブ７５ａが設けられる。先端開放スタブ７５ａは、基本波周波数ｆ０における１／４波長の電気長を有し、基本波周波数成分ｆ０（及び奇数次高調波成分３ｆ０、５ｆ０、・・・）を除去する機能を有する。直流電源は開放スタブ用電源端子７６ａからＧａＡｓ ＦＥＴ６９に供給される。逓倍部６３の出力側には更に高域通過フィルタ６７が設けられる。高域通過フィルタ６７は、インダクタ７１ａ、７１ｂ、及びキャパシタ７２から構成され、基本波周波数ｆ０を更に抑圧し、２倍波以上の周波数成分（２ｆ０、３ｆ０、・・・）を低損失で通過させる機能を有する。逓倍部６３と増幅部６４を接続するＤＣカット７３は、２倍波周波数２ｆ０における１／４波長の電気長を有する結合線路で構成され、偶数次高調波成分（２ｆ０、４ｆ０、６ｆ０、・・・）を低損失で通過させ、基本波及び奇数次高調波成分（ｆ０、３ｆ０、５ｆ０、・・・）を抑圧する機能を有する。増幅部６４の入力及び出力側に設けられたインダクタ７４ａ及び７４ｂは、２倍波周波数（２ｆ０）成分における入出力整合の機能を有する。増幅部６４の出力側には先端開放スタブ７５ｂが設けられる。先端開放スタブ７５ｂは、先端開放スタブ７５ａと同様、基本波周波数ｆ０における１／４波長の電気長を有し、基本波周波数成分ｆ０（及び奇数次高調波成分３ｆ０、５ｆ０、・・・）を除去する機能を有する。直流電源は開放スタブ用電源端子７６ｂからＧａＡｓ ＦＥＴ７０に供給される。
【０００９】
【発明が解決しようとする課題】
先に図１５に示した従来の周波数逓倍器では、先端開放スタブ６１によって基本波（ｆ０）及び奇数次不要高調波（３ｆ０、５ｆ０、・・・）成分の抑圧を行い、コレクタバイアス回路５１により４の整数倍次の不要高調波成分（４ｆ０、８ｆ０、・・・）の抑圧を行う。しかしながら、先端開放スタブ６１やコレクタバイアス回路５１は１／４波長線路を用いた共振回路であるため、前記の基本波及び不要高調波成分除去機能が狭帯域でしか実現されないという問題があった。また、一部の高調波成分（６ｆ０、１０ｆ０、・・・）が原理的に抑圧されないという問題があった。
【００１０】
これに対し図１６に示した従来の周波数逓倍器では、基本波及び不要高調波成分抑圧機能を帯域通過フィルタ６２に負わせている。したがって帯域通過フィルタ６２の通過帯域や帯域外抑圧比を所望の値に設計すれば、所望の帯域で基本波及び不要高調波成分抑圧機能が実現される。しかしながら、そのような帯域通過フィルタ６２は複雑な構成となるため、設計性の確保が困難であり、また回路が大型化するという問題があった。
【００１１】
また図１７に示した従来の周波数逓倍器では、高域通過フィルタ６７を用いて基本波成分（ｆ０）の抑圧を行うため、広帯域に亘って基本波成分抑圧が可能となる。またここで用いられる高域通過フィルタ６７は、図１６における帯域通過フィルタ６２に比べ単純な構成で実現可能で、小型化及び設計性の確保も比較的容易である。しかしながら、奇数次の不要高調波成分（３ｆ０、５ｆ０、・・・）の抑圧は先端開放スタブ７５ａ、７５ｂ、及びＤＣカット７３によっている。先端開放スタブ７５ａ、７５ｂによる抑圧機能は共振回路を利用しているために狭帯域であり、一方、ＤＣカット７３に依る抑圧機能は比較的広帯域であるが抑圧比が十分確保できず、結果的に、奇数次の不要高調波成分（３ｆ０、５ｆ０、・・・）の抑圧は狭帯域でしか十分に実現されないという問題があった。更に、偶数次の不要高調波成分（４ｆ０、６ｆ０、・・・）の抑圧機能を有しないという問題があった。
【００１２】
そこで本発明は以上の点に鑑みためされたもので、広帯域に亘って基本波及び不要な逓倍波抑圧を実現した周波数逓倍器を提供することを課題とする。
【００１３】
【問題を解決するための手段】
上記課題を解決するため、請求項１に記載の発明は、基本波を入力し、入力された前記基本波の逓倍波を生成する逓倍部と、前記逓倍波のうち、あらかじめ設定された周波数を有する対象逓倍波を増幅し出力する増幅部と、を有する周波数逓倍器において、前記逓倍部は、前記基本波と、前記逓倍波のうち前記対象逓倍波の周波数に満たない周波数を有する低逓倍波を、必要帯域に亘り抑圧する第１の抑圧手段を備え、前記増幅部は、前記逓倍波のうち前記対象逓倍波の周波数を超える周波数を有する高逓倍波を、必要帯域に亘り抑圧する第２の抑圧手段を備えることを特徴として構成する。
【００１４】
請求項１に記載の発明によれば、基本波と、所望される対象逓倍波以外の低逓倍波及び高逓倍波、すなわち不要高調波を必要帯域に亘り抑圧することができる。
【００１５】
上記課題を解決するため、請求項２に記載の発明は、請求項１に記載の発明において、前記第１の抑圧手段は、高域通過フィルタであることを特徴として構成する。
【００１６】
請求項２に記載の発明によれば、請求項１に記載の発明の効果に加えて、高域通過フィルタが広帯域特性を有するため、基本波及び不要高調波を広帯域に亘り抑圧することができる。
【００１７】
上記課題を解決するため、請求項３に記載の発明は、請求項１又は請求項２に記載の発明において、前記第２の抑圧手段は、前記対象逓倍波の周波数及びその周辺の必要帯域における入力反射係数及び出力反射係数の絶対値がそれぞれ０．２以下であり、前記高逓倍波の周波数及びその周辺の必要帯域における入力反射係数及び出力反射係数の絶対値の少なくともいずれか一方が０．８以上となる入力整合回路及び出力整合回路であることを特徴として構成する。
【００１８】
請求項３に記載の発明によれば、請求項１又は請求項２に記載の発明の効果に加えて、所望される対象逓倍波周波数及びその周辺の必要帯域において入出力整合がとられているため、対象逓倍波を広帯域にわたり増幅することができる。
【００１９】
また、高逓倍波の周波数及びその周辺の必要帯域において、増幅部の入力反射係数及び出力反射係数の絶対値の少なくともいずれか一方が０．８以上の値を有するので、不要高調波を十分に抑圧することができる。
【００２０】
さらに、帯域通過フィルタのような複雑な構成によらず、設計性を確保しつつ、回路の大型化を抑えることができる。
【００２１】
上記課題を解決するため、請求項４に記載の発明は、請求項３に記載の発明において、前記入力整合回路及び前記出力整合回路は、伝送線路と先端開放スタブを配した回路を含むことを特徴して構成する。
【００２２】
請求項４に記載の発明によれば、請求項３に記載の発明の効果に加えて、入力整合回路及び出力整合回路は、伝送線路と先端開放スタブを配した回路を含むので、簡易な構成で各周波数帯域における所望の反射係数を実現することができる。
【００２３】
上記課題を解決するため、請求項５に記載の発明は、請求項３に記載の発明において、前記入力整合回路及び前記出力整合回路は、伝送線路と先端開放スタブを２重に配した回路を含むことを特徴として構成する。
【００２４】
請求項５に記載の発明によれば、請求項３に記載の発明の効果に加えて、入力整合回路及び出力整合回路は、伝送線路と先端開放スタブを２重に配した回路を含むので、能動素子の周波数特性等に応じた回路定数選択の自由度が上がり、所望の反射係数特性を各周波数帯域で実現することができる。
【００２５】
上記課題を解決するため、請求項６に記載の発明は、請求項１乃至請求項５いずれか１項に記載の発明において、前記増幅部の能動素子の接地端子に誘導性素子を付加したことを特徴として構成する。
【００２６】
請求項６に記載の発明によれば、請求項１乃至請求項５いずれか１項に記載の発明の効果に加えて、能動素子の接地端子に付加された誘導性素子は増幅部の利得を下げる効果を有し、その効果は高周波になるほど顕著であるため、対象逓倍波成分に対する不要高調波成分の抑圧比を高めることができる。
【００２７】
上記課題を解決するため、請求項７に記載の発明は、請求項１又は請求項２に記載の発明において、前記第２の抑圧手段は、カスコード型分布型増幅器であり、前記カスコード型分布型増幅器は、前記対象逓倍波と、前記高逓倍波のうち前記対象逓倍波に最も近似する周波数を有する１の前記高逓倍波と、の間の帯域に位置する遮断周波数を有することを特徴して構成する。
【００２８】
請求項７に記載の発明によれば、請求項１又は請求項２に記載の発明の効果に加えて、広帯域に亘って平坦な利得を有し、遮断周波数を超えると利得が急激に減少し、以降十分な損失を有しかつ周波数依存性の少ない安定した減衰器として動作するため、対象逓倍波成分に対し不要高調波成分を広帯域に亘り大きな抑圧比で抑圧することができる。
【００２９】
【実施の形態】
以下、図面を参照して本発明の実施の形態について詳細に説明する。なお、以下に説明する実施の形態は、基本波を入力し、２倍波を必要逓倍波として取り出し、基本波及び３倍波以上の不要高調波成分を効果的に抑圧する周波数逓倍器について本発明を適用したものである。
１．第一の実施形態
まず本発明に係る第一の実施形態について図１を用いて説明する。図１は、本発明の第一の実施の形態の周波数逓倍器の構成図である。本実施形態の周波数逓倍器は、逓倍部１、増幅部２、入力端子３、出力端子４とを含んで構成される。
【００３０】
前記逓倍部１は、ＨＢＴ５、入力整合回路６、出力整合回路７、ベースバイアス回路８、コレクタバイアス回路９、高域通過フィルタ１０、伝送線路１１、直流遮断キャパシタ１２と、を含んで構成される。
【００３１】
前記ベースバイアス回路８は、インダクタ１３ａ及びベースバイアス端子１４ａとから構成される。前記コレクタバイアス回路９は、インダクタ１３ｂ及びコレクタバイアス端子１５ａとから構成される。前記高域通過フィルタ１０は、容量１６、容量１７、及びインダクタ１８から構成され、第１の抑圧手段として機能する。
【００３２】
前記入力整合回路６は、基本波周波数ｆ０及びその周辺の必要帯域において逓倍部１の入力反射係数の絶対値を０．２以下とするような特性を有する。前記出力整合回路７は、２倍波周波数２ｆ０及びその周辺の必要帯域において逓倍部１の出力反射係数の絶対値を０．２以下とするような特性を有する。前記高域通過フィルタ１０は、基本波周波数ｆ０及びその周辺の必要帯域の信号を抑圧し、２倍波周波数２ｆ０及びその周辺の必要帯域の信号を低損失で通過させるよう、容量１６、容量１７、及びインダクタ１８の値が設定される。
【００３３】
前記増幅部２は、ＨＢＴ１９、入力整合回路２０、出力整合回路２１、ベースバイアス回路２２、コレクタバイアス回路２３、直流遮断容量２４とを含んでから構成される。前記ベースバイアス回路２２は、インダクタ１３ｃ及びベースバイアス端子１４ｂとから構成される。前記コレクタバイアス回路２３は、インダクタ１３ｄ及びコレクタバイアス端子１５ｂと、から構成される。前記入力整合回路２０及び前記出力整合回路２１は、２倍波周波数２ｆ０及びその周辺の必要帯域において増幅部２の入力及び出力反射係数の絶対値の両方を０．２以下とし且つ、３倍波以上の高調波周波数及びそれらの周辺の必要帯域において増幅部２の入力及び出力反射係数の絶対値の少なくとも一方を０．８以上とするような特性を有する第２の抑圧手段として機能する。
【００３４】
次にこの実施の形態の周波数逓倍器の動作について説明する。入力信号である基本波周波数（ｆ０）成分は入力端子３から入力される。この基本波周波数（ｆ０）成分は入力整合回路６を介してＨＢＴ５のベース端子に入力され、ＨＢＴ５の非線型性により対象逓倍波としての２倍波（２ｆ０）成分及び３倍波以上の不要高調波成分（３ｆ０、４ｆ０、・・・）が生成される。したがってＨＢＴ５のコレクタ端子からは基本波周波数（ｆ０）成分、２倍波（２ｆ０）成分及び３倍波以上の不要高調波成分（３ｆ０、４ｆ０、・・・）が出力される。
【００３５】
これらのうち、基本波周波数（ｆ０）成分は高域通過フィルタ１０により抑圧され、２倍波（２ｆ０）成分及び３倍波以上の不要高調波成分（３ｆ０、４ｆ０、・・・）は低損失で高域通過フィルタ１０を通過する。この基本波周波数（ｆ０）成分の抑圧は、高域通過フィルタ１０が広帯域特性を有するため、広帯域に亘り実現される。通過した２倍波（２ｆ０）成分及び３倍波以上の不要高調波成分（３ｆ０、４ｆ０、・・・）は、出力整合回路７を介して増幅部２へ入力される。
【００３６】
増幅部２の入力及び出力反射係数の絶対値は２倍波周波数２ｆ０及びその周辺の必要帯域において０．２以下の値を有する。すなわち、前記周波数帯域において入出力整合がとられているため、２倍波周波数（２ｆ０）成分は広帯域に亘り増幅される。逆に３倍波以上の高調波周波数（３ｆ０、４ｆ０、・・・）及びそれらの周辺の必要帯域においては、増幅部２の入力及び出力反射係数の絶対値の少なくとも一方は０．８以上の値を有するため、増幅部２はこれらの周波数帯域において減衰器として動作する。
【００３７】
以上により、出力端子４には２倍波周波数（２ｆ０）成分が出力され、基本波周波数（ｆ０）成分及び３倍波以上の不要高調波成分（３ｆ０、４ｆ０、・・・）は十分に抑圧されることになる。この抑圧作用は、１／４波長線路等を用いた共振回路に依るものでないことから、広帯域に亘り実現される。
２．第二の実施形態
次に本発明に係る第二の実施形態について図２を用いて説明する。図２は、本発明の第二の実施の形態の周波数逓倍器の構成図である。なお図１に示した第一の実施の形態の周波数逓倍器と同一部には同一の符号を付してある。
【００３８】
本実施の形態の周波数逓倍器においては、逓倍部１のベースバイアス回路８は、伝送線路２５、高周波接地容量２６ａ、ベースバイアス端子１４ａとから構成され、コレクタバイアス回路９は、伝送線路２７ａ、高周波接地容量２６ｂ、コレクタバイアス端子１５ａとから構成される。
【００３９】
また、増幅部１のベースバイアス回路２２は、伝送線路２７ｂ、高周波接地容量２６ｃ、ベースバイアス端子１４ｂとから構成され、コレクタバイアス回路２３は、伝送線路２７ｃ、高周波接地容量２６ｄ、コレクタバイアス端子１５ｂとから構成される。ここで、伝送線路２５は基本波周波数ｆ０において１／４波長の電気長を有する。また、伝送線路２７ａ、２７ｂ、２７ｃは２倍波周波数２ｆ０において１／４波長の電気長を有する。また高域通過フィルタ１０は、容量１６、容量１７、及び先端短絡スタブ２８とから構成される。
【００４０】
上述した第一の実施の形態との動作上の相違は、バイアス回路９、２２、２３が不要高調波成分のうち４倍波の整数倍の周波数成分（４ｆ０、８ｆ０、・・・）の抑圧機能を有することである。この抑圧機能は、共振回路に依るものであり狭帯域でしか実現されない。しかし、第一の実施の形態と同様、４倍波の整数倍の周波数成分（４ｆ０、８ｆ０、・・・）を含む不要高調波成分に対する抑圧機能は増幅部２に依り広帯域に亘って実現されている。したがって、この実施の形態においても、不要高調波成分の抑圧機能が広帯域に亘り実現されることに変りは無い。
３．第三の実施形態
次に本発明に係る第三の実施形態について図３を用いて説明する。図３は、本発明の第三の実施の形態の周波数逓倍器の構成図である。なお図２に示した第二の実施の形態の周波数逓倍器と同一部には同一の符号を付してある。
【００４１】
この実施の形態の周波数逓倍器においては、逓倍部１の入力整合回路６が伝送線路２９ａ及び先端開放スタブ３０ａから構成され、出力整合回路７が伝送線路２９ｂ及び先端開放スタブ３０ｂから構成される。
【００４２】
増幅部２の入力整合回路２０が伝送線路２９ｃ及び先端開放スタブ３０ｃから構成され、出力整合回路２１が伝送線路２９ｄ及び先端開放スタブ３０ｄから構成される。逓倍部１の伝送線路２９ａ、２９ｂ、及び先端開放スタブ３０ａ、３０ｂの特性インピーダンスと電気長は、基本波周波数ｆ０及びその周辺の必要帯域における逓倍部１の入力反射係数の絶対値を０．２以下とし、２倍波周波数２ｆ０及びその周辺の必要帯域における逓倍部１の出力反射係数の絶対値を０．２以下とするよう決定される。
【００４３】
増幅部２の伝送線路２９ｃ、２９ｄ、及び先端開放スタブ３０ｃ、３０ｄの特性インピーダンスと電気長は、２倍波周波数２ｆ０及びその周辺の必要帯域において増幅部２の入力及び出力反射係数の絶対値の両方を０．２以下とし且つ、３倍波以上の高調波周波数及びその周辺の必要帯域において増幅部２の入力及び出力反射係数の絶対値の少なくとも一方を０．８以上とするよう決定される。
【００４４】
この実施の形態の周波数逓倍器の動作についてシミュレーション結果を用いて説明する。なおこの周波数逓倍器は４０Ｇｂｐｓ光通信システムを想定し設計されたもので、基本波周波数ｆ０は２０ＧＨｚ帯、２倍波周波数２ｆ０は４０ＧＨｚ帯である。２つのクロック信号周波数３９．８ＧＨｚと４３．０ＧＨｚを含む広帯域で動作することを目的として設計されている。
【００４５】
まず、高域通過フィルタの挿入損失の周波数依存性について図４を用いて説明する。図４は高域通過フィルタの挿入損失の周波数依存性（シミュレーション）を示した図である。
【００４６】
図４に示すように、基本波周波数ｆ０＝２０ＧＨｚにおける挿入損失は−６９．７ｄＢ、２倍波周波数２ｆ０＝４０ＧＨｚにおける挿入損失は−２．０ｄＢ、抑圧比は６７．７ｄＢと十分な値が得られている。さらに、周辺の周波数帯域においても十分な抑圧比が得られていることが分かる。
【００４７】
次に、増幅部２の入力及び出力反射係数について図５及び図６を用いて説明する。図５は増幅部２の入力反射係数を、図６は増幅部２の出力反射係数をそれぞれスミス図表により示したものである。
【００４８】
図５及び図６に示すように、２倍波周波数２ｆ０＝４０ＧＨｚにおける入力反射係数の絶対値は０．１４９、出力反射係数の絶対値は０．０７５であり、何れも０．２以下と小さい値となっている。また４０ＧＨｚの周辺の周波数帯においても入力反射係数の絶対値は小さな値に保たれている。すなわち、２倍波周波数２ｆ０及びその周辺の周波数帯に対しては入出力整合がとられており、２倍波周波数成分は広帯域に増幅される。
【００４９】
一方、３倍波周波数３ｆ０＝６０ＧＨｚにおける入力反射係数の絶対値は０．９７９であり十分１に近い。６０ＧＨｚの周辺の周波数帯においても入力反射係数の絶対値は１に近い値に保たれている。このことは逓倍部１から増幅部２へ入力された３倍波周波数成分のほとんどが広帯域に反射されることを意味している。したがって出力端４へは３倍波周波数成分はほとんど出力されることなく、広帯域に亘って抑圧される。
【００５０】
また４倍波周波数４ｆ０＝８０ＧＨｚにおける入力反射係数及び出力反射係数はそれぞれ０．９６１及び０．９６６であり何れも１に近い。８０ＧＨｚの周辺の周波数帯においても入力反射係数の絶対値は１に近い値に保たれている。これは逓倍部１から増幅部２へ入力された４倍波周波数成分のほとんどが反射され、さらに僅かに増幅部２の出力側に漏れ出た４倍波周波数成分も負荷で広帯域に反射されることを意味している。
【００５１】
次に増幅部２の入力及び出力反射損失の周波数依存性について図７及び図８を用いて説明する。図７は増幅部２の入力反射損失の周波数依存性を、図８は増幅部２の出力反射損失の周波数依存性を、それぞれ示した図である。これらは図５及び図６で示した事項を別の側面で現したものである。
【００５２】
図７及び図８に示すように、２倍波周波数２ｆ０＝４０ＧＨｚにおける入力反射損失は−１６．５ｄＢ、出力反射損失は−２２．５ｄＢであり、何れも周辺の周波数帯を含め小さな値に保たれている。
【００５３】
一方、３倍波周波数３ｆ０＝６０ＧＨｚにおける入力反射損失は−０．２ｄＢであり、周辺の周波数帯を含め０ｄＢに近い値に保たれている。また４倍波周波数４ｆ０＝８０ＧＨｚにおける入力及び出力反射損失は何れも−０．３ｄＢであり、周辺の周波数帯を含め０ｄＢに近い値に保たれている。
【００５４】
次に増幅部２の利得の周波数依存性について図９を用いて説明する。図９は、増幅部２の利得の周波数依存性を示した図である。
【００５５】
図９に示すように、２倍波周波数２ｆ０＝４０ＧＨｚにおける利得は８．４ｄＢであり、４０ＧＨｚの周辺の周波数帯においてもほぼ同等の利得が保たれている。
【００５６】
一方、３倍波周波数３ｆ０＝６０ＧＨｚ及び４倍波周波数４ｆ０＝８０ＧＨｚにおける損失は２８ｄＢ及び４１ｄＢであり、それぞれの周辺の周波数帯を含め大きな損失が保たれていることがわかる。つまり、２倍波周波数（２ｆ０＝４０ＧＨｚ）成分に対して、３倍波周波数（３ｆ０＝６０ＧＨｚ）成分及び４倍波周波数（４ｆ０＝８０ＧＨｚ）成分はそれぞれ３６．４ｄＢ、４９．４ｄＢの抑圧比で抑圧される。これらの抑圧比は、それぞれの周辺の周波数帯においても同等の値が保たれている。
【００５７】
図９に示した増幅部２の周波数特性は、増幅部２の入出力反射係数が各周波数帯において図５乃至図８に示したような所望の値となるよう定数を設定した入力整合回路２０及び出力整合２１を付加した結果である。
【００５８】
次に本実施形態の周波数逓倍器の大信号特性について図１０を用いて説明する。図１０は、図３に示した周波数逓倍器についてハーモニック・バランス法により計算した大信号特性であり、出力端子４における出力電圧の２倍波周波数（２ｆ０）成分の、入力周波数（基本波周波数ｆ０）依存性を示している。
【００５９】
図１０に示すように、入力端子３から入力される入力電圧は８００ｍＶｐ−ｐとしている。２ｆ０＝３９．８ＧＨｚと４３．０ＧＨｚを含む広い周波数帯域で２倍波出力が得られていることが分かる。
【００６０】
また図１１は、図１０同様、本実施形態に係る周波数逓倍器についてハーモニック・バランス法により計算した大信号特性である。出力端子４における出力電圧の基本波（ｆ０）及び不要高調波（３ｆ０、４ｆ０）成分の２倍波周波数（２ｆ０）成分に対する抑圧比の、入力周波数（基本波周波数ｆ０）依存性を示している。簡単のため５倍波以上の不要高調波成分を省略したが、それらの成分は示した周波数範囲で−３０ｄＢ以下に抑圧されている。図１１に示したように、３９．８ＧＨｚと４３．０ＧＨｚを含む広い周波数帯域で、基本波及び不要高調波成分が十分抑圧されていることが分かる。
４．第四の実施形態
次に本発明に係る第四の実施形態について図１２を用いて説明する。図１２は、本発明の第四の実施の形態の周波数逓倍器の構成図である。なお図３に示した第三の実施の形態の周波数逓倍器と同一部には同一の符号を付してある。
【００６１】
図１２に示すように、この実施の形態の周波数逓倍器においては、増幅部２の入力整合回路を、伝送線路２９ｃ、３１ａ、先端開放スタブ３０ｃ、３２ａにより構成している。また増幅部２の出力整合回路を、伝送線路２９ｄ、３１ｂ、先端開放スタブ３０ｄ、３２ｂにより構成している。
【００６２】
図３に示した第三の実施の形態においては、本実施形態に比較し単純な構成の整合回路で各周波数帯域における所望の反射係数を実現できたが、能動素子の周波数特性等によっては所望の反射係数特性を各周波数帯域で同時に実現することが困難な場合も想定される。そのような場合には、例えば本実施形態のように２重スタブ構造とすることにより回路定数選択の自由度を上げることで対応することが可能である。
【００６３】
なお本形態では、伝送線路と先端開放スタブで構成された２重スタブ構造を一例として示したが、より自由度の高い様々な整合回路形式が可能であることは言うまでもない。
５．第五の実施形態
次に本発明に係る第五の実施形態について図１３を用いて説明する。図１３は、本発明の第五の実施の形態の周波数逓倍器の構成図である。なお図３に示した第三の実施の形態の周波数逓倍器と同一部には同一の符号を付してある。
【００６４】
図１３に示すように、この実施の形態の周波数逓倍器においては、ＨＢＴ１９のエミッタ端子に誘導性の先端短絡スタブ３３を誘導性素子として付加している。
【００６５】
この誘導性の先端短絡スタブ３３は増幅部２の利得を下げる効果を有し、その効果は高周波になる程顕著となる。したがって、誘導性の先端短絡スタブ３３を付加することにより、２倍波成分に対する不要高調波成分の抑圧比を高める効果が得られる。
【００６６】
なお、誘導性素子は、先端短絡スタブ３３に限るものではなく、他端を接地したインダクタを付加しても同様の効果が得られる。
６．第六の実施形態
次に本発明に係る第六の実施形態について図１４を用いて説明する。図１４は、本発明の第六の実施の形態の周波数逓倍器の構成図である。なお図３に示した第三の実施の形態の周波数逓倍器と同一部には同一の符号を付してある。
【００６７】
図１４に示すようにこの実施の形態の周波数逓倍器においては、逓倍部１における第１の抑圧手段としての高域通過フィルタ１０を有し、増幅部２においてはカスコード型分布型増幅器を有して構成している。
【００６８】
本形態におけるカスコード型分布型増幅器は、ＨＢＴ３４とＨＢＴ３５をカスコード接続し構成したＨＢＴカスコード対３６を用いたカスコード型の３段構成の分布型増幅器であり、第２の抑圧手段として機能する。ＨＢＴ３４のベース端子には、終端抵抗４３を介してベースバイアス端子４０より直流電源が供給される。ＨＢＴ３５のコレクタ端子には、終端抵抗４３を介してコレクタバイアス端子４１より直流電源が供給される。ＨＢＴ３５のベース端子には、終端抵抗４３を介してカスコードバイアス端子４２より直流電源が供給される。ＨＢＴ３５のベース端子は、高周波接地容量４４を介して高周波的に接地されている。ＨＢＴ３４及びＨＢＴ３５の寄生リアクタンスと高インピーダンス伝送線路３７及び３８を組み合わせてカットオフ周波数の高い、信号源インピーダンス及び負荷インピーダンスに等しい特性インピーダンスを有する伝送線路を形成している。
【００６９】
このような構成の増幅器は、広帯域にわたって平坦な利得を有し、且つ遮断周波数を越えると利得が急激に減少し、以降十分な損失を有し且つ周波数依存性の少ない安定した減衰器として動作する特徴を有する。
【００７０】
したがって、遮断周波数を２倍波周波数以上３倍波周波数以下に設定することにより、２倍波周波数成分に対し不要高調波成分を、広帯域に亘り大きな抑圧比で抑圧することが可能になる。即ちこのような構成の増幅器で増幅部２を構成することは、広帯域で不要高調波成分の抑圧比の大きい周波数逓倍器を実現する効果を有する。また、このような構成の増幅器は、上記実施の形態１乃至５に示した構成の増幅器に比較し一般に小型であるため、周波数逓倍器全体を小型化できる効果をも有する。
【００７１】
なお、以上の実施の形態１乃至６においては、基本素子としてヘテロ接合バイポーラトランジスタＨＢＴを用いているが、本発明はこれに限るものではなく、ＭＥＳＦＥＴ（Ｍｅｔａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）やＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）等のＦＥＴや、シリコンバイポ−ラトランジスタ等、如何なる種類のデバイスを用いた回路に適用可能であることは言うまでもない。
【００７２】
さらに、以上の実施の形態１乃至６においては、基本周波数を２倍波周波数に変換する回路について説明したが、本発明は２倍波周波数に変換する場合に限るものではなく、基本周波数をｎ倍波周波数に変換する一般的なｎ逓倍器として適用可能であることは言うまでもない。その際には高域通過フィルタ１０は基本波及び逓倍波のうちｎ逓倍波周波数に満たない周波数を有する低逓倍波を、必要帯域に亘り抑圧するように設定される。
【００７３】
【発明の効果】
以上説明したように本発明は、周波数逓倍器を逓倍部と増幅部とから構成し、前記逓倍部には必要帯域に亘り基本波及び不要な低逓倍波を抑圧し対象逓倍波を通過させる高域通過フィルタを配し、且つ、前記増幅部においては、必要帯域に亘り対象逓倍波を増幅し不要な高逓倍波を減衰させる周波数特性を１／４波長線路等を用いた共振回路に依らずに実現することにより、広帯域に亘る基本波及び不要高調波成分の抑圧を可能にする効果を有する。
【図面の簡単な説明】
【図１】本発明の第一の実施の形態の周波数逓倍器の構成図である。
【図２】本発明の第二の実施の形態の周波数逓倍器の構成図である。
【図３】本発明の第三の実施の形態の周波数逓倍器の構成図である。
【図４】本発明の第三の実施の形態における高域通過フィルタ１０の挿入損失の周波数依存性（シミュレーション）を示した図である。
【図５】本発明の第三の実施の形態における増幅部２の入力反射係数を示した図である。
【図６】本発明の第三の実施の形態における増幅部２の出力反射係数を示した図である。
【図７】本発明の第三の実施の形態における増幅部２の入力反射損失の周波数依存性を示した図である。
【図８】本発明の第三の実施の形態における増幅部２の出力反射損失の周波数依存性を示した図である。
【図９】本発明の第三の実施の形態における増幅部２の利得の周波数依存性を示した図である。
【図１０】本発明の第三の実施の形態における出力端子４における出力電圧の２倍波周波数成分の入力周波数依存性を示した図である。
【図１１】本発明の第三の実施の形態における出力端子４における出力電圧の基本波及び不要高調波成分の２倍波周波数成分に対する抑圧比の入力周波数依存性を示した図である。
【図１２】本発明の第四の実施の形態の周波数逓倍器の構成図である。
【図１３】本発明の第五の実施の形態の周波数逓倍器の構成図である。
【図１４】本発明の第六の実施の形態の周波数逓倍器の構成図である。
【図１５】従来の周波数逓倍器を説明するための回路図である。
【図１６】従来の周波数逓倍器を説明するための回路図である。
【図１７】従来の周波数逓倍器を説明するための回路図である。
【符号の説明】
１・・・逓倍部
２・・・増幅部
３・・・入力端子
４・・・出力端子
５・・・ヘテロ接合バイポーラトランジスタ（ＨＢＴ）
６・・・入力整合回路
７・・・出力整合回路
８・・・ベースバイアス回路
９・・・コレクタバイアス回路
１０・・・高域通過フィイルタ
１１・・・伝送線路
１２・・・直流遮断容量
１３ａ、１３ｂ、１３ｃ、１３ｄ・・・インダクタ
１４ａ、１４ｂ・・・ベースバイアス端子
１５ａ、１５ｂ・・・コレクタバイアス端子
１６・・・容量
１７・・・容量
１８・・・インダクタ
１９・・・ヘテロ接合バイポーラトランジスタ（ＨＢＴ）
２０・・・入力整合回路
２１・・・出力整合回路
２２・・・ベースバイアス回路
２３・・・コレクタバイアス回路
２４・・・直流遮断容量
２５・・・伝送線路
２６ａ、２６ｂ、２６ｃ、２６ｄ・・・高周波接地容量
２７ａ、２７ｂ、２７ｃ・・・伝送線路
２８・・・先端短絡スタブ
２９ａ、２９ｂ、２９ｃ、２９ｄ・・・伝送線路
３０ａ、３０ｂ、３０ｃ、３０ｄ・・・先端開放スタブ
３１ａ、３１ｂ・・・伝送線路
３２ａ、３２ｂ・・・先端開放スタブ
３３・・・先端短絡スタブ
３４、３５・・・ヘテロ接合バイポーラトランジスタ（ＨＢＴ）
３６・・・ＨＢＴカスコード対
３７・・・出力側高インピーダンス伝送線路
３８・・・入力側高インピーダンス伝送線路
３９・・・伝送線路
４０・・・ベースバイアス端子
４１・・・コレクタバイアス端子
４２・・・カスコードバイアス端子
４３・・・終端抵抗
４４・・・高周波接地容量
４５・・・入力端子
４６・・・出力端子
４７・・・ヘテロ接合バイポーラトランジスタ（ＨＢＴ）
４８・・・入力整合回路
４９・・・出力整合回路
５０・・・ベースバイアス回路
５１・・・コレクタバイアス回路
５２・・・直流遮断容量
５３・・・ベースバイアス端子
５４・・コレクタバイアス端子
５５・・・直流遮断容量
５６・・・伝送線路
５７ａ、５７ｂ・・・高周波接地容量
５８・・・伝送線路
５９ａ、５９ｂ・・・伝送線路
６０ａ、６０ｂ・・・先端開放スタブ
６１・・・先端開放スタブ
６２・・・帯域通過フィルタ
６３・・・逓倍部
６４・・・増幅部
６５・・・入力端子
６６・・・出力端子
６７・・・高域通過フィイルタ
６８・・・基本波整合回路
６９、７０・・・ＧａＡｓ ＦＥＴ（ＧａＡｓ電界効果トランジスタ）
７１ａ、７１ｂ・・・インダクタ
７２・・・キャパシタ
７３・・・ＤＣカット（分布定数形直流電圧阻止回路）
７４ａ、７４ｂ・・・インダクタ
７５ａ、７５ｂ・・・先端開放スタブ
７６ａ、７６ｂ・・・開放スタブ用電源端子
Claims (7)
- 基本波を入力し、入力された前記基本波の逓倍波を生成する逓倍部と、
前記逓倍波のうち、あらかじめ設定された周波数を有する対象逓倍波を増幅し出力する増幅部と、
を有する周波数逓倍器において、
前記逓倍部は、前記基本波と、前記逓倍波のうち前記対象逓倍波の周波数に満たない周波数を有する低逓倍波を、必要帯域に亘り抑圧する第１の抑圧手段を備え、
前記増幅部は、前記逓倍波のうち前記対象逓倍波の周波数を超える周波数を有する高逓倍波を、必要帯域に亘り抑圧する第２の抑圧手段を備えることを特徴とする周波数逓倍器。 - 前記第１の抑圧手段は、高域通過フィルタであることを特徴とする請求項１に記載の周波数逓倍器。
- 前記第２の抑圧手段は、
前記対象逓倍波の周波数及びその周辺の必要帯域における入力反射係数及び出力反射係数の絶対値がそれぞれ０．２以下であり、
前記高逓倍波の周波数及びその周辺の必要帯域における入力反射係数及び出力反射係数の絶対値の少なくともいずれか一方が０．８以上となる入力整合回路及び出力整合回路であることを特徴とする請求項１又は請求項２に記載の周波数逓倍器。 - 前記入力整合回路及び前記出力整合回路は、伝送線路と先端開放スタブを配した回路を含むことを特徴とする請求項３に記載の周波数逓倍器。
- 前記入力整合回路及び前記出力整合回路は、伝送線路と先端開放スタブを２重に配した回路を含むことを特徴とする請求項３に記載の周波数逓倍器。
- 前記増幅部の能動素子の接地端子に誘導性素子を付加したことを特徴とする請求項１乃至請求項５いずれか１項に記載の周波数逓倍器。
- 前記第２の抑圧手段は、カスコード型分布型増幅器であり、前記カスコード型分布型増幅器は、
前記対象逓倍波と、前記高逓倍波のうち前記対象逓倍波に最も近似する周波数を有する１の前記高逓倍波と、の間の帯域に位置する遮断周波数を有することを特徴とする請求項１又は請求項２に記載の周波数逓倍器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002243226A JP2004088203A (ja) | 2002-08-23 | 2002-08-23 | 周波数逓倍器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002243226A JP2004088203A (ja) | 2002-08-23 | 2002-08-23 | 周波数逓倍器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004088203A true JP2004088203A (ja) | 2004-03-18 |
Family
ID=32052034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002243226A Pending JP2004088203A (ja) | 2002-08-23 | 2002-08-23 | 周波数逓倍器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004088203A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007158803A (ja) * | 2005-12-06 | 2007-06-21 | Sharp Corp | 周波数逓倍器および無線通信装置 |
| WO2016041575A1 (en) * | 2014-09-16 | 2016-03-24 | Telefonaktiebolaget L M Ericsson (Publ) | A power efficient frequency multiplier |
| JP2017098664A (ja) * | 2015-11-19 | 2017-06-01 | 三菱電機株式会社 | 周波数逓倍器 |
-
2002
- 2002-08-23 JP JP2002243226A patent/JP2004088203A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007158803A (ja) * | 2005-12-06 | 2007-06-21 | Sharp Corp | 周波数逓倍器および無線通信装置 |
| WO2016041575A1 (en) * | 2014-09-16 | 2016-03-24 | Telefonaktiebolaget L M Ericsson (Publ) | A power efficient frequency multiplier |
| JP2017098664A (ja) * | 2015-11-19 | 2017-06-01 | 三菱電機株式会社 | 周波数逓倍器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6320462B1 (en) | Amplifier circuit | |
| JP5512731B2 (ja) | ２段のマイクロ波のｅ級電力増幅器 | |
| US7567128B2 (en) | Power amplifier suppressing radiation of second harmonic over wide frequency band | |
| US20060238269A1 (en) | Reflection loss suppression circuit | |
| TWI548208B (zh) | 功率放大器以及使用主動與被動元件的線性化技術 | |
| WO2015069426A1 (en) | A quasi-doherty architecture amplifier and method | |
| JP2001111362A (ja) | 高調波処理回路及びそれを用いた高電力効率増幅回路 | |
| CN110808716A (zh) | 一种Doherty射频功率放大器及其输出匹配网络结构 | |
| US6198365B1 (en) | Frequency multiplier capable of taking out efficiently and stably harmonics higher than fourth order | |
| JPWO2004013928A1 (ja) | 伝送線路及び半導体集積回路装置 | |
| JP3439344B2 (ja) | 半導体増幅器 | |
| JP2004088203A (ja) | 周波数逓倍器 | |
| WO2019215849A1 (ja) | 分布型増幅器 | |
| JP2722054B2 (ja) | 増幅器 | |
| JP3231449B2 (ja) | マイクロ波回路 | |
| JPH11234063A (ja) | 高周波用増幅器 | |
| Itoh et al. | A 4 to 25 GHz 0.5 W monolithic lossy match amplifier | |
| JP2008236354A (ja) | 増幅器 | |
| Wang et al. | 4 w, 7-12 GHz, compact CB HBT MMIC power amplifier | |
| JP2006093857A (ja) | 歪補償回路 | |
| Abdrahman et al. | Design of a 10W, highly linear, ultra wideband power amplifier based on GaN HEMT | |
| Li et al. | A 8–12 GHz power amplifier with high out-of-band rejection | |
| CN117155316B (zh) | 用于氮化镓材料制作的单片微波集成电路中的功率放大器 | |
| US20230092413A1 (en) | Radiofrequency amplifier | |
| JPH09284051A (ja) | 周波数逓倍回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20031107 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040427 |
|
| A977 | Report on retrieval |
Effective date: 20060403 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060704 |
|
| A02 | Decision of refusal |
Effective date: 20061107 Free format text: JAPANESE INTERMEDIATE CODE: A02 |