JP3231449B2

JP3231449B2 - マイクロ波回路

Info

Publication number: JP3231449B2
Application number: JP03221793A
Authority: JP
Inventors: 勉竹中
Original assignee: 株式会社テラテック
Priority date: 1993-02-22
Filing date: 1993-02-22
Publication date: 2001-11-19
Anticipated expiration: 2016-11-19
Also published as: JPH06252668A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、広帯域な伝送用および
周波数変換用のマイクロ波回路の能動インピーダンス整
合回路に利用する。特に、入力端子でのインピーダンス
整合にトランジスタによる能動整合を用い、さらにイン
ダクタンス成分素子によるピーキング回路を備えた能動
インピーダンス整合回路に関するものである。

【０００２】

【従来の技術】図９は従来例のマイクロ波回路の回路図
であり、広帯域マイクロ波増幅回路の一例を示す図であ
る。

【０００３】従来、マイクロ波回路は、広帯域マイクロ
波増幅回路の場合に、一例として図９に示すように入力
段に能動インピーダンス整合作用を持つゲート接地電界
効果トランジスタ２、段間に伝送特性のピーキング作用
を有するインダクタ３および出力段に伝送利得を有する
ソース接地電界効果トランジスタ７を備えていた。図９
において、抵抗４はゲート接地電界効果トランジスタ２
の負荷抵抗および抵抗８はソース接地電界効果トランジ
スタ７の負荷抵抗である。キャパシタ５、６、９はバイ
アスカットに用いられている。

【０００４】ゲート接地電界効果トランジスタ２に対し
て適切なバイアス条件およびゲート幅を選択すること
で、ソース電極２ｓから見込んだインピーダンスを入力
信号系の特性インピーダンス、たとえば５０Ωに整合さ
せることができる。このトランジスタを用いた能動イン
ピーダンス整合回路は、適用信号の波長に物理寸法が依
存するスタブ同調型のインピーダンス整合に比べて小型
であり、広帯域性能を有する。さらに、インダクタ３
は、ゲート接地電界効果トランジスタ２およびソース接
地電界効果トランジスタ７の寄生容量とで共振回路を構
成し、この寄生容量により高周波領域において劣化する
利得特性を押し上げる効果、すなわちピーキング作用を
もたらす。前述の両作用により図９に示す回路は広帯域
な増幅動作を実現する。

【０００５】

【発明が解決しようとする課題】しかし、このような従
来例のマイクロ波回路では、より広帯域特性にするため
に、寄生容量の小さいトランジスタを用い、かつより高
周波領域でピーキング作用がでるように、インダクタ３
の値を小さく設定すると、二つのトランジスタの段間部
分が極めて高インピーダンスとなりピーキングが掛かり
過ぎる状態となる。結果的に高周波領域で突出した利得
周数特性となる問題点があった。

【０００６】本発明は前記の問題点を解決するもので、
高周波領域での利得の突出特性を抑え広帯域で平坦な周
波数特性を有するマイクロ波回路を提供することを目的
とする。

【０００７】

【課題を解決するための手段】本発明は、入力端子と、
この入力端子に入力電極（ゲート接地電界効果トランジ
スタのソース電極またはベース接地バイポーラトランジ
スタのエミッタ電極を云う）が接続され制御電極（ゲー
ト接地電界効果トランジスタのゲート電極またはベース
接地バイポーラトランジスタのベース電極を云う）が接
地されたトランジスタによる能動インピーダンス整合回
路と、このトランジスタの出力電極（ゲート接地電界効
果トランジスタのドレイン電極またはベース接地バイポ
ーラトランジスタのコレクタ電極を云う）に接続され入
力インピーダンスが高い能動型の電子回路とを備え、前
記出力電極と前記能動型の電子回路との接続通路にピー
キング用インダクタ（Ｌ）が介挿されたマイクロ波回路
において、前記出力電極と前記入力電極との間に帰還用
接続素子（Ｒ）が接続されたことを特徴とする。

【０００８】また、本発明は、前記トランジスタは、ピ
ーキングがかかる周波数帯域で位相推移がπ／３〜２π
／３程度の特性の素子が選ばれることが望ましい。

【０００９】さらに、半導体基板上に形成することがで
きる。

【００１０】

【作用】能動インピーダンス整合回路のトランジスタは
利用周波数帯域の上限近傍のピーキングがかかる帯域で
位相推移がπ／３〜２π／３程度になるような能動素子
が選ばれる。帰還用抵抗素子で能動インピーダンス整合
回路のトランジスタの入力電極と出力電極とを接続し、
高周波領域で負帰還状態とするので、高周波領域での利
得の突出特性を抑え広帯域で平坦な周波数特性にするこ
とができる。

【００１１】

【実施例】本発明の実施例について図面を参照して説明
する。

【００１２】図１は本発明第一実施例マイクロ回路の回
路図であり、広帯域マイクロ波増幅回路の一例を示す図
である。

【００１３】図１において、マイクロ波回路は、入力端
子１と、入力端子１に入力電極としてソース電極２ｓが
接続され制御電極としてゲート電極２ｇが接地されたト
ランジスタとしてゲート接地電界効果トランジスタ２に
よる能動インピーダンス整合回路と、ゲート接地電界効
果トランジスタ２の出力電極としてドレイン電極２ｄに
接続され入力インピーダンスが高い能動型の電子回路と
してソース接地電界効果トランジスタ７とを備え、ドレ
イン電極２ｄとソース接地電界効果トランジスタ７との
接続通路にピーキング用インダクタとしてインダクタ３
が介挿される。

【００１４】すなわち、具体的には、能動インピーダン
ス整合回路において、信号入力端子である入力端子１
は、ゲート接地電界効果トランジスタ２のソース電極２
ｓに接続される。ゲート接地電界効果トランジスタ２の
ドレイン電極２ｄは、インダクタ３の一方の端に接続さ
れる。インダクタ３の他方の端は、バイアスカット用の
キャパシタ６を介してソース接地電界効果トランジスタ
７のゲート電極７ｇおよび一方の端がバイアスカット用
キャパシタ５を介して交流的に片線接地した抵抗４の他
方の端に接続される。

【００１５】さらに、ソース接地電界効果トランジスタ
７のドレイン電極７ｄは出力端子１１および一方の端が
バイアスカット用キャパシタ９を介して交流的に片線接
地した抵抗８の他方の端に接続される。また、ソース接
地電界効果トランジスタ７のゲート電極７ｇはゼロゲー
トバイアスを与える高抵抗値の抵抗１０を介して接地さ
れる。ゲート接地電界効果トランジスタ２のドレインバ
イアスは入力端子１２より抵抗４およびインダクタ３を
介して供給される。

【００１６】ゲート接地電界効果トランジスタ２のソー
スバイアスは入力端子１より信号入力と併せて印加さ
れ、ソース接地電界効果トランジスタ７のドレインバイ
アスは出力端子１１より信号入力と併せ印加される。

【００１７】ここで本発明の特徴とするところは、ドレ
イン電極２ｄとソース電極２ｓとの間に帰還用接続素子
として帰還抵抗２１が接続されたことにある。すなわ
ち、具体的にはドレイン電極２ｄは直流バイアスを阻止
するキャパシタ２２を介して帰還抵抗２１の一方の端に
接続され、帰還抵抗２１の他方の端はソース電極２ｓに
接続されたことにある。

【００１８】また、ゲート接地電界効果トランジスタ２
は、ソース接地電界効果トランジスタ７からなる電子回
路の利用周波数帯域の上限近傍で位相推移がπ／３〜２
π／３程度の特性の素子が選ばれる。

【００１９】このような構成のマイクロ波回路の動作に
ついて説明する。

【００２０】図２は本発明第一実施例マイクロ波回路の
ゲート接地電界効果トランジスタのソース電極からドレ
イン電極へのＳ₂₁パラメータの伝送特性を示す図であ
り、１．０ＧＨｚから６０．０ＧＨｚのＳ₂₁パラメタの
位相推移を示し、Ｍ１、Ｍ２、Ｍ３はそれぞれ入力信号
の周波数が６０．０ＧＨｚ、４０．０ＧＨｚ、２０．０
ＧＨｚのときの位相推移を示す。

【００２１】図１において、帰還抵抗２１およびバイア
スカット用のキャパシタ２２からなる帰還回路を除く動
作は図９に示す増幅回路と同一であるので、ここではこ
の帰還回路部分の動作について説明する。

【００２２】伝送特性の位相回りは電界効果トランジス
タの寄生的な効果のために、周波数が高くなるにつれπ
に近づく。ここで、ドレイン電極２ｄよりソース電極２
ｓへの帰還パスを設けると、この帰還パスはゲート接地
電界効果トランジスタ２の位相回りのために、高周波領
域のみで負帰還回路として動作し、低周波領域は図２よ
り分かるように位相回りはゼロに近づくために、負帰還
はかからない。また、帰還パスに帰還量を調整する抵抗
２１を備えることで、高周波領域での伝送特性の抑え込
みを調整できる。この負帰還回路の特性を利用すること
で、図１に示す回路でピーキング用インダクタ３により
発生する高周波領域の伝送特性の突出を相殺し、広帯域
で平坦な特性を実現できる。

【００２３】本実施例では能動インピーダンス整合回路
にゲート接地電界効果トランジスタを使用したがベース
接地バイポーラトランジスタを使用しても同様の効果が
得られる。

【００２４】図３は本発明第一実施例マイクロ波回路の
ゲート接地電界効果トランジスタの帰還抵抗の値Ｒ_fbを
パラメタとしたときの伝送利得周波数特性を示す図であ
る。

【００２５】図３において、帰還抵抗２１の値が適切な
値に近づくにつれ、すなわち、ゲート接地電界効果トラ
ンジスタ２の負帰還量がピーキング用インダクタ３によ
り発生する高周波領域の伝送特性の突出に等しくなるに
つれ、より平坦な特性が得られることが分かる。

【００２６】図４は本発明第二実施例マイクロ波回路の
回路図であり、周波数変換回路の一例を示す図である。

【００２７】図４は、入力段に二つのゲート接地電界効
果トランジスタ３４、３５を持ち二つの信号入力に対応
できる構成であり、さらにソース接地電界効果トランジ
スタ７のゲートバイアス調整用の入力端子３３をもつ広
帯域マイクロ波周波数変換器、すなわちダウンコンバー
タまたはアップコンバータである。本回路では、帰還量
を規定する帰還抵抗は３６、３７である。

【００２８】図４において、入力端子３１は信号の入
力端子であり、入力端子３２は局部発信信号の入力端子
である、各々、ゲート接地電界効果トランジスタ３４、
３５のソース電極３４ｓ、３５ｓに接続される。ゲート
接地電界効果トランジスタ３４、３５のドレイン電極３
４ｄ、３５ｄは互いに接続されるとともに、インダクタ
３の一方の端に接続され、またバイアスカット用キャパ
シタ３８を介して帰還抵抗３６、３７の一方の端に接続
される。帰還抵抗３６、３７の他方の端はそれぞれソー
ス電極３４ｓ、３５ｓに接続される。

【００２９】また、ソース接地電界効果トランジスタ７
にゲートバイアスを与える端子３３を備え、キャパシタ
３９は直流バイアスカット用である。他の回路部分は図
１と同様である。

【００３０】図４を参照して動作について説明する。

【００３１】入力端子３１、３２より印加された入力信
号および局部発信信号は、各ゲート接地電界効果トラン
ジスタ３４、３５の互いに接続されたドレイン電極３４
ｄ、３５ｄで合成され、この合成信号はゲートバイアス
調整端子３３より非線形領域にバイアスされたソース接
地電界効果トランジスタ７のゲート電極７ｇに印加され
る。ここで、ソース接地電界効果トランジスタ７の非線
形性により、そのドレイン電極７ｄには、入力信号と局
部信号との差周波数信号と和周波数信号とが現れ、信号
周波数変換作用を得る。図４において、帰還抵抗３６、
３７が、ピーキング用インダクタ３により発生する高周
波領域の伝送特性の突出を相殺し広帯域で平坦な特性を
実現する帰還回路を形成している。他の部分の動作は図
１と同様である。

【００３２】図５は本発明第三実施例モノリシックマイ
クロ波集積回路の平面図であり、このモノリシックマイ
クロ波集積回路は図４に示すマイクロ波回路を半導体集
積回路技術にてモノリシックに集積したものである。図
６は本発明第三実施例モノリシックマイクロ波集積回路
の図５に示すＡ部分の詳細図である。図７は本発明第三
実施例モノリシックマイクロ波集積回路の図５に示すＢ
部分の詳細図である。図８は本発明第三実施例モノリシ
ックマイクロ波集積回路の図５に示すＣ−Ｄ断面図であ
る。

【００３３】図５に示す回路は次の点を除き図４に示す
回路と同様であるのでこの動作の説明は省く。すなわ
ち、帰還パスのバイアスカット用キャパシタ３８がキ
ャパシタ３８ａとキャパシタ３８ｂとに分割され、ソ
ース接地電界効果トランジスタ７に低域特性抑圧用の抵
抗４２およびキャパシタ４１からなる低域負帰還パスが
設けられ、出力端子１１のインピーダンス整合用イン
ダクタ４３、インピーダンス整合用キャパシタ４４およ
びバイアスカット用キャパシタ４５が設けられている。

【００３４】

【発明の効果】以上説明したように、本発明は、高周波
領域での利得の突出特性を抑え広帯域で平坦な周波数特
性を有する優れた効果がある。

【図面の簡単な説明】

【図１】本発明第一実施例マイクロ回路の回路図。

【図２】本発明第一実施例マイクロ回路のゲート接地電
界効果トランジスタのソース電極からドレイン電極への
Ｓ₂₁パラメータの伝送特性を示す図。

【図３】本発明第一実施例マイクロ回路のゲート接地電
界効果トランジスタの帰還抵抗の値Ｒ_fbをパラメタとし
たときの伝送利得周波数特性を示す図。

【図４】本発明第二実施例マイクロ回路の回路図。

【図５】本発明第三実施例モノリシックマイクロ波集積
回路の平面図。

【図６】本発明第三実施例モノリシックマイクロ波集積
回路の図５に示すＡ部分の詳細図。

【図７】本発明第三実施例モノリシックマイクロ波集積
回路の図５に示すＢ部分の詳細図。

【図８】本発明第三実施例モノリシックマイクロ波集積
回路の図５に示すＣ−Ｄ断面図。

【図９】従来例のマイクロ回路の回路図。

【符号の説明】

１、１２、３１、３２入力端子２、３４、３５ゲート接地電界効果トランジスタ２ｄ、７ｄ、３４ｄ、３５ｄドレイン電極２ｇ、７ｇ、３４ｇ、３５ｇゲート電極２ｓ、７ｓ、３４ｓ、３５ｓソース電極３インダクタ４、８、１０抵抗５、６、２２、９、３８、３９、４５キャパシタ７ソース接地電界効果トランジスタ１１出力端子２１、３６、３７帰還抵抗３３ゲートバイアス調整端子４３インピーダンス整合用インダクタ４４インピーダンス整合用キャパシタｍ１第一金属配線ｍ２第二金属配線

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03F 3/60 H03F 1/34 H03F 3/193 H03H 11/28

Claims

(57)【特許請求の範囲】

【請求項１】入力端子と、この入力端子に入力電極が
接続され制御電極が接地されたトランジスタによる能動
インピーダンス整合回路と、このトランジスタの出力電
極に接続され入力インピーダンスが高い能動型の電子回
路とを備え、前記出力電極と前記能動型の電子回路との接続通路にピ
ーキング用インダクタが介挿されたマイクロ波回路にお
いて、前記出力電極と前記入力電極との間に帰還用接続素子が
接続され、前記トランジスタは、ピーキングがかかる周波数帯域で
位相推移がπ／３〜２π／３程度の特性の素子が選ばれ
ることを特徴とするマイクロ波回路。