JP3206543B2 - ショートスタブ整合回路 - Google Patents

ショートスタブ整合回路

Info

Publication number
JP3206543B2
JP3206543B2 JP07348998A JP7348998A JP3206543B2 JP 3206543 B2 JP3206543 B2 JP 3206543B2 JP 07348998 A JP07348998 A JP 07348998A JP 7348998 A JP7348998 A JP 7348998A JP 3206543 B2 JP3206543 B2 JP 3206543B2
Authority
JP
Japan
Prior art keywords
transmission line
matching circuit
signal transmission
short stub
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07348998A
Other languages
English (en)
Other versions
JPH11261301A (ja
Inventor
尚基 志田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP07348998A priority Critical patent/JP3206543B2/ja
Priority to EP99103912A priority patent/EP0940878A1/en
Priority to US09/264,566 priority patent/US6239670B1/en
Publication of JPH11261301A publication Critical patent/JPH11261301A/ja
Application granted granted Critical
Publication of JP3206543B2 publication Critical patent/JP3206543B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00Coupling devices of the waveguide type
    • H01P5/02Coupling devices of the waveguide type with invariable factor of coupling
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microwave Amplifiers (AREA)
  • Waveguide Connection Structure (AREA)
  • Waveguides (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は高周波整合回路に係
り、特にミリ波・マイクロ波帯において用いられるモノ
リシック集積回路のショートスタブ整合回路に関する。
【従来の技術】一般に、ミリ波・マイクロ波増幅器を設
計・試作すると、しばしば寄生発振に悩まされる。これ
は増幅素子として用いる高周波トランジスタ、例えばヘ
テロ接合FETが直流からマイクロ波・ミリ波帯に至る
広い周波数範囲で0dB以上の電力利得を有するため、
ある周波数帯で回路が発振条件を満たしてしまうからで
ある。
【0002】トランジスタの安定条件は、トランジスタ
の出力端子に可変負荷インピーダンスZlを接続した場
合、この可変負荷インピーダンスZlがスミスチャート
内のいかなる位置にあっても、入力側の反射係数Γin
の絶対値が1より小さいことである。言い換えれば、入
力反射係数Γin及び出力反射係数Γoutのそれぞれ
の絶対値が共に1より小さい場合には発振は起こらな
い。
【0003】通常、発振するがどうかの判定のために安
定係数Kという指標を用いる。安定係数Kはその値が1
より大きいか小さいかにより安定性の判別を行える指標
であり、回路のSパラメータを用いて次のように表され
る。 K=(1−|S112−|S222+|Δ|2)/2・|
12・S21| Δ=S11・22−S12・S21 絶対安定の条件はK>1であり、K>1であれば、外部
に帰還回路を付加しない限り、すべての受動負荷インピ
ーダンスZlに対して発振は起こらない。
【0004】特開平7−240369号公報には、増幅
回路における低周波の安定性を考慮した整合回路が開示
されている。この整合回路は、FETのゲート電極に接
続されたRF信号伝送線路に接続され、バイアス回路と
安定化回路とを兼ねている。
【0005】詳しくは、整合回路はRF信号伝送線路に
接続された1/4波長伝送線路を有し、1/4波長伝送
線路がバイアス回路に接続されると共に、第1MIM
(metal-insulator-metal)容量を介して接地され、更
に直列接続された第2MIM容量及び抵抗を介して接地
されている。即ち、第1MIM容量と第2MIM容量及
び抵抗とは並列回路を構成している。
【0006】第1MIM容量は使用周波数でショート状
態に近くなり使用外の低周波数でオープン状態に近くな
る容量値に設定され、 第2MIM容量は第1MIM容
量よりも大きく、使用外の低周波数でショート状態に近
くなる容量値に設定されている。従って、整合回路は、
使用周波数では1/4波長伝送線路が第1MIM容量を
通して接地されたバイアス回路となり、使用外の低周波
数では1/4波長伝送線路が直列接続された第2MIM
容量及び抵抗を介して接地された発振防止用の安定化回
路となる。
【0007】また、特開平1−233812号公報に
は、整合を行うショートスタブのショート面とは反対側
に発振防止用抵抗を挿入した整合回路が開示されてい
る。この整合回路は、モノリシック形集積回路において
発振防止回路の素子数を低減しチップ面積を小さくする
ことを目的としており、そのためにRF信号伝送線路に
直に発振防止用抵抗を形成している。
【0008】
【発明が解決しようとする課題】しかしながら、特開平
7−240369号公報に開示された整合回路では、図
14に示すように、10GHz付近の低周波において安
定係数KがK<1となる領域1が存在し、このために完
全な安定条件を満たしていない。
【0009】また、特開平1−233812号公報に開
示された整合回路では、発振防止用抵抗がRF信号伝送
路に直に半導体抵抗として形成されているために、マイ
クロ波モノリシック集積回路(MMIC)の製造工程に
おけるトリミングの自由度が極端に制限されるという問
題を有している。
【0010】本発明の目的は、安定係数Kの値を1以上
にあげて、安定で寄生発振のないショートスタブ整合回
路を提供することにある。本発明の他の目的は、修正が
容易で且つ寄生発振のない安定したショートスタブ整合
回路を提供することにある。
【課題を解決するための手段】本発明によるショートス
タブ整合回路は、信号伝送線路と接地導体との間の伝送
経路に少なくとも1個の分布定数効果を有する抵抗素子
が挿入されていることを特徴とする。抵抗素子を挿入す
ることで安定係数Kの値を容易に1以上にすることがで
き、且つ分布定数効果を有する抵抗素子は製造工程の最
後の方で形成することができるために、トリミングを行
う際の自由度が大きくなり、修正が極めて容易になる。
【0011】
【発明の実施の形態】図1は本発明による整合回路の第
1実施形態を用いたMMICの概略的平面構成図であ
る。本実施形態は、GaAs基板上のマイクロストリッ
プ線路と分布定数効果を有する抵抗とを有し、中心周波
数はここでは40GHzとしている。
【0012】図1に示すように、RF信号伝送線路10
はGaAs基板に形成されたFET11のゲート電極に
接続されている。FET11は、ゲート長0.18u
m、ゲート幅Wg=200umのAlGaAs/InG
aAs系ヘテロ接合を有し、バイアス条件はドレイン・
バイアスVd=4.0V、ゲート・バイアスVg=−
0.6Vである。ここで用いた能動素子であるFET
は、60GHz付近で最大安定電力利得(MSG)と最
大有効電力利得(MAG)が切り替わり、60GHz以
下での安定係数Kは1以下(不安定)となる特性を示
す。
【0013】RF信号伝送線路10は、本実施形態であ
るショートスタブ整合回路部12に接続され、さらに
イアス回路部13に接続されている。ショートスタブ整
合回路部12は、伝送線路101、分布定数効果を有す
る抵抗102、容量103及び接地電極104からな
る。伝送線路101の一端はRF信号伝送線路10に接
続され、他端は抵抗102に接続されている。更に、抵
抗102は容量103の一端に直列接続され、他端が
地電極104に接続され、容量103の接地電極104
に繋がっていない端子に接続されたバイアス供給線10
は、バイアス回路部13に接続されている。
【0014】伝送線路101、分布定数効果を有する抵
抗102及び容量103によって中心周波数40GHz
のショートスタブ整合回路が構成され、使用周波数帯で
は整合回路として動作し、使用外の低周波帯では寄生発
振を防止する安定化回路として動作する。
【0015】特に、分布定数効果を有する抵抗102
は、RF信号伝送線路10や伝送線路101等の回路パ
ターンを形成する配線工程に続いて形成することができ
る。具体的には、配線の下地となる配線スパッタを形成
した後、配線スパッタ上に金配線を形成し、更に配線ス
パッタ上にメタル抵抗である分布定数抵抗102を形成
する。このように、メタル抵抗であるために、例えばト
リミングによる抵抗値の調整などの後処理が極めて容易
になる。
【0016】更に、抵抗102が分布定数効果を有する
ためには、使用周波数の信号波長のほぼ1/16以上の
長さを有することが望ましい。ここでは、伝送線路10
1の長さ130um、幅20um、分布定数回路を有す
る抵抗102の長さ50um、幅20um、抵抗値50
Ω、容量103の値は1pFとしている。
【0017】次に、本実施形態の整合回路が能動素子の
安定性に与える影響を調べた。本実施形態によれば、伝
送線路101、分布定数効果を有する抵抗102、及び
容量103のみで構成され、使用周波数で整合回路とし
て機能すると同時に、抵抗102により帯域内外で寄生
発振を防止する安定化回路としても機能する。これは、
抵抗102によって電力が減衰するため、周波数によら
ず反射係数が一定量小さくなるためである。その結果、
スミスチャート上の入出力反射係数がグラフの内側へ入
り込み、外部のインピーダンスの変化に対しても反射係
数が1より大きくなりにくくなる。なお、減衰を生じさ
せてはいるが、使用周波数での利得の落ち込みは1dB
未満であり、実用上は問題はない。
【0018】図2は、第1実施形態によるショートスタ
ブ整合回路の安定化特性を示すグラフであり、図3は、
分布定数効果を有する抵抗102を除去した比較例
(1)の安定化特性を示すグラフである。
【0019】図2に示すように、本実施形態では、反射
係数が小さくなった結果、安定係数Kがすべての帯域に
おいて1を越えており、本発明によって回路安定性が飛
躍的向上したことを示している。これに対して、図3に
示す比較例では、30GHz付近の領域2において安定
係数Kが1より小さくなっている。
【0020】基本的構成は第一実施形態と同様である
が、抵抗の配置の仕方についてさらに工夫した構成を以
下に示す。以下に示す回路においても第一実施形態と同
様の効果を期待できる。また、バイアス回路がショート
スタブ回路の先についていない増幅回路や、容量を介さ
すに直接接地されているショートスタブ回路を用いた増
幅回路でも同じ効果を確認している。
【0021】図4は、本発明による整合回路の第2実施
形態を用いたMMICの概略的平面構成図である。本実
施形態も、第1実施形態と同様に、GaAs基板上のマ
イクロストリップ線路と分布定数効果を有する抵抗とを
有し、中心周波数はここでは76GHzとしている。な
お、図1に示す第1実施形態と同一構成要素には同一の
参照符号を付して説明は省略する。
【0022】図4に示すように、第2実施形態のショー
トスタブ整合回路部20によってRF信号伝送線路10
とバイアス回路部13とが接続されている。ショートス
タブ整合回路部20は、分布定数効果を有する抵抗20
1、1/4波長伝送線路202、容量203及び接地電
極204からなる。1/4波長伝送線路202の一端
は、RF信号伝送線路10に接続された抵抗201に接
続され、他端は容量203に接続されている。容量20
3の一端は接地電極204接続され、更に、容量10
の接地電極204に繋がっていない端子に接続された
バイアス供給線205バイアス回路部13に接続され
ている。
【0023】分布定数効果を有する抵抗201、1/4
波長伝送線路202及び容量203によって中心周波数
76GHzのショートスタブ整合回路が構成され、使用
周波数帯では整合回路として動作し、使用外の低周波帯
では寄生発振を防止する安定化回路として動作する。特
に、分布定数効果を有する抵抗201は、第1実施形態
と同様に、RF信号伝送線路10や1/4波長伝送線路
202と同様の配線工程において形成することができ
る。更に、抵抗201が分布定数効果を有するために
は、使用周波数の信号波長のほぼ1/16以上の長さを
有することが望ましい。
【0024】図5は、第2実施形態によるショートスタ
ブ整合回路の安定化特性を示すグラフであり、図6は、
分布定数効果を有する抵抗201を除去した比較例
(2)の安定化特性を示すグラフである。
【0025】図5に示すように、本実施形態では、全帯
域で安定係数Kが1を越えており、本発明によって回路
安定性が飛躍的向上したことを示している。これに対し
て、図6に示す比較例(2)では、30〜75GHzの
広い帯域で安定係数Kが1より小さくなっている。
【0026】図7は、本発明による整合回路の第3実施
形態を用いたMMICの概略的平面構成図である。本実
施形態も、第1実施形態と同様に、GaAs基板上のマ
イクロストリップ線路と分布定数効果を有する抵抗とを
有し、中心周波数はここでは76GHzとしている。な
お、図1に示す第1実施形態と同一構成要素には同一の
参照符号を付して説明は省略する。
【0027】図7に示すように、第2実施形態のショー
トスタブ整合回路部30は、伝送線路301、分布定数
効果を有する抵抗302、伝送線路303及び接地電極
304からなる。伝送線路301の一端はRF信号伝送
線路10に接続され、他端は抵抗302の一端に接続さ
れている。さらに、抵抗302の他端は伝送線路303
の一端に接続されている。伝送線路303の他端は接地
電極304接続されている。本実施例では、容量を介
さずに抵抗302は接地されている。
【0028】伝送線路301、分布定数効果を有する抵
抗302、伝送線路303によって中心周波数76GH
zのショートスタブ整合回路が構成され、使用周波数帯
では整合回路として動作し、使用外の低周波帯では寄生
発振を防止する安定化回路として動作する。特に、分布
定数効果を有する抵抗302は、第1実施形態と同様
に、RF信号伝送線路10や伝送線路301及び303
と同様の配線工程において形成することができる。更
に、抵抗302が分布定数効果を有するためには、信号
波長のほぼ1/16以上の長さを有することが望まし
い。
【0029】図8は、第3実施形態によるショートスタ
ブ整合回路の安定化特性を示すグラフである。図8に示
すように、本実施形態では、全帯域で安定係数Kが1を
越えており、回路安定性が飛躍的向上していることを示
している。
【0030】図9は、本発明による整合回路の第4実施
形態を用いたMMICの概略的平面構成図である。本実
施形態も、第1実施形態と同様に、GaAs基板上のマ
イクロストリップ線路と分布定数効果を有する抵抗とを
有し、中心周波数はここでは76GHzとしている。な
お、図1に示す第1実施形態と同一構成要素には同一の
参照符号を付して説明は省略する。
【0031】図9に示すように、第4実施形態のショー
トスタブ整合回路部40によってRF信号伝送線路10
とバイアス回路部13とが接続されている。ショートス
タブ整合回路部40は、分布定数効果を有する抵抗40
1、1/4波長伝送線路402、分布定数効果を有する
抵抗403、容量404及び接地電極405からなる。
1/4波長伝送線路402の一端は抵抗401に接続
れ、さらに抵抗401はRF信号伝送線路10に接続さ
れている。1/4波長伝送線路402の他端は抵抗40
3の一端に接続され、抵抗403の他端は容量404に
接続されている。更に、容量404の一端は接地電極4
05に接続され、容量404の接地電極104に繋がっ
ていない端子に接続されたバイアス供給線406バイ
アス回路13に接続されている。
【0032】分布定数効果を有する抵抗401、1/4
波長伝送線路402、分布定数効果を有する抵抗403
及び容量404によって中心周波数76GHzのショー
トスタブ整合回路が構成され、使用周波数帯では整合回
路として動作し、使用外の低周波帯では寄生発振を防止
する安定化回路として動作する。特に、分布定数効果を
有する抵抗401及び402は、第1実施形態と同様
に、RF信号伝送線路10や1/4波長伝送線路402
と同様の回路パターンの配線工程において形成すること
ができる。更に、抵抗401及び403が分布定数効果
を有するためには、信号波長のほぼ1/16以上の長さ
を有することが望ましい。
【0033】図10は、第4実施形態によるショートス
タブ整合回路の安定化特性を示すグラフである。図10
に示すように、本実施形態では、全帯域で安定係数Kが
1を越えており、回路安定性が飛躍的向上していること
を示している。
【0034】図11は、本発明による整合回路の第5実
施形態を用いたMMICの概略的平面構成図である。本
実施形態も、第1実施形態と同様に、GaAs基板上の
マイクロストリップ線路と分布定数効果を有する抵抗と
を有し、中心周波数はここでは76GHzとしている。
なお、図1に示す第1実施形態と同一構成要素には同一
の参照符号を付して説明は省略する。
【0035】図11に示すように、第5実施形態のショ
ートスタブ整合回路部50によってRF信号伝送線路1
0とバイアス回路部13とが接続されている。ショート
スタブ整合回路部50は、分布定数効果を有する長さ1
/4波長程度の抵抗501、容量502及び接地電極4
05からなる。1/4波長抵抗501の一端はRF信号
伝送線路10に接続され、他端は容量502を介して接
地電極503に接続されている。また容量502はバイ
アス供給線504を介してバイアス回路13に接続され
ている。
【0036】分布定数効果を有する1/4波長抵抗50
1及び容量502によって中心周波数76GHzのショ
ートスタブ整合回路が構成され、使用周波数帯では整合
回路として動作し、使用外の低周波帯では寄生発振を防
止する安定化回路として動作する。特に、分布定数効果
を有する1/4波長抵抗501は、第1実施形態と同様
に、RF信号伝送線路10と同様の回路パターンの配線
工程において形成することができ、トリミングを行う際
の自由度が大きくなる。
【0037】図12は、第5実施形態によるショートス
タブ整合回路の安定化特性を示すグラフである。図12
に示すように、本実施形態では、全帯域で安定係数Kが
1を越えており、回路安定性が飛躍的向上していること
を示している。
【0038】なお、図示していないが、図11における
容量502を除去して、1/4波長抵抗501を直接接
地電極503に接続した整合回路であっても、同様に全
帯域でK>1を満たすことが確認されている。
【0039】図13(A)は比較例(1)の低周波部分
での反射係数を示したスミスチャートであり、図13
(B)は第1実施形態の低周波部分での反射係数を示し
たスミスチャートである。同図において、□で示された
曲線は、入力側から見た反射係数(S11)であり、○で
示された曲線は出力側から見た反射係数(S22)であ
る。
【0040】図13(B)に示す第1実施形態の反射係
数は、図13(A)に示す比較例(1)のものに比べて
スミスチャートの内側に入っており、反射係数が小さく
なっていることがわかる。このことは、外部のインピー
ダンスが変化したときにも反射係数が1より大きくなり
にくくなっていることを示している。
【0041】
【発明の効果】以上説明したように、本発明によれば、
RF信号伝送線路を接地する経路に分布定数効果を有す
る抵抗を挿入することで、使用周波数帯域内外で安定係
数K>1を実現することができ、安定したMMICを容
易に達成することができる。更に、分布定数効果を有す
る抵抗を用いることで、製造工程の最後の方で形成する
できるために、トリミングを行う際の自由度が大きくな
り、修正が極めて容易になる。
【図面の簡単な説明】
【図1】本発明による整合回路の第1実施形態を用いた
MMICの概略的平面構成図である。
【図2】第1実施形態によるショートスタブ整合回路の
安定化特性を示すグラフである。
【図3】分布定数効果を有する抵抗102を除去した比
較例(1)の安定化特性を示すグラフである。
【図4】本発明による整合回路の第2実施形態を用いた
MMICの概略的平面構成図である。
【図5】第2実施形態によるショートスタブ整合回路の
安定化特性を示すグラフである。
【図6】分布定数効果を有する抵抗201を除去した比
較例(2)の安定化特性を示すグラフである。
【図7】本発明による整合回路の第3実施形態を用いた
MMICの概略的平面構成図である。
【図8】第3実施形態によるショートスタブ整合回路の
安定化特性を示すグラフである。
【図9】本発明による整合回路の第4実施形態を用いた
MMICの概略的平面構成図である。
【図10】第4実施形態によるショートスタブ整合回路
の安定化特性を示すグラフである。
【図11】本発明による整合回路の第5実施形態を用い
たMMICの概略的平面構成図である。
【図12】第5実施形態によるショートスタブ整合回路
の安定化特性を示すグラフである。
【図13】(A)は比較例(1)の低周波部分での反射
係数を示したスミスチャートであり、(B)は第1実施
形態の低周波部分での反射係数を示したスミスチャート
である。
【図14】従来のショートスタブ整合回路の安定化特性
を示すグラフである。
【符号の説明】
10 RF信号伝送線路 11 FET 12 ショートスタブ整合回路部 13 バイアス回路部 101 伝送線路 102 分布定数効果を有する抵抗 103 容量 104 接地電極 105 バイアス供給線 201 分布定数効果を有する抵抗 202 1/4波長伝送線路 203 容量 204 接地電極 205 バイアス供給線 301 伝送線路 302 分布定数効果を有する抵抗 303 伝送線路 304 接地電極 401 分布定数効果を有する抵抗 402 1/4波長伝送線路 403 分布定数効果を有する抵抗 404 容量 405 接地電極 406 バイアス供給線 501 分布定数効果を有する1/4波長抵抗 502 容量 503 接地電極 504 バイアス供給線

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項1】 信号伝送線路に接続されたショートスタ
    ブ整合回路において、 前記信号伝送線路に接続する伝送線路と、 前記伝送線路に接続する接地導体と、 前記伝送線路の任意の位置に挿入された、前記信号伝送
    線路を伝わる信号の波長の1/16以上の長さを持っ
    、少なくとも1個の分布定数効果を有する抵抗素子
    と、 からなることを特徴とするショートスタブ整合回路。
  2. 【請求項2】 前記抵抗素子より前記接地導体側の伝送
    線路に、容量素子が前記抵抗素子と直列接続されている
    ことを特徴とする請求項1記載のショートスタブ整合回
    路。
  3. 【請求項3】 前記信号伝送線路は増幅器の制御電極に
    接続され、前記容量素子の前記接地導体と繋がっていな
    い端子に前記増幅器の制御電極にバイアス電圧を供給す
    るためのバイアス供給線が接続されていることを特徴と
    する請求項2記載のショートスタブ整合回路。
  4. 【請求項4】 信号伝送線路に接続されたショートスタ
    ブ整合回路において、 前記信号伝送線路に接続された伝送線路と、 前記伝送線路に接続する接地導体と、 前記伝送線路の任意の位置に挿入された、前記信号伝送
    線路を伝わる信号の波長の1/16以上の長さを持った
    分布定数効果を有する抵抗素子と、 前記抵抗素子と前記接地導体との間に直列接続された容
    量素子と、 からなることを特徴とするショートスタブ整合回路。
  5. 【請求項5】 信号伝送線路に接続されたショートスタ
    ブ整合回路において、 接地導体と、 前記信号伝送線路に接続された、前記信号伝送線路を伝
    わる信号の波長の1/16以上の長さを持った分布定数
    効果を有する抵抗素子と、 前記抵抗素子に接続され、前記信号伝送線路を伝わる信
    号の1/4波長に相当する長さを有する伝送線路と、 前記伝送線路と前記接地導体との間に直列接続された容
    量素子と、 からなることを特徴とするショートスタブ整合回路。
  6. 【請求項6】 信号伝送線路に接続されたショートスタ
    ブ整合回路において、 接地導体と、 前記信号伝送線路に接続され、前記信号伝送線路を伝わ
    る信号の波長の1/16以上の長さを持った分布定数効
    果を有する第1抵抗素子と、 前記第1抵抗素子に接続され、前記信号伝送線路を伝わ
    る信号の1/4波長に相当する長さを有する伝送線路
    と、 前記伝送線路に接続され、前記信号伝送線路を伝わる信
    号の波長の1/16以上の長さを持った分布定数効果を
    有する第2抵抗素子と、 前記第2抵抗素子と前記接地導体との間に直列接続され
    た容量素子と、 からなることを特徴とするショートスタブ整合回路。
  7. 【請求項7】 信号伝送線路に接続されたショートスタ
    ブ整合回路において、 接地導体と、 前記信号伝送線路に接続され、前記信号伝送線路を伝わ
    る信号の1/4波長に相当する長さを有し、且つ分布定
    数効果を有する線路状抵抗素子と、 前記線路状抵抗素子と前記接地導体との間に直列接続さ
    れた容量素子と、 からなることを特徴とするショートスタブ整合回路。
  8. 【請求項8】 前記信号伝送線路は増幅器の制御電極に
    接続され、前記容量素子の前記接地導体と繋がっていな
    い端子に前記増幅器の制御電極にバイアス電圧を供給す
    るためのバイアス供給線が接続されていることを特徴と
    する請求項4ないしのいずれかに記載のショートスタ
    ブ整合回路。
  9. 【請求項9】 前記抵抗素子は、前記信号伝送線路を形
    成する配線工程に続いて形成されることを特徴とする請
    求項1ないしのいずれかに記載のショートスタブ整合
    回路。
JP07348998A 1998-03-06 1998-03-06 ショートスタブ整合回路 Expired - Fee Related JP3206543B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP07348998A JP3206543B2 (ja) 1998-03-06 1998-03-06 ショートスタブ整合回路
EP99103912A EP0940878A1 (en) 1998-03-06 1999-03-05 Short-stub matching circuit
US09/264,566 US6239670B1 (en) 1998-03-06 1999-03-08 Short-stub matching circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07348998A JP3206543B2 (ja) 1998-03-06 1998-03-06 ショートスタブ整合回路

Publications (2)

Publication Number Publication Date
JPH11261301A JPH11261301A (ja) 1999-09-24
JP3206543B2 true JP3206543B2 (ja) 2001-09-10

Family

ID=13519751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07348998A Expired - Fee Related JP3206543B2 (ja) 1998-03-06 1998-03-06 ショートスタブ整合回路

Country Status (3)

Country Link
US (1) US6239670B1 (ja)
EP (1) EP0940878A1 (ja)
JP (1) JP3206543B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1326286C (zh) 2002-08-01 2007-07-11 松下电器产业株式会社 传送线路和半导体集成电路装置
US7034619B2 (en) * 2003-09-17 2006-04-25 Raytheon Company Monolithic array amplifier with periodic bias-line bypassing structure and method
US7652544B2 (en) 2005-03-08 2010-01-26 Nec Corporation Voltage controlled oscillator and frequency control method of the voltage controlled oscillator
US20080112101A1 (en) * 2006-11-15 2008-05-15 Mcelwee Patrick T Transmission line filter for esd protection
JP5448972B2 (ja) * 2010-03-30 2014-03-19 古河電気工業株式会社 高周波増幅回路
RU2502160C1 (ru) * 2012-07-02 2013-12-20 ОАО "НПО "Лианозовский электромеханический завод" Сумматор свч сигналов

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3354412A (en) * 1965-11-01 1967-11-21 Emc Technology Inc Stripline termination device having a resistor that is shorter than one quarter wavelength
US3634789A (en) * 1969-06-30 1972-01-11 Ibm Geometrically dependent distributed-section transmission line attenuator
US3742398A (en) * 1971-10-26 1973-06-26 Western Electric Co Distributed resistor capacitor network and methods of fabricating a distributed resistor capacitor network
US4310812A (en) * 1980-08-18 1982-01-12 The United States Of America As Represented By The Secretary Of The Army High power attenuator and termination having a plurality of cascaded tee sections
FR2525383A1 (fr) * 1982-04-16 1983-10-21 Cables De Lyon Geoffroy Delore Resistances en constantes reparties pour charges a forte dissipation en hyperfrequence
US4670723A (en) * 1985-03-18 1987-06-02 Tektronix, Inc. Broad band, thin film attenuator and method for construction thereof
JPH01233812A (ja) 1988-03-14 1989-09-19 Fujitsu Ltd マイクロ波用多段増幅回路
JPH03192801A (ja) * 1989-12-21 1991-08-22 Mitsubishi Electric Corp モノリシック・マイクロ波集積回路
JPH04113701A (ja) 1990-09-03 1992-04-15 Matsushita Electric Ind Co Ltd マイクロ波増幅器
JP3120583B2 (ja) * 1992-08-25 2000-12-25 株式会社デンソー 高周波増幅器の安定化回路
JPH0744366A (ja) 1993-08-03 1995-02-14 Nec Ic Microcomput Syst Ltd モジュール参照方法
JP3005416B2 (ja) 1994-03-01 2000-01-31 富士通株式会社 マイクロ波・ミリ波モノリシック集積回路
JP2518544B2 (ja) * 1994-04-27 1996-07-24 日本電気株式会社 マイクロ波集積回路
JPH08250901A (ja) 1995-03-07 1996-09-27 Nippondenso Co Ltd バイアス回路

Also Published As

Publication number Publication date
EP0940878A1 (en) 1999-09-08
US6239670B1 (en) 2001-05-29
JPH11261301A (ja) 1999-09-24

Similar Documents

Publication Publication Date Title
US6538537B2 (en) Integrated circuit and resonance circuit
US7088204B2 (en) Transmission line and semiconductor integrated circuit device
US5406224A (en) Circuit for stabilizing RF amplifier
US7548118B2 (en) Semiconductor device and power amplifier
US5233313A (en) High power field effect transistor amplifier
JP3206543B2 (ja) ショートスタブ整合回路
US20030048138A1 (en) High frequency power amplifier circuit
US5990747A (en) High frequency amplifier circuit and microwave integrated circuit
US4878033A (en) Low noise microwave amplifier having optimal stability, gain, and noise control
JP2722054B2 (ja) 増幅器
JP2000174513A (ja) マイクロ波増幅器
JP3231449B2 (ja) マイクロ波回路
JP3590523B2 (ja) マイクロ波増幅器
US20220271719A1 (en) Semiconductor device
JP3127989B2 (ja) モノリシックマイクロ波集積回路
JPH06276038A (ja) 高周波低雑音増幅器
JP2023172544A (ja) 高周波増幅器
JP3462752B2 (ja) 共振回路
KR960008362Y1 (ko) 고주파증폭기
JPH11308060A (ja) 増幅装置
CN115940844A (zh) 高频电路
JPH08236700A (ja) 高周波用集積回路
JPH09289422A (ja) マイクロ波・ミリ波回路
JPH06104668A (ja) 帰還増幅回路
JP2002016455A (ja) モノリシック・マイクロ波集積回路

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010123

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010605

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080706

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090706

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090706

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100706

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110706

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120706

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130706

Year of fee payment: 12

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees