JP3127989B2 - モノリシックマイクロ波集積回路 - Google Patents
モノリシックマイクロ波集積回路Info
- Publication number
- JP3127989B2 JP3127989B2 JP09358891A JP35889197A JP3127989B2 JP 3127989 B2 JP3127989 B2 JP 3127989B2 JP 09358891 A JP09358891 A JP 09358891A JP 35889197 A JP35889197 A JP 35889197A JP 3127989 B2 JP3127989 B2 JP 3127989B2
- Authority
- JP
- Japan
- Prior art keywords
- impedance
- integrated circuit
- microwave integrated
- monolithic microwave
- impedance element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
- Microwave Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、マイクロ波帯やミ
リ波帯にて使用されるモノリシックマイクロ波集積回路
（以下、ＭＭＩＣと記す）に関し、特に、電界効果トラ
ンジスタ（以下、ＦＥＴと記す）などにより構成される
ネガティブフィードバック増幅器を有するＭＭＩＣに関
するものである。
リ波帯にて使用されるモノリシックマイクロ波集積回路
（以下、ＭＭＩＣと記す）に関し、特に、電界効果トラ
ンジスタ（以下、ＦＥＴと記す）などにより構成される
ネガティブフィードバック増幅器を有するＭＭＩＣに関
するものである。
【０００２】
【従来の技術】従来のＭＭＩＣにおいて用いられるフィ
ードバック増幅器の等価回路図を図９に示す。同図に示
されるように、ＦＥＴ１のドレイン−ゲート間はフィー
ドバックインピーダンスを構成するキャパシタＣ２と抵
抗器Ｒ６との直列回路で接続される。ゲートはＲＦ入力
端子５に接続されるとともに抵抗器Ｒ５を介してゲート
バイアス電源ＶGGに接続される。
ードバック増幅器の等価回路図を図９に示す。同図に示
されるように、ＦＥＴ１のドレイン−ゲート間はフィー
ドバックインピーダンスを構成するキャパシタＣ２と抵
抗器Ｒ６との直列回路で接続される。ゲートはＲＦ入力
端子５に接続されるとともに抵抗器Ｒ５を介してゲート
バイアス電源ＶGGに接続される。
【０００３】
【発明が解決しようとする課題】上述した従来のＭＭＩ
Ｃでは、使用周波数帯域外（特に高い周波数）で動作が
不安定になる可能性がある。ここで、ＭＭＩＣに使用さ
れるＦＥＴの単体での特性例を図１０に示す。この例で
は５０ＧＨｚ以上および３０ＧＨｚ以下の周波数で安定
指数として知られるＫファクタが１以下となっている。
Ｋファクタは安定性を示す指標として一般的に用いられ
ているもので、安定動作のためには全ての周波数領域で
１以上であることが求められる。このＦＥＴのＧＭＡＸ
（その周波数で利用しうる最大利得）は、０〜６０ＧＨ
ｚまで７ｄＢ以上あり、ｆｍａｘ（ＧＭＡＸが１以上で
ある最大周波数。この周波数以上では発振は起こり得な
い）はもっと高い周波数にある。従って、従来のＦＥＴ
を使用する回路では例えば６０ＧＨｚ以下でＫが１以下
の周波数では負荷のインピーダンスによっては発振する
可能性がある。
Ｃでは、使用周波数帯域外（特に高い周波数）で動作が
不安定になる可能性がある。ここで、ＭＭＩＣに使用さ
れるＦＥＴの単体での特性例を図１０に示す。この例で
は５０ＧＨｚ以上および３０ＧＨｚ以下の周波数で安定
指数として知られるＫファクタが１以下となっている。
Ｋファクタは安定性を示す指標として一般的に用いられ
ているもので、安定動作のためには全ての周波数領域で
１以上であることが求められる。このＦＥＴのＧＭＡＸ
（その周波数で利用しうる最大利得）は、０〜６０ＧＨ
ｚまで７ｄＢ以上あり、ｆｍａｘ（ＧＭＡＸが１以上で
ある最大周波数。この周波数以上では発振は起こり得な
い）はもっと高い周波数にある。従って、従来のＦＥＴ
を使用する回路では例えば６０ＧＨｚ以下でＫが１以下
の周波数では負荷のインピーダンスによっては発振する
可能性がある。
【０００４】このＦＥＴを用いて図９に示すＭＭＩＣを
構成した場合のＧＭＡＸとＫファクタのシミュレーショ
ン結果を図１１に示す。この例において、１ＧＨｚ以下
と５５ＧＨｚ以上の周波数でＫが１以下となっており、
またこの周波数帯でのＧＭＡＸが７ｄＢ以上のゲインが
あるため、負荷のインピーダンスによっては発振する可
能性がある。
構成した場合のＧＭＡＸとＫファクタのシミュレーショ
ン結果を図１１に示す。この例において、１ＧＨｚ以下
と５５ＧＨｚ以上の周波数でＫが１以下となっており、
またこの周波数帯でのＧＭＡＸが７ｄＢ以上のゲインが
あるため、負荷のインピーダンスによっては発振する可
能性がある。
【０００５】一般に使用周波数帯域外では、ＭＭＩＣの
入出力負荷インピーダンスが、特性インピーダンスであ
る５０Ωではないため、ＭＭＩＣの入出力の不安定円に
負荷インピーダンスがくると、負性抵抗による不要なゲ
インの盛り上がりが生じ、さらにＭＭＩＣにポジティブ
なフィードバックがかかると発振が起こる。また、低温
になるとＭＭＩＣ内のＦＥＴのｇｍが増大し、ＭＭＩＣ
のゲインが高くなるため、常温では発振しない場合で
も、発振する場合がある。さらに、１段の増幅器では発
振しない場合でも、多段にカスケード接続して使用する
と発振することがある。本発明の課題は、上述の従来の
ＭＭＩＣの問題点を解決することであって、その目的
は、フィードバック増幅器における使用周波数帯域外、
特に高い周波数での発振を防止して動作の安定化を図る
ことである。
入出力負荷インピーダンスが、特性インピーダンスであ
る５０Ωではないため、ＭＭＩＣの入出力の不安定円に
負荷インピーダンスがくると、負性抵抗による不要なゲ
インの盛り上がりが生じ、さらにＭＭＩＣにポジティブ
なフィードバックがかかると発振が起こる。また、低温
になるとＭＭＩＣ内のＦＥＴのｇｍが増大し、ＭＭＩＣ
のゲインが高くなるため、常温では発振しない場合で
も、発振する場合がある。さらに、１段の増幅器では発
振しない場合でも、多段にカスケード接続して使用する
と発振することがある。本発明の課題は、上述の従来の
ＭＭＩＣの問題点を解決することであって、その目的
は、フィードバック増幅器における使用周波数帯域外、
特に高い周波数での発振を防止して動作の安定化を図る
ことである。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
め、本発明によれば、ネガティブフィードバック増幅器
を有し、前記ネガティブフィードバック増幅器の入力端
子と出力端子間にフィードバックインピーダンスを構成
する第１のインピーダンス素子と第２のインピーダンス
素子との直列接続体が接続され、両インピーダンス素子
の接続点と接地点との間に、動作周波数の波長をλとし
てλ／４のストリップ線路が接続されているモノリシッ
クマイクロ波集積回路であって、 入力端子寄りの第１の
インピーダンス素子のインピーダンスＺ１と、出力端子
寄りの第２のインピーダンス素子のインピーダンスＺ２
との間には、 Ｚ１≫Ｚ２ の関係が成立している ことを特徴とするモノリシックマ
イクロ波集積回路（ＭＭＩＣ）、が提供される。
め、本発明によれば、ネガティブフィードバック増幅器
を有し、前記ネガティブフィードバック増幅器の入力端
子と出力端子間にフィードバックインピーダンスを構成
する第１のインピーダンス素子と第２のインピーダンス
素子との直列接続体が接続され、両インピーダンス素子
の接続点と接地点との間に、動作周波数の波長をλとし
てλ／４のストリップ線路が接続されているモノリシッ
クマイクロ波集積回路であって、 入力端子寄りの第１の
インピーダンス素子のインピーダンスＺ１と、出力端子
寄りの第２のインピーダンス素子のインピーダンスＺ２
との間には、 Ｚ１≫Ｚ２ の関係が成立している ことを特徴とするモノリシックマ
イクロ波集積回路（ＭＭＩＣ）、が提供される。
【０００７】
【発明の実施の形態】図１は、本発明の第１の実施の形
態を説明するためのネガティブフィードバック増幅器の
等価回路図である。ＦＥＴ１のソースは接地され、ゲー
ト−ドレイン間には、ネガティブフィードバックループ
を構成する第１のインピーダンス素子３と第２のインピ
ーダンス素子４との直列接続体が接続されている。ま
た、ＦＥＴ１のゲートはＲＦ入力端子５に、ドレインは
ＲＦ出力端子６に接続されている。第１、第２のインピ
ーダンス素子３、４の接続点はλ／４ストリップ線路２
を介して接地される。ここで、λは、使用周波数の波長
であって、例えば使用周波数の中心が３０ＧＨｚである
場合、λは基本的には３０ＧＨｚ乃至その近辺の周波数
の波長に設定されるが、このとき、高い周波数での発振
を十分に抑えることができるように配慮される。λ／４
ストリップ線路は、ＭＭＩＣ上で、マイクロストリップ
線路として構成されることが望ましい。
態を説明するためのネガティブフィードバック増幅器の
等価回路図である。ＦＥＴ１のソースは接地され、ゲー
ト−ドレイン間には、ネガティブフィードバックループ
を構成する第１のインピーダンス素子３と第２のインピ
ーダンス素子４との直列接続体が接続されている。ま
た、ＦＥＴ１のゲートはＲＦ入力端子５に、ドレインは
ＲＦ出力端子６に接続されている。第１、第２のインピ
ーダンス素子３、４の接続点はλ／４ストリップ線路２
を介して接地される。ここで、λは、使用周波数の波長
であって、例えば使用周波数の中心が３０ＧＨｚである
場合、λは基本的には３０ＧＨｚ乃至その近辺の周波数
の波長に設定されるが、このとき、高い周波数での発振
を十分に抑えることができるように配慮される。λ／４
ストリップ線路は、ＭＭＩＣ上で、マイクロストリップ
線路として構成されることが望ましい。
【０００８】第１のインピーダンス素子３のインピーダ
ンスをＺ１とし、第２のインピーダンス素子４のインピ
ーダンスをＺ２とするとき、両インピーダンスの間に
は、 Ｚ１≫Ｚ２ の関係が成立するようになされる。第１、第２のインピ
ーダンス素子３、４はそれぞれ抵抗器によって構成する
ことができ、ＭＭＩＣ上で薄膜抵抗または拡散抵抗など
によって形成することができる。第１のインピーダンス
素子３は、ゲートバイアス電源を接続するためにさらに
２つのインピーダンス素子の直列接続体に分割すること
ができ、その直列接続体の接続点に抵抗、チョーク素子
などのインピーダンス素子を介してゲートバイアス電源
が接続される。
ンスをＺ１とし、第２のインピーダンス素子４のインピ
ーダンスをＺ２とするとき、両インピーダンスの間に
は、 Ｚ１≫Ｚ２ の関係が成立するようになされる。第１、第２のインピ
ーダンス素子３、４はそれぞれ抵抗器によって構成する
ことができ、ＭＭＩＣ上で薄膜抵抗または拡散抵抗など
によって形成することができる。第１のインピーダンス
素子３は、ゲートバイアス電源を接続するためにさらに
２つのインピーダンス素子の直列接続体に分割すること
ができ、その直列接続体の接続点に抵抗、チョーク素子
などのインピーダンス素子を介してゲートバイアス電源
が接続される。
【０００９】図２は、本発明の第２の実施の形態を説明
するためのネガティブフィードバック増幅器の等価回路
図である。同図において、図１に示した第１の実施の形
態の部分と同一の部分には同一の参照番号が付せられて
いるので、重複する説明は省略する。本実施の形態の、
図１の実施の形態と相違する点は、λ／４ストリップ線
路２と接地間にキャパシタＣ１が挿入された点である。
このキャパシタＣ１の容量値は、使用周波数でインピー
ダンスがほぼ０Ωになるように設定される。キャパシタ
Ｃ１は、第１、第２のインピーダンス素子の接続点とλ
／４ストリップ線路２との間に挿入するようにしてもよ
い。
するためのネガティブフィードバック増幅器の等価回路
図である。同図において、図１に示した第１の実施の形
態の部分と同一の部分には同一の参照番号が付せられて
いるので、重複する説明は省略する。本実施の形態の、
図１の実施の形態と相違する点は、λ／４ストリップ線
路２と接地間にキャパシタＣ１が挿入された点である。
このキャパシタＣ１の容量値は、使用周波数でインピー
ダンスがほぼ０Ωになるように設定される。キャパシタ
Ｃ１は、第１、第２のインピーダンス素子の接続点とλ
／４ストリップ線路２との間に挿入するようにしてもよ
い。
【００１０】［作用］λ／４を与える周波数を、使用周
波数帯域の中間周波数、３０ＧＨｚに設定する場合を考
える。図１において、使用周波数帯域内では、第１のイ
ンピーダンス素子３と第２のインピーダンス素子４から
λ／４ストリップ線路２をみたインピーダンスは、理想
的にはオープンにみえる。従って、この時の等価回路は
図３で表される。すなわち、このときフィードバックイ
ンピーダンスは、第１のインピーダンス素子３と第２の
インピーダンス素子４とのインピーダンスを加算した値
となる。
波数帯域の中間周波数、３０ＧＨｚに設定する場合を考
える。図１において、使用周波数帯域内では、第１のイ
ンピーダンス素子３と第２のインピーダンス素子４から
λ／４ストリップ線路２をみたインピーダンスは、理想
的にはオープンにみえる。従って、この時の等価回路は
図３で表される。すなわち、このときフィードバックイ
ンピーダンスは、第１のインピーダンス素子３と第２の
インピーダンス素子４とのインピーダンスを加算した値
となる。
【００１１】次に、非常に低い周波数での動作を考え
る。図１のλ／４ストリップ線路２はほぼショート状態
をみることができるため、フィードバック回路の等価回
路は図４で表される。ここで、第１、第２のインピーダ
ンス素子のインピーダンスＺ１、Ｚ２がＺ１≫Ｚ２と設
定されており、Ｚ２≒０Ωとみなすことができるので、
ＦＥＴのドレインからみた負荷インピーダンスはほぼ０
Ωになる。従ってフィードバック増幅器全体のゲイン、
出力が０となり安定化する。次に、使用周波数帯域外の
高い周波数での動作について考える。図１のλ／４スト
リップ線路２は、３０ＧＨｚ以上の周波数では容量性と
なり、６０ＧＨｚではショート状態となる。この時のフ
ィードバック回路の等価回路は、非常に低い周波数での
場合と同様に図４で表される。従って、この周波数では
ＲＦ出力端子６はほぼ負荷が０Ωの状態となり、フィー
ドバック増幅器全体のゲイン、出力が０となり安定化す
る。なお、λ／４長を決定するための周波数の選択は、
どの周波数帯域まで安定化を図るのかと、使用周波数で
の必要なゲインとの兼ね合いによって決定される。
る。図１のλ／４ストリップ線路２はほぼショート状態
をみることができるため、フィードバック回路の等価回
路は図４で表される。ここで、第１、第２のインピーダ
ンス素子のインピーダンスＺ１、Ｚ２がＺ１≫Ｚ２と設
定されており、Ｚ２≒０Ωとみなすことができるので、
ＦＥＴのドレインからみた負荷インピーダンスはほぼ０
Ωになる。従ってフィードバック増幅器全体のゲイン、
出力が０となり安定化する。次に、使用周波数帯域外の
高い周波数での動作について考える。図１のλ／４スト
リップ線路２は、３０ＧＨｚ以上の周波数では容量性と
なり、６０ＧＨｚではショート状態となる。この時のフ
ィードバック回路の等価回路は、非常に低い周波数での
場合と同様に図４で表される。従って、この周波数では
ＲＦ出力端子６はほぼ負荷が０Ωの状態となり、フィー
ドバック増幅器全体のゲイン、出力が０となり安定化す
る。なお、λ／４長を決定するための周波数の選択は、
どの周波数帯域まで安定化を図るのかと、使用周波数で
の必要なゲインとの兼ね合いによって決定される。
【００１２】図２に示す本発明の第２の実施の形態の回
路の図１の回路との動作上の違いは、非常に低い周波数
ではキャパシタＣ１がオープンにみえるために、等価回
路が図３に示したものになる点である。そのため、図１
の回路に比較して、非常に低い周波数では安定度が劣化
する。但し、低い周波数においてネガティブフィードバ
ックループがオープンとなる図９の従来例に比較する
と、安定性は大きく改善されている。
路の図１の回路との動作上の違いは、非常に低い周波数
ではキャパシタＣ１がオープンにみえるために、等価回
路が図３に示したものになる点である。そのため、図１
の回路に比較して、非常に低い周波数では安定度が劣化
する。但し、低い周波数においてネガティブフィードバ
ックループがオープンとなる図９の従来例に比較する
と、安定性は大きく改善されている。
【００１３】
【実施例】次に、本発明の実施例について図面を参照し
て詳細に説明する。 ［第１の実施例］図５は、本発明の第１の実施例を示す
等価回路図である。同図において、１はＦＥＴ、２ａは
λ／４マイクロストリップ線路、５はＲＦ入力端子、６
はＲＦ出力端子、Ｒ１〜Ｒ４は抵抗器である。本実施例
においては、λを与える周波数を３０ＧＨｚとし、ま
た、それぞれの抵抗器の抵抗値を、Ｒ１＝５０Ω、Ｒ２
＝２ｋΩ、Ｒ３＝２０Ω、Ｒ４＝５Ωとした。すなわ
ち、使用周波数帯域内におけるフィードバック抵抗値と
して７５Ωが選択され、使用周波数帯域外におけるドレ
インからみた負荷インピーダンスがほぼ５Ωとなるよう
に設定されている。
て詳細に説明する。 ［第１の実施例］図５は、本発明の第１の実施例を示す
等価回路図である。同図において、１はＦＥＴ、２ａは
λ／４マイクロストリップ線路、５はＲＦ入力端子、６
はＲＦ出力端子、Ｒ１〜Ｒ４は抵抗器である。本実施例
においては、λを与える周波数を３０ＧＨｚとし、ま
た、それぞれの抵抗器の抵抗値を、Ｒ１＝５０Ω、Ｒ２
＝２ｋΩ、Ｒ３＝２０Ω、Ｒ４＝５Ωとした。すなわ
ち、使用周波数帯域内におけるフィードバック抵抗値と
して７５Ωが選択され、使用周波数帯域外におけるドレ
インからみた負荷インピーダンスがほぼ５Ωとなるよう
に設定されている。
【００１４】図６は、図５に示した第１の実施例の回路
のシミュレーション結果である。図６に示されるよう
に、ＧＭＡＸは、１５ＧＨｚから５０ＧＨｚまでの帯域
でほぼ３ｄＢ以上を確保している。また、Ｋファクタは
ＤＣ域から６０ＧＨｚまで１以上を満足しており、安定
性のよいＭＭＩＣを得られていることが分かる。尚、本
実施例回路では、ゲートバイアス供給用の抵抗器とし
て、２ｋΩのＲ２を用いたが、マイクロ波帯で無限大の
インピーダンスにみえるチョーク回路を使用することが
より望ましい。また、図には示されていないが、ドレイ
ンにも同様にチョーク回路にてＤＣバイアスが供給され
ている。
のシミュレーション結果である。図６に示されるよう
に、ＧＭＡＸは、１５ＧＨｚから５０ＧＨｚまでの帯域
でほぼ３ｄＢ以上を確保している。また、Ｋファクタは
ＤＣ域から６０ＧＨｚまで１以上を満足しており、安定
性のよいＭＭＩＣを得られていることが分かる。尚、本
実施例回路では、ゲートバイアス供給用の抵抗器とし
て、２ｋΩのＲ２を用いたが、マイクロ波帯で無限大の
インピーダンスにみえるチョーク回路を使用することが
より望ましい。また、図には示されていないが、ドレイ
ンにも同様にチョーク回路にてＤＣバイアスが供給され
ている。
【００１５】［第２の実施例］図７は、本発明の第２の
実施例を示す回路図である。同図において、図５に示し
た回路図と同一記号で示されるものは、同等の部品を示
している。本実施例の先の第１の実施例と相違する点
は、λ／４マイクロストリップ線路２ａと直列にキャパ
シタＣ１が接続されている点である。この実施例では、
キャパシタＣ１の容量値は２ｐＦである。図８は、図７
に示した第２の実施例の回路のシミュレーション結果で
ある。本実施例においても、ＤＣから６０ＧＨｚまでＫ
ファクタは１以上を満足しているが、本実施例では、非
常に低い周波数ではフィードバック抵抗として７５Ωが
実効的に挿入されることになるために、安定度は第１の
実施例と比較して、少し劣化している。
実施例を示す回路図である。同図において、図５に示し
た回路図と同一記号で示されるものは、同等の部品を示
している。本実施例の先の第１の実施例と相違する点
は、λ／４マイクロストリップ線路２ａと直列にキャパ
シタＣ１が接続されている点である。この実施例では、
キャパシタＣ１の容量値は２ｐＦである。図８は、図７
に示した第２の実施例の回路のシミュレーション結果で
ある。本実施例においても、ＤＣから６０ＧＨｚまでＫ
ファクタは１以上を満足しているが、本実施例では、非
常に低い周波数ではフィードバック抵抗として７５Ωが
実効的に挿入されることになるために、安定度は第１の
実施例と比較して、少し劣化している。
【００１６】以上好ましい実施例について説明したが、
本発明はこれら実施例に限定されるものではなく、特許
請求の範囲に記載される範囲内において適宜の変更が可
能である。例えば、実施例では１段の増幅器について説
明したが、本発明は１段増幅器に限ったものではなく、
多段に接続されたＦＥＴ増幅器のネガティブフィードバ
ック回路にも適用が可能なものである。
本発明はこれら実施例に限定されるものではなく、特許
請求の範囲に記載される範囲内において適宜の変更が可
能である。例えば、実施例では１段の増幅器について説
明したが、本発明は１段増幅器に限ったものではなく、
多段に接続されたＦＥＴ増幅器のネガティブフィードバ
ック回路にも適用が可能なものである。
【００１７】
【発明の効果】以上説明したように、本発明は、ドレイ
ン−ゲート間を接続するフィードバックインピーダンス
をドレイン側が低インピーダンスの２つのインピーダン
スに分割しその分割点をλ／４ストリップ線路にて接地
したものであるので、動作周波数においてネガティブフ
ィードバック増幅器として動作させることができるとと
もに、極めて低い周波数および動作周波数の２倍の周波
数でドレインを低インピーダンスにて接地することがで
きる。したがって、本発明によれば、使用周波数外での
Ｋファクターを１以上に維持することが可能になり、広
帯域に渡って動作安定なＭＭＩＣを提供することができ
る。
ン−ゲート間を接続するフィードバックインピーダンス
をドレイン側が低インピーダンスの２つのインピーダン
スに分割しその分割点をλ／４ストリップ線路にて接地
したものであるので、動作周波数においてネガティブフ
ィードバック増幅器として動作させることができるとと
もに、極めて低い周波数および動作周波数の２倍の周波
数でドレインを低インピーダンスにて接地することがで
きる。したがって、本発明によれば、使用周波数外での
Ｋファクターを１以上に維持することが可能になり、広
帯域に渡って動作安定なＭＭＩＣを提供することができ
る。
【図１】 本発明の第１の実施の形態を示す等価回路
図。
図。
【図２】 本発明の第２の実施の形態を示す等価回路
図。
図。
【図３】 本発明の実施の形態の作用を説明するための
等価回路図。
等価回路図。
【図４】 本発明の実施の形態の作用を説明するための
等価回路図。
等価回路図。
【図５】 本発明の第１の実施例を示す等価回路図。
【図６】 本発明の第１の実施例のシミュレーション結
果を示す特性図。
果を示す特性図。
【図７】 本発明の第２の実施例を示す等価回路図。
【図８】 本発明の第２の実施例のシミュレーション結
果を示す特性図。
果を示す特性図。
【図９】 従来例の等価回路図。
【図１０】 ＦＥＴ単体に対するシミュレーション結果
を示す特性図。
を示す特性図。
【図１１】 図９に示す従来例のシミュレーション結果
を示す特性図。
を示す特性図。
１ 電界効果トランジスタ（ＦＥＴ） ２ λ／４ストリップ線路 ２ａ λ／４マイクロストリップ線路 ３ 第１のインピーダンス素子 ４ 第２のインピーダンス素子 ５ ＲＦ入力端子 ６ ＲＦ出力端子 Ｃ１、Ｃ２ キャパシタ Ｒ１〜Ｒ６ 抵抗器
Claims (6)
- 【請求項１】 ネガティブフィードバック増幅器を有す
るモノリシックマイクロ波集積回路において、前記ネガ
ティブフィードバック増幅器の入力端子と出力端子間に
フィードバックインピーダンスを構成する第１のインピ
ーダンス素子と第２のインピーダンス素子との直列接続
体が接続され、両インピーダンス素子の接続点と接地点
との間に、動作周波数の波長をλとしてλ／４のストリ
ップ線路が接続されているモノリシックマイクロ波集積
回路であって、 入力端子寄りの第１のインピーダンス素子のインピーダ
ンスＺ１と、出力端子寄りの第２のインピーダンス素子
のインピーダンスＺ２との間には、 Ｚ１≫Ｚ２ の関係が成立している ことを特徴とするモノリシックマ
イクロ波集積回路。 - 【請求項２】 第１および第２のインピーダンス素子が
それぞれ抵抗器であることを特徴とする請求項１記載の
モノリシックマイクロ波集積回路。 - 【請求項３】 前記ストリップ線路がマイクロストリッ
プ線路であることを特徴とする請求項１記載のモノリシ
ックマイクロ波集積回路。 - 【請求項４】 前記ネガティブフィードバック増幅器が
ソース接地のＦＥＴによって構成されていることを特徴
とする請求項１記載のモノリシックマイクロ波集積回
路。 - 【請求項５】 入力端子寄りの第１のインピーダンス素
子は、入力端子側インピーダンス素子と出力端子側イン
ピーダンス素子との二つのインピーダンス素子によって
構成され、これら二つのインピーダンス素子の接続点は
第３のインピーダンス素子を介してゲートバイアス電源
に接続されていることを特徴とする請求項４記載のモノ
リシックマイクロ波集積回路。 - 【請求項６】 前記ストリップ線路と前記第１および第
２のインピーダンス素子の接続点との間、または、前記
ストリップ線路と接地点との間にはキャパシタが接続さ
れていることを特徴とする請求項１記載のモノリシック
マイクロ波集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09358891A JP3127989B2 (ja) | 1997-12-26 | 1997-12-26 | モノリシックマイクロ波集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09358891A JP3127989B2 (ja) | 1997-12-26 | 1997-12-26 | モノリシックマイクロ波集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11195938A JPH11195938A (ja) | 1999-07-21 |
| JP3127989B2 true JP3127989B2 (ja) | 2001-01-29 |
Family
ID=18461641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09358891A Expired - Fee Related JP3127989B2 (ja) | 1997-12-26 | 1997-12-26 | モノリシックマイクロ波集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3127989B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108306622B (zh) * | 2018-04-26 | 2023-09-26 | 桂林电子科技大学 | 一种s波段宽带mmic低噪声放大器 |
-
1997
- 1997-12-26 JP JP09358891A patent/JP3127989B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11195938A (ja) | 1999-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6049250A (en) | Dittributed feed back distributed amplifier | |
| US4630003A (en) | FET oscillator exhibiting negative resistance due to high impedance at the source of an FET thereof | |
| KR0157206B1 (ko) | 저잡음 증폭기 | |
| US8264279B2 (en) | Electronic circuit | |
| KR100287170B1 (ko) | 튜닝가능한모놀리딕재귀형필터 | |
| US8421537B2 (en) | Electronic circuit | |
| JP3127989B2 (ja) | モノリシックマイクロ波集積回路 | |
| US5339047A (en) | X-band bipolar junction transistor amplifier | |
| US4525680A (en) | Microwave/millimeter wave amplifier with RF feedback | |
| EP1054508B1 (en) | Microwave amplifier | |
| JP3206543B2 (ja) | ショートスタブ整合回路 | |
| US5017887A (en) | High frequency IC power amplifier | |
| JPH0575357A (ja) | 低雑音増幅器 | |
| JPH02113610A (ja) | 最適な安定性、利得および雑音制御を持つ低雑音マイクロ波増幅器 | |
| JP2923851B2 (ja) | マイクロ波・ミリ波発振器 | |
| US6433646B2 (en) | Microwave oscillation circuit using a dielectric resonator | |
| JP2001016053A (ja) | 高周波用電力増幅器 | |
| JPH09284051A (ja) | 周波数逓倍回路 | |
| JPH06252668A (ja) | マイクロ波回路 | |
| JP3857794B2 (ja) | 再帰型フィルタ | |
| JPS6251812A (ja) | 広帯域負帰還増幅回路 | |
| JPH11355007A (ja) | マイクロ波・ミリ波回路 | |
| JPH04113701A (ja) | マイクロ波増幅器 | |
| JPH0572132B2 (ja) | ||
| JPH11274853A (ja) | 高周波集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |