JPS6251812A - 広帯域負帰還増幅回路 - Google Patents
広帯域負帰還増幅回路Info
- Publication number
- JPS6251812A JPS6251812A JP60191486A JP19148685A JPS6251812A JP S6251812 A JPS6251812 A JP S6251812A JP 60191486 A JP60191486 A JP 60191486A JP 19148685 A JP19148685 A JP 19148685A JP S6251812 A JPS6251812 A JP S6251812A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- feedback
- signal
- amplifier circuit
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は広帯域負帰還増幅回路に関する。
（従来の技術）
第５図は、従来の広帯域負帰還増幅回路を示す回路であ
る。同図は電界効果トランジスタ（以下ではＦＥＴと略
称する）としてガリウムヒ素（以下ではＧａＡｓと略記
する）ＦＥＴを用いたソース接地形１段の広帯域交流結
合負帰還増幅回路の構成例を示したものである（参照文
献：ユーズ・ネガテイブ・フィードバック・トウ・スラ
ッシュ・ワイド−バンド・ブイ・ニス・ダブリュー・ア
ール（Ｕｓｅ Ｎｅｇａｔｉｖｅ Ｆｅｅｄｂａｃｋ
Ｔｏ ５ｌａｓｈ ＷｉｄｅＢａｎｄ Ｖ８ＷＲ） ｅ
マイクロ・ウエーグズ（ＭＩＣＲＯｗＡｖｇｓ ）誌
、１９７７年１０月（ＯＣＴ 、 １９７７）。
る。同図は電界効果トランジスタ（以下ではＦＥＴと略
称する）としてガリウムヒ素（以下ではＧａＡｓと略記
する）ＦＥＴを用いたソース接地形１段の広帯域交流結
合負帰還増幅回路の構成例を示したものである（参照文
献：ユーズ・ネガテイブ・フィードバック・トウ・スラ
ッシュ・ワイド−バンド・ブイ・ニス・ダブリュー・ア
ール（Ｕｓｅ Ｎｅｇａｔｉｖｅ Ｆｅｅｄｂａｃｋ
Ｔｏ ５ｌａｓｈ ＷｉｄｅＢａｎｄ Ｖ８ＷＲ） ｅ
マイクロ・ウエーグズ（ＭＩＣＲＯｗＡｖｇｓ ）誌
、１９７７年１０月（ＯＣＴ 、 １９７７）。
第１７巻（ＶｏＡ！、１７）ｔ ＮＬＯ）ｏこの回路で
使用されるＧａＡｓ −ＦＥＴは、シリコン拳バイポー
ラトランジスタに比べ最大発振周波数が非常に高く、最
大有能電力利得が大きくかつ低雑音でちる等の特徴を有
するから、広帯域な低雑音増幅器或いはマイクロ波帯の
発振回路等に広く用いられている。また、電子の移動度
が大きいため相互コンダクタンスｈも大きくなり、直列
抵抗が小さくかつ寄生容ｔが小さい等の理由により、高
速で動作しかつ消費電力が少ないという利点がある。
使用されるＧａＡｓ −ＦＥＴは、シリコン拳バイポー
ラトランジスタに比べ最大発振周波数が非常に高く、最
大有能電力利得が大きくかつ低雑音でちる等の特徴を有
するから、広帯域な低雑音増幅器或いはマイクロ波帯の
発振回路等に広く用いられている。また、電子の移動度
が大きいため相互コンダクタンスｈも大きくなり、直列
抵抗が小さくかつ寄生容ｔが小さい等の理由により、高
速で動作しかつ消費電力が少ないという利点がある。
第５図において、入力端ｌに入力された信号はコンデン
サＣ８により直流成分が遮断され、ＦＥＴ３のゲートに
入力される。ＦＥＴ３のゲート電位は、抵抗Ｒ８及び抵
抗Ｒ３によって構成されるバイアス回路を介して直流電
源ＶＧＧから加えられる。
サＣ８により直流成分が遮断され、ＦＥＴ３のゲートに
入力される。ＦＥＴ３のゲート電位は、抵抗Ｒ８及び抵
抗Ｒ３によって構成されるバイアス回路を介して直流電
源ＶＧＧから加えられる。
帰還抵抗Ｒｆか無い場合、 ＦＥ’Ｉ’ ３に入力さ
れた信号は、ＦＥＴ３の相互コンダクタンスＩｍと負荷
抵抗ＲＬの積によって決まる電圧増幅変分だけ増幅され
、出力側に設けた直流遮断用コンデンサＣ２を介して出
力端２から出力される。一般に、電源変動に対する安定
度の向上、トランジスタのバラツキによる特性変動の吸
収、非直線歪の改善、より一層の広帯域化等を目的とし
て増幅回路に負帰還を施すことが広く用いられるが、そ
の−例として第５図に示すようにＦＥＴ３のドレイ／か
らゲートへの電圧帰還を行なうための抵抗Ｒ４を挿入し
て帰還路とする回路型式が公知である。コンデンサＣｆ
は帰還路の直流成分を遮断するためのものである。帰還
量は、抵抗Ｒ１と抵抗Ｒ１と入力信号源の出力インピー
ダンスとを並列にしたインピーダンスの値と、帰還抵抗
Ｒｆとの分圧比でほぼ定まる。
れた信号は、ＦＥＴ３の相互コンダクタンスＩｍと負荷
抵抗ＲＬの積によって決まる電圧増幅変分だけ増幅され
、出力側に設けた直流遮断用コンデンサＣ２を介して出
力端２から出力される。一般に、電源変動に対する安定
度の向上、トランジスタのバラツキによる特性変動の吸
収、非直線歪の改善、より一層の広帯域化等を目的とし
て増幅回路に負帰還を施すことが広く用いられるが、そ
の−例として第５図に示すようにＦＥＴ３のドレイ／か
らゲートへの電圧帰還を行なうための抵抗Ｒ４を挿入し
て帰還路とする回路型式が公知である。コンデンサＣｆ
は帰還路の直流成分を遮断するためのものである。帰還
量は、抵抗Ｒ１と抵抗Ｒ１と入力信号源の出力インピー
ダンスとを並列にしたインピーダンスの値と、帰還抵抗
Ｒｆとの分圧比でほぼ定まる。
（発明が解決しようとする問題点）
しかし、このよ５な従来の帰還増幅回路においては、電
界効果トランジスタ自身の持つ容量等によりある程度以
上の高帯域化が難かしく、ざらには帰還路が入力信号路
に接続されているから、該帰還増幅回路の入力インピー
ダンスと帰還量とをそれぞれ独立に設定することが不可
能でアリ、回路設計に手間がかかり、かつ入力インピー
ダンスと帰還量の設定し得る範囲にかなりの制約を受け
るという欠点があった。
界効果トランジスタ自身の持つ容量等によりある程度以
上の高帯域化が難かしく、ざらには帰還路が入力信号路
に接続されているから、該帰還増幅回路の入力インピー
ダンスと帰還量とをそれぞれ独立に設定することが不可
能でアリ、回路設計に手間がかかり、かつ入力インピー
ダンスと帰還量の設定し得る範囲にかなりの制約を受け
るという欠点があった。
そこで、本発明の目的は、前記の欠点を除去して入力イ
ンピーダンスと帰還量とをそれぞれ独立に設定でき、広
帯域かつ回路設計が容易な広帯域負帰還増幅回路を提供
することにある。
ンピーダンスと帰還量とをそれぞれ独立に設定でき、広
帯域かつ回路設計が容易な広帯域負帰還増幅回路を提供
することにある。
（問題点を解決するための手段）
前述の問題点を解決するために本発明が提供する広帯域
負帰還増幅回路は、入力信号に対応する第１の信号を送
出する入力回路と、ドレインを互いに接続した２個の電
界効果トランジスタを能動素子とする増幅回路と、前記
増幅回路が送出する信号を受けて帰還信号を送出する帰
還回路と、前記増幅回路が送出する信号に対応する出力
信号を送出する出力回路とを有し、前記２個の電界効果
トランジスタのうち一方のゲートには前記第１の信号を
他方のゲートには前記帰還信号をそれぞれ印加し、前記
ドレインと直流電源とのあいだにインダクタンスと抵抗
との直列回路からなる帯域補償回路を設は前記２個の電
界効果トランジスタの負荷インピーダンスとしたことを
特徴とする。
負帰還増幅回路は、入力信号に対応する第１の信号を送
出する入力回路と、ドレインを互いに接続した２個の電
界効果トランジスタを能動素子とする増幅回路と、前記
増幅回路が送出する信号を受けて帰還信号を送出する帰
還回路と、前記増幅回路が送出する信号に対応する出力
信号を送出する出力回路とを有し、前記２個の電界効果
トランジスタのうち一方のゲートには前記第１の信号を
他方のゲートには前記帰還信号をそれぞれ印加し、前記
ドレインと直流電源とのあいだにインダクタンスと抵抗
との直列回路からなる帯域補償回路を設は前記２個の電
界効果トランジスタの負荷インピーダンスとしたことを
特徴とする。
（実施例）
以下図面を参照して本発明の詳細な説明する。
第１図は本発明の第１の実施例を示す回路図でおる。こ
の実施例では、ＦＥＴ３１，３２のドレイン相互をそれ
ぞれ並列接続し、ＦＥＴ３１のゲートにはコンデンサＣ
Ｉを介して入力信号を印加し、ＦＥＴ３２のゲートには
帰還回路１０を介して出力信号の一部を印加するように
し、更に並列接続したＦＥＴ ３ ＬとＦＥ’Ｉ’３２
のドレインと直流電源”ＤＤとの間にインダクタンスＬ
ｐと抵抗ＲＬの直列回路から成る帯域補償回路１００を
設けＦＥＴ３１とＦＥ’ｒ ３２の負荷としである。
の実施例では、ＦＥＴ３１，３２のドレイン相互をそれ
ぞれ並列接続し、ＦＥＴ３１のゲートにはコンデンサＣ
Ｉを介して入力信号を印加し、ＦＥＴ３２のゲートには
帰還回路１０を介して出力信号の一部を印加するように
し、更に並列接続したＦＥＴ ３ ＬとＦＥ’Ｉ’３２
のドレインと直流電源”ＤＤとの間にインダクタンスＬ
ｐと抵抗ＲＬの直列回路から成る帯域補償回路１００を
設けＦＥＴ３１とＦＥ’ｒ ３２の負荷としである。
本実施例において、ＦＥＴ３１．３２の直流バイアスは
抵抗ＲＬとインダクタンスＬ１）を介して直流電源ｖＤ
Ｄから加えられる。抵抗ＲＬとインダクタンスＬｐとを
直列ピーキング回路を構成している。抵抗ＲＬは、通常
の抵抗の如く受動素子であっても、あるいはＰＥＴを含
む能動素子であってもよい。コンデンサＣ１＊ Ｃ！＃
Ｃｆはいずれも直流遮断用のコンデンサである。この
実施例では帰還回路１０として交流結合による回路例を
示した。
抵抗ＲＬとインダクタンスＬ１）を介して直流電源ｖＤ
Ｄから加えられる。抵抗ＲＬとインダクタンスＬｐとを
直列ピーキング回路を構成している。抵抗ＲＬは、通常
の抵抗の如く受動素子であっても、あるいはＰＥＴを含
む能動素子であってもよい。コンデンサＣ１＊ Ｃ！＃
Ｃｆはいずれも直流遮断用のコンデンサである。この
実施例では帰還回路１０として交流結合による回路例を
示した。
入力端ｌに入力された入力信号は、コンデンサＣ１によ
り直流成分が遮断されてＦＥＴ３Ｌのゲートに入力され
る。ＦＥＴ３１の直流ゲート電位は、抵抗Ｒ１，Ｒ，か
ら成る／（イアス回路を介して直流電源ＶＣＯから加え
られる。ＦＥＴ３Ｌによって増幅されてドレインに出力
される信号は、コンデンサＣ１によって直流成分が遮断
され出力端２から出力される。この出力される信号の周
波数特性は、帯域補償回路１００のインダクタンスＬｐ
と抵抗ＲＸ、とで決まるピーキング特性によって帯域が
改善された広帯域特性となっている。このインダクタン
スＬｐと抵抗Ｒ１の値は所望の特性にしたがって適切に
選定することが必要でちる。
り直流成分が遮断されてＦＥＴ３Ｌのゲートに入力され
る。ＦＥＴ３１の直流ゲート電位は、抵抗Ｒ１，Ｒ，か
ら成る／（イアス回路を介して直流電源ＶＣＯから加え
られる。ＦＥＴ３Ｌによって増幅されてドレインに出力
される信号は、コンデンサＣ１によって直流成分が遮断
され出力端２から出力される。この出力される信号の周
波数特性は、帯域補償回路１００のインダクタンスＬｐ
と抵抗ＲＸ、とで決まるピーキング特性によって帯域が
改善された広帯域特性となっている。このインダクタン
スＬｐと抵抗Ｒ１の値は所望の特性にしたがって適切に
選定することが必要でちる。
一方、ＦＥＴ３２のゲートには、帰還回路１０の帰還抵
抗Ｒｆを介して出力信号の一部が入力される。この信号
の位相は、入力端１０入力信号の位相を反転したもので
ある。ＦＥＴ３２のゲー）を位は、帰還回路１０の抵抗
Ｒ３と抵抗Ｒ４で構成されるバイアス回路を介して直流
電源ＶＣＣから加えられる。ＦＥＴ３２に帰還される信
号の大きさは、抵抗Ｒ１と抵抗Ｒ１とを並列にした抵抗
値と帰還抵抗Ｒｆの抵抗値との比によってほぼ決まる。
抗Ｒｆを介して出力信号の一部が入力される。この信号
の位相は、入力端１０入力信号の位相を反転したもので
ある。ＦＥＴ３２のゲー）を位は、帰還回路１０の抵抗
Ｒ３と抵抗Ｒ４で構成されるバイアス回路を介して直流
電源ＶＣＣから加えられる。ＦＥＴ３２に帰還される信
号の大きさは、抵抗Ｒ１と抵抗Ｒ１とを並列にした抵抗
値と帰還抵抗Ｒｆの抵抗値との比によってほぼ決まる。
なお、第１図の回路構成の場合、ＦＥＴ３１とＦＥＴ３
２とは並列に接続されているため、ＦＥＴ３１の負荷抵
抗値は、抵抗ＲＬに帰還回路１００入力抵抗とＦＥＴ３
２の動作抵抗との並列に接続したものとなる。したがっ
て、開放電圧利得は、ＦＥＴ３Ｌの相互コンダクタンス
Ｉ！ｍとＦＥＴ３１の負荷抵抗値との関係で決まる。
２とは並列に接続されているため、ＦＥＴ３１の負荷抵
抗値は、抵抗ＲＬに帰還回路１００入力抵抗とＦＥＴ３
２の動作抵抗との並列に接続したものとなる。したがっ
て、開放電圧利得は、ＦＥＴ３Ｌの相互コンダクタンス
Ｉ！ｍとＦＥＴ３１の負荷抵抗値との関係で決まる。
第１図に示す回路は、ＦＥＴ３１とＦ’ＥＴ ３２とを
並列に接続し、ＦＥＴ３Ｌのゲートには入力信号を、Ｆ
ＥＴ３２のゲートには帰還信号を各々入力する構成をと
っている。したがって、入力信号路と帰還路とは分離す
ることができ、入力インピーダンスと帰還量とをそれぞ
れ独立に所望の値に設定することが可能となり、回路設
計が容易である。この場合入力インピーダンスの値は、
通常ＦＥＴの入力インピーダンスがきわめて高いので、
はぼ抵抗Ｒ１と抵抗Ｒｔ どの並列によって決められ
る。
並列に接続し、ＦＥＴ３Ｌのゲートには入力信号を、Ｆ
ＥＴ３２のゲートには帰還信号を各々入力する構成をと
っている。したがって、入力信号路と帰還路とは分離す
ることができ、入力インピーダンスと帰還量とをそれぞ
れ独立に所望の値に設定することが可能となり、回路設
計が容易である。この場合入力インピーダンスの値は、
通常ＦＥＴの入力インピーダンスがきわめて高いので、
はぼ抵抗Ｒ１と抵抗Ｒｔ どの並列によって決められ
る。
次に第２図を参照して本発明の第２実施例について説明
する。
する。
第２図の実施例では、ＦＥＴ３１，３２のドレインを並
列に接続し、Ｆ１１ｅＴ３１のゲートには入力信号を印
加し、ＦＥＴ３２のゲートには帰還抵抗を介して出力信
号の一部を印加すると共にＦＥＴ３２のゲートバイアス
直流電圧として可変直流電圧源ＶＣＯＮ丁を設け、更に
並列接続したＦｇ’ｒ３１ｔＦＫＴ３２のドレイ、ンと
直流電源ＶＤＤとの間にインダクタンスＬｐと抵抗ＲＬ
の直列回路から成る帯域補償回路１００を設けＦＥＴ３
１とＦＥＴ３２の負荷としてらる０ 入力端１に入力された信号は、ＦＥＴ３１によりて増幅
されてコンデンサＣ２によって直流成分が速断されて出
力端２から出力される。この出力される信号の周波数特
性は、帯域補償回路１００のインダクタンスＬｐと抵抗
ＲＬ とで決まるピーキング特性によって帯域が改善さ
れた広帯域な特性となっている。このインダクタンスＬ
ｐと抵抗ＲＬ との値は所望の特性にしたがって適切な
値に選定することが必要である。ＦＥＴ３２のゲート罠
は、帰還抵抗Ｒｆを介してＦ’ｇ’ｒ３１の出力信号の
一部が入力される。ＦＥＴ３２の直流ゲートバイアス電
圧は、可変直流電圧源ＶＣＯＮＴ １３の出力電圧を、
抵抗Ｒ１と抵抗Ｒ４とで分圧した値となる。なお第２図
の回路においてＦＥＴ３１−とＦＥＴ３２とは並列に接
続されているため、ＦＥＴ３１の負荷抵抗値は、負荷抵
抗ＲＬ５６に可変帰還回路２００Å力抵抗とＦＥＴ３２
の動作抵抗とを並列に接続したものとなる。
列に接続し、Ｆ１１ｅＴ３１のゲートには入力信号を印
加し、ＦＥＴ３２のゲートには帰還抵抗を介して出力信
号の一部を印加すると共にＦＥＴ３２のゲートバイアス
直流電圧として可変直流電圧源ＶＣＯＮ丁を設け、更に
並列接続したＦｇ’ｒ３１ｔＦＫＴ３２のドレイ、ンと
直流電源ＶＤＤとの間にインダクタンスＬｐと抵抗ＲＬ
の直列回路から成る帯域補償回路１００を設けＦＥＴ３
１とＦＥＴ３２の負荷としてらる０ 入力端１に入力された信号は、ＦＥＴ３１によりて増幅
されてコンデンサＣ２によって直流成分が速断されて出
力端２から出力される。この出力される信号の周波数特
性は、帯域補償回路１００のインダクタンスＬｐと抵抗
ＲＬ とで決まるピーキング特性によって帯域が改善さ
れた広帯域な特性となっている。このインダクタンスＬ
ｐと抵抗ＲＬ との値は所望の特性にしたがって適切な
値に選定することが必要である。ＦＥＴ３２のゲート罠
は、帰還抵抗Ｒｆを介してＦ’ｇ’ｒ３１の出力信号の
一部が入力される。ＦＥＴ３２の直流ゲートバイアス電
圧は、可変直流電圧源ＶＣＯＮＴ １３の出力電圧を、
抵抗Ｒ１と抵抗Ｒ４とで分圧した値となる。なお第２図
の回路においてＦＥＴ３１−とＦＥＴ３２とは並列に接
続されているため、ＦＥＴ３１の負荷抵抗値は、負荷抵
抗ＲＬ５６に可変帰還回路２００Å力抵抗とＦＥＴ３２
の動作抵抗とを並列に接続したものとなる。
いま可変直流電源ＶＣＯＮＴ １３の出力電圧を変化さ
せると、抵抗Ｒ３と抵抗Ｒ１の分圧比によって決まるＦ
ＥＴ３２の直流ゲートバイアス電圧が変化する。これに
よってＦＥＴ３２の直流動作点が変化し、そのためＦＥ
Ｔ３２の相互コンダクタンスが変わる。したがって負帰
還回路の電圧伝達関数、言い換えれば帰還量を変化させ
ることができる。すなわち、可変直流電圧源’￥ＣＯＮ
？ １３を用いることにより、負帰還増幅回路の利得を
可変とすることができる。この可変利得増幅回路は、寄
生インピーダンスを生じやすい可変抵抗素子を用いてい
ないので、利得量を大きく変えても利得の周波数特性を
ほぼ平担に保つことができるという特徴がある。
せると、抵抗Ｒ３と抵抗Ｒ１の分圧比によって決まるＦ
ＥＴ３２の直流ゲートバイアス電圧が変化する。これに
よってＦＥＴ３２の直流動作点が変化し、そのためＦＥ
Ｔ３２の相互コンダクタンスが変わる。したがって負帰
還回路の電圧伝達関数、言い換えれば帰還量を変化させ
ることができる。すなわち、可変直流電圧源’￥ＣＯＮ
？ １３を用いることにより、負帰還増幅回路の利得を
可変とすることができる。この可変利得増幅回路は、寄
生インピーダンスを生じやすい可変抵抗素子を用いてい
ないので、利得量を大きく変えても利得の周波数特性を
ほぼ平担に保つことができるという特徴がある。
この実施例によれば入力信号レベルの変動に対応して利
得を変化させて常に一定出力信号レベルを得る、いわゆ
るＡＧＣ回路を構成するととができ、また入力インピー
ダンスと帰還量とをそれぞれ独立に設定が可能な広帯域
負帰還増幅回路が得られる。更に回路設計が容易である
という特徴がある。
得を変化させて常に一定出力信号レベルを得る、いわゆ
るＡＧＣ回路を構成するととができ、また入力インピー
ダンスと帰還量とをそれぞれ独立に設定が可能な広帯域
負帰還増幅回路が得られる。更に回路設計が容易である
という特徴がある。
次にＭ３図を参照して本発明の第３の実施例について説
明する。
明する。
第３図の実施例ではＦＥＴ３ｔ、３２のドレインを並列
接続し、ＦＥＴ３１のゲートには入力信号を印加し、Ｆ
ＥＴ３２のゲートには出力信号の一部を可変帰還回路３
０を介して印加するようにし、更に帯域補償回路１００
をＦＥＴ３１およびＦＥ’Ｉ’３２の負荷としている。
接続し、ＦＥＴ３１のゲートには入力信号を印加し、Ｆ
ＥＴ３２のゲートには出力信号の一部を可変帰還回路３
０を介して印加するようにし、更に帯域補償回路１００
をＦＥＴ３１およびＦＥ’Ｉ’３２の負荷としている。
第３図の構成は、第１図の回路における帰還抵抗Ｒｆの
かわねに可変抵抗Ｒｆｖを用いたものでちる。Ｆ］ＩＴ
３２への帰還信号は、可変帰還回路３０の可変抵抗Ｒｆ
ｖを介して印加される。このときの帰還量は、可変抵抗
Ｒｆｖの抵抗値と抵抗Ｒ３ｗ抵抗Ｒ６の並列接続値との
比によって決まる。
かわねに可変抵抗Ｒｆｖを用いたものでちる。Ｆ］ＩＴ
３２への帰還信号は、可変帰還回路３０の可変抵抗Ｒｆ
ｖを介して印加される。このときの帰還量は、可変抵抗
Ｒｆｖの抵抗値と抵抗Ｒ３ｗ抵抗Ｒ６の並列接続値との
比によって決まる。
したがって、第３図の実施例では、可変抵抗Ｒｆｖを変
化させることにより帰還量が変化し、増幅回路の利得を
可変とすることができる。ＦＥＴ３２の直流ゲート電位
は抵抗Ｒ８，抵抗Ｒ３によって設定されるため可変抵抗
Ｒｆｖを変化させてもＦＥＴ３２の直流ゲート電位は一
定に保たれる。
化させることにより帰還量が変化し、増幅回路の利得を
可変とすることができる。ＦＥＴ３２の直流ゲート電位
は抵抗Ｒ８，抵抗Ｒ３によって設定されるため可変抵抗
Ｒｆｖを変化させてもＦＥＴ３２の直流ゲート電位は一
定に保たれる。
第３図の回路においても第１図の回路と同様に帯域補償
回路１００によって周波数特性の広帯域化が得られる。
回路１００によって周波数特性の広帯域化が得られる。
また、入力信号路と帰還路とは分離することができ、入
力インピーダンスと帰還量とを独立に設定が可能な広帯
域負帰還増幅回路が得られる。更に、回路設計が容易で
あるという特徴がある。また、第３図の回路を用いるこ
とにより入力信号レベルの変動に対応して利得を変化さ
せて常に一定出力信号レベルを得る、いわゆるＡＧＣ回
路を構成することができる。
力インピーダンスと帰還量とを独立に設定が可能な広帯
域負帰還増幅回路が得られる。更に、回路設計が容易で
あるという特徴がある。また、第３図の回路を用いるこ
とにより入力信号レベルの変動に対応して利得を変化さ
せて常に一定出力信号レベルを得る、いわゆるＡＧＣ回
路を構成することができる。
第４図は第３図の実施例（第３の実施例）の−変形例を
示す回路図である。第３図の回路は、可変抵抗Ｒｆｖを
出力信号路とＦＥＴ３２のゲートとの間にコンデンサＣ
ｆを介して接続することにより帰還量を変える形式でら
るが、第４図の回路のように第３図の可変抵抗Ｒｆｖを
固定抵抗Ｒｆとし、ＦＥＴ３２のゲートとアースとの間
にコンデンサＣ，を介して可変抵抗Ｒｆｖを接続して帰
還量を可変とする可変帰還回路４０を用いても第３図の
回路と同様に、利得可変の広帯域負帰還増幅回路が得ら
れる。
示す回路図である。第３図の回路は、可変抵抗Ｒｆｖを
出力信号路とＦＥＴ３２のゲートとの間にコンデンサＣ
ｆを介して接続することにより帰還量を変える形式でら
るが、第４図の回路のように第３図の可変抵抗Ｒｆｖを
固定抵抗Ｒｆとし、ＦＥＴ３２のゲートとアースとの間
にコンデンサＣ，を介して可変抵抗Ｒｆｖを接続して帰
還量を可変とする可変帰還回路４０を用いても第３図の
回路と同様に、利得可変の広帯域負帰還増幅回路が得ら
れる。
（発明の効果）
以上説明したように、本発明によれば、ＦＥＴを能動素
子とする広帯域増幅回路を用い、この広帯域増幅回路で
は、２個のＦＥＴのドレインを互いに接続し、一方のＦ
ＩＴのゲートには入力信号が印加し他方のＦＥＴのゲー
トには帰還信号を印加するようにし、更に２個のＦＥＴ
の接続されたドレイン直流電源との間にインダクタンス
と抵抗とから成る帯域補償回路を接続して用いることに
より、入力インピーダンスと帰還量とを各々独立に設定
することができ、かつ広帯域特性を有し、なおかつ安定
度の良い広帯域負帰還増幅回路が得られる。
子とする広帯域増幅回路を用い、この広帯域増幅回路で
は、２個のＦＥＴのドレインを互いに接続し、一方のＦ
ＩＴのゲートには入力信号が印加し他方のＦＥＴのゲー
トには帰還信号を印加するようにし、更に２個のＦＥＴ
の接続されたドレイン直流電源との間にインダクタンス
と抵抗とから成る帯域補償回路を接続して用いることに
より、入力インピーダンスと帰還量とを各々独立に設定
することができ、かつ広帯域特性を有し、なおかつ安定
度の良い広帯域負帰還増幅回路が得られる。
なお以上の説明では、広帯域増幅回路を構成するのに適
したＦＥＴとしてＧ、Ａａ ＦＥ’ｒを用いる場合を特
に述べたが、本発明の範囲はこれに限定されるものでは
なく、クリコンのＦｇＴを用いる場合にも全く同様に適
用されることは言うまでもない。
したＦＥＴとしてＧ、Ａａ ＦＥ’ｒを用いる場合を特
に述べたが、本発明の範囲はこれに限定されるものでは
なく、クリコンのＦｇＴを用いる場合にも全く同様に適
用されることは言うまでもない。
第１図乃至第３図は本発明の第１乃至第３の実施例をそ
れぞれ示す回路図、第４図は第３図実施例の一変形例を
示す回路図、第５図は従来の広帯域負帰還増幅回路を示
す回路図である。 代理人 弁理士 本 庄 伸 介 第１図 ＶＧＧ 第２図 ＶＧＧ ＶＣＯＮＴ 第３図
れぞれ示す回路図、第４図は第３図実施例の一変形例を
示す回路図、第５図は従来の広帯域負帰還増幅回路を示
す回路図である。 代理人 弁理士 本 庄 伸 介 第１図 ＶＧＧ 第２図 ＶＧＧ ＶＣＯＮＴ 第３図
Claims (3)
- （１）入力信号に対応する第１の信号を送出する入力回
路と、ドレインを互いに接続した２個の電界効果トラン
ジスタを能動素子とする増幅回路と、前記増幅回路が送
出する信号を受けて帰還信号を送出する帰還回路と、前
記増幅回路が送出する信号に対応する出力信号を送出す
る出力回路とを有し、前記２個の電界効果トランジスタ
のうち一方のゲートには前記第１の信号を他方のゲート
には前記帰還信号をそれぞれ印加し、前記ドレンと直流
電源とのあいだにインダクタンスと抵抗との直列回路か
ら成る帯域補償回路を設け前記２個の電界効果トランジ
スタの負荷インピーダンスとしたことを特徴とする広帯
域負帰還増幅回路。 - （２）前記帰還回路が可変電圧直流電源を備え、前記帰
還信号が印加される前記ゲートには前記可変電圧直流電
源の出力をゲートバイアス直流電圧として加えることを
特徴とする特許請求の範囲第１項記載の広帯域負帰還増
幅回路。 - （３）前記帰還回路は、前記増幅回路送出信号と前記帰
還信号とのレベル比を、その増回路送出信号を受ける可
変抵抗の抵抗値で定めることを特徴とする特許請求の範
囲第１項記載の広帯域負帰還増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60191486A JPH0630413B2 (ja) | 1985-08-30 | 1985-08-30 | 広帯域負帰還増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60191486A JPH0630413B2 (ja) | 1985-08-30 | 1985-08-30 | 広帯域負帰還増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6251812A true JPS6251812A (ja) | 1987-03-06 |
| JPH0630413B2 JPH0630413B2 (ja) | 1994-04-20 |
Family
ID=16275442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60191486A Expired - Lifetime JPH0630413B2 (ja) | 1985-08-30 | 1985-08-30 | 広帯域負帰還増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0630413B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02272811A (ja) * | 1989-04-13 | 1990-11-07 | Nec Corp | トランスインピーダンス型増幅器 |
| WO2010100741A1 (ja) * | 2009-03-05 | 2010-09-10 | 株式会社日立製作所 | 光通信装置 |
| JP2014099762A (ja) * | 2012-11-14 | 2014-05-29 | Fujitsu Ltd | 増幅回路 |
| JP2017169015A (ja) * | 2016-03-16 | 2017-09-21 | 日本電信電話株式会社 | 可変利得増幅器 |
-
1985
- 1985-08-30 JP JP60191486A patent/JPH0630413B2/ja not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02272811A (ja) * | 1989-04-13 | 1990-11-07 | Nec Corp | トランスインピーダンス型増幅器 |
| JP2551653B2 (ja) * | 1989-04-13 | 1996-11-06 | 日本電気株式会社 | トランスインピーダンス型増幅器 |
| WO2010100741A1 (ja) * | 2009-03-05 | 2010-09-10 | 株式会社日立製作所 | 光通信装置 |
| JPWO2010100741A1 (ja) * | 2009-03-05 | 2012-09-06 | 株式会社日立製作所 | 光通信装置 |
| US8445832B2 (en) | 2009-03-05 | 2013-05-21 | Hitachi, Ltd. | Optical communication device |
| JP2014099762A (ja) * | 2012-11-14 | 2014-05-29 | Fujitsu Ltd | 増幅回路 |
| JP2017169015A (ja) * | 2016-03-16 | 2017-09-21 | 日本電信電話株式会社 | 可変利得増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0630413B2 (ja) | 1994-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4038607A (en) | Complementary field effect transistor amplifier | |
| KR100427878B1 (ko) | 증폭회로 | |
| US5963064A (en) | Linear transfer voltage to current circuit | |
| US4315223A (en) | CMOS Operational amplifier with improved frequency compensation | |
| US6118991A (en) | Device including a broadband amplifier circuit | |
| JPS6251812A (ja) | 広帯域負帰還増幅回路 | |
| US5068623A (en) | High-gain amplifier with low noise and low power dissipation, using field effect transistors | |
| JP3371151B2 (ja) | モノリシックマイクロウエーブ半導体集積回路 | |
| JPS62104303A (ja) | 広帯域負帰還増幅回路 | |
| US5432479A (en) | D.C. current compensation circuit for a nonlinear amplifier | |
| US6104249A (en) | Highly linear transconductance circuit and filter using same | |
| JPH11205055A (ja) | 可変利得差動増幅回路 | |
| JPH08265065A (ja) | 増幅回路 | |
| US6914484B2 (en) | Wideband constant-gain voltage amplifier | |
| US20010026194A1 (en) | Operational amplifier with high gain and symmetrical output-current capability | |
| JPH01188007A (ja) | 負帰還増幅回路 | |
| JPS62216507A (ja) | 広帯域負帰還増幅回路 | |
| JP3147597B2 (ja) | モノリシック集積回路 | |
| JPH0793547B2 (ja) | マイクロ波電力増幅器 | |
| JPH02113710A (ja) | ミキサ回路 | |
| JPS62136114A (ja) | 負帰還増幅回路 | |
| JPH03120902A (ja) | 半導体装置及びミキサ回路 | |
| JP2876701B2 (ja) | 演算増幅回路 | |
| JPH0758869B2 (ja) | 広帯域負帰還増幅回路 | |
| JPH05121968A (ja) | 高周波回路用半導体装置 |